Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
|
|
- Ἀλκαῖος Μοσχοβάκης
- 8 χρόνια πριν
- Προβολές:
Transcript
1 Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II Γ. Θεοδωρίδης VLSI ΙI
2 Κεφάλαιο 12 Υποσυστήματα Διατάξεων VLSI ΙI
3 Περίγραμμα Εισαγωγή Στατική μνήμη (SRAM) Δυναμική μνήμη (DRAM) Μνήμη ROM Μνήμες σειριακής προσπέλασης Μνήμες διευθυνσιοδοτούμενες από τα δεδομένα (CAM) Προγραμματιζόμενες λογικές διατάξεις Αξιοπιστία μνημών VLSI ΙI
4 Read-Only Memories Οι μνήμες Ανάγνωσης-μόνο (Read-Only Memories ROMs) είναι μη πτητικές Διατηρούν τα δεδομένα και με απουσία τροφοδοσίας Το κάθε κύτταρο μνήμης υλοποιείται με 1 μόνο τρανζίστορ Ανάλογα με την οργάνωση η παρουσία ή απουσία τρανζίστορ αντιστοιχεί σε μία λογική τιμή (0, 1) Τύποι οργάνωσης OR NOR NAND VLSI ΙI
5 Προγραμματισμός μνημών τύπου ROM Mask: Τα περιεχόμενα ενσωματώνονται κατά την διαδικασία κατασκευής και δε μπορούν να αλλάξουν PROM: μπορεί να προγραμματιστεί μία φορά μετά την κατασκευή τήκοντας ασφάλειες με εφαρμογή υψηλής τάσης προγραμματισμού EPROM: διαγραφή με έκθεση σε UV ακτινοβολία για μερικά λεπτά (απομάκρυνση φορτίου από πύλη) προγραμματίζεται με εναπόθεση φορτίου σε μία αιωρούμενη πύλη ΕEPROM: παρόμοιες με τις EPROM, μπορούν να επανα-προγραμματισθούν σε μs με κύκλωμα μέσα στο chip Flash: μία παραλλαγή των EEPROM, σβήνονται ολόκληρα μπλοκ αντί για ξεχωριστά ψηφία Μικρή επιφάνεια ανά bit => υψηλή πυκνότητα ολοκήρωσης Εύκολος προγραμματισμός (χαμηλές τάσεις) Υψηλή ταχύτητα Έχουν αντικαταστήσει όλους τους άλλους τύπους ROM στα σύγχρονα συστήματα VLSI ΙI
6 Οργάνωση τύπου OR Οι γραμμές bit_line (BL) είναι συνδεδεμένες ωμικά στη γείωση BL[0] BL[1] BL[2] BL[3] nmos τρανζίστορ διέλευσης τοποθετούνται στα ψηφία της κάθε λέξης που έχουν τιμή λογικό 1 ( 1 ) Η ενεργοποίηση της word_line (WL) => άγει το αντίστοιχο nmos και η αντίστοιχη BL =1 WL[0] WL[1] WL[2] WL[3] V bias V DD V DD Διαμοιρασμός γραμμής τροφοδοσίας σε γειτονικά κύτταρα για μείωση κόστους Φορτία κάτω οδήγησης VLSI ΙI
7 Οργάνωση τύπου ΝOR Οι γραμμές bit_line (BL) είναι συνδεδεμένες ωμικά στην τροφοδοσία V DD nmos τρανζίστορ διέλευσης τοποθετούνται στα ψηφία της κάθε λέξης που έχουν τιμή λογικό 0 ( 0 ) WL[0] WL [1] GND WL [2] GND Η ενεργοποίηση της word_line (WL) => άγει το αντίστοιχο nmos και η αντίστοιχη BL = 0 WL [3] BL [0] BL [1] BL [2] BL [3] VLSI ΙI
8 Παράδειγμα ROM (4x6) τύπου NOR A1 A0 weak pseudo-nmos pullups 2:4 DEC ROM Array Y5 Y4 Y3 Y2 Y1 Y0 Μοιάζει με 6 4-εισόδων prseudo-nmos NORs Χρήση αντιστροφέων για αναπαραγωγή και οδήγηση σήματος Δεδομένα Word 0: Word 1: Word 2: Word 3: VLSI ΙI
9 Διαγράμματα κουκίδων (Dots diagrams) A1 A0 weak pseudo-nmos pullups 2:4 DEC ROM Array Y5 Y4 Y3 Y2 Y1 Y0 Οι κουκίδες αντιστοιχούν σε αποθηκευμένη τιμή ίση με 1 Απλούστερη αναπαράσταση VLSI ΙI
10 Προγραμματισμός ROM A1 A0 weak pseudo-nmos pullups 2:4 DEC ROM Array Y5 Y4 Y3 Y2 Y1 Y0 Οι προγραμματιζόμενες από μάσκα ROM μπορούν να διαμορφώνονται με την παρουσία ή όχι ενός τρανζίστορ ή μίας επαφής Η παράληψη τρανζίστορ => μείωση χωρητικότητας της γραμμής λέξης & κατανάλωσης ισχύος Ο προγραμματισμός με μεταλλικές επαφές ήταν κάποτε δημοφιλής τέτοιες ROM κατασκευάζονταν εξ ολοκλήρου χωρίς όμως τη στρώση μετάλλου μετά προγραμματίζονταν σύμφωνα με τις απαιτήσεις του πελάτη κατά το στάδιο της επεξεργασίας με μέταλλο Ο ερχομός των μνημών Flash έχει μειώσει τη ζήτηση για τέτοιες μνήμες VLSI ΙI
11 A1 Σχεδιαστικά ζητήματα (1/2) A0 weak pseudo-nmos pullups 2:4 DEC ROM Array Y5 Y4 Y3 Y2 Y1 Y0 Για μείωση του μεγέθους κυττάρου και C των bitlines => nmos στοιχείο θα πρέπει να έχει το ελάχιστο δυνατό μέγεθος R pmos > R nmos => εξασφαλίζει επαρκές χαμηλό επίπεδο τάσης Η μεγάλη αντίσταση έχει καταστρεπτική επίδραση στις μεταβάσεις από χαμηλή σε υψηλή στάθμη στη γραμμή ψηφίου Η χωρητικότητα της γραμμής ψηφίου είναι το άθροισμα των συνεισφορών όλων των συνδεδεμένων στοιχείων (μπορεί να είναι της τάξης των pf για μεγάλες μνήμες) VLSI ΙI
12 Σχεδιαστικά ζητήματα (2/2) Για χάρη της πυκνότητας ολοκλήρωσης και της ταχύτητας είναι πιθανόν να χαλαρώσουμε κάποια από ποιοτικά πρότυπα του σχεδιασμού λογικών πυλών Στην περίπτωση της NOR ROM, διαπραγμάτευση για εξισορρόπηση των περιθωρίων θορύβου για χάρη της ταχύτητας θέτοντας την V OL της γραμμής ψηφίου σε υψηλότερη τάση (π.χ. 1 ως 1.5 V για 2.5 V τάση τροφοδοσίας) Έτσι, το pmos στοιχείο μπορεί να έχει μεγαλύτερο πλάτος βελτιώνοντας τη μετάβαση από χαμηλή σε υψηλή στάθμη Μετακινούμενοι από τον πυρήνα της μνήμης στον εξωτερικό κόσμο απαιτείται αποκατάσταση της πλήρους ταλάντευσης της τάσης Επιτυγχάνεται από τις περιφερειακές μονάδες (ενισχυτής αίσθησης) Παράδειγμα, η τροφοδότηση της γραμμής ψηφίου σε ένα συμπληρωματικό CMOS αντιστροφέα με κατάλληλα ρυθμισμένα όρια μεταγωγής αποκαθιστά πλήρως την ταλάντευση του σήματος. VLSI ΙI
13 NOR ROM Array Layout A1 A0 weak pseudo-nmos pullups 2:4 DEC ROM Array Y5 Y4 Y3 Y2 Y1 Y0 Unit Cell VLSI ΙI
14 NOR ROM Array Layout Unit Cell Οι γραμμές λέξεων υλοποιούνται οριζόντια σε πολυπυρίτιο, ενώ οι γραμμές bit και οι γειώσεις κατακόρυφα σε μέταλλο-1 Κάθε γείωση μοιράζεται σε ένα ζεύγος κυττάρων VLSI ΙI
15 Αποκωδικοποιητές γραμμών Οι αποκωδικοποιητές γραμμών για τις ROM είναι παρόμοιοι με αυτούς των RAM με εξαίρεση του ότι αυτοί είναι συνήθως πολύ περιορισμένοι από το βήμα γραμμής λέξης της ROM Η έξοδος ενός 2:4 αποκωδ. συμπρίσεται σε 1 οριζόντιο ίχνος με χρήση κατακόρυφων γραμμών πολυπυρίτιου (διευθύνσεις) & μεταλλικές γραμμές τροφοδοσίας Οι αποκωδικοποιητές στηλών για τις ROM είναι συνήθως απλούστεροι από αυτές των RAM επειδή χρησιμοποιείται αισθητήρας μονής κατάληξης. VLSI ΙI
16 Πλήρες NOR ROM Layout VLSI ΙI
17 ROM Array Layout A1 A0 weak pseudo-nmos pullups 2:4 DEC ROM Array Unit Cell Y5 Y4 Y3 Y2 Y1 Y0 Ένα μεγάλο μέρος του κυττάρου αφιερώνεται στις διασυνδέσεις με τη γείωση Ένας τρόπος για να αποφευχθεί αυτό το επιπλέον κόστος είναι να υιοθετηθεί μια διαφορετική οργάνωση μνήμης VLSI ΙI
18 Οργάνωση τύπου NAND Τα τρανζίστορ συνδέονται σε σειρά δομή τύπου NAND Οι γραμμές bitline προφορτίζονται σε χαμηλή στάθμη Η ενεργοποιημένη γραμμή wordline οδηγείται σε χαμηλή στάθμη Τα nmos τρανζίστορ στις μη επιλεγμένες γραμμές είναι ΟΝ Εάν κανένα τρανζίστορ δεν είναι συσχετισμένο με την επιλεγμένη λέξη, η γραμμή bit θα πάρει την τιμή 0 Εάν υπάρχει τρανζίστορ, η γραμμή bit θα πάρει την τιμή 1 VLSI ΙI
19 NAND ROM Layout Το βασικό κύτταρο αποτελείται μόνο από ένα τρανζίστορ (ή δεν έχει τρανζίστορ) Δε χρειάζεται σύνδεση με την τάση τροφοδοσίας Τα παραπάνω μειώνουν σημαντικά το μέγεθος κυττάρων Ένα μειονέκτημα της NAND ROM είναι ότι η καθυστέρηση αυξάνει με το πλήθος των εν σειρά συνδεδεμένων τρανζίστορ VLSI ΙI
20 Μη-πτητικές Μνήμες Τρανζίστορ Επιπλέουσας Πύλης (FAMOS) (1/3) Επιπλέουσα πύλη Πύλη Πηγή Υποδοχή D t ox G t ox n + p Υπόστρωμα n +_ S Εγκάρσια τομή στοιχείου Σχηματικό σύμβολο VLSI ΙI
21 Μη-πτητικές Μνήμες Τρανζίστορ Επιπλέουσας Πύλης (FAMOS) (2/3) Επιπλέουσα πύλη Πύλη Πηγή Υποδοχή t ox t ox n + p Υπόστρωμα n +_ Εγκάρσια τομή στοιχείου Παρόμοια δομή με ένα κλασικό MOS στοιχείο αλλά με εισαγωγή μιας λουρίδας πολυπυρίτιου μεταξύ της πύλης και του καναλιού Αυτή η λουρίδα δεν συνδέεται πουθενά και καλείται επιπλέουσα πύλη (floating gate) Διπλασιασμός πάχους του οξειδίου της πύλης tox => δημιουργία στοιχείου με μειωμένη διαγωγιμότητα και με μεγαλύτερη τάση κατωφλίου Και οι δύο αυτές οι ιδιότητες δεν είναι ιδιαίτερα επιθυμητές Αν εξαιρεθούν τα παραπάνω, η συσκευή λειτουργεί ως ένα κανονικό τρανζίστορ VLSI ΙI
22 Μη-πτητικές Μνήμες Τρανζίστορ Επιπλέουσας Πύλης (FAMOS) (3/3) Επιπλέουσα πύλη Πύλη Πηγή Υποδοχή t ox t ox n + p Υπόστρωμα n +_ Εγκάρσια τομή στοιχείου Η τάση κατωφλίου του είναι προγραμματιζόμενη Εφαρμογή υψηλής τάσης (πάνω από 10 V) μεταξύ των πηγής και πύλης-πηγής => μεγάλο ηλεκτρικό πεδίο => έγχυση φορτίων με μορφή χιονοστιβάδας Τα ηλεκτρόνια αποκτούν επαρκή ενέργεια (ηλεκτρόνια υψηλής κινητικότητας hot electrons), διαβαίνουν μέσα από το μονωτή και παγιδεύονται στην επιπλέουσα πύλη Μπορεί να εμφανιστεί με οξείδιο πάχους ως και 100 nm καθιστά εύκολη την κατασκευή Το τρανζίστορ επιπλέουσας πύλης καλείται συχνά ως επιπλέουσας πύλης με έγχυση χιονοστιβάδας MOS (Floating Gate Avalance-Injection) VLSI ΙI
23 Προγραμματισμός Τρανζίστορ Επιπλέουσας Πύλης 20 V 0 V 5 V 10 V 5 V 20 V 5 V 0 V 2.5 V 5 V S D S D S D Έγχυση σε μορφή χιονοστιβάδας Η απομάκρυνση της τάσης προγραμματισμού αφήνει το φορτίο παγιδευμένο Ο προγραμματισμός καταλήγει σε υψηλότερο V T. VLSI ΙI
24 (Erasable-Programmable Read-Only Memory-EPROM) Μία EPROM διαγράφεται φωτίζοντας με υπεριώδες φως τα κύτταρα μέσω ενός διαφανούς παραθύρου που υπάρχει στη συσκευασία του ολοκληρωμένου Η διαδικασία διαγραφής είναι αργή και μπορεί να διαρκέσει από δευτερόλεπτα μέχρι μερικά λεπτά Ένα άλλο πρόβλημα είναι η περιορισμένη αντοχή ο αριθμός των φορών που η μνήμη μπορεί να διαγραφεί/προγραμματιστεί περιορίζεται γενικά σε ένα μέγιστο των χιλίων φορών λόγω της UV διαδικασίας διαγραφής Τα EPROM κύτταρα είναι εξαιρετικά απλά και παρουσιάζουν υψηλή πυκνότητα => κατασκευή μεγάλων μνημών με μικρό κόστος Λόγω των ζητημάτων κόστους και αξιοπιστίας, οι EPROMs έχουν πια μειωμένη προτίμηση και έχουν αντικατασταθεί από τις μνήμες Flash. VLSI ΙI
25 Electrically Erasable Programmable Read-Only Memory - EEPROM Το σημαντικότερο μειονέκτημα της μνήμης EPROM είναι ότι η διαγραφή γίνεται «εκτός συστήματος» Η μνήμη πρέπει να αφαιρεθεί από τον πλακέτα και να τοποθετηθεί σε μία συσκευή που καλείται προγραμματιστής EPROM Η EEPROM αποφεύγει αυτήν τη διαδικασία με τη χρήση ενός μηχανισμού για να εγχύει ή να αφαιρεί φορτία από μια επιπλέουσα πύλη Ένα τροποποιημένο στοιχείο επιπλέουσας πύλης που καλείται FLOTOX (Floating-Gate Tunneling Oxide) τρανζίστορ χρησιμοποιείται ως στοιχείο προγραμματισμού υποστηρίζει μια ηλεκτρική διαδικασία για την διαγραφή VLSI ΙI
26 FLOTOX EEPROM (1/2) Επιπλέουσα πύλη Πύλη I Πηγή Υποδοχή nm -10 V 10 V V GD n 1 Υπόστρωμα n 1 p 10 nm Τρανζίστορ FLOTOX Χαρακτηριστικές I-V Fowler-Nordheim Μοιάζει με το FAMOS ένα μέρος του διηλεκτρικού που χωρίζει την επιπλέουσα πύλη από το κανάλι και τον υποδοχέα είναι μειωμένου πάχους περίπου 10 nm ή και λιγότερο Όταν μια τάση περίπου 10V εφαρμόζεται πάνω από το λεπτό μονωτή, τα ηλεκτρόνια ταξιδεύουν προς και από την επιπλέουσα πύλη μέσω ενός μηχανισμού αποκαλούμενου Fowler Nordheim tunneling VLSI ΙI
27 FLOTOX EEPROM (2/2) Επιπλέουσα πύλη Πύλη I Πηγή Υποδοχή nm -10 V 10 V V GD n 1 Υπόστρωμα n 1 p 10 nm Τρανζίστορ FLOTOX Χαρακτηριστικές I-V Fowler-Nordheim Το κύριο πλεονέκτημα της τεχνικής προγραμματισμού είναι ότι είναι αντιστρέψιμη Η διαγραφή με αντιστροφή της τάσης που εφαρμόζεται κατά την εγγραφή Η έγχυση των ηλεκτρονίων στην επιπλέουσα πύλη αυξάνει την τάση κατωφλίου, ενώ η αντίστροφη λειτουργία μειώνει την τάση V T Η διπλή-κατευθυντικότητα εισάγει πρόβλημα για τον έλεγχο της τάσης κατωφλίου: Η αφαίρεση μεγάλης ποσότητας φορτίου από την επιπλέουσα πύλη οδηγεί σε ένα στοιχείο αραίωσης που δεν μπορεί να έρθει σε κατάσταση αγωγής από τα τυπικά σήματα των γραμμών-λέξης VLSI ΙI
28 FLOTOX EEPROM BL WL V DD Ο απόλυτος έλεγχος του κατωφλίου είναι δύσκολος Το μη προγραμματιζόμενο τρανζίστορ μπορεί να είναι αραίωσης 2 κύτταρα τρανζίστορ Επίλυση προβλήματος προσθήκη ενός επιπλέον τρανζίστορ σε σειρά με το τρανζίστορ επιπλέουσας πύλης Το επιπλέον τρανζίστορ λειτουργεί ως στοιχείο προσπέλασης κατά την ανάγνωση, ενώ το FLOTOX τρανζίστορ εκτελεί τη λειτουργία της αποθήκευσης VLSI ΙI
29 EEPROMs Πλεονεκτήματα -μειονεκτήματα Μειονεκτήματα Το κύτταρο EEPROM με δύο τρανζίστορ είναι μεγαλύτερο από το αντίστοιχο EPROM Επίσης, το FLOTOX είναι μεγαλύτερο από το FAMOS λόγω της επιπλέον επιφάνειας του οξειδίου της σήραγγας Η κατασκευή του πολύ λεπτού οξειδίου είναι ένα δύσκολη & ακριβή Πλεονεκτήματα Προσαρμοστικότητα γραφονται & διαγράφονται χωρίς να αφερεθουν από την πλακέτα VLSI ΙI
30 Μνήμες Flash Η Flash EEPROM είναι ένας συνδυασμός των τεχνικών EPROM και EEPROM Οι περισσότερες Flash EEPROM χρησιμοποιούν έγχυση με μορφή χιονοστιβάδας ηλεκτρονίων υψηλής ευκινησίας για τον προγραμματισμό Η διαγραφή εκτελείται μέσω σηράγγων Fowler Nordheim όπως και στις EEPROM Η κύρια διαφορά είναι ότι η διαγραφή εκτελείται είτε για όλο το τσιπ της μνήμης ή για μια ένα τμήμα της μνήμης αστραπιαία (flash) Έχει το πλεονέκτημα ότι το επιπλέον τρανζίστορ του κυττάρου EEPROM μπορεί να απαλειφθεί Απλούστερη δομή του κυττάρου => αύξηση της πυκνότητας ολοκλήρωσης VLSI ΙI
31 Flash EEPROM Πύλη ελέγχου Επιπλέουσα πύλη διαγραφή n + πηγή προγραμματισμός p- υπόστρωμα Οξείδιο σήραγγας λεπτού πάχους n + υποδοχή Πολλές διαφορετικές επιλογές VLSI ΙI
32 Εγκάρσιες τομές κυττάρων NVM Flash EPROM VLSI ΙI
33 Προγραμματισμός Flash Το φορτίο στην επιπλέουσα πύλη καθορίζει V t Λογικό 1: αρνητικό V t (απουσία φορτίου στην επιπλέουσα πύλη) Λογικό 0: positive V t (παρουσία φορτίου στην επιπλέουσα πύλη) Τα κύτταρα διαγράφονται εφαρμόζοντας μία μεγάλη τάση υποστρώματος ή στην πηγή ώστε το φορτίο της επιπλέουσας πύλης να μετακινηθεί στο υπόστρωμα Ο προγραμματισμός στο 0 γίνεται με την εφαρμογή ισχυρής τάσης στον ακροδέκτη της πύλης VLSI ΙI
34 Μνήμη Flash τύπου NOR Διαγραφή κύτταρο πίνακας BL 0 BL 1 12 V G 0 V WL 0 S D 12 V 0 V WL 1 ανοιχτό ανοιχτό Εφαρμόζεται μία τάση πύλης ίση με 0 V σε συνδυασμό με μία υψηλή τάση (12 V) στην πηγή Τα ηλεκτρόνια, αν υπάρχουν, στην επιπλέουσα πύλη εκτινάσσονται στην πηγή λόγω φαινομένου σήραγγας Όλα τα κύτταρα σβήνονται ταυτόχρονα. VLSI ΙI
35 Μνήμη Flash τύπου NOR Εγγραφή Εφαρμογή υψηλής τάσης στην πύλη και λογικό 1 στον υποδοχέα Παραγωγή υψηλής κινητικότητας ηλεκτρόνιων που εγχέονται στην επιπλέουσα πύλη αυξάνοντας την τάση κατωφλίου Αλλιώς, η επιπλέουσα πύλη παραμένει στην προηγούμενη κατάσταση χωρίς ηλεκτρόνια, που αντιστοιχεί στην κατάσταση 0 Για να επιτευχθεί η απαραίτητη μετατόπιση της τάσης κατωφλίου κατά 3 έως 3.5 V, πρέπει να εφαρμοστεί ένας παλμός με τυπικό εύρος 1-10μs VLSI ΙI
36 Μνήμη Flash τύπου NOR Ανάγνωση Η λειτουργία ανάγνωσης γίνεται όπως σε οποιοιδήποτε NOR ROM δομή Για την επιλογή ενός κυττάρου, η γραμμή λέξης έρχεται σε τάση 5 V προκαλώντας μια υπό συνθήκη εκφόρτιση της γραμμής ψηφίου. VLSI ΙI
37 NAND Flash Εγγραφή Οι γραμμές bitline οδηγούνται με τις επιθυμητές τιμές ( 0 ή 1 ) V sub =0V, gsl= 0 & ssl = 1 Ενεργοποίηση wordline (V wordline =20V) για την προς εγγραφή σελίδα Οι υπόλοιπες V wordline = 10V pass logic Ο προγραμματισμός δεν μπορεί να επαναφέρει την τιμή 1 (αρνητικό Vt-παρουσία φορτίου) Χρειάζεται πρώτα διαγραφή Κάθε φορά προγραμματίζεται μία ολόκληρη σελίδα VLSI ΙI
38 NAND Flash Ανάγνωση Παρόμοια με NAND ROM Bitlines precharged & gsl =ssl= 1 Η ενεργή wordline = 0 & οι υπόλοιπες σε 4.5V (υψηλότερα από το Vt) Όλα τα τρανζίστορ είναι ΟΝ εκτός από αυτά της ενεργής γραμμής Αν το κύτταρο έχει αρνητικό Vt (απουσία φορτιών) το τρανζίστορ γίνεται ΟΝ και η bitline εκφορτίζεται Αλλιώς η bitline δεν αλλάζει κατάσταση VLSI ΙI
39 Χαρακτηριστικά Non Volatile Memories VLSI ΙI
40 Περίγραμμα Εισαγωγή Στατική μνήμη (SRAM) Δυναμική μνήμη (DRAM) Μνήμη ROM Μνήμες σειριακής προσπέλασης Μνήμες διευθυνσιοδοτούμενες από τα δεδομένα (CAM) Προγραμματιζόμενες λογικές διατάξεις Αξιοπιστία μνημών VLSI ΙI
41 Μνήμες σειριακής προσπέλασης Οι μνήμες σειριακής προσπέλασης δε χρησιμοποιούν διεύθυνση για την προσπέλαση των δεδομένων Με τη χρήση βασικών κυττάρων SRAM και /ή καταχωρητών, μπορούμε να κατασκευάσουμε μία ποικιλία μνημών σειριακής προσπέλασης Τύποι μνημών σειριακής προσπέλασης Shift Registers Tapped Delay Lines Serial In Parallel Out (SIPO) Parallel In Serial Out (PISO) Queues (FIFO, LIFO) VLSI ΙI
42 Καταχωρητής Ολίσθησης (Shift Register) clk Din Dout 8 Οι καταχωρητές ολίσθησεις χρησιμοποιούνται για την αποθήκευση και καθυστέρηση των δεδομέων Καταχωρητής ολίσθησης 8 bit 4 σταδίων αποτελούμενος από 32 flip-flops Καθώς δεν υπάρχει λογική ανάμεσα στους καταχωρητές, πρέπει να δοθεί ιδιαίτερη προσοχή στους χρόνους συγκράτησης (hold). VLSI ΙI
43 counter counter Υψηλής Πυκνότητας Shift Registers clk Din readaddr writeaddr dual-ported SRAM reset Dout Τα flip-flop έχουν μεγάλη επιφάνεια => οι μεγάλοι καταχωρητές ολίσθησης χρησιμοποιούν δίπορτες RAM Η RAM διαμορφώνεται σαν ένας κυκλικός buffer με ένα ζεύγος δεικτών (μετρητές) καθορίζουν που διαβάζονται και που γράφονται δεδομένα Ο μετρητής ανάγνωσης αρχικοποιείται στην πρώτη θέση & ο εγγραφής στην τελευταία Μετακίνηση δεικτών (pointers) στη μνήμη αντί δεδομένων Αύξηση της διεύθυνσης κατά 1 σε κάθε κύκλο VLSI ΙI
44 SR32 SR16 Tapped Delay Line SR8 SR4 SR2 SR1 clk Din Dout delay5 delay4 delay3 delay2 delay1 delay0 Ένας tapped delay line είναι ένας καταχωρητής ολίσθησης με προγραμματιζόμενο αριθμό βαθμίδων (stages) Πολυπλέκτες ελέγχουν την παράκαμψη των βαθμίδων καθυστέρησης για να δώσουν τη συνολική καθυστέρηση Παράδειγμα: 0 63 stages of delay VLSI ΙI
45 Ουρές (Queues) WriteClk WriteData FULL ReadClk Queue ReadData EMPTY Οι ουρές επιτρέπουν την ανάγνωση και εγγραφή δεδομένων σε διαφορετικούς ρυθμούς Οι λειτουργίες ανάγνωσης και εγγραφής ελέγχονται από τα δικά τους ρολόγια η καθεμιά, που μπορεί να είναι ασύγχρονα Η ουρά θέτει τη σημαία ΠΛΗΡΗΣ (FULL) όταν δεν υπάρχει χώρος για εγγραφή δεδομένων και τη σημαία ΑΔΕΙΑ (EMPTY) όταν δεν υπάρχουν δεδομένα για ανάγνωση Υλοποιείται με SRAM και read/write counters (pointers) Η ουρά διατηρεί εσωτερικά δείκτες (pointers) ανάγνωσης και εγγραφής που καθορίζουν ποια δεδομένα θα προσπελαστούν VLSI ΙI
46 FIFO, LIFO Queues First In First Out (FIFO) χρησιμοποιούνται για αποθήκευση προσωρινών δεδομένων μεταξύ δύο ασύγχρονων ροών οργανώνεται σαν κυκλικός buffer, όπως ένας καταχωρητής ολίσθησης Αρχικά (reset), οι δείκτες εγγραφής και ανάγνωσης αρχικοποιούνται στο πρώτο στοιχείο και η FIFO είναι ΑΔΕΙΑ Σε μία εγγραφή, ο δείκτης εγγραφής προχωράει στο επόμενο στοιχείο Αν συμπέσει με το δείκτη ανάγνωσης, τότε η FIFO είναι ΠΛΗΡΗΣ Σε μία ανάγνωση, ο δείκτης ανάγνωσης προχωράει στο επόμενο στοιχείο Εάν φτάσει τον δείκτη εγγραφής, η FIFO είναι ΑΔΕΙΑ Last In First Out (LIFO) καλείται και σωρός (stack) Χρησιμοποιεί έναν απλό δείκτη για ανάγνωση εγγραφή VLSI ΙI
47 Περίγραμμα Εισαγωγή Στατική μνήμη (SRAM) Δυναμική μνήμη (DRAM) Μνήμη ROM Μνήμες σειριακής προσπέλασης Μνήμες διευθυνσιοδοτούμενες από τα δεδομένα (CAM) Προγραμματιζόμενες λογικές διατάξεις Αξιοπιστία μνημών VLSI ΙI
48 Content-addressable memory CAM adr data/key read CAM match write Η CAM λειτουργεί σαν μία συνηθισμένη SRAM που μπορεί να διαβαστεί ή να εγγραφεί όπως μια συμβατική SRAM Επιτελεί και λειτουργίες ταιριάσματος (matching) Εφαρμογές Cache memory Transaction Lookaside Buffer (TLB) VLSI ΙI
49 10T CAM Cell cell cell_b Το κύτταρο αποτελείται από ένα κύτταρο SRAM με πρόσθετα τρανζίστορ για το ταίριασμα (match) Πολλαπλά κύτταρα CAM στην ίδια λέξη ενώνονται με την ίδια γραμμή match word bit bit_b Η γραμμή match είναι είτε προφορτισμένη ενώ το κλειδί τοποθετείται στις γραμμές bit match Αν το κλειδί και η τιμή στο κύτταρο τιμή διαφέρουν, η γραμμή match οδηγείται χαμηλά Αν τα bit του κλειδιού ταιριάζουν με τα αποθηκευμένα bit στην λέξη της μνήμης, η γραμμή ταιριάσματος θα παραμείνει σε υψηλή στάθμη Το κλειδί μπορεί να περιέχει ένα αδιάφορο bit (don t care) θέτοντας και τη bit και τη bit_b χαμηλά VLSI ΙI
50 9T CAM Cell Κύτταρο CAM που έχει ένα λιγότερο τρανζίστορ (9Τ) Αν οι τιμές δε συμφωνούν, το N3 ενεργοποιείται για οδηγήσει χαμηλά τη γραμμή λέξης Ωστόσο, η πύλη του N3 βλέπει ένα υποβαθμισμένο επίπεδο υψηλής λογικής VLSI ΙI
51 Λειτουργία CAM Cell row decoder Ανάγνωση και εγγραφή όπως μία συνηθισμένη SRAM Για ταίριασμα (matching): Η προς προσπέλαση wordline οδηγείται σε χαμηλή στάθμη Precharge matchlines Τοποθέτηση κλειδιού στις bitlines Υπολογισμός της matchline address CAM cell clk weak miss match0 match1 match2 read/write column circuitry data match3 Miss line Pseudo-nMOS NOR των match γραμμών Οδηγείται υψηλά όταν δεν υπάρχει matching VLSI ΙI
52 Τριαδική (Ternary) CAM Σε αρκετές εφαρμογές απαιτείται η αποθήκευση don t care value δε ενδιαφερόμαστε για την αποθηκευμένη τιμη Η ternary CAM μπορεί να αποθηκεύει τρεις λογικές τιμές: 0, 1, Χ Α = 1, Β = 0 το κύτταρο ταιριάζει ένα 0 Α = 0, Β = 1 το κύτταρο ταιριάζει ένα 1 Α = 0, Β = 0 το κύτταρο ταιριάζει 0 και 1 VLSI ΙI
53 Περίγραμμα Εισαγωγή Στατική μνήμη (SRAM) Δυναμική μνήμη (DRAM) Μνήμη ROM Μνήμες σειριακής προσπέλασης Μνήμες διευθυνσιοδοτούμενες από τα δεδομένα (CAM) Προγραμματιζόμενες λογικές διατάξεις Αξιοπιστία μνημών VLSI ΙI
54 DEC 2 n wordlines Υλοποίηση Λογικής με ROMs inputs n ROM Array inputs n ROM k s outputs k s state k outputs Χρήση ROM ως lookup table που περιέχει τον πίνακα αληθείας n inputs, k outputs απαιτούν 2 n words x k bits Η αλλαγή της λειτουργίας επαναπρογραμματισμός της ROM Μεγάλη καθυστέρηση για μεγάλες ROM (# γραμμών, # στηλών/γραμμή) Μηχανές Πεπερασμένων Καταστάσεων (Finite State Machines) n inputs, k outputs, s bits of state Build with 2 n+s x (k+s) bit ROM and (k+s) bit reg VLSI ΙI
55 Programmable Logic Array PLA Minterms Μία διάταξη Programmable Logic Array υλοποιεί κάθε συνάρτηση με μορφή sum-of-products Literals: inputs & complements Products / Minterms: AND of literals Outputs: OR of Minterms Παράδειγμα: Full Adder s abc abc abc abc c ab bc ac out AND Plane OR Plane bc ac ab abc abc abc abc a b c s cout Inputs Outputs VLSI ΙI
56 NOR-NOR PLAs AND Plane OR Plane bc AND Plane OR Plane ac ab bc ac abc ab abc abc abc abc abc abc abc a b c s c out a b c s c out Οι πύλες AND και OR δεν είναι κατάλληλες για CMOS υλοποίηση Dynamic ή Pseudo-nMOS NORs είναι πιο αποτελεσματικές Χρήση κανόνων DeMorgan s & άλγεβρας Boole για υλοποίηση με πύλες NOR VLSI ΙI
57 PLA Schematic & Layout AND Plane OR Plane bc ac ab abc abc abc abc a b c s c out VLSI ΙI
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα
Διαβάστε περισσότεραHY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης RAM
HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI Διδάσκων: Χ. Σωτηρίου, Βοηθοί: θα ανακοινωθούν http://inf-server.inf.uth.gr/courses/ce330 1 ΗΥ330 - Διάλεξη 12η - Κυκλώματα Μνήμης Περιεχόμενα Είδη
Διαβάστε περισσότερα.Λιούπης. Ψηφιακά Ηλεκτρονικά - Ηµιαγωγικές Μνήµες 1
Ψηφιακά Ηλεκτρονικά Ηµιαγωγικές µνήµες.λιούπης Ψηφιακά Ηλεκτρονικά - Ηµιαγωγικές Μνήµες 1 Τυπική εσωτερική οργάνωση µνήµης γραµµές λέξης wordlines () κύκλωµα προφόρτισης (pre-charge circuit) γραµµές ψηφίου
Διαβάστε περισσότεραΜνήμη και Προγραμματίσιμη Λογική
Μνήμη και Προγραμματίσιμη Λογική Η μονάδα μνήμης είναι ένα στοιχείο κυκλώματος στο οποίο μεταφέρονται ψηφιακές πληροφορίες προς αποθήκευση και από το οποίο μπορούμε να εξάγουμε αποθηκευμένες πληροφορίες
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II Γ. Θεοδωρίδης VLSI ΙI 2012-2013 1 Κεφάλαιο 12 Υποσυστήματα Διατάξεων VLSI ΙI 2012-2013 2 Περίγραμμα Εισαγωγή Στατική μνήμη (SRAM) Δυναμική μνήμη (DRAM) Μνήμη
Διαβάστε περισσότεραΨηφιακή Λογική Σχεδίαση
Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν
Διαβάστε περισσότεραΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ. ΚΕΦΑΛΑΙΟ 4ο ΜΝΗΜΕΣ. (c) Αμπατζόγλου Γιάννης, Ηλεκτρονικός Μηχανικός, καθηγητής ΠΕ17
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΕΦΑΛΑΙΟ 4ο ΜΝΗΜΕΣ Μνήμες (Memory) - Είναι ημιαγώγιμα κυκλώματα που μπορούν να αποθηκεύσουν ένα σύνολο από δυαδικά ψηφία (bit). - Μια μνήμη αποθηκεύει λέξεις (σειρές από bit). - Σε κάθε
Διαβάστε περισσότεραΚεφάλαιο 12 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Μνήμες 2
ΚΥΚΛΩΜΑΤΑ VLSI Πανεπιστήμιο Ιωαννίνων Μνήμες Κεφάλαιο 1 ο Τμήμα Μηχανικών Η/Υ και Πληροφορικής Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση 1. Οργάνωση και αρχιτεκτονική μνημών. Μνήμες 3. Μνήμες AM 4. Μνήμες
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα
Διαβάστε περισσότεραΧρ. Καβουσιανός Επίκουρος Καθηγητής
Σχεδίαση Μνηµών Χρ. Καβουσιανός Επίκουρος Καθηγητής Εισαγωγή Η Μνήµη είναι ένας πίνακας από θέσεις αποθήκευσης συγκεκριµένου µεγέθους, κάθε µία από τις οποίες έχει µία διακριτή διεύθυνση Θέση 0 Θέση 1
Διαβάστε περισσότεραΜελλοντικές Κατευθύνσεις
Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις.Λιούπης Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 1 Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 2 Σύγχρονα Τρανζίστορ Αύξηση της απόδοσης Μίγµα silicon
Διαβάστε περισσότεραΜνήμες RAM. Διάλεξη 12
Μνήμες RAM Διάλεξη 12 Δομή της διάλεξης Εισαγωγή Κύτταρα Στατικής Μνήμης Κύτταρα Δυναμικής Μνήμης Αισθητήριοι Ενισχυτές Αποκωδικοποιητές Διευθύνσεων Ασκήσεις 2 Μνήμες RAM Εισαγωγή 3 Μνήμες RAM RAM: μνήμη
Διαβάστε περισσότεραΥπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).
Μνήμες Ένα από τα βασικά πλεονεκτήματα των ψηφιακών συστημάτων σε σχέση με τα αναλογικά, είναι η ευκολία αποθήκευσης μεγάλων ποσοτήτων πληροφοριών, είτε προσωρινά είτε μόνιμα Οι πληροφορίες αποθηκεύονται
Διαβάστε περισσότεραi Στα σύγχρονα συστήματα η κύρια μνήμη δεν συνδέεται απευθείας με τον επεξεργαστή
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2015-16 Τεχνολογίες Κύριας (και η ανάγκη για χρήση ιεραρχιών μνήμης) http://di.ionio.gr/~mistral/tp/comparch/ Μ.Στεφανιδάκης i Στα σύγχρονα
Διαβάστε περισσότερα«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο
ΤΕΙ Δυτικής Ελλάδας Τμήμα Μηχανικών Πληροφορικής ΤΕ Εργαστήριο Σχεδίασης Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων «Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο 2016-2017 Διάλεξη 2 η :
Διαβάστε περισσότεραΨηφιακή Σχεδίαση Ενότητα 11:
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Ψηφιακή Σχεδίαση Ενότητα 11: Μνήμη και Προγραμματίσιμη Λογική Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών
Διαβάστε περισσότερα5 η Θεµατική Ενότητα : Μνήµη & Προγραµµατιζόµενη Λογική. Επιµέλεια διαφανειών: Χρ. Καβουσιανός
5 η Θεµατική Ενότητα : Μνήµη & Προγραµµατιζόµενη Λογική Επιµέλεια διαφανειών: Χρ. Καβουσιανός Μνήµη Η µνήµη καταλαµβάνει το µεγαλύτερο µέρος ενός υπολογιστικού συστήµατος Δύο τύποι: ROM - RAM RΟΜs CPU
Διαβάστε περισσότεραΤεχνολογίες Κύριας Μνήμης
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2016-17 Τεχνολογίες Κύριας (και η ανάγκη για χρήση ιεραρχιών μνήμης) http://mixstef.github.io/courses/comparch/ Μ.Στεφανιδάκης Κύρια Μνήμη
Διαβάστε περισσότερα, PAL PA, ΜΝΗΜΕΣ ROM)
10 Εό Ενότητα ΔΙΑΤΑΞΕΙΣ ΠΡΟΓΡΑΜΜΑΤΙΖΟΜΕΝΗΣ ΛΟΓΙΚΗΣ (PLA, PAL, ΜΝΗΜΕΣ ROM) Γενικές Γραμμές PLA PAL Μνήμες ROM Βλέπε: Βιβλίο Wakerly Παράγραφοι 5.3.1, 5.3.2, 10.1, 10.1.1, 10.1.4 Βιβλίο Mano Παράγραφοι 7.5,
Διαβάστε περισσότεραΑποκωδικοποιητές Μνημών
Αποκωδικοποιητές Μνημών Φθινόπωρο 2008 Γιώργος Δημητρακόπουλος Τμήμα Επιστήμης Υπολογιστών Πανεπιστήμιο Κρήτης Γ. Δημητρακόπουλος ΗΥ422 1 Η χρήση των αποκωδικοποιητών Η δομή της μνήμης (για λόγους πυκνότητας)
Διαβάστε περισσότεραΑρχιτεκτονική υπολογιστών
1 Ελληνική Δημοκρατία Τεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου Αρχιτεκτονική υπολογιστών Ενότητα 5 : Η Εσωτερική Μνήμη Καρβούνης Ευάγγελος Τρίτη, 01/12/2015 Οι τύποι μνήμης με ημιαγωγούς 2 2 Η λειτουργία
Διαβάστε περισσότεραΠανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Μονάδες Μνήμης και Διατάξεις Προγραμματιζόμενης Λογικής
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Ψηφιακά Ηλεκτρονικά Μονάδες Μνήμης και Επιμέλεια Διαφανειών: Δ. Μπακάλης Πάτρα, Φεβρουάριος 2009 Μονάδες Μνήμης - Προγραμματιζόμενη Λογική Μια μονάδα μνήμης είναι ένα
Διαβάστε περισσότεραΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 17: Αναδιατασσόµενη Λογική Προγραµµατιζόµενο Υλικό
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 17: Αναδιατασσόµενη Λογική Προγραµµατιζόµενο Υλικό ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy) Προγραµµατιζόµενες
Διαβάστε περισσότεραΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2008
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2008 Τεχνολογία Ι Θεωρητικής Κατεύθυνσης Τεχνικών Σχολών Μάθημα : Μικροϋπολογιστές
Διαβάστε περισσότερα- Εισαγωγή - Επίπεδα μνήμης - Ολοκληρωμένα κυκλώματα μνήμης - Συσκευασίες μνήμης προσωπικών υπολογιστών
Μάθημα 4.5 Η Μνήμη - Εισαγωγή - Επίπεδα μνήμης - Ολοκληρωμένα κυκλώματα μνήμης - Συσκευασίες μνήμης προσωπικών υπολογιστών Όταν ολοκληρώσεις το μάθημα αυτό θα μπορείς: Να αναφέρεις τα κυριότερα είδη μνήμης
Διαβάστε περισσότεραΚεφάλαιο 9 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. CMOS Λογικές ομές 2
ΚΥΚΛΩΜΑΤΑ VLSI Πανεπιστήμιο Ιωαννίνων Συνδυαστική Λογική Κεφάλαιο 9 ο Τμήμα Μηχανικών Η/Υ και Πληροφορικής Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση 1. Στατική CMOS λογική και λογική 2. Διαφορική λογική 3.
Διαβάστε περισσότεραΣΤΑΤΙΚΕΣ ΚΑΙ ΔΥΝΑΜΙΚΕΣ ΜΝΗΜΕΣ ΤΥΧΑΙΑΣ ΠΡΟΣΠΕΛΑΣΗΣ (Static and Dynamic RAMs). ΔΙΑΡΘΡΩΣΗ ΤΟΥ ΜΑΘΗΜΑΤΟΣ ΘΕΜΑΤΙΚΕΣ ΕΝΟΤΗΤΕΣ
ΣΤΑΤΙΚΕΣ ΚΑΙ ΔΥΝΑΜΙΚΕΣ ΜΝΗΜΕΣ ΤΥΧΑΙΑΣ ΠΡΟΣΠΕΛΑΣΗΣ (Static and Dynamic RAMs). ΔΙΑΡΘΡΩΣΗ ΤΟΥ ΜΑΘΗΜΑΤΟΣ ΘΕΜΑΤΙΚΕΣ ΕΝΟΤΗΤΕΣ ΒΑΣΙΚΑ ΣΤΟΙΧΕΙΑ ΗΜΙΑΓΩΓΙΚΩΝ ΜΝΗΜΩΝ. ΒΑΣΙΚΗ ΛΕΙΤΟΥΡΓΙΑ RAM CMOS. ΤΥΠΟΙ ΚΥΤΤΑΡΩΝ ΑΡΧΕΣ
Διαβάστε περισσότερα7 η διάλεξη Ακολουθιακά Κυκλώματα
7 η διάλεξη Ακολουθιακά Κυκλώματα 1 2 3 4 5 6 7 Παραπάνω βλέπουμε ακολουθιακό κύκλωμα σχεδιασμένο με μανταλωτές διαφορετικής φάσης. Παρατηρούμε ότι συνδυαστική λογική μπορεί να προστεθεί μεταξύ και των
Διαβάστε περισσότεραΠΕΡΙΕΧΟΜΕΝΑ. Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ
ΠΕΡΙΕΧΟΜΕΝΑ Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ 1.1 Εισαγωγή...11 1.2 Τα κύρια αριθμητικά Συστήματα...12 1.3 Μετατροπή αριθμών μεταξύ των αριθμητικών συστημάτων...13 1.3.1 Μετατροπή ακέραιων
Διαβάστε περισσότεραΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2015
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2015 ΤΕΧΝΟΛΟΓΙΑ (Ι) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Μικροϋπολογιστές
Διαβάστε περισσότεραΨηφιακή Λογική και Σχεδίαση
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 26-7 Ψηφιακή Λογική και Σχεδίαση (σχεδίαση συνδυαστικών κυκλωμάτων) http://mixstef.github.io/courses/comparch/ Μ.Στεφανιδάκης Το τρανζίστορ
Διαβάστε περισσότεραΣυστήματα Μικροϋπολογιστών
Συστήματα Μικροϋπολογιστών Συστήματα Μνημών Υπεύθυνος Μαθήματος: K. ΠΕΚΜΕΣΤΖΗ Άδεια Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης Creative Commons. Για εκπαιδευτικό υλικό, όπως εικόνες,
Διαβάστε περισσότεραΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2014
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 201 ΤΕΧΝΟΛΟΓΙΑ (Ι) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Μικροϋπολογιστές
Διαβάστε περισσότεραΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ 3/02/2019 ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ ΘΕΜΑ 1 ο 1. Να γράψετε στο τετράδιό σας το γράμμα καθεμιάς από τις παρακάτω προτάσεις και δίπλα τη λέξη ΣΩΣΤΟ, αν είναι σωστή ή τη λέξη ΛΑΘΟΣ, αν είναι
Διαβάστε περισσότεραΒασικές CMOS Λογικές οικογένειες (CMOS και Domino)
Βασικές CMOS Λογικές οικογένειες (CMOS και Domino) CMOS Κάθε λογική πύλη αποτελείται από δύο τμήματα p-mos δικτύωμα, τοποθετείται μεταξύ τροφοδοσίας και εξόδου. Όταν είναι ενεργό φορτίζει την έξοδο στην
Διαβάστε περισσότεραΠράξεις με δυαδικούς αριθμούς
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 25-6 Πράξεις με δυαδικούς αριθμούς (λογικές πράξεις) http://di.ionio.gr/~mistral/tp/csintro/ Μ.Στεφανιδάκης Εκτέλεση πράξεων
Διαβάστε περισσότεραΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ - VLSI Ενότητα: Συνδιαστικά κυκλώματα, βασικές στατικές λογικές πύλες, σύνθετες και δυναμικές πύλες Κυριάκης
Διαβάστε περισσότεραΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (9 η σειρά διαφανειών)
ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ Δρ. Δ. Λαμπάκης (9 η σειρά διαφανειών) Διεργασίες Μικροηλεκτρονικής Τεχνολογίας, Οξείδωση, Διάχυση, Φωτολιθογραφία, Επιμετάλλωση, Εμφύτευση, Περιγραφή CMOS
Διαβάστε περισσότεραΕισαγωγή στα κυκλώµατα CMOS 2
1 η Θεµατική Ενότητα : Εισαγωγή στα κυκλώµατα CMOS Επιµέλεια διαφανειών:. Μπακάλης Εισαγωγή Τεχνολογία CMOS = Complementary Metal Oxide Semiconductor Συµπληρωµατικού Ηµιαγωγού Μετάλλου Οξειδίου Αποτελείται
Διαβάστε περισσότεραi Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 25-6 Το τρανζίστορ MOS(FET) πύλη (gate) Ψηφιακή και Σχεδίαση πηγή (source) καταβόθρα (drai) (σχεδίαση συνδυαστικών κυκλωμάτων) http://di.ioio.gr/~mistral/tp/comparch/
Διαβάστε περισσότεραΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ
ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ Κ. Δεμέστιχας Εργαστήριο Πληροφορικής Γεωπονικό Πανεπιστήμιο Αθηνών Επικοινωνία μέσω e-mail: cdemest@aua.gr, cdemest@cn.ntua.gr 1 5. ΑΛΓΕΒΡΑ BOOLE ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΜΕΡΟΣ Β 2 Επαναληπτική
Διαβάστε περισσότεραΑρχιτεκτονική υπολογιστών
1 Ελληνική Δημοκρατία Τεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου Αρχιτεκτονική υπολογιστών Ενότητα 5 : Η Εσωτερική Μνήμη Φώτης Βαρζιώτης 2 Ανοιχτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ηπείρου Τμήμα Μηχανικών Πληροφορικής
Διαβάστε περισσότεραΤμήμα Οικιακής Οικονομίας και Οικολογίας. Οργάνωση Υπολογιστών
Οργάνωση Υπολογιστών Οργάνωση υπολογιστών ΚΜΕ Κύρια Μνήμη Υποσύστημα εισόδου/εξόδου Κεντρική Μονάδα Επεξεργασίας (ΚΜΕ) R1 R2 ΑΛΜ R3 I Καταχωρητές PC Κεντρική Μονάδα Επεξεργασίας Αριθμητική και λογική μονάδα
Διαβάστε περισσότερα8.1 Θεωρητική εισαγωγή
ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 8 ΣΤΟΙΧΕΙΑ ΜΝΗΜΗΣ ΚΑΤΑΧΩΡΗΤΕΣ Σκοπός: Η µελέτη της λειτουργίας των καταχωρητών. Θα υλοποιηθεί ένας απλός στατικός καταχωρητής 4-bit µε Flip-Flop τύπου D και θα µελετηθεί
Διαβάστε περισσότεραΕισαγωγή στην επιστήμη των υπολογιστών. Υλικό Υπολογιστών Κεφάλαιο 5ο Οργάνωση υπολογιστών
Εισαγωγή στην επιστήμη των υπολογιστών Υλικό Υπολογιστών Κεφάλαιο 5ο Οργάνωση υπολογιστών 1 Οργάνωση υπολογιστών ΚΜΕ Κύρια Μνήμη Υποσύστημα εισόδου/εξόδου 2 Κεντρική Μονάδα Επεξεργασίας (ΚΜΕ) R1 R2 ΑΛΜ
Διαβάστε περισσότεραΠεριεχόμενα. Πρώτο Κεφάλαιο. Εισαγωγή στα Ψηφιακά Συστήματα. Δεύτερο Κεφάλαιο. Αριθμητικά Συστήματα Κώδικες
Πρώτο Κεφάλαιο Εισαγωγή στα Ψηφιακά Συστήματα 1.1 Αναλογικά και Ψηφιακά Σήματα και Συστήματα... 1 1.2 Βασικά Ψηφιακά Κυκλώματα... 3 1.3 Ολοκληρωμένα κυκλώματα... 4 1.4 Τυπωμένα κυκλώματα... 7 1.5 Εργαλεία
Διαβάστε περισσότεραΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ
ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ ΕΠΛ 121 ΕΡΓΑΣΤΗΡΙΑ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΜΝΗΜΗ ΚΑΙ ΠΡΟΓΡΑΜΜΑΤΙΖΟΜΕΝΗ ΛΟΓΙΚΗ ΥΠΕΥΘΥΝΟΣ ΕΡΓΑΣΤΗΡΙΩΝ: ΧΡΥΣΟΣΤΟΜΟΣ ΧΡΥΣΟΣΤΟΜΟΥ ΕΑΡΙΝΟ ΕΞΑΜΗΝΟ 2001 ΕΠΛ 121 ΕΡΓΑΣΤΗΡΙΑ ΨΗΦΙΑΚΩΝ
Διαβάστε περισσότεραΜΟΝΑΔΕΣ ΜΝΗΜΗΣ. Μονάδες Μνήμης 1. Ε. Κυριάκης Μπιτζάρος ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΝΙΚΩΝ ΜΗΧΑΝΙΚΩΝ
ΜΟΝΑΔΕΣ ΜΝΗΜΗΣ Μονάδες Μνήμης 1 Ταξινόμηση Μνημών Volatile Read-Write Memory Random Non-Random Access Access Μονάδες Μνήμης 2 Non-Volatile Read-Only Memory Read-Write Memory EPROM E2PROM FLASH FRAM SRAM
Διαβάστε περισσότερα«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο
ΤΕΙ Δυτικής Ελλάδας Τμήμα Μηχανικών Πληροφορικής ΤΕ Εργαστήριο Σχεδίασης Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων «Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο 2016-2017 Διάλεξη 4 η :
Διαβάστε περισσότεραΔομή Ηλεκτρονικού υπολογιστή
Δομή Ηλεκτρονικού υπολογιστή Η κλασσική δομή του μοντέλου που πρότεινε το 1948 ο Von Neumann Κεντρική Μονάδα Επεξεργασίας Είσοδος Αποθήκη Αποθήκη - Έξοδος Εντολών Δεδομένων Κλασσικό μοντέλο Von Neumann
Διαβάστε περισσότεραΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2013
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2013 ΤΕΧΝΟΛΟΓΙΑ (Ι) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Μικροϋπολογιστές
Διαβάστε περισσότεραΤεχνολογία μνημών Ημιαγωγικές μνήμες Μνήμες που προσπελαύνονται με διευθύνσεις:
Σύστημα μνήμης Ο κύριος σκοπός στο σχεδιασμό ενός συστήματος μνήμης είναι να προσφέρουμε επαρκή χωρητικότητα αποθήκευσης διατηρώντας ένα αποδεκτό επίπεδο μέσης απόδοσης και επίσης χαμηλό μέσο κόστος ανά
Διαβάστε περισσότεραΜικροηλεκτρονική - VLSI
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Μικροηλεκτρονική - VLSI Ενότητα 6.3: Συνδυαστική Λογική - Δυναμικές Πύλες Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών
Διαβάστε περισσότεραΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 ΑΠΑΝΤΗΣΕΙΣ
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 Μάθημα : Μικροϋπολογιστές Τεχνολογία Τ.Σ. Ι, Θεωρητικής κατεύθυνσης Ημερομηνία
Διαβάστε περισσότεραΠανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Οικογένειες Ολοκληρωμένων Κυκλωμάτων Ψηφιακής Λογικής
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Ψηφιακά Ηλεκτρονικά Οικογένειες Ολοκληρωμένων Κυκλωμάτων Ψηφιακής Λογικής Επιμέλεια Διαφανειών: Δ. Μπακάλης Πάτρα, Φεβρουάριος 2009 Περιεχόμενα Βασικά ηλεκτρικά χαρακτηριστικά
Διαβάστε περισσότεραΕργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI
Ε.Μ.Π. - ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΕΙΣΑΓΩΓΗ ΣΤΗ ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ VLSI
Διαβάστε περισσότεραΕκτέλεση πράξεων. Ψηφιακά Ηλεκτρονικά και Δυαδική Λογική. Πράξεις με δυαδικούς αριθμούς. Πράξεις με δυαδικούς αριθμούς
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 24-5 Πράξεις με δυαδικούς αριθμούς (λογικές πράξεις) http://di.ionio.gr/~mistral/tp/csintro/ Μ.Στεφανιδάκης ; Ποιες κατηγορίες
Διαβάστε περισσότεραHY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 7η - Ακολουθιακά Κυκλώματα
HY330 Ψηφιακά - Εισαγωγή στα Συστήματα VLSI Διδάσκων: Χ. Σωτηρίου, Βοηθοί: θα ανακοινωθούν http://inf-server.inf.uth.gr/courses/ce330 1 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές
Διαβάστε περισσότερα100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ
100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 1) Να μετατρέψετε τον δεκαδικό αριθμό (60,25) 10, στον αντίστοιχο δυαδικό 11111,11 111001,01 111100,01 100111,1 111100,01 2)
Διαβάστε περισσότεραΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016 ΤΕΧΝΟΛΟΓΙΑ (ΙΙ) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΠΡΑΚΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Τεχνολογία και
Διαβάστε περισσότερα9. ΚΑΤΑΧΩΡΗΤΕΣ (REGISTERS)
9. ΚΑΤΑΧΩΡΗΤΕΣ (REGISTERS) 9.. ΕΙΣΑΓΩΓΗ Όπως έχουμε ήδη αναφέρει για την αποθήκευση μιας πληροφορίας ενός ψηφίου ( bit) απαιτείται ένα στοιχείο μνήμης δηλαδή ένα FF. Επομένως για περισσότερα του ενός ψηφία
Διαβάστε περισσότεραΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Προγραμματιζόμενη Λογική Γιατί;
ΗΜΥ 20: Σχεδιασμός Ψηφιακών Συστημάτων Αυγ- ΗΜΥ-20: Σχεδιασμός Ψηφιακών Συστημάτων Συνδυαστικές Λογικές ιατάξεις Διδάσκουσα: Μαρία Κ. Μιχαήλ Περίληψη Λογικές ιατάξεις (Programmable Logic Devices PLDs)
Διαβάστε περισσότεραMέσα στερεάς κατάστασης
Πηγή: http://www.ipet.gr Mέσα στερεάς κατάστασης Τα αποθηκευτικά μέσα στερεής κατάστασης είναι συσκευές αποθήκευσης δεδομένων κλειστού τύπου, χωρίς κινούμενα μέρη, στις οποίες τα δεδομένα αποθηκεύονται
Διαβάστε περισσότεραΟργάνωση Υπολογιστών (ΙI)
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 2016-17 Οργάνωση Υπολογιστών (ΙI) (κύρια και κρυφή μνήμη) http://mixstef.github.io/courses/csintro/ Μ.Στεφανιδάκης Ένα τυπικό
Διαβάστε περισσότεραPLD. Εισαγωγή. 5 η Θεµατική Ενότητα : Συνδυαστικά. PLAs. PLDs FPGAs
5 η Θεµατική Ενότητα : Συνδυαστικά Κυκλώµατα µε MSI και Εισαγωγή Οι προγραµµατιζόµενες διατάξεις είναι ολοκληρωµένα µε εσωτερικές πύλες οι οποίες µπορούν να υλοποιήσουν οποιαδήποτε συνάρτηση αν υποστούν
Διαβάστε περισσότεραΨηφιακά Ηλεκτρονικά. Μάθηµα 5ο.. Λιούπης
Ψηφιακά Ηλεκτρονικά Μάθηµα 5ο. Λιούπης Τεχνολογία CMOS Υλοποιεί την πλειοψηφία των µοντέρνων ψηφιακών κυκλωµάτων λογικές πύλες µνήµες επεξεργαστές άλλα σύνθετα κυκλώµατα Συνδυάζει συµπληρωµατικά pmos και
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα
Διαβάστε περισσότεραΜηχανοτρονική. Τμήμα Μηχανικών Παραγωγής και Διοίκησης 7 ο Εξάμηνο,
Τμήμα Μηχανικών Παραγωγής και Διοίκησης 7 ο Εξάμηνο, 2016-2017 ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΕΣ Μικροϋπολογιστής Υπολογιστής που χρησιμοποιείται για την είσοδο, επεξεργασία και έξοδο πληροφοριών. Είδη μικροϋπολογιστών:
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I 2 η Εργαστηριακή Άσκηση Μελέτη των Παρασιτικών Χωρητικοτήτων και της Καθυστέρησης στα Κυκλώματα CMOS Άδειες Χρήσης Το παρόν υλικό διατίθεται με τους όρους της
Διαβάστε περισσότεραΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2012
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2012 ΤΕΧΝΟΛΟΓΙΑ (Ι) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Μικροϋπολογιστές
Διαβάστε περισσότεραΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο 2018-2019 Ροή Σχεδίασης Κυκλωμάτων και Εργαλεία CAD ΗΥ220 - Βασίλης Παπαευσταθίου 1 Transistor: Δομική μονάδα κυκλωμάτων Τα ολοκληρωμένα κυκλώματα
Διαβάστε περισσότεραΚύρια μνήμη. Μοντέλο λειτουργίας μνήμης. Ένα τυπικό υπολογιστικό σύστημα σήμερα. Οργάνωση Υπολογιστών (ΙI)
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 015-16 Οργάνωση Υπολογιστών (ΙI) (κύρια και ) http://di.ionio.gr/~mistral/tp/csintro/ Μ.Στεφανιδάκης Ένα τυπικό υπολογιστικό
Διαβάστε περισσότεραΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο 2017-2018 Ροή Σχεδίασης Κυκλωμάτων και Εργαλεία CAD ΗΥ220 - Γιώργος Καλοκαιρινός & Βασίλης Παπαευσταθίου 1 Transistor: Δομική μονάδα κυκλωμάτων Τα
Διαβάστε περισσότεραΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 ΑΠΑΝΤΗΣΕΙΣ
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 Μάθημα : Μικροϋπολογιστές Τεχνολογία Τ.Σ. Ι, Θεωρητικής κατεύθυνσης Ημερομηνία
Διαβάστε περισσότεραΠίνακας Περιεχομένων ΚΕΦΑΛΑΙΟ I ΣΥΣΤΗΜΑΤΑ ΑΡΙΘΜΩΝ
Πίνακας Περιεχομένων ΚΕΦΑΛΑΙΟ I ΣΥΣΤΗΜΑΤΑ ΑΡΙΘΜΩΝ 1.1 Παράσταση ενός φυσικού αριθμού 1 1.2 Δεκαδικό σύστημα 1 1.3 Δυαδικό σύστημα 2 1.4 Οκταδικό σύστηνα 2 1.5 Δεκαεξαδικό σύστημα 2 1.6 Μετατροπές από ένα
Διαβάστε περισσότερα15 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ
ΑΡΧΗ 1ΗΣ ΣΕΛΙ ΑΣ ΠΑΝΕΛΛΑ ΙΚΕΣ ΕΞΕΤΑΣΕΙΣ ΗMEΡΗΣΙΩΝ ΚΑΙ ΕΣΠΕΡΙΝΩΝ ΕΠΑΓΓΕΛΜΑΤΙΚΩΝ ΛΥΚΕΙΩΝ (ΟΜΑ Α A ) ΚΑΙ ΜΑΘΗΜΑΤΩΝ ΕΙ ΙΚΟΤΗΤΑΣ ΕΠΑΓΓΕΛΜΑΤΙΚΩΝ ΛΥΚΕΙΩΝ (ΟΜΑ Α Β ) ΤΕΤΑΡΤΗ 18 ΙΟΥΝΙΟΥ 2014 ΕΞΕΤΑΖΟΜΕΝΟ ΜΑΘΗΜΑ:
Διαβάστε περισσότεραΚαθυστέρηση στατικών πυλών CMOS
Καθυστέρηση στατικών πυλών CMOS Πρόχειρες σημειώσεις Γιώργος Δημητρακόπουλος Τμήμα Επιστήμης Υπολογιστών Πανεπιστήμιο Κρήτης Άνοιξη 2008 Παρόλο που οι εξισώσεις των ρευμάτων των MOS τρανζίστορ μας δίνουν
Διαβάστε περισσότεραΣχεδίαση στατικών μνημών RAM
Σχεδίαση στατικών μνημών RAM Γιώργος Δημητρακόπουλος Τμήμα Επιστήμης Υπολογιστών Πανεπιστήμιο Κρήτης Φθινόπωρο 2008 ΗΥ422 1 Περιεχόμενα μαθήματος Οργάνωση μνημών τυχαίας προσπέλασης (Random Access Memories
Διαβάστε περισσότεραΨηφιακά Κυκλώματα (2 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική
Ψηφιακά Κυκλώματα (2 ο μέρος) ΜΥΥ-6 Εισαγωγή στους Η/Υ και στην Πληροφορική Ακολουθιακά κυκλώματα είσοδοι.. ακολουθιακή λογική.. έξοδοι. ανάδραση Η λειτουργία μνήμης στηρίζεται στη ανάδραση (feedback):
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Άδειες Χρήσης
Διαβάστε περισσότεραΚεφάλαιο 4 Σύνδεση Μικροεπεξεργαστών και Μικροελεγκτών ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ
Κεφάλαιο 4 Σύνδεση Μικροεπεξεργαστών και Μικροελεγκτών ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ 1. Παρακάτω δίνονται μερικοί από τους ακροδέκτες που συναντάμε στην πλειοψηφία των μικροεπεξεργαστών. Φτιάξτε έναν πίνακα που να
Διαβάστε περισσότεραΣχεδίαση κυκλωμάτων ακολουθιακής λογικής
Σχεδίαση κυκλωμάτων ακολουθιακής λογικής Βασικές αρχές Σχεδίαση Latches και flip-flops Γιώργος Δημητρακόπουλος Δημοκρίτειο Πανεπιστήμιο Θράκης Φθινόπωρο 2013 Ψηφιακά ολοκληρωμένα κυκλώματα 1 Ακολουθιακή
Διαβάστε περισσότεραΨηφιακά Συστήματα. 8. Καταχωρητές
Ψηφιακά Συστήματα 8. Καταχωρητές Βιβλιογραφία 1. Φανουράκης Κ., Πάτσης Γ., Τσακιρίδης Ο., Θεωρία και Ασκήσεις Ψηφιακών Ηλεκτρονικών, ΜΑΡΙΑ ΠΑΡΙΚΟΥ & ΣΙΑ ΕΠΕ, 2016. [59382199] 2. Floyd Thomas L., Ψηφιακά
Διαβάστε περισσότεραΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Γ ΕΠΑΛ 14 / 04 / 2019
Γ ΕΠΑΛ 14 / 04 / 2019 ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΘΕΜΑ 1 ο 1. Να γράψετε στο τετράδιό σας το γράμμα καθεμιάς από τις παρακάτω προτάσεις και δίπλα τη λέξη ΣΩΣΤΟ, αν είναι σωστή ή τη λέξη ΛΑΘΟΣ, αν είναι λανθασμένη.
Διαβάστε περισσότεραΘΕΜΑ : ΗΛΕΚΤΡΟΝΙΚΗ ΜΝΗΜΗ ΚΑΙ ΜΙΚΡΟΕΛΕΓΚΤΕΣ. ΔΙΑΡΚΕΙΑ: 1 περίοδος
ΘΕΜΑ : ΗΛΕΚΤΡΟΝΙΚΗ ΜΝΗΜΗ ΚΑΙ ΜΙΚΡΟΕΛΕΓΚΤΕΣ ΔΙΑΡΚΕΙΑ: 1 περίοδος Σε αυτό το μάθημα θα μάθετε να: 1. Αναφέρετε τα διάφορα είδη μνήμης και συσκευές που τις περιέχουν. 2. Περιγράφετε τα σημαντικά χαρακτηριστικά
Διαβάστε περισσότεραΚεφάλαιο 3 Αρχιτεκτονική Ηλεκτρονικού Τμήματος (hardware) των Υπολογιστικών Συστημάτων ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ
Κεφάλαιο 3 Αρχιτεκτονική Ηλεκτρονικού Τμήματος (hardware) των Υπολογιστικών Συστημάτων ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ 1. Τι εννοούμε με τον όρο υπολογιστικό σύστημα και τι με τον όρο μικροϋπολογιστικό σύστημα; Υπολογιστικό
Διαβάστε περισσότερα4.2 Αναπαράσταση δυαδικών τιμών στα ψηφιακά κυκλώματα
ΚΕΦΑΛΑΙΟ 4 ΤΕΧΝΟΛΟΓΙΕΣ ΥΛΟΠΟΙΗΣΗΣ 4.1 Εισαγωγή Για την υλοποίηση των λογικών πυλών χρησιμοποιήθηκαν αρχικά ηλεκτρονικές λυχνίες κενού και στη συνέχεια κρυσταλλοδίοδοι και διπολικά τρανζίστορ. Τα ολοκληρωμένα
Διαβάστε περισσότεραΤμήμα Λογιστικής. Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές. Μάθημα 8. 1 Στέργιος Παλαμάς
ΤΕΙ Ηπείρου Παράρτημα Πρέβεζας Τμήμα Λογιστικής Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές Μάθημα 8 Κεντρική Μονάδα Επεξεργασίας και Μνήμη 1 Αρχιτεκτονική του Ηλεκτρονικού Υπολογιστή Μονάδες Εισόδου Κεντρική
Διαβάστε περισσότεραΚεφάλαιο 7 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Ακολουθιακή Λογική 2
ΚΥΚΛΩΜΑΤΑ VLSI Ακολουθιακή Λογική Κεφάλαιο 7 ο Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση 1. Δισταθή κυκλώματα Μεταστάθεια 2. Μανδαλωτές 3. Flip Flops Flops 4. Δομές διοχέτευσης 5. Διανομή ρολογιού 6. Συγχρονισμός
Διαβάστε περισσότεραΜικροηλεκτρονική - VLSI
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Μικροηλεκτρονική - VLSI Ενότητα 6.1: Συνδυαστική Λογική - Βασικές Πύλες Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών
Διαβάστε περισσότεραΑΣΚΗΣΗ 8 ΚΑΤΑΧΩΡΗΤΕΣ - REGISTERS
ΑΣΚΗΣΗ 8 ΚΑΤΑΧΩΡΗΤΕΣ - REGISTERS Αντικείμενο της άσκησης: Η σχεδίαση και λειτουργία συστημάτων προσωρινής αποθήκευσης (Kαταχωρητές- Registers). Για την αποθήκευση μιας πληροφορίας του ενός ψηφίου (bit)
Διαβάστε περισσότεραΕΙΔΙΚΟΤΗΤΑ: ΤΕΧΝΙΚΟΣ ΕΦΑΡΜΟΓΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ ΜΑΘΗΜΑ: ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ
ΕΙΔΙΚΟΤΗΤΑ: ΤΕΧΝΙΚΟΣ ΕΦΑΡΜΟΓΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ ΜΑΘΗΜΑ: ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ (Τμήματα Υπολογιστή) ΕΚΠΑΙΔΕΥΤΗΣ:ΠΟΖΟΥΚΙΔΗΣ ΚΩΝΣΤΑΝΤΙΝΟΣ ΤΜΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΟΥ ΥΠΟΛΟΓΙΣΤΗ Κάθε ηλεκτρονικός υπολογιστής αποτελείται
Διαβάστε περισσότεραΟργάνωση της φυσικής δομής του ολοκληρωμένου κυκλώματος
Οργάνωση της φυσικής δομής του ολοκληρωμένου κυκλώματος Γιώργος Δημητρακόπουλος Δημοκρίτειο Πανεπιστήμιο Θράκης Φθινόπωρο 2013 Ψηφιακά ολοκληρωμένα κυκλώματα 1 Οργάνωση του φυσικού σχεδίου Αποφασίζουμε
Διαβάστε περισσότεραΕργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI
Ε.Μ.Π. - ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΕΙΣΑΓΩΓΗ ΣΤΗ ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ VLSI
Διαβάστε περισσότεραΕνότητα 4. Εισαγωγή στην Πληροφορική. Αναπαράσταση δεδοµένων. Αναπαράσταση πληροφορίας. υαδικοί αριθµοί. Χειµερινό Εξάµηνο 2006-07
Ενότητα 4 Εισαγωγή στην Πληροφορική Κεφάλαιο 4Α: Αναπαράσταση πληροφορίας Κεφάλαιο 4Β: Επεξεργαστές που χρησιµοποιούνται σε PCs Χειµερινό Εξάµηνο 2006-07 ρ. Παναγιώτης Χατζηδούκας (Π..407/80) Εισαγωγή
Διαβάστε περισσότεραΕργαστηριακή άσκηση. Θεωρητικός και πρακτικός υπολογισμός καθυστερήσεων σε αναστροφείς CMOS VLSI
Ε.Μ.Π. - ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΕΙΣΑΓΩΓΗ ΣΤΗ ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ VLSI
Διαβάστε περισσότεραΠολυσύνθετες πύλες. Διάλεξη 11
Πολυσύνθετες πύλες NMOS και CMOS Διάλεξη 11 Δομή της διάλεξης Εισαγωγή ΗσύνθετηλογικήNMOS ΗσύνθετηλογικήCMOS Η πύλη μετάδοσης CMOS Ασκήσεις 2 Πολυσύνθετες πύλες NMOS και CMOS Εισαγωγή 3 Εισαγωγή Στη λογική
Διαβάστε περισσότεραΑυτοματισμοί και Συστήματα Αυτομάτου Ελέγχου. Ενότητα 2
Αυτοματισμοί και Συστήματα Αυτομάτου Ελέγχου Ενότητα 2 Τι είναι το PLC ΠΕΡΙΕΧΟΜΕΝΑ 2 Τι είναι το PLC. 2.1 Πλεονεκτήματα των PLC. 2.2 Η δομή ενός PLC. 2.3 Τα PLC της αγοράς. 2.4 Αρχή λειτουργίας ενός PLC.
Διαβάστε περισσότεραΆσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα
Άσκηση Δίδονται οι ακόλουθες κυματομορφές ρολογιού και εισόδου D που είναι κοινή σε ένα D latch και ένα D flip flop. Το latch είναι θετικά ενεργό, ενώ το ff θετικά ακμοπυροδοτούμενο. Σχεδιάστε τις κυματομορφές
Διαβάστε περισσότεραΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016 ΤΕΧΝΟΛΟΓΙΑ (ΙΙ) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΠΡΑΚΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Τεχνολογία και
Διαβάστε περισσότερα