ΔΙΑΛΕΞΗ 01: ΕΙΣΑΓΩΓΗ

Transcript

1 ΗΜΥ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ Χειµερινό Εξάµηνο 2014 ΔΙΑΛΕΞΗ 01: ΕΙΣΑΓΩΓΗ Διδάσκουσα: ΜΑΡΙΑ Κ. ΜΙΧΑΗΛ Επίκουρη Καθηγήτρια, ΗΜΜΥ [Προσαρµογή από Computer Architecture, Hennessy & Patterson, 2005, UCB] ΔΙΑΔΙΚΑΣΤΙΚΑ Διδάσκουσα: Μαρία Μιχαήλ Γραφείο: Green Park, #411 Τηλέφωνο: Ώρες Γραφείου: µε ραντεβού Βοηθός: Σταύρος Χατζηθεοφάνους Γραφείο: Ερευνητικό Κέντρο ΚΙΟΣ, Λεωφόρος Κερύνειας ΗΜΥ312 Δ01 Εισαγωγή

2 ΔΙΑΔΙΚΑΣΤΙΚΑ (συν.) Διαλέξεις: Δευτέρα και Πέµπτη, 15:00 16:30 Πανεπιστηµιούπολη, ΧΩΔ02, 012 Ιστοσελίδα: Σύγγραµµα: Computer Architecture, A Quantitive Approach 4 th or 5 th Edition, Hennessy and Patterson Σηµειώσεις: pdf στην ιστοσελίδα πριν ή µετά τις διαλέξεις (συνήθως ΜΕΤΑ ) ΗΜΥ312 Δ01 Εισαγωγή ΒΑΘΜΟΛΟΓΙΑ q Κατ οίκον εργασίες και συµµετοχή στο µάθηµα 10% q 2 Ενδιάµεσες Εξετάσεις (20% καθεµιά) 40% 1 η Ενδιάµεση Σάββατο 18 Οκτωβρίου 2 η Ενδιάµεση 2 η ή 3 η βδοµάδα Νοεµβρίου q Τελική Εξέταση (εφ όλης της ύλης) 50% ΗΜΥ312 Δ01 Εισαγωγή

3 Το Εργαστήριο q q Το εργαστηριακό µέρος διδάσκεται ως ξεχωριστό µάθηµα (ΗΜΥ 314, Τετάρτες ΛΑ130) Τα 2 µαθήµατα (ΗΜΥ312 και ΗΜΥ 314) είναι συναπαιτούµενα! ΗΜΥ312 Δ01 Εισαγωγή ΣΤΟΧΟΙ ΜΑΘΗΜΑΤΟΣ q Εισαγωγή στην αρχιτεκτονική ηλεκτρονικών υπολογιστών. q Εις βάθος κατανόηση των διαφόρων συνιστωσών που απαρτίζουν τον ηλεκτρονικό υπολογιστή. q Ανάλυση απόδοσης και εκτίµηση διαφόρων αρχιτεκτονικών µεθόδων για επεξεργαστή, µνήµη, συστήµατα εισόδου/εξόδου δεδοµένων, ειδικών εφαρµογών, και παράλληλης επεξεργασίας δεδοµένων. ΗΜΥ312 Δ01 Εισαγωγή

4 ΤΙ ΠΡΕΠΕΙ ΝΑ ΞΕΡΕΤΕ (ΗΜΥ 212 και ΗΜΥ 213 ) q Προαπαιτούµενα: ΗΜΥ 212 και ΗΜΥ 213 ΚΑΙ αποδεδειγµένη γνώση σε όλα από τα ακόλουθα: o Βασικός Προγραµµατισµός Υπολογιστών o Αριθµητικά Συστήµατα o Δυαδική Άλγεβρα o Συνδυαστικά και Ακολουθιακά Κυκλώµατα o Οργάνωση και βασικά στοιχεία ηλεκτρονικών υπολογιστών ΗΜΥ312 Δ01 Εισαγωγή ΕΝΟΤΗΤΕΣ ΜΑΘΗΜΑΤΟΣ q Διαλέξεις: o o o o o 1 βδοµάδα για επιρροή της Τεχνολογίας στην Αρχιτεκτονική. 4 βδοµάδες µνήµη και χειρισµός δεδοµένων, είσοδος/έξοδος. 4 βδοµάδες σχεδίαση επεξεργαστών ΙSA, µονάδα λογικής και αριθµητικής, διασωλήνωση, συχνότητα, 3 βδοµάδες εισαγωγή στα θέµατα παραλληλισµού εντολών, πολυεπεξεργαστών, και επεξεργαστών πολλαπλών νηµάτων και πολλαπλών πυρήνων. 1 βδοµάδα για επίκαιρα-καυτά θέµατα αρχιτεκτονικής. ΗΜΥ312 Δ01 Εισαγωγή

5 ΠΩΣ ΟΡΓΑΝΩΝΕΤΑΙ Η ΑΡΧΙΤΕΚΤΟΝΙΚΗ Η/Υ Επίπεδα περιγραφής Η/Υ Application Compiler Operating System Firmware Memory system Instr. Set Proc. I/O system Instruction Set Architecture Datapath & Control Digital Design Circuit Design q Πολλαπλά επίπεδα περιγραφής/αφαιρετικότητας (levels of abstraction) q Συχνές αλλαγές q Σχεδίαση, Μέτρηση, και Ανάλυση / Εκτίµηση ΗΜΥ312 Δ01 Εισαγωγή Αρχιτεκτονική By the architecture of a system, I mean the complete and detailed specification of the user interface. As Blaauw has said, Where architecture tells what happens, implementation tells how it is made to happen. The Mythical Man-Month, Fred Brooks, pg 45 Αναφερόµενοι στην αρχιτεκτονική ενός συστήµατος, εννοούµε την πλήρη και λεπτοµερή περιγραφή των προδιαγραφών που θα βλέπει ο χρήστης Δηλαδή, η αρχιτεκτονική µας εξηγεί ΤΙ γίνεται, ενώ η υλοποίηση µας εξηγεί το ΠΩΣ γίνεται. ΗΜΥ312 Δ01 Εισαγωγή

6 Instruction Set Architecture (ISA) Σετ Εντολών q ISA: An abstract interface between the hardware and the lowest level software of a machine that encompasses all the information necessary to write a machine language program that will run correctly, including instructions, registers, memory access, I/O, and so on.... the attributes of a [computing] system as seen by the programmer, i.e., the conceptual structure and functional behavior, as distinct from the organization of the data flows and controls, the logic design, and the physical implementation. Amdahl, Blaauw, and Brooks, 1964 Enables implementations of varying cost and performance to run identical software q ABI (application binary interface): The user portion of the instruction set plus the operating system interfaces used by application programmers. Defines a standard for binary portability across computers. ΗΜΥ312 Δ01 Εισαγωγή ISA Type Sales Περιγράφει τους Επεξεργαστές Millions of Processor Other SPARC Hitachi SH PowerPC Motorola 68K MIPS IA-32 ARM PowerPoint comic bar chart µε προσεγγιστικά αποτελέσµατα. ΗΜΥ312 Δ01 Εισαγωγή

7 What is Computer Architecture? Application Physics Gap too large to bridge in one step (but there are exceptions, e.g. magnetic compass) In its broadest definition, computer architecture is the design of the abstraction layers that allow us to implement information processing applications efficiently using available manufacturing technologies. ΗΜΥ312 Δ01 Εισαγωγή Abstraction Layers in Modern Systems Original domain of the computer architect ( 50s- 80s) Application Algorithm Programming Language Operating System/Virtual Machines Instruction Set Architecture (ISA) Microarchitecture Gates/Register-Transfer Level (RTL) Circuits Devices Physics Domain of recent computer architecture ( 90s) ΗΜΥ312 Δ01 Εισαγωγή

8 Computing Devices Then EDSAC, University of Cambridge, UK, 1949 ΗΜΥ312 Δ01 Εισαγωγή Computing Devices Now Sensor Nets Smart phones Media Players Set-top boxes Servers Laptops Games Routers Robots Cameras Automobiles Supercomputers ΗΜΥ312 Δ01 Εισαγωγή

9 Ο Νόµος του Moore q Το 1965, ο Gordon Moore προέβλεψε ότι ο αριθµός των transistor που θα µπορούν να προσαρµοστούν σε ένα die θα διπλασιαζόταν κάθε 18 µε 24 µήνες (δηλ., µεγαλώνει εκθετικά). q Ήταν σωστός!!! το εµπόδιο του ενος εκατοµµυρίου transistor/chip ξεπεράστηκε το transistors, 1 MHz clock (Intel 4004) Million transistors (Ultra Sparc III) 42 Million transistors, 2 GHz clock (Intel Xeon) Million transistors, 3 GHz, 130nm technology, 250mm 2 die (Intel Pentium 4) Million transistor (HP PA-8500) ΗΜΥ312 Δ01 Εισαγωγή ΒΕΛΤΙΩΣΗ ΣΤΗΝ ΑΠΟΔΟΣΗ Performance (SPEC Int) IBM RS6000 MIPS M2000 SUN-4/260 MIPS M/120 1 Intel Pentium 4/3000 DEC Alpha 21264A/667 DEC Alpha 21264/600 Intel Xeon/2000 DEC Alpha 4/266 DEC AXP/500 IBM POWER 100 HP 9000/750 DEC Alpha 5/500 DEC Alpha 5/300 Ρυθµός αύξησης απόδοσης ~ ανά έτος Year ΗΜΥ312 Δ01 Εισαγωγή

10 ΜΕΓΕΘΟΣ ΜΝΗΜΗΣ DRAM Kbit capacity K 64K 256K 1M 4M 16M Year of introduction 512M 64M 128M 256M Ρυθµός αύξησης χωριτικότητας ~ 4Χ ανά 3 έτη µέχρι 1996 ~ 2Χ ανά 2 έτη µετά 1996 ΗΜΥ312 Δ01 Εισαγωγή ΑΠΟΤΕΛΕΣΜΑΤΑ ΒΕΛΤΙΩΣΗΣ ΤΕΧΝΟΛΟΓΙΑΣ q Processor logic capacity: increases about 30% per year performance: 2x every 1.5 years ClockCycle = 1/ClockRate 500 MHz ClockRate = 2 nsec ClockCycle 1 GHz ClockRate = 1 nsec ClockCycle 4 GHz ClockRate = 250 psec ClockCycle q Memory DRAM capacity: 4x every 3 years, now 2x every 2 years memory speed: 1.5x every 10 years cost per bit: decreases about 25% per year q Disk capacity: increases about 60% per year ΗΜΥ312 Δ01 Εισαγωγή

11 Uniprocessor Performance Performance (vs. VAX-11/780) From Hennessy and Patterson, Computer Architecture: A Quantitative Approach, 4th edition, October, %/year 52%/year??%/year What happened???? VAX : 25%/year 1978 to 1986 RISC + x86: 52%/year 1986 to 2002 RISC + x86:??%/year 2002 to present ΗΜΥ312 Δ01 Εισαγωγή The End of the Uniprocessor Era Single biggest change in the history of computing systems ΗΜΥ312 Δ01 Εισαγωγή

12 Conventional Wisdom in Computer Architecture q Old Conventional Wisdom: Power is free, Transistors expensive q New Conventional Wisdom: Power wall Power expensive, Transistors free (Can put more on chip than can afford to turn on) q Old CW: Sufficient increasing Instruction-Level Parallelism via compilers, innovation (pipelining, superscalar, out-of-order, speculation, VLIW, ) q New CW: ILP wall law of diminishing returns on more HW for ILP q Old CW: Multiplies are slow, Memory access is fast q New CW: Memory wall Memory slow, multiplies fast (200 clock cycles to DRAM memory, 4 clocks for multiply) q Old CW: Uniprocessor performance 2X / 1.5 yrs q New CW: Power Wall + ILP Wall + Memory Wall = Brick Wall Uniprocessor performance now 2X / 5(?) yrs Sea change in chip design: multiple cores (2X processors per chip / ~ 2 years) - More, simpler processors are more power efficient ΗΜΥ312 Δ01 Εισαγωγή Sea Change in Chip Design q Intel 4004 (1971): 4-bit processor, 2312 transistors, 0.4 MHz, 10 micron PMOS, 11 mm 2 chip q RISC II (1983): 32-bit, 5 stage pipeline, 40,760 transistors, 3 MHz, 3 micron NMOS, 60 mm 2 chip q 125 mm 2 chip, micron CMOS = 2312 RISC II+FPU+Icache+Dcache o RISC II shrinks to ~ 0.02 mm 2 at 65 nm o Caches via DRAM or 1 transistor SRAM? Is Processor the new transistor? ΗΜΥ312 Δ01 Εισαγωγή

13 Déjà vu all over again? q Multiprocessors imminent in 1970s, 80s, 90s, q today s processors are nearing an impasse as technologies approach the speed of light.. David Mitchell, The Transputer: The Time Is Now (1989) q Transputer was premature Custom multiprocessors tried to beat uniprocessors Procrastination rewarded: 2X seq. perf. / 1.5 years q We are dedicating all of our future product development to multicore designs. This is a sea change in computing Paul Otellini, President, Intel (2004) q Difference is all microprocessor companies have switched to multiprocessors (AMD, Intel, IBM, Sun; all new Apples 2+ CPUs) Procrastination penalized: 2X sequential perf. / 5 yrs Biggest programming challenge: from 1 to 2 CPUs ΗΜΥ312 Δ01 Εισαγωγή Problems with Sea Change q Algorithms, Programming Languages, Compilers, Operating Systems, Architectures, Libraries, not ready to supply Thread-Level Parallelism or Data-Level Parallelism for 1000 CPUs / chip q Architectures not ready for 1000 CPUs / chip Unlike Instruction-Level Parallelism, cannot be solved by computer architects and compiler writers alone, but also cannot be solved without participation of architects q Need a reworking of all the abstraction layers in the computing system stack ΗΜΥ312 Δ01 Εισαγωγή

14 Abstraction Layers in Modern Systems Original domain of the computer architect ( 50s- 80s) Application Algorithm Programming Language Operating System/Virtual Machines Instruction Set Architecture (ISA) Microarchitecture Gates/Register-Transfer Level (RTL) Circuits Devices Physics Parallel computing, security, Domain of recent computer architecture ( 90s) Reliability, power, Reinvigoration of computer architecture, mid-2000s onward. ΗΜΥ312 Δ01 Εισαγωγή Sea of Change is also Application Driven Τι είναι σήµερα ο Ὑπολογιστής; ΗΜΥ312 Δ01 Εισαγωγή

15 ΚΑΤΑΝΟΜΗ ΑΓΟΡΑΣ Millions of Computers Embedded Desktop Servers ΗΜΥ312 Δ01 Εισαγωγή ΠΑΡΑΔΕΙΓΜΑ ΟΡΓΑΝΩΣΗΣ ΣΥΣΤΗΜΑΤΟΣ q Σχεδιαστικοί στόχοι 25% κόστος επεξεργαστή 25% κόστος µνήµης Υπόλοιπο σε I/O συστήµατα, τροφοδοσία ενέργειας (και cooling), κάσα. Computer CPU Memory Devices Control Input Datapath Output ΗΜΥ312 Δ01 Εισαγωγή

16 ΠΑΡΑΔΕΙΓΜΑ ΟΡΓΑΝΩΣΗΣ q TI SuperSPARC tm TMS390Z50 in Sun SPARCstation20 SuperSPARC MBus Module Floating-point Unit Integer Unit L2 $ CC MBus DRAM Controller Inst Cache Ref MMU Bus Interface Data Cache Store Buffer L64852 SBus SBus DMA SBus Cards MBus control M-S Adapter SCSI Ethernet STDIO serial kbd mouse audio RTC Boot PROM Floppy ΗΜΥ312 Δ01 Εισαγωγή MIPS R3000 Instruction Set Architecture q Instruction Categories Load/Store Computational Jump and Branch Floating Point - coprocessor Memory Management Special Registers R0 - R31 PC HI LO 3 Instruction Formats: all 32 bits wide OP rs rt rd sa funct OP OP rs rt immediate jump target Q: Πόσοι γνωρίζετε το MIPS ISA? ΗΜΥ312 Δ01 Εισαγωγή

17 ΕΝΑ ΣΗΜΑΝΤΙΚΟ ΘΕΜΑ q Program Counter PC (Μετρητής Προγράµµατος) Ένα register το οποίο κρατάει την διεύθυνση της επόµενης εντολής που θα εκτελεστεί. q Instruction Register (IR) Το register που κρατάει την ίδια την εντολή. ΗΜΥ312 Δ01 Εισαγωγή q (vonneumann) Οργάνωση Επεξεργαστή Control (Μονάδα Ελέγχου) χρειάζεται o o o Να λάβει εντολές από την Μνήµη Να εκδώσει τα σήµατα που χρειάζονται για µεταφορά δεδοµένων µεταξύ συστηµάτων του επεξεργαστή και οδηγιών ελέγχου Να διατηρεί την σωστή σειρά οδηγιών ελέγχου. CPU Control Datapath Exec q Datapath (Πλοήγηση Δεδοµένων) χρειάζεται Memory Fetch Decode Devices Input Output o Τα συστήµατα τα εκτελεστικά και αριθµητικά συστήµατα καθώς και την απαιτούµενη µνήµη για να εκτελεί εντολές o Το σύστηµα επικοινωνίας ώστε τα δεδοµένα να µπορούν να ταξιδεύουν µεταξύ εκτελεστικών συστηµάτων και µνήµης ΗΜΥ312 Δ01 Εισαγωγή

18 RISC - Reduced Instruction Set Computer q RISC φιλοσοφία fixed instruction lengths load-store instruction sets limited addressing modes limited operations q MIPS, Sun SPARC, HP PA-RISC, IBM PowerPC, Intel (Compaq) Alpha, q Το Instruction Set µετριέται µε το πόσο καλά οι µεταγλωττιστές (Compilers) χρησιµοποιούν τις εντολές, παρά κατά πόσο οι προγραµµατιστές γλώσσας assembly τις χρησιµοποιούν. Design goals: speed, cost (design, fabrication, test, packaging), size, power consumption, reliability, memory space (embedded systems) ΗΜΥ312 Δ01 Εισαγωγή CISC - Complex Instruction Set Computer q Complex Instruction Set Αυξηµένες ικανότητες κάθε οδηγίας εξυπακούουν πιο πολύπλοκο σύστηµα διευθύνσεων Motorola > 14 addressing modes Motorola > 25 addressing modes Οι Εντολές έχουν διαφορετικό µήκος Ο χρόνος εκτελέσεως τους είναι διαφορετικός q Τεχνικές Βελτίωσης Απόδοσης Prefetching Pipelining q Super-scalar operation ΗΜΥ312 Δ01 Εισαγωγή

19 ΕΠΟΜΕΝΗ ΔΙΑΛΕΞΗ ΚΑΙ ΚΑΤ ΟΙΚΟΝ ΜΕΛΕΤΗ q ΕΠΟΜΕΝΗ ΔΙΑΛΕΞΗ ΙΣΤΟΡΙΚΗ ΑΝΑΔΡΟΜΗ! q ΚΑΤ ΟΙΚΟΝ ΜΕΛΕΤΗ o Εισαγωγή - Επανάληψη (οργάνωσης Η/Υ) o Κεφάλαιο 1 o Ιστορική Αναδροµή o Παράρτηµα Κ (στο CD) q ΠΑΡΑΡΤΗΜΑΤΑ Α, Β, & C (στο βιβλίο) o Επανάληψη οργάνωσης και βασικών αρχών αρχιτεκτονικής Η/Υ (ΗΜΥ212) o Pipelining (Α) o ISA Design (Β) o Memory Hierarchy (C) ΗΜΥ312 Δ01 Εισαγωγή