Σχεδίαση της Μονάδας Ελέγχου

Transcript

1 ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ & ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ - VHDL ΥΛΙΚΟ ΚΑΙ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ Ενότητα 5 Σχεδίαση της Μονάδας Ελέγχου Καθηγητής Αντώνης Πασχάλης 2017

2 Γενικές Γραμμές Σχεδίαση Μονάδας Ελέγχου σαν Μηχανή Πεπερασμένων Καταστάσεων (FSM) Ταξινόμηση των Σημάτων Ελέγχου Προσδιορισμός Διακριτών Καταστάσεων Παράδειγμα Υλοποίησης Απλού Επεξεργαστή Δίοδος Δεδομένων Μικρολειτουργίες Σήματα Ελέγχου Διακριτές Καταστάσεις Διάγραμμα Καταστάσεων Απλού Επεξεργαστή Κλασική σχεδίαση της Μονάδας Ελέγχου που βασίζεται Κλασική σχεδίαση της Μονάδας Ελέγχου που βασίζεται στη λογική σχεδίαση

3 RISC Ενσωματωμένοι Επεξεργαστές Reset CLK Μονάδα Ελέγχου Καταστάσεις (states) για δίοδο δεδομένων πολλών κύκλων opcode, funct σήματα ελέγχου Ιmem _ en = 1 Dmem _ en = 1 Imem_write = 0 Dmem_write Imem SRAM IR PC Δίοδος Δεδομένων MAR MDR in MDR out Dmem SRAM Reset CLK

4

5 Επεξεργαστής ξργ - CPU Δίοδος Δεδομένων (Datapath) χρησιμοποιείται για την εκτέλεση των εντολών, η οποία ανάγεται στην εκτέλεση μίας ακολουθίας στοιχειωδών λειτουργιών που στη συνέχεια ονομάζουμε μικρο-λειτουργίες Μονάδα Ελέγχου παράγει τα κατάλληλα σήματα ελέγχου που απαιτούνται για το συγχρονισμό όλων των μονάδων του υπολογιστή αποκωδικοποιεί την εντολή που θα εκτελεσθεί και παράγει για κάθε μικρο-λειτουργία τα αντίστοιχα σήματα ελέγχου στον κατάλληλο κύκλο ρολογιού

6 Μονάδα Ελέγχου του MIPS R2000 Για δίοδο δεδομένων πολλών κύκλων, χωρίς να υποστηρίζει παραλληλία σε επίπεδο εκτέλεσης εντολής, η μονάδα ελέγχου : Αποκωδικοποιεί την εντολή που θα εκτελεσθεί με βάση το πεδίο κωδικού λειτουργίας (opcode) της εντολής και το πεδίο λειτουργίας (funct) μόνο για τις εντολές τύπου R Βάζει κατάλληλες τιμές στα αντίστοιχα σήματα ελέγχου, ώστε, για κάθε εντολή, να εκτελούνται παράλληλα μία ή περισσότερες μικρο-λειτουργίες σε κάθε κύκλο ρολογιού Π ά δύ δώ ά λέ ξ ύ Παράγει δύο ειδών σημάτων ελέγχου, που ταξινομούνται σε δύο κατηγορίες Α και Β, αντίστοιχα

7 Ταξινόμηση των Σημάτων Ελέγχου Κατηγορία Α: Σήματα ελέγχου που έχουν σταθερή τιμή σε όλους τους κύκλους κατά την εκτέλεση της εντολής Τα σήματα αυτά προσδιορίζουν τη μικρο-λειτουργία που θα εκτελέσουν οι λειτουργικές μονάδες της διόδου δεδομένων κατά την εκτέλεση της εντολής (για παράδειγμα, το σήμα ALUop της ALU), καθώς και τη ροή των δεδομένων μέσα στη δίοδο δεδομένων (για παράδειγμα όλα τα σήματα επιλογής των πολυπλεκτών). Τα σήματα αυτά παράγονται με συνδυαστική λογική και παίρνουν σταθερές τιμές 0, 1 ή '-' κατά την εκτέλεση μίας εντολής. Κατηγορία Β: Σήματα ελέγχου που πρέπει να έχουν την τιμή 1 μόνο σε ένα συγκεκριμένο κύκλο κατά την εκτέλεση της εντολής (για θετική λογική) Τα σήματα αυτά επιτρέπουν την εγγραφή, (σήματα write enable) στους καταχωρητές και στις μνήμες του επεξεργαστή Τα σήματα αυτά παράγονται με ακολουθιακή λογική και παίρνουν αποκλειστικά τις τιμές 1 ή 0 που μεταβάλλονται ανάλογα με τον κύκλο ρολογιού κατά την εκτέλεση μίας εντολής.

8

9 Διαδικασία Σχεδίασης Μονάδας Ελέγχου σαν Μηχανή Πεπερασμένων Καταστάσεων Για κάθε εντολή προσδιορίζουμε τις αντίστοιχες μικρο-λειτουργίες που εκτελούνται σε κάθε φάση (ή κύκλο) εκτέλεσης της εντολής Συνεπώς για κάθε εντολή: Προσδιορίζουμε ρ τις τιμές στην είσοδο της μονάδας ελέγχου (opcode, funct), που αντιστοιχούν στη συγκεκριμένη εντολή Προσδιορίζουμε τις τιμές των σημάτων ελέγχου σε κάθε φάση (ή κύκλο) εκτέλεσης εσης της εντολής Ταξινομούμε τα σήματα ελέγχου ανάλογα με τη διάρκεια των τιμών τους κατά την εκτέλεση της εντολής στις δύο κατηγορίες Α και Β Για την παραγωγή των σημάτων της κατηγορίας Α υλοποιούμε συνδυαστική λογική Για την παραγωγή των σημάτων της κατηγορίας Β υλοποιούμε ακολουθιακή λογική (Μηχανή Πεπερασμένων Καταστάσεων) Για την υλοποίηση της Μηχανής Πεπερασμένων Καταστάσεων Προσδιορίζουμε τις διακριτές καταστάσεις Προσδιορίζουμε τις μεταβάσεις ανάμεσα στις διακριτές καταστάσεις με τις αντίστοιχες συνθήκες εισόδου, εάν υπάρχουν

10 Διαδικασία Σχεδίασης Μονάδας Ελέγχου σαν Μηχανή Πεπερασμένων Καταστάσεων Για κάθε διακριτή κατάσταση προσδιορίζουμε τις τιμές των σημάτων ελέγχου της Κατηγορίας Β που εξαρτώνται από την τρέχουσα κατάσταση και την αντίστοιχη συνθήκη εισόδου (έξοδοι τύπου Mealy) που εξαρτώνται από την τρέχουσα κατάσταση αποκλειστικά (έξοδοι τύπου Moore) Τέλος, σχεδιάζουμε το διάγραμμα καταστάσεων

11 Υλοποίηση Απλού Επεξεργαστή Ρεπερτόριο Εντολών Τύπου Immediate LW rt, immediate(rs) SW rt, immediate(rs) ADDIU rt, rs, immediate ANDI rt, rs, immediate ORI rt, rs, immediate XORI rt, rs, immediate opcode rs rt immediate - offset 6 Bits 5 Bits 5 Bits 16 Bits = 32 Bits

12 Υλοποίηση Απλού Επεξεργαστή Σήματα Ελέγχου Κατηγορίας Α εντολή πεδίο opcode Sign/Zero ALUop DM/ALU ADDIU ANDI ORI XORI LW SW Τα σήματα ελέγχου Sign/Zero, ALUop[2:0] και DM/ALU παράγονται απευθείας από το πεδίο opcode op[5:0] του καταχωρητή IR χωρίς τη μεσολάβηση της μονάδας ελέγχου. Sign/Zero = ΝΟΤ op[2] Επιλέγει επέκταση πρόσημου (=1) ή μηδενός (=0) στη μονάδα επέκτασης ALUop[2] = op[2] Επιλέγει έξοδο από αθροιστή (=0) ή λογική μονάδα (=1) της ALU ALUop[1:0] = op[1:0] Επιλέγει λειτουργία της λογικής μονάδας (=00 AND, =01 OR, =10 XOR) DM/ALU = op[5] Επιλέγει πηγή για εγγραφή στο αρχείο καταχωρητών από Dmem (=1) ή ALU (=0)

13 Υλοποίηση Απλού Επεξεργαστή Αριθμητική και Λογική Μονάδα (ALU) Bus_A Bus_BB Bus_A Bus_BB αθροιστής λογική μονάδα 2 ALUop[1:0] ALUop[2] 0 1 πολυπλέκτης 2 σε 1 x32 Bus_S 32

14 Δίοδος Δεδομένων Απλού Επεξεργαστή PC PC_write 4 INC NPC Reg_write Imem_write Imem cache rs, rt Bus_ W REG FILE A 32 B 32 ALU 3 ALUop I MAR 32 MAR_write S 32 0 mux 1 DM/ALU IR imm EXT S/Z 32 MDR in 32 Dmem cache 32 MDR out 32 IR_write Sign/Zero Dmem_write

15 Υλοποίηση Απλού Επεξεργαστή Μικρο-Λειτουργίες και Σήματα Ελέγχου Προσκόμιση εντολής Υπολογισμός PC+4 IR <= Imem[PC] NPC <= PC + 4 Imem_write = 0 IR_write = 1 1 Αποκωδικοποίηση εντολής Δάβ Διάβασμα καταχωρητών & Επέκταση A <= reg[rs rs] B <= reg[rt] I <=sign/zero_extend[imm] imm] Sign/Ζero =1/0 2 Εκτέλεση πράξεων Υπολoγισμός διευθύνσεων MAR <= A + I S <= A +/and/or/xor I MDR_in <= B ALUop[2:0] = Βλέπε σήματα ελέγχου ALU MAR_ write = 1/0 3 Προσπέλαση μνήμης δεδομένων MDR_out <= Dmem[MAR] Dmem[MAR] <= MDR_in Dmem_write = 1/0 4 Εγγραφή καταχωρητή Επιλογή διεύθυνσης εντολής που θα εκτελεσθεί reg[rt] <= S/MDR_out PC <= NPC Reg_write = 1/0 DM/ALU =1/0/x 5 PC_write = 1 Imem_en = Dmem_en = 1 πάντα

16 1 Υλοποίηση Απλού Επεξεργαστή Ταξινόμηση και Επίδραση των Σημάτων Ελέγχου Imem_write (Β) Imem_en (A) IR_write (Β) τιμή = 0 τιμή = 1 Δάβ Διάβασμα από όi Imem Εγγραφή στην Imem Απενεργοποίηση Imem Ενεργοποίηση Imem Τίποτα Εγγραφή στον IR 2 Sign/Ζero = not op[2] (Α) Επέκταση μηδενός Επέκταση πρόσημου 3 MAR_write (B) Τίποτα Εγγραφή στον MAR 4 Dmem_write (B) Dmem_en (A) Διάβασμα από Dmem Απενεργοποίηση Dmem Εγγραφή στην Dmem Ενεργοποίηση Dmem 5 Reg_write (B) DM/ALU = op[5] (A) PC_write (B) Τίποτα Bus_W =S Τίποτα Εγγραφή στο Reg. File Bus_W = MDR_out Εγγραφή στον PC ALUop[2] = op[2] Logic/Arithmetic' (ALU) (A) ALUop[1:0] = op[1:0] = 00 (AND), 01 (OR), 10 (XOR) (A)

17 Μικρο-Λειτουργίες, Σήματα Ελέγχου και Καταστάσεις (LW) Προσκόμιση εντολής Υπολογισμός PC+4 IR <= Imem[PC] NPC <= PC + 4 Imem_write = 0 IR_write = 1 S0 Αποκωδικοποίηση εντολής Διάβασμα καταχωρητών & Επέκταση A <= reg[rs] I <=sign_extend[imm] Sign/Ζero = 1 S1 Εκτέλεση πράξεων Υπολoγισμός διευθύνσεων MAR <= A + I ALUop[2:0] = 011 MAR_write = 1 S2a Προσπέλαση μνήμης δεδομένων Εγγραφή καταχωρητή Επιλογή διεύθυνσης εντολής που θα εκτελεσθεί MDR_out <= Dmem[MAR] Dmem_write = 0 reg[rt] <= MDR_out Dmem_write = 0 PC <= NPC Reg_write = 1 DM/ALU = 1 PC_write = 1 Imem_en = Dmem_en = 1 πάντα S3 S4a

18 Μικρο-Λειτουργίες, Σήματα Ελέγχου και Καταστάσεις (SW) Προσκόμιση εντολής Υπολογισμός PC+4 IR <= Imem[PC] NPC <= PC + 4 Imem_write = 0 IR_ write = 1 S0 Αποκωδικοποίηση εντολής Διάβασμα καταχωρητών & Επέκταση A <= reg[rs rs] B <= reg[rt] I <=sign_extend[imm] Sign/Ζero = 1 S1 Εκτέλεση πράξεων Υπολoγισμός διευθύνσεων MAR <= A + I MDR_in <= B ALUop[2:0] = 011 MAR_write = 1 S2a Προσπέλαση μνήμης δεδομένων Επιλογή διεύθυνσης εντολής που θα εκτελεσθεί Dmem[MAR] <= MDR_in PC <= NPC Dmem_write = 1 Reg_write = 0 S4b DM/ALU = 1 PC_write = 1 Imem_en = Dmem_en = 1 πάντα

19 Μικρο-Λειτουργίες, Σήματα Ελέγχου και Καταστάσεις (ADDIU) Προσκόμιση εντολής Υπολογισμός PC+4 IR <= Imem[PC] NPC <= PC + 4 Imem_write = 0 IR_ write = 1 S0 Αποκωδικοποίηση εντολής Δάβ Διάβασμα καταχωρητών & Επέκταση A <= reg[rs] I <=sign_extend[imm] Sign/Ζero = 1 S1 Εκτέλεση πράξεων S <= A + I ALUop[2:0] = 001 MAR_write = 0 Εγγραφή reg[rt] [t] <= S καταχωρητή PC <= NPC Dmem_write = 0 Επιλογή διεύθυνσης εντολής που θα Reg_write = 1 εκτελεσθεί DM/ALU = 0 PC_write = 1 S2b S4a Imem_en = Dmem_en = 1 πάντα

20 Μικρο-Λειτουργίες, Σήματα Ελέγχου και Καταστάσεις (ANDI) Προσκόμιση εντολής Υπολογισμός PC+4 IR <= Imem[PC] NPC <= PC + 4 Imem_write = 0 IR_ write = 1 S0 Αποκωδικοποίηση εντολής Δάβ Διάβασμα καταχωρητών & Επέκταση A <= reg[rs] I <=zero_extend[imm] Sign/Ζero = 0 S1 Εκτέλεση πράξεων S <= A and I ALUop[2:0] = 100 MAR_write = 0 Εγγραφή reg[rt] [t] <= S καταχωρητή PC <= NPC Dmem_write = 0 Επιλογή διεύθυνσης εντολής που θα Reg_write = 1 εκτελεσθεί DM/ALU = 0 PC_write = 1 S2b S4a Imem_en = Dmem_en = 1 πάντα

21 Μικρο-Λειτουργίες, Σήματα Ελέγχου και Καταστάσεις (ORI) Προσκόμιση εντολής Υπολογισμός PC+4 IR <= Imem[PC] NPC <= PC + 4 Imem_write = 0 IR_ write = 1 S0 Αποκωδικοποίηση εντολής Δάβ Διάβασμα καταχωρητών & Επέκταση A <= reg[rs] I <=zero_extend[imm] Sign/Ζero = 0 S1 Εκτέλεση πράξεων S <= A or I ALUop[2:0] = 101 MAR_write = 0 Εγγραφή reg[rt] [t] <= S καταχωρητή PC <= NPC Dmem_write = 0 Επιλογή διεύθυνσης εντολής που θα Reg_write = 1 εκτελεσθεί DM/ALU = 0 PC_write = 1 S2b S4a Imem_en = Dmem_en = 1 πάντα

22 Μικρο-Λειτουργίες, Σήματα Ελέγχου και Καταστάσεις (XORI) Προσκόμιση εντολής Υπολογισμός PC+4 IR <= Imem[PC] NPC <= PC + 4 Imem_write = 0 IR_ write = 1 S0 Αποκωδικοποίηση εντολής Δάβ Διάβασμα καταχωρητών & Επέκταση A <= reg[rs] I <=zero_extend[imm] Sign/Ζero = 0 S1 Εκτέλεση πράξεων S <= A xor I ALUop[2:0] = 110 MAR_write = 0 Εγγραφή reg[rt] [t] <= S καταχωρητή PC <= NPC Dmem_write = 0 Επιλογή διεύθυνσης εντολής που θα Reg_write = 1 εκτελεσθεί DM/ALU = 0 PC_write = 1 S2b S4a Imem_en = Dmem_en = 1 πάντα

23 Διάγραμμα Καταστάσεων reset = 1 op = LW,SW S0 S1 Imem_write = 0 IR_write = 1 op = ADDIU,ANDI,ORI,XORI MAR_write = 1 S2a S2b MAR_write = 0 op = LW op = SW Dmem_write = 0 S3 S4b Dmem_write = 0 Reg_write = 1 PC_write = 1 Dmem_write = 1 S4a Reg_write = 0 PC_write = 1

24

25 Διαδικασία Σχεδίασης Μονάδας Ελέγχου Κλασική σχεδίαση που βασίζεται στη λογική σχεδίαση Πίνακας Προσδιορισμού Λογικών Συναρτήσεων των Σημάτων στην Έξοδο Σήματα στην έξοδο, τρέχουσες καταστάσεις, συνθήκες στην είσοδο (μόνο για τύπου Mealy) Πίνακας Προσδιορισμού Λογικών Συναρτήσεων της Επόμενης Κατάστασης Επόμενες καταστάσεις, τρέχουσες καταστάσεις, συνθήκες στην είσοδο Επιλογή Κωδικοποίησης Καταστάσεων Πίνακας Εξόδου Τύπου Moore Τρέχουσες καταστάσεις, σήματα στην έξοδο (πίνακας αλήθειας) Πίνακας Εξόδου Τύπου Mealy Τρέχουσες καταστάσεις, συνθήκες στην είσοδο (οριζόντια), σήματα στην έξοδο Τρέχουσες ρχ καταστάσεις, είσοδοι (κατακόρυφα), σήματα στην έξοδο (πίνακας αλήθειας) Απλοποίηση και εξαγωγή Εξισώσεων Εξόδου

26 Διαδικασία Σχεδίασης Μονάδας Ελέγχου Κλασική σχεδίαση που βασίζεται στη λογική σχεδίαση Πίνακας Καταστάσεων τρέχουσες καταστάσεις, είσοδοι (κατακόρυφα), επόμενες καταστάσεις (πίνακας αλήθειας) Απλοποίηση και εξαγωγή εξισώσεων μετάβασης (για τη λογική επόμενης κατάστασης) η επόμενη κατάσταση σαν συνάρτηση της τρέχουσας κατάστασης και της εισόδου Για υλοποίηση με D Flip-Flops

27 Πίνακας Προσδιορισμού Λογικών Συναρτήσεων Σημάτων Ελέγχου Ο πίνακας προσδιορισμού λογικών συναρτήσεων σημάτων ελέγχου έχει τρεις στήλες, όπου : στην πρώτη στήλη γράφονται τα σήματα ελέγχου, στη δεύτερη στήλη γράφονται οι τρέχουσες καταστάσεις, που ενεργοποιούν τα σήματα ελέγχου (mxx = 1) εάν είναι περισσότερες από μία χωρίζονται με το σύμβολο «+», που έχει την έννοια του λογικού OR στην τρίτη στήλη γράφονται οι συνθήκες στην είσοδο, που πρέπει να ικανοποιούνται για να ενεργοποιηθεί ένα σήμα ελέγχου (μόνο για τα σήματα ελέγχου τύπου Mealy) εάν είναι περισσότερες από μία χωρίζονται με το σύμβολο «+», που έχει την έννοια του λογικού OR Γίνεται επαλήθευση εάν οι καταστάσεις είναι διακριτές μεταξύ τους

28 Πίνακας Προσδιορισμού Λογικών Συναρτήσεων Σημάτων Ελέγχου Σήματα Ελέγχου Τρέχουσες Καταστάσεις m00: PC_write S4a + S4b m01: Imem_write m02: IR_write S0 m03: MAR_write S2a m04: Dmem_write S4b m05: Reg_write S4a Είσοδοι (opcode) Όλα τα σήματα ελέγχου είναι τύπου Moore Οι καταστάσεις S1, S2b και S3 δεν ενεργοποιούν κανένα σήμα ελέγχου, αλλά δεν ενοποιούνται γιατί έχουν διαφορετική επόμενη κατάσταση Το σήμα ελέγχου Imem_write δεν ενεργοποιείται

29 Πίνακας Προσδιορισμού Λογικών Συναρτήσεων Επόμενης Κατάστασης Ο πίνακας προσδιορισμού λογικών συναρτήσεων επόμενης κατάστασης έχει τρεις στήλες, όπου : στην πρώτη στήλη γράφονται οι επόμενες καταστάσεις, στη δεύτερη στήλη γράφονται οι τρέχουσες καταστάσεις, από τις οποίες μπορεί να γίνει μετάβαση στη συγκεκριμένη επόμενη κατάσταση εάν είναι περισσότερες από μία χωρίζονται με το σύμβολο «+», που έχει την έννοια του λογικού OR στην τρίτη στήλη γράφονται οι συνθήκες στην είσοδο που πρέπει να ικανοποιούνται, για να γίνει μετάβαση από την τρέχουσα κατάσταση στην επόμενη κατάσταση εάν είναι περισσότερες από μία χωρίζονται με το σύμβολο «+», που έχει την έννοια του λογικού OR Γίνεται επαλήθευση εάν οι καταστάσεις είναι διακριτές μεταξύ τους

30 Πίνακας Προσδιορισμού Λογικών Συναρτήσεων Επόμενης Κατάστασης Επ. Καταστάσεις Τρέχουσες Καταστάσεις Είσοδοι (opcode) S0 S4a + S4b S1 S0 S2a S1 LW + SW S2b S1 ADDIU + ANDI + ORI + XORI S3 S2a LW S4a S3 + S2b S4b S2a SW

31 Επιλογή Κωδικοποίησης Καταστάσεων Δυαδική Κωδικοποίηση - Binary (κατάλληλη για CPLDs) Κωδικοποίηση Gray (κατάλληλη για χαμηλή κατανάλωση ισχύος) Κωδικοποίηση Οne-Ηot (κατάλληλη για FPGAs) στην κωδικοποίηση ο one-hot ot σε κάθε κατάσταση αση αντιστοιχούμε και ένα D flip-flop με αποτέλεσμα να αυξάνεται πάρα πολύ ο αριθμός των χρησιμοποιούμενων D flip-flops flops και να μειώνoνται οι μεταβλητές των όρων των λογικών συναρτήσεων

32 Επιλογή Κωδικοποίησης Καταστάσεων Καταστάσεις Κωδικοποίηση One-Hot S S1 S2a S2b S S4a S4b

33 Πίνακας Αλήθειας Σημάτων Ελέγχου Τρ. Καταστάσεις Σήματα Ελέγχου cs[6:0] Εξισώσεις Εξόδου S m00 = cs[5] + cs[6] S m01 = 0 S2a m02 = cs[0] S2b m03 = cs[2] S m04 = cs[6] S4a S4b m05 = cs[5] Όλα τα σήματα ελέγχου είναι τύπου Moore Οι καταστάσεις S1, S2b και S3 δεν ενεργοποιούν κανένα σήμα ελέγχου, αλλά δεν ενοποιούνται γιατί έχουν διαφορετική επόμενη κατάσταση Το σήμα ελέγχου m01 (Imem_write) δεν ενεργοποιείται

34

35 Πίνακας Αλήθειας Επόμενης Κατάστασης Τρ. Καταστάσεις cs[6:0] S S S S S S S S2a S2a Είσοδοι (opcode) op[5:0] Επ. Καταστάσεις ns[6:0] S S2a S2a S2b S2b S2b S2b S S4b LW SW ADDIU ANDI ORI XORI LW SW S2b S4a S S4a S4a S4b S S

36 Εξισώσεις Μετάβασης (Επόμενης Κατάστασης) ns[0] = cs[5] + cs[6] ns[1] = cs[0] ns[2] = cs[1] op[5] ns[3] = cs[1] op[5]' ns[4] = cs[2] op[3]' ns[5] = cs[3] + cs[4] ns[6] = cs[2] op[3] Προκύπτουν από τον Πίνακα Αλήθειας Επόμενης Κατάστασης μετά από απλοποιήσεις χωρίς να ληφθεί υπόψη η ασφαλής λειτουργία Η απλότητα των συναρτήσεων οφείλεται στην κωδικοποίηση One Hot Ασφαλής λειτουργία επιτυγχάνεται όταν κάθε μη επιτρεπτή τρέχουσα κατάσταση έχει σαν επόμενη κατάσταση την κατάσταση S0

37 Υλοποίηση της Μονάδας Ελέγχου reset Είσοδοι: opcode CLK CLK ΙnR SR op[0] οp[5] cs[0] cs[6] CS: τρέχουσα κατάσταση Λογική Εξόδου m00 = cs[5]+cs[6] m01 = 0 m02 = cs[0] m03 = cs[2] m04 = cs[6] m05 = cs[5] Λογική NS ns[0] = cs[5]+cs[6] ns[1] = cs[0] ns[2] = cs[1] op[5] ns[3] = cs[1] op[5]' ns[4] = cs[2] op[3]' ns[5] = cs[3]+cs[4] ns[6] = cs[2] op[3] Έξοδοι: σήματα ελέγχου m00 m05 NS: επόμενη κατάσταση ns[0] ns[6]

38

39 Αρχικοποίηση Επεξεργαστή Καταχωρητής PC = Α0 με ασύγχρονο reset Καταχωρητές InR = 0 και SR = S0 με ασύγχρονο reset Προσκόμιση της πρώτης εντολής από τη μνήμη εντολών που είναι αποθηκευμένη στη διεύθυνση Α0 Στην πρώτη ακμή του ρολογιού έχουμε : αποθήκευση της πρώτης προς εκτέλεση εντολής στον καταχωρητή εντολών IR, και στον καταχωρητή εισόδων InR (κωδικός λειτουργίας) αποθήκευση στον καταχωρητή SR = S1

40