Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο Περίληψη

Transcript

1 ΗΜΥ 2: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 27 Οκτ-7 ΗΜΥ-2: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 27 Συνδυαστική Λογική / Ολοκληρωμένα Κυκλώματα (Μέρος Γ) Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Έξοδοι υψηλής εμπέδησης: απομονωτές tri-state, πύλες μετάδοσης Ολοκληρωμένα Κυκλώματα Επίπεδα ολοκλήρωσης Οικογένειες Ψηφιακής Λογικής Καθυστέρηση Μετάδοσης Μοντέλα προσομοίωσης καθυστερήσεων Θετική/Αρνητική Λογική MKM - 2 Συνδιαστικά Λογικά Κυκλώματα / Ολοκληρωμένα Κυκλώματα

2 ΗΜΥ 2: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 27 Οκτ-7 Έξoδοι Υψηλής Εμπέδησης Οι λογικές πύλες που παρουσιάσαμε μέχρι στιγμής: Έχουν τιμές εξόδου ή εν μπορούν να έχουν συνδεδεμένες εξόδους (no wired logic) Τα σήματα μεταδίδονται μόνο προς μία κατεύθυνση Λογική τριών-καταστάσεων (three-state ή tri-state) state): περιλαμβάνει εκτός των τιμών και, και μια τρίτη τιμή, Hi-Impedance ( ή Ζ ή z) Η παρουσία μιας τιμής αλλάζει τη συμπεριφορά των εξόδων των λογικών πυλών ως εξής: Τιμές εξόδου ή ή Έξοδοι μπορούν να συνδεθούν (wired logic) Τα σήματα μεταδίδονται προς δύο κατευθύνσεις MKM - 3 Εξοδοι Υψηλής Εμπέδησης (συν.) Τι είναι η τιμή Z? Συμπεριφέρεται ως ανοικτό κύκλωμα Αυτό υπονοεί ότι η έξοδος παρουσιάζετε ως αποσυνδεδεμένη Λειτουργεί όπως ένας ανοικτός διακόπτης μεταξύ του κυκλώματος και της εξόδου Η τιμή μπορεί να παρουσιαστεί στην έξοδο οποιασδήποτε πύλης, αλλά εδώ περιοριζόμαστε σε πύλες: Απομονωτή 3ων καταστάσεων (3-state buffer) Πύλη μετάδοσης (transmission gate) όπου το κάθε ένα έχει είσοδο δεδομένων,, είσοδο ελέγχου, και έξοδο MKM - 4 Συνδιαστικά Λογικά Κυκλώματα / Ολοκληρωμένα Κυκλώματα 2

3 ΗΜΥ 2: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 27 Οκτ-7 Πύλη 3-state (tri-state) BUFFER IN: η είσοδο δεδομένων (data input) Σύμβολο EN: η είσοδος ελέγχου (control input). Για EN =, η τιμή εξόδου OUT είναι, ανεξαρτήτως της τιμής του ΙΝ. Για EN =, η τιμή στην έξοδο ακολουθεί αυτή της εισόδου. Παραλλαγές: IN αντιστραμμένο EN αντιστραμμένο IN OUT EN Πίνακας Αληθείας EN IN OUT MKM - 5 Επίλυση τιμών 3 ων καταστάσεων Ένωση εξόδων δύο 3-state BUFFER (B και B) σε μία έξοδο (OUT) Προϋπόθεση: Οι είσοδοι δεδομένων των δύο πυλών μπορούν να έχουν οποιοδήποτε συνδυασμό των τιμών και Κανόνας που προκύπτει: Η έξοδος μίας τουλάχιστον πύλης 3-state BUFFER πρέπει να έχει τιμή. Γιατί? Πόσοι έγκυροι συνδυασμοί υπάρχουν στις εξόδους των δύο πυλών? Ποιος είναι ο κανόνας για n 3-state BUFFERs συνδεδεμένοι σε μία έξοδο; Πίνακας Ανάλυσης B B OUT MKM - 6 Συνδιαστικά Λογικά Κυκλώματα / Ολοκληρωμένα Κυκλώματα 3

4 ΗΜΥ 2: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 27 Οκτ-7 Λογικό κύκλωμα 3 ων καταστάσεων Συνάρτηση Επιλογής εδομένων (Data Selection Function): Αν S =, OL = IN, αλλιώς OL = IN ιεκπεραίωση επιλογής δεδομένων με 3-state buffers: EN IN EN IN OL S IN EN IN EN OL Αφού EN = S και EN = S, μία από τις εξόδους των απομονοτών είναι πάντα. Στην τελευταία γραμμή του πίνακα Χ = Ηι-Ζ MKM - 7 Πύλη Μετάδοσης (Transmission Gate) Συγκεκριμένη για την λογική οικογένεια ολοκληρωμένων CMOS. Οι ηλεκτρονικοί διακόπτες χρησιμοποιούνται για να συνδέσουμε και να αποσυνδέσουμε δύο σημεία σε ένα δίκτυο. MKM - 8 Συνδιαστικά Λογικά Κυκλώματα / Ολοκληρωμένα Κυκλώματα 4

5 ΗΜΥ 2: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 27 Οκτ-7 OR με Πύλες Μετάδοσης F = A C = A.C + A.C MKM - 9 Ολοκληρωμένα Κυκλώματα (Integrated Circuits - ICs) Ένα IC είναι ένας ημιαγωγός κρυσταλλικού πυριτίου (chip) που περιέχει τα ηλεκτρονικά στοιχεία των πυλών, μνήμης και διασυνδέσεων. Το Chip τοποθετείται σε ένα πλαστικό ή κεραμικό πακέτο (package). Οι ενώσεις συγκολλούνται από το chip στις εξωτερικές ακίδες (ή ποδαράκια pins). Ο αριθμός των ακίδων ποικίλει (εξαρτάται από τη λειτουργικότητα του chip). MKM - Συνδιαστικά Λογικά Κυκλώματα / Ολοκληρωμένα Κυκλώματα 5

6 ΗΜΥ 2: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 27 Οκτ-7 Επίπεδα ολοκλήρωσης Ολοκλήρωση Μικρής Κλίμακας (SSI) Κάθε chip αποτελείτε από διάφορες ανεξάρτητες πύλες (>) (όπως και αυτές στο H/W lab kit σας) Ολοκλήρωση Μεσαίας Κλίμακας (MSI) Κάθε chip αποτελείτε από - πύλες. Εκτελεί βασικές ψηφιακές συναρτήσεις, π.χ. πρόσθεση 4 ων -bit. Ολοκλήρωση Μεγάλης Κλίμακας (LSI) Κάθε chip αποτελείτε από ως και μερικές χιλιάδες πύλες. Χρησιμοποιείται για την υλοποίηση ψηφιακών συστημάτων όπως μικρούς επεξεργαστές και μνήμη. Ολοκλήρωση Πολύ Μεγάλης Κλίμακας (VLSI) Κάθε chip αποτελείτε από μερικές χιλιάδες ως και εκατομμύρια πύλες ή και περισσότερες, όπως για παράδειγμα οι σύγχρονοι μικροεπεξεργαστές. MKM - Οικογένειες Ψηφιακής Λογικής Τα ICs κατηγοριοποιούνται σε διάφορες οικογένειες ψηφιακής λογικής βάση της τεχνολογίας που χρησιμοποιείται για την υλοποίησή τους. Κάθε οικογένεια αποτελείται από τα δικά της βασικά στοιχεία (όπως οι πύλες NAND, NOR, και NOT με διάφορα χαρακτηριστικά), που χρησιμοποιούνται για την κατασκευή πολύπλοκων ψηφιακών κυκλωμάτων. ιάφορες οικογένειες ψηφιακής λογικής έχουν παρουσιαστεί και χρησιμοποιηθεί τα τελευταία χρόνια (TTL, MOS, CMOS, BiCMOS, ). MKM - 2 Συνδιαστικά Λογικά Κυκλώματα / Ολοκληρωμένα Κυκλώματα 6

7 ΗΜΥ 2: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 27 Οκτ-7 Οικογένειες Ψηφιακής Λογικής (σε χρονολογικά σειρά) RTL: Λογική Αντίστασης-Τρανζίστορ (Resistor-Transistor Logic) από τις πρώτες, τώρα πεπαλαιωμένες DTL: Λογική ιόδου-τρανζίστορ (Diode-Transistor Logic) TTL: Λογική Τρανζίστορ-Τρανζίστορ ευρύτατης χρήσης (Transistor-Transistor Logic) ECL: Λογική Κοινού Εκπομπού (Emitter-coupled Logic) λειτουργεί σε υψηλές ταχύτητες MOS: Ημιαγωγός Μετάλλου-Οξειδίου (Metal-Oxide Semiconductor) το πιο συμπυκνωμένο CMOS: Συμπληρωματικό (Complementary) MOS Χαμηλή απώλεια ισχύος, είναι το ΠΙΟ ΚΥΡΙΑΡΧΟ BiCMOS: ιπολικό (Bipolar) CMOS CMOS και TTL για επιπρόσθετο ρεύμα/ταχύτητα GaAs: Γάλλιο- Αρσενίδιο (Gallium-Arsenide) Γιαπάραπολύυψηλέςσυχνότητες MKM - 3 Χαρακτηριστικά Οικογενειών Ψηφιακής Λογικής (Technology Parameters) Fan-in: ο # των εισόδων μιας πύλης. Fan-out: ο # των εξόδων που μπορεί να υποστηρίξει μια πύλη (standard loads). Εύρος τάσης (Voltage ranges): εύρος τάσης για λογικό και σε εισόδους και εξόδους Περιθώριο θορύβου (Noise margin): ο μέγιστος ανεκτός εξωτερικός θόρυβος. Απώλεια ισχύος (Power dissipation): η ισχύς που καταναλώνεται από το ολοκληρωμένο (διαχύεται ως θερμότητα). Καθυστέρηση μετάδοσης (Propagation Delay): ο χρόνος που χρειάζεται για μια αλλαγή στις τιμές εισόδου να παρατηρηθεί σε μια έξοδο. MKM - 4 Συνδιαστικά Λογικά Κυκλώματα / Ολοκληρωμένα Κυκλώματα 7

8 ΗΜΥ 2: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 27 Οκτ-7 Καθυστέρηση Μετάδοσης Είναι ένας από τους σημαντικότερους παραμέτρους σχεδιασμού (με τα σημερινά δεδομένα, μπορεί και ο ΠΙΟ ΣΗΜΑΝΤΙΚΟΣ!) Η μέγιστη καθυστέρηση διάδοσης (t pd _circuit) καθορίζει την ταχύτητα του κυκλώματος. t PHL : χρόνος μετάδοσης από υψηλή-σε σε-χαμηλή τάση (high-to-low) t PLH : χρόνος μετάδοσης από χαμηλή-σε σε-υψηλή τάση (low-to-high) t pd = max(t PHL, t PLH ) (για πύλη) MKM - 5 Καθυστέρηση Μετάδοσης Αντιστροφέα Μετρούμε στο 5% της αλλαγής του σήματος Πως υπολογίζεται η καθυστέρηση t PHL για: n πανομοιότυπους διαδοχικούς απομονωτές (buffers) buffers); in n πανομοιότυπους διαδοχικούς αντιστροφείς (inverters); in MKM - 6 out out Συνδιαστικά Λογικά Κυκλώματα / Ολοκληρωμένα Κυκλώματα 8

9 ΗΜΥ 2: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 27 Οκτ-7 Παράδειγμα Υπολογισμού Καθυστέτησης Μετάδοσης Υπολογίστε t PHL, t PLH και t pd για το πιο κάτω σήμα IN (volts) OUT (volts) t (ns) MKM - 7 Καθυστέρηση Μετάδοσης Κυκλώματος- Παράδειγμα C Α Β ns D 2ns E 2ns 3ns F G t pd pd = max(t PHL, t PLH PLH ) Η μέγιστη καθυστέρηση μετάδοσης από τις εισόδους στις εξόδους του κυκλώματος θα ορίσει τη συχνότητα λειτουργίας του (περισσότερα στα ακολουθιακά κυκλώματα) t pd _circuit = max{t pd _path, μονοπάτι κύκλωμα} = max{t pd _ADEF, t pd _ADEG, t pd _AG, t pd _BEF, t pd _BEG, t pd _CF, t pd _CG,} = max{5ns, 6ns, 3ns, 4ns, 5ns, 2ns, 3ns} = 6ns MKM - 8 Συνδιαστικά Λογικά Κυκλώματα / Ολοκληρωμένα Κυκλώματα 9

10 ΗΜΥ 2: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 27 Οκτ-7 Μοντέλα Καθυστέρησης (Delay Models) Μοντέλα καθυστέρησης που χρησιμοποιούνται για την προσομοίωση πυλών: Μοντέλο Καθυστέρησης Μεταφοράς (Transport delay model): αλλαγή στην έξοδο παρατηρείται μετά την καθυστέρηση μετάδοσης. Μοντέλο Καθυστέρησης Αδράνειας (Inertial delay model): αλλαγή στην έξοδο παρατηρείται μετά την καθυστέρηση μετάδοσης. Επιπρόσθετα, εάν η έξοδος αλλάζει 2 φορές σε ένα διάστημα χρόνου πιο μικρό από ένα προκαθορισμένο χρόνο απόρριψης, τότε η πρώτη αλλαγή αγνοείται φιλτράρισμα των σπινθήρων (spikes) (η έξοδος μιας πύλης επηρεάζεται μόνο από αλλαγές πιο μεγάλης ή ίσης διάρκειας του χρόνου απόρριψης). MKM - 9 Μοντέλα Καθυστέρησης Μεταφοράς και Αδρανείας - Παράδειγμα A B A B: Χωρίς καθυστέρηση a b c d e A B: A B: Καθυστέρηση Μεταφοράς Καθυστέρηση Αδράνειας Χρόνος (ns) 2ns propagation delay (καθυστέρηση μετάδοσης) ns rejection time (χρόνος απόρριψης) MKM - 2 Συνδιαστικά Λογικά Κυκλώματα / Ολοκληρωμένα Κυκλώματα

11 ΗΜΥ 2: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 27 Οκτ-7 Θετική και Αρνητική Λογική ύο διαφορετικές αναθέσεις για επίπεδα σημάτων σε λογικές τιμές: Θετική λογική: High (True) Low (False) Αρνητική λογική: High (True) Low (False) Ο τύπος μιας πύλης στα διάφορα φύλλα δεδομένων (data sheets) των IC καθορίζεται βάση τιμών σημάτων. Ο χρήστης αποφασίζει τη λογική που θα χρησιμοποιήσει (αρνητική ή θετική). MKM - 2 Παραδείγματα Θετικής / Αρνητικής Λογικής MKM - 22 Συνδιαστικά Λογικά Κυκλώματα / Ολοκληρωμένα Κυκλώματα

12 ΗΜΥ 2: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 27 Οκτ-7 Θετική και Αρνητική Λογική (συν.) Μετατροπή μεταξύ θετικής και αρνητικής λογικής: Ανταλλάζουμε τα και τα στις εισόδους και εξόδους της πύλης. Αυτό είναι το ίδιο που κάναμε για να παράγουμε τον δυϊσμό! F( ) positive_logic = F( ) d negative_logic Να θυμάστε να περιλαμβάνεται / αφαιρείται την ενδεικτική πολικότητα. MKM - 23 Συνδιαστικά Λογικά Κυκλώματα / Ολοκληρωμένα Κυκλώματα 2