ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ
|
|
|
- Σαμουήλ Γλυκύς
- 7 χρόνια πριν
- Προβολές:
Transcript
1 ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 11: Ακολουθιακά Κυκλώµατα (Κεφάλαιο 5, 6.1, 6.3, 6.4) ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ
2 Ακολουθιακά Κυκλώµατα q Συνδυαστική Λογική: Η τιµή σε µία έξοδο εξαρτάται µόνο από τις τρέχουσες τιµές των εισόδων. Μπορεί να εκτελέσει χρήσιµες λειτουργίες (πρόσθεση/αφαίρεση/πολλαπλασιασµό/ ). Απαιτεί διαδοχή µεταξύ πολλών βασικών στοιχείων. Ακριβή και συνήθως όχι ευέλικτη. ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.2 Θεοχαρίδης, ΗΜΥ, 2016
3 Ακολουθιακά Κυκλώµατα (συν.) q Ακολουθιακή Λογική: Η τιµή σε µία έξοδο δεν εξαρτάται µόνο από τις τρέχουσες τιµές των εισόδων, αλλά και από τις προηγούµενες τιµές των εισόδων. Αποθηκεύει πληροφορίες µεταξύ λειτουργιών (δεν απαιτεί διαδοχή). Χρειάζεται κάποιου είδους µνήµη για να µπορεί να «θυµάται» τις προηγούµενες τιµές των εισόδων. ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.3 Θεοχαρίδης, ΗΜΥ, 2016
4 Ακολουθιακά Κυκλώµατα (συν.) Κυκλώµατα που εξετάσαµε µέχρι τώρα Κυκλώµατα που αποθηκεύουν πληροφορίες Καταστάσεις Χρόνου ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.4 Θεοχαρίδης, ΗΜΥ, 2016
5 Ακολουθιακή Λογική: Βασικές έννοιες q Τα κυκλώµατα ακολουθιακής λογικής έχουν την ικανότητα να «θυµούνται» προηγούµενες καταστάσεις του κυκλώµατος και προηγούµενες τιµές στις εισόδους. q Έξοδοι του κυκλώµατος µπορούν να χρησιµοποιηθούν ως νέες τιµές εισόδου στο κύκλωµα (κυκλώµατα ανάδρασης = feedback circuits). q Τα στοιχεία αποθήκευσης είναι κυκλώµατα που µπορούν να αποθηκεύουν δυαδική πληροφορία: µνήµη. ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.5 Θεοχαρίδης, ΗΜΥ, 2016
6 Σύγχρονα vs. Ασύγχρονα Κυκλώµατα Υπάρχουν 2 τύποι ακολουθιακών κυκλωµάτων: q Σύγχρονο (latch mode) ακολουθιακό κύκλωµα: Η συµπεριφορά του ορίζεται βάσει των τιµών στις εξόδους και στα στοιχεία µνήµης, σε διακριτές στιγµές του χρόνου. Αυτού του είδους τα κυκλώµατα πετυχαίνουν συγχρονισµό χρησιµοποιώντας ένα σήµα χρονισµού, το γνωστό ως ρολόι. q Ασύγχρονο (fundamental mode) ακολουθιακό κύκλωµα: Η συµπεριφορά του ορίζεται από την σειρά των αλλαγών των τιµών στις εισόδους σε συνεχή χρόνο. Οι τιµές των εξόδων µπορούν να αλλάξουν ανά πάσα στιγµή, χωρίς κανένα συγκεκριµένο συγχρονισµό (clockless). ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.6 Θεοχαρίδης, ΗΜΥ, 2016
7 Σήµα Ρολογιού Γεννήτρια Ρολογιού: Περιοδικό σήµα από παλµούς ρολογιού Σήµατα µε ίδια περίοδο ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.7 Θεοχαρίδης, ΗΜΥ, 2016
8 Σύγχρονα Ακολουθιακά Κυκλώµατα: Flip-flops για καταστάσεις µνήµης n Τα flip-flops έχουν ως εισόδους σήµατα από το συνδυαστικό κοµµάτι του κυκλώµατος καθώς και σήµα από ένα ρολόι µε περιοδικούς παλµούς µεταξύ αµετάβλητων περιοδικών διαστηµάτων. ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.8 Θεοχαρίδης, ΗΜΥ, 2016
9 Στοιχεία Μνήµης Buffers Η αποθηκεµένη τιµή δεν µπορεί να αλλάξει Inverters ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.9 Θεοχαρίδης, ΗΜΥ, 2016
10 Προσοµοίωση Διακριτών Γεγονότων (Discrete Event Simulation) q q Χρησιµοποιείται για την καλύτερη κατανόηση της χρονικής συµπεριφοράς ενός κυκλώµατος. Κανόνες: 1. Οι πύλες µοντελοποιούνται µε 2 τρόπους: a) Βάσει της λειτουργίας τους, µε µηδενική καθυστέρηση (ideal, instantaneous) b) Με σταθερή καθυστέρηση ανά πύλη (fixed gate delay) 2. Κάθε αλλαγή στις τιµές εισόδων αξιολογείται, βάσει του µοντέλου µηδενικής καθυστέρησης, για να υπολογιστούν τυχόν αλλαγές στις τιµές εξόδων (=γεγονός) (evaluation of event) 3. Αλλαγές στις τιµές εξόδων προγραµµατίζονται βάσει του µοντέλου σταθερής καθυστέρησης (scheduling of event) 4. Οι τιµές εξόδων (και πιθανόν άλλα επηρεαζόµενα σήµατα) αλλάζουν µόνο στον χρόνο του προγραµµατιζόµενου γεγονότος ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.10 Θεοχαρίδης, ΗΜΥ, 2016
11 Προσοµοίωση πύλης NAND q Παράδειγµα: NAND 2-εισόδων µε καθυστέρηση 0.5 ns: A B F(Instantaneous) DELAY 0.5 ns. F q Θεωρήστε ότι οι A και B έχουν τιµή 1 εδώ και ώρα q Σε χρόνο t=0, η A αλλάζει σε 0 και όταν t= 0.8 ns, αλλάζει πίσω σε 1 t (ns) A B F(I) F Σχόλια Ts A=B=1 για αρκετή ώρα 0 1 à 0 1 1à 0 0 F(I) αλλάζει σε ß 0 F αλλάζει σε 1 µετά από 0.5 ns ß ß0 1 F(Instantaneous) αλλάζει σε à 0 F αλλάζει σε 0 µετά από 0.5 ns ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.11 Θεοχαρίδης, ΗΜΥ, 2016
12 Μοντέλο Καθυστέρησης Πυλών q Θεωρείστε τις πιο κάτω πύλες NOT, AND και OR, µε καθυστέρηση n ns, όπου n = 0.2 ns, n = 0.4 ns και n = 0.5 ns, αντίστοιχα: ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.12 Θεοχαρίδης, ΗΜΥ, 2016
13 Μοντέλο Καθυστέρησης Κυκλώµατος A q Θεωρείστε έναν απλό 2-σε-1 MUX: q Με συνάρτηση: Y = A για S = 0 Y = B για S = 1 S B Y A B S S Y q Glitch : δηµιουργείται λόγω της καθυστέρησης του αντιστροφέα ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.13 Θεοχαρίδης, ΗΜΥ, 2016
14 Αποθήκευση Καταστάσεως q Τι γίνεται αν η A ενωθεί µε την Y? q Συναρτήσεις: Y = B για S = 1 Y(t) εξαρτάται από Y(t 0.9) για S = 0 S B Μονοπάτι ανάδρασης (feedback path) 0.5 Y B S S Y q Το συνδυαστικό κύκλωµα µετατράπηκε σε ακολουθιακό, αφού η συνάρτηση εξόδου εξαρτάται και από προηγούµενες τιµές εισόδων (όχι µόνο τις τρέχουσες τιµές) Y είναι η αποθηκεµένη τιµή στη σκιασµένη περιοχή ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.14 Θεοχαρίδης, ΗΜΥ, 2016
15 Αποθήκευση Καταστάσεως (συν.) q Παράδειγµα προσοµοίωσης: Οι τιµές εισόδων αλλάζουν µε την πάροδο του χρόνου. Οι αλλαγές σηµειώνονται κάθε 100 ns, έτσι ώστε καθυστερήσεις σε δέκατα του ns αγνοούνται. Χρόνος B S Y Σχόλια Y θυµάται Y = B όταν S = Τώρα Y θυµάται B = 1 για S = Καµία αλλαγή για Y όταν αλλάζει το B Y = B όταν S = Y θυµάται B = 0 για S = Καµία αλλαγή για Y όταν αλλάζει το B q Y εκπροσωπεί την κατάσταση του κυκλώµατος, όχι απλά µια έξοδο! ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.15 Θεοχαρίδης, ΗΜΥ, 2016
16 Αποθήκευση Καταστάσεως (συν.) q q Θεωρείστε ότι τοποθετούµε ένα αντιστροφέα στο µονοπάτι ανάδρασης. Συµβαίνουν τα ακόλουθα: 1. Το κύκλωµα γίνεται ασταθή (unstable). 2. Για S = 0, το κύκλωµα γίνεται ταλαντωτής (oscillator). 3. Μπορεί να χρησιµοποιηθεί ως ένα «αδρό» ρολόι. S B 0.2 B S Y Σχόλια Y = B όταν S = Τώρα Y θυµάται B Y, 1.1 ns αργότερα Y, 1.1 ns αργότερα Y, 1.1 ns αργότερα ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.16 Θεοχαρίδης, ΗΜΥ, Y
17 Στοιχεία Μνήµης clock clock data Latch Q data Flop Q clock data Q-latch Q-flop Το Latch είναι transparent στο high clock και opaque στο low clock. Το Flip-flop είναι edge triggered. Μεταφέρει τα δεδοµένα από το input στο Q όταν το ρολόι ανεβαίνει (rising edge). ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.17 Θεοχαρίδης, ΗΜΥ, 2016
18 Μεταφορά δεδοµένων µε Flip-Flops T C clk clk Flop Combinational Logic Flop ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.18 Θεοχαρίδης, ΗΜΥ, 2016
19 Μεταφορά δεδοµένων µε Pulsed Latches T C t pw Φ p Φ p Latch Combinational Logic Latch Dec ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.19 Θεοχαρίδης, ΗΜΥ, 2016
20 Τα Flip-Flops σαν στοιχεία µνήµης (Master/Slave) CLK CLK CLK CLK CLK CLK Latch Latch Combinational Logic Latch Latch Flip-Flop Flip-Flop Flip-flop sequencing can be viewed as a back-to-back latch pair ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.20 Θεοχαρίδης, ΗΜΥ, 2016
21 SR latch (από NOR) -- SR: set-reset, δισταθές στοιχείο µε 2 εισόδους. Προσέξτε την «ακαθόριστη» τιµή για S=R=1. -- Διαβάζοντας τη λογική: Q = (R+Q ) και Q = (S+Q) ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.21 Θεοχαρίδης, ΗΜΥ, 2016
22 R = S = 1?? q Ακαθόριστη έξοδος γιατί: Όταν S=R=1, τότε και οι 2 έξοδοι γίνονται 0. Εάν και οι 2 έξοδοι είναι 0, η κατάσταση του SR latch εξαρτάται από την είσοδο που παραµένει στην τιµή 1 για περισσότερο χρόνο, πριν γίνει 0. Άρα είναι όντως, ακαθόριστη κατάσταση à ΠΡΕΠΕΙ να αποφευχθεί. ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.22 Θεοχαρίδης, ΗΜΥ, 2016
23 S R Latch (από NAND) 0 1 S R Q Q 1 0 S R Q Q Set X Y NAND ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.23 Θεοχαρίδης, ΗΜΥ, 2016
24 S R Latch (από NAND) 1 1 S R Q Q 1 0 S R Q Q Set 1 0 Hold X Y NAND ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.24 Θεοχαρίδης, ΗΜΥ, 2016
25 S R Latch (από NAND) 1 0 S R Q Q 0 1 S R Q Q Set 0 1 Reset 1 0 Hold X Y NAND ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.25 Θεοχαρίδης, ΗΜΥ, 2016
26 S R Latch (από NAND) 1 1 S R Q Q 0 1 X Y NAND S R Q Q Set 0 1 Reset 1 0 Hold 0 1 Hold ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.26 Θεοχαρίδης, ΗΜΥ, 2016
27 S R Latch (από NAND) 0 0 S R Q Q 1 1 X Y NAND S R Q Q Disallowed Set Reset Hold 0 1 Hold ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.27 Θεοχαρίδης, ΗΜΥ, 2016
28 SR Latches ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.28 Θεοχαρίδης, ΗΜΥ, 2016
29 Προσοµοίωση SR Latch ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.29 Θεοχαρίδης, ΗΜΥ, 2016
30 SR Latch µε σήµα Ελέγχου Το Latch είναι ευαίσθητο σε αλλαγές στις εισόδους ΜΟΝΟ όταν το C=1 Σηµαντικό στοιχείο, χρησιµοποιείται για σχεδιασµό άλλων latches και flip-flops Θεωρείται και ως flip-flop, άλλα όχι βάση του ορισµού του βιβλίου σας ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.30 Θεοχαρίδης, ΗΜΥ, 2016
31 SR Latch µε σήµα Ελέγχου (συν.) S C=CLK R S R Q Q S R CLK S R Q Q Q 0 Q 0 Store Reset Set Disallowed X X Q 0 Q 0 Store ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.31 Θεοχαρίδης, ΗΜΥ, 2016
32 D Latch q Ένας τρόπος αποφυγής των ανεπιθύµητων ακαθόριστων καταστάσεων στο RS flip-flop, είναι η εξασφάλιση ότι οι είσοδοι S και R δεν θα πάρουν ποτέ την τιµή 1 ταυτόχρονα. Αυτό επιτυγχάνεται µε ένα SR-latch, όπου S=D και R=D à D-latch: ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.32 Θεοχαρίδης, ΗΜΥ, 2016
33 D Latch (συν.) D S S Q CLK R R Q D CLK Q Q X 0 Q 0 Q 0 S R CLK Q Q Q 0 Q 0 Store Reset Set Disallowed X X 0 Q 0 Q 0 Store ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.33 Θεοχαρίδης, ΗΜΥ, 2016
34 D Latch µε πύλες µετάδοσης 1 2 n C=1 à το TG1 κλείνει και τοtg2 ανοίγει à Q =D και Q=D n C=0 à το TG1 ανοίγει και το TG2 κλείνει à Hold Q και Q ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.34 Θεοχαρίδης, ΗΜΥ, 2016
35 FLIP FLΟPS ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.35 Θεοχαρίδης, ΗΜΥ, 2016
36 Flip-Flops q Τα Latches είναι διαυγή (transparent) δηλ., οποιαδήποτε αλλαγή στην κατάσταση του latch είναι αντιληπτή και στις εξόδους (αν υπάρχει σήµα ελέγχου C, αυτό ισχύει κατά τη διάρκεια που C=1). q Αυτό προκαλεί προβλήµατα συγχρονισµού, αφού η κατάσταση ενός latch µπορεί να αλλάξει πολλαπλές φορές όταν C=1! q Λύση: Χρησιµοποιούµε latches για τη δηµιουργία των flip-flops που µπορούν να ανταποκριθούν (update) ΜΟΝΟ σε ΣΥΓΚΕΚΡΙΜΕΝΕΣ χρονικές στιγµές (όχι ανά πάσα στιγµή ή κατά τη διάρκεια ενός διαστήµατος). ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.36 Θεοχαρίδης, ΗΜΥ, 2016
37 Πυροδότηση (Triggering) Latch/FF q Ο µηχανισµός που επιτρέπει σε ένα στοιχείο µνήµης (latch ή FF) να αλλάξει κατάσταση q Τρόποι Πυροδότησης: latches FFs Ασύγχρονα, δηλ. εντελώς διαυγή (π.χ. SR-latch) Πυροδότηση-επιπέδου (level trigger, C=1) (π.χ. SR-latch ή D-latch µε σήµα ελέγχου C) Master-Slave (π.χ. SR-FF, D-FF) Πυροδότηση-ακµής: θετική ή αρνητική ακµή του C (rising or falling edge trigger, C= ή C= ) (π.χ. SR-FF, D-FF) ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.37 Θεοχαρίδης, ΗΜΥ, 2016
38 Εναλλακτικές λύσεις στην επιλογή FF q Τύποι FF: SR D JK q Τρόποι ενεργοποίησης (triggering): Master-Slave: χρησιµοποιεί πυροδότηση-επιπέδου αλλά µε 2 latches, έτσι ώστε η κατάσταση του FF αλλάζει µόνο µια φορά σε µία περίοδο του ρολογιού Ενεργοποίηση-ακµής: θετική ή αρνητική ακµή του C (rising or falling edge trigger, C= ή C= ) ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.38 Θεοχαρίδης, ΗΜΥ, 2016
39 Master-Slave SR-FF χρησιµοποιώντας SR latches Χρησιµοποιεί πυροδότηση-επιπέδου. Κατάσταση Q=Y, όταν C=0. Επίσης, τo Υ δεν µπορεί να αλλάξει τιµή όταν C=0. ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.39 Θεοχαρίδης, ΗΜΥ, 2016
40 Master-Slave SR-FF χρησιµοποιώντας SR latches (συν.) S R C Q Q Q 0 Q 0 Store Reset Set Disallowed X X 0 Q 0 Q 0 Store Όταν C=1, ο master ενεργοποιείται και φυλάει νέα δεδοµένα, και ο slave αποθηκεύει παλιά δεδοµένα. Όταν C=0, η κατάσταση του master αποθηκεύεται στον slave (Q=Y), ενώ ο master δεν είναι ευαίσθητος σε νέα δεδοµένα. Master Slave ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.40 Θεοχαρίδης, ΗΜΥ, 2016
41 Master-Slave JK Flip-Flop ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.41 Θεοχαρίδης, ΗΜΥ, 2016
42 Πρόβληµα 1. Η αλλαγή στις εξόδους του FF έχει καθυστέρηση κατά ½ περίοδο του ρολογιού à το κύκλωµα γίνεται πιο αργό. 2. S και/ή R µπορούν να αλλάξουν πολλαπλές φορές όταν C=1 q Q = 1, S = 0 à 1 à 0 και R = 0 q Master latch = 1 (set) q Slave = 1 (set), όταν C=0 q Q = 1, S = 0 à 1 à 0 και R = 0 à 1 à 0 q q Master latch = 1 (set) και µετά = 0 (reset) q Slave = 0 (reset), όταν C=0 Γνωστό ως «1 s catching» ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.42 Θεοχαρίδης, ΗΜΥ, 2016
43 Λύση: Πυροδότηση Ακµής q Ένα ακµοπυροδοτούµενο FF, αγνοεί τις αλλαγές κατά τη διάρκεια ενός παλµού. Πυροδοτείται µόνο όταν υπάρχει µετάβαση της τιµής του ρολογιού (clock transition, / ) q Υλοποίηση ακµοπυροδοτούµενων FF: Άµεσα, σε επίπεδο ηλεκτρονικού κυκλώµατος Με master-slave D-FF ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.43 Θεοχαρίδης, ΗΜΥ, 2016
44 Ακµοπυροδοτούµενα Flip-Flops q Συνδέουµε ένα D-latch µε πυροδότηση-επιπέδου (master) µε ένα SR-latch µε πυροδότηση-επιπέδου (slave) και συµπληρωµατικά ρολόγια. D-FF µε Θετική Ακµοπυροδότηση ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.44 Θεοχαρίδης, ΗΜΥ, 2016
45 JK FF µε Θετική Ακµοπυροδότηση ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.45 Θεοχαρίδης, ΗΜΥ, 2016
46 Καθιερωµένα Γραφικά Σύµβολα Μανδαλωτές (latches) S S D D R R C C SRlatch S R - latch D- latch µε C=1 D- latch µε C=0 ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.46 Θεοχαρίδης, ΗΜΥ, 2016
47 Καθιερωµένα Γραφικά Σύµβολα (συν.) Master-Slave Flip Flops -- Πυροδότηση Επιπέδου (level-triggering) S C R πυροδοτούµενο SR J C K πυροδοτούµενο JK S C R πυροδοτούµενο SR J C K πυροδοτούµενο JK ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.47 Θεοχαρίδης, ΗΜΥ, 2016
48 Καθιερωµένα Γραφικά Σύµβολα (συν.) Ακµοπυροδοτούµενα (Edge-triggered) Flip Flops D C Ακµοπυροδοτούµενο D D C Ακµοπυροδοτούµενο D J C K Ακµοπυροδοτούµενο JK J C K Ακµοπυροδοτούµενο JK ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.48 Θεοχαρίδης, ΗΜΥ, 2016
49 Χαρακτηριστικός Πίνακας (Characteristic Table) q Καθορίζει τις λογικές ιδιότητες/χαρακτηριστικά ενός flip-flop (όπως ένας πίνακας αληθείας για µια λογική πύλη). q Q(t) παρούσα κατάσταση στο χρόνο t q Q(t+1) επόµενη κατάσταση στο χρόνο t+1 ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.49 Θεοχαρίδης, ΗΜΥ, 2016
50 Χαρακτηριστικός Πίνακας (συν.) Χρόνος t εννοείται (δηλ. J(t) και K(t)) JK Flip-Flop J K Q(t+1) Λειτουργία 0 0 Q(t) Καµία Αλλαγή/Hold Reset Set 1 1 Q(t) Συµπλήρωµα ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.50 Θεοχαρίδης, ΗΜΥ, 2016
51 Χαρακτηριστικός Πίνακας (συν.) SR Flip-Flop S R Q(t+1) Λειτουργία 0 0 Q(t) Καµία Αλλαγή/Hold Reset Set 1 1? Ακαθόριστο/Άκυρο ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.51 Θεοχαρίδης, ΗΜΥ, 2016
52 Χαρακτηριστικός Πίνακας (συν.) D Flip-Flop D Q(t+1) Λειτουργία 0 0 Reset 1 1 Set Χαρακτηριστική Εξίσωση: Q(t+1) = D(t) (Characteristic Equation) -- Εκφράζει την τιµή των εξόδων στο χρόνο t+1 σε σχέση µε την τιµή των εισόδων στο χρόνο t, για ένα flip-flop ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.52 Θεοχαρίδης, ΗΜΥ, 2016
53 Χαρακτηριστικός Πίνακας και Χαρακτηριστική Εξίσωση (συν.) T Flip-Flop (από JK Flip-Flop µε J=K=T) T Q(t+1) Λειτουργία 0 Q(t) Καµία Αλλαγή/Hold 1 Q(t) Συµπλήρωµα Χαρακτηριστική Εξίσωση: Q(t+1) = T Q(t) + TQ(t) ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.53 Θεοχαρίδης, ΗΜΥ, 2016
54 Χαρακτηριστικός Πίνακας και Χαρακτηριστική Εξίσωση (συν.) Ποιες είναι οι χαρακτηριστικές εξισώσεις για το JK flip-flop και το SR flip-flop; ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.54 Θεοχαρίδης, ΗΜΥ, 2016
55 Ασύγχρονο Set/Reset q Πολλές φορές είναι επιθυµητό να µπορούµε να θέσουµε την τιµή ενός FF (set ή reset) ανεξάρτητα µε το ρολόι à ασύγχρονο set/reset q Παράδειγµα: Στο ξεκίνηµα (power-up) χρησιµοποιούµε ασύγχρονο set/reset έτσι ώστε να ξεκινούµε από µια γνωστή κατάσταση (known state). q Ασύγχρονο set == άµεσο set == Preset q Ασύγχρονο reset == άµεσο reset == Clear ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.55 Θεοχαρίδης, ΗΜΥ, 2016
56 Ασύγχρονο Set/Reset (συν.) S 1J C1 1K R IEEE καθιερωµένο γραφικό σύµβολο για JK-FF µε άµεσα set & reset Cn υπονοεί ότι το Cn ελέγχει όλα τα άλλα σήµατα µε σήµανση που ξεκινά από n. Σε αυτή την περίπτωση, το C1 ελέγχει τα 1J and 1K. Πίνακας Λειτουργίας S R C1 1J 1K Q(t+1) 0 1 X X X 1 Preset 1 0 X X X 0 Clear 0 0 X X X Ακαθόριστο Q(t) Hold Reset Set Q(t) -- Συµπλήρωµα ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.56 Θεοχαρίδης, ΗΜΥ, 2016
57 Παράµετροι Χρονισµού για Flip-Flops q t s - setup time: απαραίτητος χρόνος όπου οι είσοδοι του FF πρέπει να παραµείνουν σε σταθερές τιµές, πριν την πυροδότηση, για να παρατηρηθεί αλλαγή στην έξοδο. Master-slave: ίσο µε το πλάτος του παλµού πυροδότησης Edge-triggered: ίσο µε ένα διάστηµα, πολύ µικρότερο από αυτό του πλάτους του παλµού πυροδότησης q t h - hold time: απαραίτητος χρόνος όπου οι είσοδοι του FF πρέπει να κρατήσουν τις τιµές τους, µετά την πυροδότηση Συχνά µπορεί να αγνοηθεί (κοντά στο 0). q t px - propagation delay: καθυστέρηση µετάδοσης, δηλ., χρόνος από την πυροδότηση µέχρι την σταθεροποίηση της νέας τιµής στην έξοδο Μετριέται από την ακµή που πυροδοτεί την αλλαγή στην έξοδο µέχρι την εµφάνιση της αλλαγής στην έξοδο q Απαραίτητα, t px > t h ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.57 Θεοχαρίδης, ΗΜΥ, 2016
58 Παράµετροι Χρονισµού για Flip-Flops q t s - setup time q t h - hold time q t w - clock pulse width q t px - propagation delay t PHL - High-to-Low t PLH - Low-to-High t pd - max (t PHL, t PLH ) (b) Edge-triggered (negative edge) ΗΜΥ210 Δ11 Ακολουθιακά Κυκλώµατα.58 Θεοχαρίδης, ΗΜΥ, 2016
Σχεδιασμός Ψηφιακών Συστημάτων
ΗΜΥ 2: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 27 Νοε-7 ΗΜΥ-2: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 27 Ακολουθιακά Κυκλώματα: Μανδαλωτές (Latches) και Flip-Flops Flops Διδάσκουσα:
Σχεδιασμός Ψηφιακών Συστημάτων
ΗΜΥ 2: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 28 ΗΜΥ-2: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 28 Ακολουθιακά Κυκλώματα: Μανδαλωτές (Latches) και Flip-Flops Flops Διδάσκουσα: Μαρία
Αυγ-13 Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops. ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2009.
ΗΜΥ-20: Σχεδιασμός Ψηφιακών Συστημάτων Ακολουθιακά Κυκλώματα: Μανδαλωτές (Latches) και Flip-Flops Flops Διδάσκουσα: Μαρία Κ. Μιχαήλ Ακολουθιακά Κυκλώματα Συνδυαστική Λογική: Η τιμή σε μία έξοδο εξαρτάται
ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008
ΗΜΥ-211: Εργαστήριο Σχεδιασμού Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2009 Ακολουθιακά Κυκλώματα: Μανδαλωτές (Latches), Flip-FlopsFlops και Μετρητές Ριπής Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων
ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops 1
ΗΜΥ-211: Εργαστήριο Σχεδιασμού Ψηφιακών Συστημάτων Ακολουθιακά Κυκλώματα (συν.) Κυκλώματα που Κυκλώματα που αποθηκεύουν εξετάσαμε μέχρι τώρα πληροφορίες Ακολουθιακά Κυκλώματα: Μανδαλωτές (Latches), Flip-FlopsFlops
Ακολουθιακά Κυκλώµατα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο Ακολουθιακά Κυκλώµατα (συν.) Ακολουθιακή Λογική: Έννοια
ΗΜΥ 2: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 25 ΗΜΥ-2: Λογικός Σχεδιασµός Εαρινό Εξάµηνο 25 Κεφάλαιο 6-i: Ακολουθιακά Κυκλώµατα Μανδαλωτές (Latches) και Flip-Flops Ακολουθιακά Κυκλώµατα Συνδυαστική Λογική:
Ψηφιακή Σχεδίαση. Δρ. Μηνάς Δασυγένης Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Ψηφιακή Σχεδίαση Ενότητα 8: Μανδαλωτές SR, S R D Flip-Flops Αφέντη Σκλάβου, Σχεδιασμός Ακολουθιακών κυκλωμάτων, Πίνακας Καταστάσεων, Διάγραμμα Καταστάσεων
Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Καθιερωµένα Γραφικά Σύµβολα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 2005
ΗΜΥ 2: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 25 Απρ-5 ΗΜΥ-2: Λογικός Σχεδιασµός Εαρινό Εξάµηνο 25 Κεφάλαιο 6 ii: Ανάλυση Ακολουθιακών Κυκλωµάτων Περίληψη Καθιερωµένα Γραφικά Σύµβολα Χαρακτηριστικοί Πίνακες
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 12: Ανάλυση Ακολουθιακών Κυκλωµάτων (Κεφάλαιο 6.2) Μηχανές Καταστάσεων ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy)
ΑΣΚΗΣΗ 9. Tα Flip-Flop
ΑΣΚΗΣΗ 9 Tα Flip-Flop 9.1. ΣΚΟΠΟΣ Η κατανόηση της λειτουργίας των στοιχείων μνήμης των ψηφιακών κυκλωμάτων. Τα δομικά στοιχεία μνήμης είναι οι μανδαλωτές (latches) και τα Flip-Flop. 9.2. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ
ΨΗΦΙΑΚΗΛΟΓΙΚΗΣΧΕΔΙΑΣΗ
Τμήμα Ηλεκτρολόγων Μηχανικών Εργαστήριο Ενσύρματης Τηλεπικοινωνίας ΨΗΦΙΑΚΗΛΟΓΙΚΗΣΧΕΔΙΑΣΗ Μάθημα 5: Στοιχεία µνήµης ενός ψηφίου Διδάσκων: Καθηγητής Ν. Φακωτάκης Στοιχεία μνήμης Ένα ψηφιακό λογικό κύκλωμα
K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops
K24 Ψηφιακά Ηλεκτρονικά 9: TEI Πελοποννήσου Σχολή Τεχνολογικών Εφαρμογών Τμήμα Μηχανικών Πληροφορικής ΤΕ ΤΕΧΝΟΛΟΓΙΚΟ Περιεχόμενα 1 2 3 Γενικά Ύστερα από τη μελέτη συνδυαστικών ψηφιακών κυκλωμάτων, θα μελετήσουμε
7.1 Θεωρητική εισαγωγή
ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 7 ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΜΑΝ ΑΛΩΤΕΣ FLIP FLOP Σκοπός: Η κατανόηση της λειτουργίας των βασικών ακολουθιακών κυκλωµάτων. Θα µελετηθούν συγκεκριµένα: ο µανδαλωτής (latch)
Σχεδιασμός Ψηφιακών Συστημάτων
ΗΜΥ 2: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 28 Νοε-8 ΗΜΥ-2: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 28 Ανάλυση Ακολουθιακών Κυκλωμάτων Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers) ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy) Περίληψη q Καταχωρητές Παράλληλης
Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS
Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS Γενικές Γραμμές Ακολουθιακή Λογική Μεταστάθεια S-R RLatch h( (active high h&l low) S-R Latch with Enable Latch Flip-Flop Ασύγχρονοι είσοδοι PRESET
ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ανάλυση Ακολουθιακών Κυκλωμάτων 1
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Ανάλυση Ακολουθιακών Κυκλωμάτων Διδάσκουσα: Μαρία Κ. Μιχαήλ Ανάλυση Ακολουθιακών Κυκλωμάτων Ανάλυση: Ο καθορισμός μιας κατάλληλης περιγραφής η οποία επιδεικνύει
Στοιχεία Μνήμης, JKκαιD (Flip-Flops) Μετρητής Ριπής (Ripple Counter)
ΗΜΥ211 Εργαστήριο Ψηφιακών Συστηµάτων Στοιχεία Μνήμης, JKκαιD (Flip-Flops) Μετρητής Ριπής (Ripple Counter) ιδάσκων: ρ. Γιώργος Ζάγγουλος Πανεπιστήµιο Κύπρου Τµήµα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών
ΑΣΚΗΣΗ 7 FLIP - FLOP
ΑΣΚΗΣΗ 7 FLIP - FLOP Αντικείμενο της άσκησης: Η κατανόηση της δομής και λειτουργίας των Flip Flop. Flip - Flop Τα Flip Flop είναι δισταθή λογικά κυκλώματα με χαρακτηριστικά μνήμης και είναι τα πλέον βασικά
Ελίνα Μακρή
Ελίνα Μακρή elmak@unipi.gr Μετατροπή Αριθμητικών Συστημάτων Πράξεις στα Αριθμητικά Συστήματα Σχεδίαση Ψηφιακών Κυκλωμάτων με Logism Άλγεβρα Boole Λογικές Πύλες (AND, OR, NOT, NAND, XOR) Flip Flops (D,
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Ψηφιακά Ηλεκτρονικά Ακολουθιακή Λογική Επιμέλεια Διαφανειών: Δ. Μπακάλης Πάτρα, Φεβρουάριος 2009 Εισαγωγή Είσοδοι Συνδυαστικό Κύκλωμα Έξοδοι Στοιχεία Μνήμης Κατάσταση
Ακολουθιακά Κυκλώµατα (Sequential Circuits) Συνδυαστικά Κυκλώµατα (Combinational Circuits) Σύγχρονα και Ασύγχρονα
Συνδυαστικά Κυκλώµατα (Combinational Circuits) Εξοδος οποιαδήποτε στιγµή εξαρτάται µόνο από τις τιµές στην είσοδο την ίδια στιγµή κολουθιακά Κυκλώµατα (Sequential Circuits) Aποθηκεύουν κατάσταση (state)
ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων. Ψηφιακή Σχεδίαση. Κεφάλαιο 5: Σύγχρονη Ακολουθιακή
ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων Ψηφιακή Σχεδίαση Κεφάλαιο 5: Σύγχρονη Ακολουθιακή Λογική Σύγχρονα Ακολουθιακά Κυκλώµατα Είσοδοι Συνδυαστικό κύκλωµα
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο 2017-2018 Λογικές Πύλες, Στοιχεία Μνήμης, Συνδυαστική Λογική και Κυματομορφές ΗΥ220 - Βασίλης Παπαευσταθίου & Γιώργος Καλοκαιρινός 1 Τα βασικά της
Ακολουθιακά κυκλώματα: Μανδαλωτές και Flip-Flop. Διάλεξη 6
Ακολουθιακά κυκλώματα: Μανδαλωτές και Flip-Flop Διάλεξη 6 Δομή της διάλεξης Εισαγωγή στην ακολουθιακή λογική Ομανδαλωτής SR Latch JK Flip-Flop D Flip-Flop Timing Definitions Latch vs Flip-Flop Ασκήσεις
Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα
6 η Θεµατική Ενότητα : Σύγχρονα Ακολουθιακά Κυκλώµατα Εισαγωγή Είσοδοι Συνδυαστικό Κύκλωµα Έξοδοι Στοιχεία Μνήµης Κατάσταση Ακολουθιακού Κυκλώµατος : περιεχόµενα στοιχείων µνήµης Η έξοδος εξαρτάται από
ΚΕΦΑΛΑΙΟ 6 ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ. 6.1 Εισαγωγή
ΚΕΦΑΛΑΙΟ 6 ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 6. Εισαγωγή Τα ψηφιακά κυκλώματα διακρίνονται σε συνδυαστικά και ακολουθιακά. Τα κυκλώματα που εξετάσαμε στα προηγούμενα κεφάλαια ήταν συνδυαστικά. Οι τιμές των
Ψηφιακά Συστήματα. 7. Κυκλώματα Μνήμης
Ψηφιακά Συστήματα 7. Κυκλώματα Μνήμης Βιβλιογραφία 1. Φανουράκης Κ., Πάτσης Γ., Τσακιρίδης Ο., Θεωρία και Ασκήσεις Ψηφιακών Ηλεκτρονικών, ΜΑΡΙΑ ΠΑΡΙΚΟΥ & ΣΙΑ ΕΠΕ, 2016. [59382199] 2. Floyd Thomas L., Ψηφιακά
Ακολουθιακά Κυκλώματα Flip-Flops
Ακολουθιακά Κυκλώματα Flip-Flops . Συνδυαστικα κυκλωματα Ακολουθιακα κυκλωματα x x 2 x n Συνδυαστικο κυκλωμα z z 2 z m z i =f i (x,x 2,,x n ) i =,2,,m 2. Ακολουθιακα κυκλωματα: x n Συνδυαστικο m z y κυκλωμα
Σχεδίαση κυκλωμάτων ακολουθιακής λογικής
Σχεδίαση κυκλωμάτων ακολουθιακής λογικής Βασικές αρχές Σχεδίαση Latches και flip-flops Γιώργος Δημητρακόπουλος Δημοκρίτειο Πανεπιστήμιο Θράκης Φθινόπωρο 2013 Ψηφιακά ολοκληρωμένα κυκλώματα 1 Ακολουθιακή
3 η Θεµατική Ενότητα : Σύγχρονα Ακολουθιακά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός
3 η Θεµατική Ενότητα : Σύγχρονα Ακολουθιακά Κυκλώµατα Επιµέλεια διαφανειών: Χρ. Καβουσιανός Εισαγωγή Είσοδοι Συνδυαστικό Κύκλωµα Έξοδοι Στοιχεία Μνήµης Κατάσταση Ακολουθιακού Κυκλώµατος : περιεχόµενα στοιχείων
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων Αγγελική Αραπογιάννη Σχολή Θετικών Επιστημών Τμήμα Πληροφορικής και Τηλεπικοινωνιών Η λειτουργία RESET R IN OUT Εάν το σήμα R είναι λογικό «1» στην έξοδο
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 Συµπληρωµατική ΔΙΑΛΕΞΗ 14: Περιγραφή Ακολουθιακών Κυκλωµάτων στη VHDL
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 Συµπληρωµατική ΔΙΑΛΕΞΗ 14: Περιγραφή Ακολουθιακών Κυκλωµάτων στη VHDL ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy)
HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 7η - Ακολουθιακά Κυκλώματα
HY330 Ψηφιακά - Εισαγωγή στα Συστήματα VLSI Διδάσκων: Χ. Σωτηρίου, Βοηθοί: θα ανακοινωθούν http://inf-server.inf.uth.gr/courses/ce330 1 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές
Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα
Κεφάλαιο 6 Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα 6.1 Εισαγωγή Η εκτέλεση διαδοχικών λειτουργιών απαιτεί τη δημιουργία κυκλωμάτων που μπορούν να αποθηκεύουν πληροφορίες, στα ενδιάμεσα στάδια των
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 16: Μετρητές (Counters)
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 16: Μετρητές (Counters) ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy) Περίληψη q Μετρητής Ριπής q Σύγχρονος
26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2009 Καταχωρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Καταχωρητές Παράλληλης
Κυκλώματα αποθήκευσης με ρολόι
Κυκλώματα αποθήκευσης με ρολόι Latches και Flip-Flops Γιώργος Δημητρακόπουλος Τμήμα Επιστήμης Υπολογιστών Πανεπιστήμιο Κρήτης 1 Γιατί χρειαζόμαστε τα ρολόγια Συνδιαστική λογική Η έξοδος εξαρτάται μόνο
ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Καταχωρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Καταχωρητές Παράλληλης Φόρτωσης Καταχωρητές
Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών
ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Κεφάλαιο 7 i: Καταχωρητές Περίληψη Καταχωρητές Παράλληλης Φόρτωσης Καταχωρητές Ολίσθησης Σειριακή Φόρτωση Σειριακή Ολίσθηση Καταχωρητές Ολίσθησης Παράλληλης Φόρτωσης
Αρχιτεκτονικές Υπολογιστών
ΑΡΧΙΤΕΚΤΟΝΙΚΕΣ ΥΠΟΛΟΓΙΣΤΩΝ Μάθηµα: Αρχιτεκτονικές Υπολογιστών FLIP-FLOPS ΣΥΧΡΟΝΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΙΑ ΙΚΑΣΙΑ ΑΝΑΛΥΣΗΣ ΚΑΙ ΣΧΕ ΙΑΣΗ ΣΑΚ ιδάσκων: Αναπλ. Καθ. Κ. Λαµπρινουδάκης clam@uipi.gr Αρχιτεκτονικές
ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ
ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ FLIP-FLOP ΤΟ ΒΑΣΙΚΟ FLIP-FLOP ΧΡΟΝΙΖΟΜΕΝΑ FF ΤΥΠΟΥ FF ΤΥΠΟΥ D FLIP-FLOP Τ FLIP-FLOP ΠΥΡΟΔΟΤΗΣΗ ΤΩΝ FLIP-FLOP ΚΥΡΙΟ - ΕΞΑΡΤΗΜΕΝΟ FLIP-FLOP ΑΚΜΟΠΥΡΟΔΟΤΟΥΜΕΝΑ FLIP-FLOP ΚΥΚΛΩΜΑΤΑ
«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο Διάλεξη 8 η : Μηχανές Πεπερασμένων Κaταστάσεων σε FPGAs
ΤΕΙ Δυτικής Ελλάδας Τμήμα Μηχανικών Πληροφορικής ΤΕ Εργαστήριο Σχεδίασης Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων «Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο 2016-2017 Διάλεξη 8 η :
Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ
ΠΛΗ21 ΟΣΣ#2 14 Δεκ 2008 ΠΑΤΡΑ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ 7-segment display 7-segment display 7-segment display Αποκωδικοποιητής των 7 στοιχείων (τμημάτων) (7-segment decoder) Κύκλωμα αποκωδικοποίησης του στοιχείου
Πανεπιστήµιο Κύπρου DEPARTMENT OF COMPUTER SCIENCE
Πανεπιστήµιο Κύπρου DEPARTMENT OF OMPUTER SIENE S 121 Ψηφιακά Εργαστήρια LAB EXERISE 4 Sequential Logic Χρίστος ιονυσίου Σωτήρης ηµητριάδης Άνοιξη 2002 Εργαστήριο 4 Sequential ircuits A. Στόχοι Ο σκοπός
Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα
6 η Θεµατική Ενότητα : Σύγχρονα Ακολουθιακά Κυκλώµατα Εισαγωγή Είσοδοι Συνδυαστικό Κύκλωµα Έξοδοι Στοιχεία Μνήµης Κατάσταση Ακολουθιακού Κυκλώµατος : περιεχόµενα στοιχείων µνήµης Η έξοδος εξαρτάται από
Κεφάλαιο 7 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Ακολουθιακή Λογική 2
ΚΥΚΛΩΜΑΤΑ VLSI Ακολουθιακή Λογική Κεφάλαιο 7 ο Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση 1. Δισταθή κυκλώματα Μεταστάθεια 2. Μανδαλωτές 3. Flip Flops Flops 4. Δομές διοχέτευσης 5. Διανομή ρολογιού 6. Συγχρονισμός
5. Σύγχρονα Ακολουθιακά Κυκλώματα
5. Σύγχρονα Ακολουθιακά Κυκλώματα Ακολουθιακό (sequential) λέμε το σύστημα που περιέχει στοιχεία μνήμης, δηλ. κυκλώματα αποθήκευσης δυαδικής πληροφορίας Γενικό διάγραμμα ακολουθιακού κυκλώματος - Αποτελείται
Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Μετρητής Ριπής (Ripple Counter) Μετρητές (Counters) Μετρητής Ριπής (συν.
ΗΜΥ-2: Λογικός Σχεδιασµός Εαρινό Κεφάλαιο 7 ii: Μετρητές Πανεπιστήµιο Κύπρου Τµήµα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Μετρητής Ριπής Περίληψη Σύγχρονος υαδικός Μετρητής Σχεδιασµός µε Flip-Flops
Ψηφιακή Λογική Σχεδίαση
Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Νίκος Φακωτάκης, Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν υλικό διατίθεται
ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ
Θεµατική Ενότητα ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ Ακαδηµαϊκό Έτος 2006 2007 Γραπτή Εργασία #2 Ηµεροµηνία Παράδοσης 28-0 - 2007 ΠΛΗ 2: Ψηφιακά Συστήµατα ΠΡΟΤΕΙΝΟΜΕΝΕΣ ΛΥΣΕΙΣ Άσκηση : [5 µονάδες] Έχετε στη
Πρότυπα Συµβόλων για τις Μονάδες Μνήµης. Άµεση Είσοδοι (Direct Inputs) Χρονικοί Παράµετροι (Flip-Flop Timing Parameters)
Πρότυπα Συµβόλων για τις Μονάδες Μνήµης Άµεση Είσοδοι (irect Inputs) Master-lave: Postponed output indicators Edge-Triggered: namic indicator with ontrol with ontrol (a) Latches Triggered Triggered Triggered
Κεφάλαιο 10 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Ακολουθιακή Λογική 2
ΚΥΚΛΩΜΑΤΑ VLSI Πανεπιστήμιο Ιωαννίνων Ακολουθιακή Λογική Κεφάλαιο 10 ο Τμήμα Μηχανικών Η/Υ και Πληροφορικής Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση 1. Δισταθή κυκλώματα Μεταευστάθεια 2. Μανδαλωτές 3. Flip
Μικροηλεκτρονική - VLSI
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Μικροηλεκτρονική - VLSI Ενότητα 7: Ακολουθιακή Λογική Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών Τ.Ε. Άδειες
Σύγχρονα ακολουθιακά κυκλώματα. URL:
DeÔtero Ex mhno FoÐthshc Σύγχρονα ακολουθιακά κυκλώματα Ge rgioc. Alexandrìpouloc Lèktorac P.D. 47/8 e-mail: alexandg@uop.gr URL: http://users.iit.demokritos.gr/~alexandg Tm ma Epist mhc kai TeqnologÐac
7 η διάλεξη Ακολουθιακά Κυκλώματα
7 η διάλεξη Ακολουθιακά Κυκλώματα 1 2 3 4 5 6 7 Παραπάνω βλέπουμε ακολουθιακό κύκλωμα σχεδιασμένο με μανταλωτές διαφορετικής φάσης. Παρατηρούμε ότι συνδυαστική λογική μπορεί να προστεθεί μεταξύ και των
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο 2015-2016 ΗΥ220 -Γιώργος Καιλοκαιρινός & Βασίλης Παπαευσταθίου 1 Λογικές Πύλες, Στοιχεία Μνήμης, Συνδυαστική Λογική και Κυματομορφές ΗΥ220 -Γιώργος
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 10: Συµπληρωµατική Διάλεξη Flip-Flops (Basics) και VHDL)
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 10: Συµπληρωµατική Διάλεξη Flip-Flops (Basics) και VHDL) ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy) VHDL
Ακολουθιακά κυκλώματα: Μανδαλωτές και Flip-Flop
Ακολουθιακά κυκλώματα: Μανδαλωτές και Flip-Flop Δομή της διάλεξης Εισαγωγή στην ακολουθιακή λογική Ομανδαλωτής SR Latch JK Flip-Flop D Flip-Flop Timing Definitions Latch vs Flip-Flop Ασκήσεις 2 Ακολουθιακά
ΠΕΡΙΕΧΟΜΕΝΑ ΠΕΡΙΕΧΟΜΕΝΑ.3 ΑΣΥΓΧΡΟΝΟΣ ΔYΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.5 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.7 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ ΜΕ LATCH.
ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ & ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΗΛΕΚΤΡΟΝΙΚΗΣ & ΥΠΟΛΟΓΙΣΤΩΝ ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ & ΣΥΣΤΗΜΑΤΑ ΣΗΜΕΙΩΣΕΙΣ ΑΠΑΡΙΘΜΗΤΕΣ Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ
ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Μετρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Μετρητής Ριπής Σύγχρονος υαδικός Μετρητής
ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS)
ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS) Αντικείμενο της άσκησης: H σχεδίαση και η χρήση ασύγχρονων απαριθμητών γεγονότων. Με τον όρο απαριθμητές ή μετρητές εννοούμε ένα ακολουθιακό κύκλωμα με FF, οι καταστάσεις
Άσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα
Άσκηση Δίδονται οι ακόλουθες κυματομορφές ρολογιού και εισόδου D που είναι κοινή σε ένα D latch και ένα D flip flop. Το latch είναι θετικά ενεργό, ενώ το ff θετικά ακμοπυροδοτούμενο. Σχεδιάστε τις κυματομορφές
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων
ΗΜΥ-2: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Μετρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Μετρητής Ριπής Σύγχρονος υαδικός
Ελίνα Μακρή
Ελίνα Μακρή elmak@unipi.gr Μετατροπή Αριθμητικών Συστημάτων Πράξεις στα Αριθμητικά Συστήματα Σχεδίαση Ψηφιακών Κυκλωμάτων με Logism Άλγεβρα Boole Λογικές Πύλες (AND, OR, NOT, NAND, XOR) Flip Flops (D,
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων Χειµερινό Εξάµηνο 2017-2018 Χρονισµός Σύγχρονων Κυκλώµατων, Καταχωρητές και Μανταλωτές ΗΥ220 - Γιώργος Καλοκαιρινός & Βασίλης Παπαευσταθίου 1 Γενικό Μοντέλο Σύγχρονων
Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ
ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ & ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΗΛΕΚΤΡΟΝΙΚΗΣ & ΥΠΟΛΟΓΙΣΤΩΝ ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ & ΣΥΣΤΗΜΑΤΑ ΣΗΜΕΙΩΣΕΙΣ ΑΠΑΡΙΘΜΗΤΕΣ Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ
Xρονισμός ψηφιακών κυκλωμάτων
Xρονισμός ψηφιακών κυκλωμάτων Γιώργος Δημητρακόπουλος Τμήμα Επιστήμης Υπολογιστών Πανεπιστήμιο Κρήτης Φθινόπωρο 2008 ΗΥ220 1 Περιεχόμενα μαθήματος Καθυστέρηση λογικών πυλών και των συνδυαστικών κυκλωμάτων
VHDL για Σχεδιασµό Ακολουθιακών Κυκλωµάτων
VHDL για Σχεδιασµό Ακολουθιακών Κυκλωµάτων Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήµιο Κύπρου Τµήµα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών n VHDL Processes Περίληψη n Εντολές If-Then-Else και CASE
Ασύγχρονοι Απαριθμητές. Διάλεξη 7
Ασύγχρονοι Απαριθμητές Διάλεξη 7 Δομή της διάλεξης Εισαγωγή στους Απαριθμητές Ασύγχρονος Δυαδικός Απαριθμητής Ασύγχρονος Δεκαδικός Απαριθμητής Ασύγχρονος Δεκαδικός Απαριθμητής με Latch Ασκήσεις 2 Ασύγχρονοι
ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ
ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΣΥΓΧΡΟΝΗ ΑΚΟΛΟΥΘΙΑΚΗ ΛΟΓΙΚΗ 2017, Δρ. Ηρακλής Σπηλιώτης Ακολουθιακά κυκλώματα Η πλειονότητα των ψηφιακών συσκευών (τηλέφωνα, δέκτες GPS, φωτογραφικές μηχανές, υπολογιστές κ.α.),
Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος
1 Συνδυαστικό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται ΜΟΝΟ από τις εισόδους του Εάν γνωρίζουμε τις τιμές των εισόδων του κυκλώματος, τότε μπορούμε να προβλέψουμε ακριβώς τις εξόδους του Ακολουθιακό κύκλωμα
ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ
ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ 1) Οι απαριθμητές ή μετρητές (counters) είναι κυκλώματα που
Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος
1 Συνδυαστικό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται ΜΟΝΟ από τις εισόδους του Εάν γνωρίζουμε τις τιμές των εισόδων του κυκλώματος, τότε μπορούμε να προβλέψουμε ακριβώς τις εξόδους του Ακολουθιακό κύκλωμα
13. ΣΥΓΧΡΟΝΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ
13. ΣΥΓΧΡΟΝΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ e-book ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ- ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 1 ΣΥΓΧΡΟΝΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΑΚΟΛΟΥΘΙΑΚΟ ΚΥΚΛΩΜΑ ΣΥΓΧΡΟΝΟ ΑΚΟΛΟΥΘΙΑΚΟ ΚΥΚΛΩΜΑ ΣΧΕ ΙΑΣΗ ΣΥΓΧΡΟΝΟΥ
ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ
ΚΕΦΑΛΑΙΟ ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΕΙΣΑΓΩΓΙΚΕΣ ΠΑΡΑΤΗΡΗΣΕΙΣ... 3 ΕΝΟΤΗΤΑ.. FLIP-FLOPS... 6... ΤΟ ΒΑΣΙΚΟ FLIP-FLOP... 6..2. ΧΡΟΝΙΖΟΜΕΝΑ FF ΤΥΠΟΥ SR... 0..3. FF ΤΥΠΟΥ D... 3..4. JK FLIP-FLOP... 4..5.
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 6: Συνδυαστική Λογική / Ολοκληρωµένα Κυκλώµατα (Συν.) ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy) Συνέχεια
ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. VHDL για Ακολουθιακά Κυκλώματα 1
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων VHDL για Σχεδιασμό Ακολουθιακών Κυκλωμάτων Διδάσκουσα: Μαρία Κ. Μιχαήλ Περίληψη VHDL Processes Εντολές If-Then Then-Else και CASE Περιγραφή Flip-Flop Flop με VHDL
ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΛΑΜΙΑΣ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ. Τμήμα Ηλεκτρονικής. Πτυχιακή Εργασία
ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΛΑΜΙΑΣ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ Τμήμα Ηλεκτρονικής Πτυχιακή Εργασία Υλοποίηση σύγχρονων ακολουθιακών κυκλωμάτων σε VHDL για FPGAs/CPLDs και ανάλυση χρονισμών για εύρεση
Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Ψηφιακή Σχεδίαση Ενότητα 7: κωδικοποιητές, κωδικοποιητές προτεραιότητας, πολυπλέκτες, υλοποίηση συνάρτησης με πολυπλέκτη, αποπλέκτες, πύλη 3ιών καταστάσεων,
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 13: Διαδικασία Σχεδιασµού Ακολουθιακών Κυκλωµάτων (Κεφάλαιο 6.
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 13: Διαδικασία Σχεδιασµού Ακολουθιακών Κυκλωµάτων (Κεφάλαιο 6.3) ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy)
Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL
Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL 3.1 Εισαγωγή στα FLIP FLOP 3.1.1 Θεωρητικό Υπόβαθρο Τα σύγχρονα ακολουθιακά κυκλώματα με τα οποία θα ασχοληθούμε στο εργαστήριο των Ψηφιακών συστημάτων
ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ
ΑΣΚΗΣΗ ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ.. ΣΚΟΠΟΣ Η σχεδίαση ακολουθιακών κυκλωμάτων..2. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ.2.. ΑΛΓΟΡΙΘΜΟΣ ΣΧΕΔΙΑΣΗΣ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ Τα ψηφιακά κυκλώματα με μνήμη ονομάζονται ακολουθιακά.
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 18: Διαδικασία Σχεδίασης Ψηφιακών Συστηµάτων - Επανάληψη
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 18: Διαδικασία Σχεδίασης Ψηφιακών Συστηµάτων - Επανάληψη ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy) Περίληψη
100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ
100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 1) Να μετατρέψετε τον δεκαδικό αριθμό (60,25) 10, στον αντίστοιχο δυαδικό 11111,11 111001,01 111100,01 100111,1 111100,01 2)
8. Στοιχεία μνήμης. Οι δυο έξοδοι του FF είναι συμπληρωματικές σημειώνονται δε σαν. Όταν αναφερόμαστε στο FF εννοούμε πάντα την κανονική έξοδο Q.
8. ΣΟΙΧΕΙΑ ΜΝΗΜΗΣ 8. Εισαγωγή Στα συνδυαστικά κυκλώματα, που μελετήσαμε έως τώρα, δεν υπήρχε κάποια διαδικασία ανάδρασης (Feed Back) -δηλαδή οδήγηση της εξόδου των στοιχείων στην είσοδό τους- επομένως
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων Χειµερινό Εξάµηνο 2006-2007 Χρονισµός Σύγχρονων Κυκλώµατων, Καταχωρητές και Μανταλωτές ΗΥ220 - Βασίλης Παπαευσταθίου 1 Γενικό Μοντέλο Σύγχρονων Κυκλωµάτων clock input
Δυαδικές Μονάδες Μνήμης: Μανδαλωτής SR, D και JK Flip-Flops Σχεδιασμός Μετρητής Ριπής
ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡOY ΗΜΥ 211-2007 Δυαδικές Μονάδες Μνήμης: Μανδαλωτής SR, D και JK Flip-Flops Σχεδιασμός Μετρητής Ριπής ΕΡΓΑΣΤΗΡΙΟ ΛΟΓΙΣΜΙΚΟΥ/ΥΛΙΚΟΥ
Η συχνότητα f των παλµών 0 και 1 στην έξοδο Q n είναι. f Qn = 1/(T cl x 2 n+1 )
ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 9 ΥΑ ΙΚΟΙ ΑΠΑΡΙΘΜΗΤΕΣ Σκοπός: Η µελέτη της λειτουργίας των απαριθµητών. Υλοποίηση ασύγχρονου απαριθµητή 4-bit µε χρήση JK Flip-Flop. Κατανόηση της αλλαγής του υπολοίπου
8.1 Θεωρητική εισαγωγή
ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 8 ΣΤΟΙΧΕΙΑ ΜΝΗΜΗΣ ΚΑΤΑΧΩΡΗΤΕΣ Σκοπός: Η µελέτη της λειτουργίας των καταχωρητών. Θα υλοποιηθεί ένας απλός στατικός καταχωρητής 4-bit µε Flip-Flop τύπου D και θα µελετηθεί
Σχεδίαση Ψηφιακών Συστημάτων
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Σχεδίαση Ψηφιακών Συστημάτων Ενότητα 2: Βασικές Μονάδες Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών Τ.Ε. Άδειες
Εισαγωγή στην πληροφορική
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Εισαγωγή στην πληροφορική Ενότητα 4: Ψηφιακή Λογική, Άλγεβρα Boole, Πίνακες Αλήθειας (Μέρος B) Αγγελίδης Παντελής Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών
Ψηφιακή Σχεδίαση Ενότητα 10:
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Ψηφιακή Σχεδίαση Ενότητα 10: Καταχωρητές & Μετρητές Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών http://arch.icte.uowm.gr/mdasyg
ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ
ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ 1) Οι σύγχρονοι μετρητές υλοποιούνται με Flip-Flop τύπου T
«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο Ακολουθιακός Κώδικας
«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο 2016-2017 Ακολουθιακός Κώδικας Παρασκευάς Κίτσος http://diceslab.cied.teiwest.gr Επίκουρος Καθηγητής Tμήμα Μηχανικών Πληροφορικής ΤΕ E-mail: pkitsos@teimes.gr
Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο Περίληψη
ΗΜΥ 2: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 27 Οκτ-7 ΗΜΥ-2: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 27 Συνδυαστική Λογική / Ολοκληρωμένα Κυκλώματα (Μέρος Γ) Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο
ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ
Τμήμα Ηλεκτρολόγων Μηχανικών Εργαστήριο Ενσύρματης Τηλεπικοινωνίας ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Μάθημα 6: Απαριθµητές (µετρητές) Διδάσκων: Καθηγητής Ν. Φακωτάκης Ακολουθιακά κυκλώµατα Σύγχρονα (οδηγούµενα από
Υλοποίηση λογικών πυλών µε τρανζίστορ MOS. Εισαγωγή στην Ηλεκτρονική
Υλοποίηση λογικών πυλών µε τρανζίστορ MOS Εισαγωγή στην Ηλεκτρονική Λογική MOS Η αναπαράσταση των λογικών µεταβλητών 0 και 1 στα ψηφιακά κυκλώµατα γίνεται µέσω κατάλληλων επιπέδων τάσης, όπου κατά σύµβαση
6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή
6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή Εισαγωγή Η σχεδίαση ενός ψηφιακού συστήµατος ως ακολουθιακή µηχανή είναι εξαιρετικά δύσκολη Τµηµατοποίηση σε υποσυστήµατα µε δοµικές µονάδες:
C D C D C D C D A B
Απλοποίηση µέσω Πίνακα Karnaugh: Παράδειγµα - 2 Στον παρακάτω πίνακα έχει ήδη γίνει το «βήμα- 1». Επομένως: Βήμα 2: Δεν υπάρχουν απομονωμένα κελιά. Βήμα 3: Στο ζεύγος (3,7) το κελί 3 γειτνιάζει μόνο με