Τεχνικές και κυκλώματα εμφώλευσης συνόλου δοκιμής για τον έλεγχο VLSI συστημάτων

Transcript

1 Π Α Ν Ε Π Ι Σ Τ Η Μ Ι Ο Π Α Τ Ρ Ω Ν Π Ο Λ Υ Τ Ε Χ Ν Ι Κ Η Σ Χ Ο Λ Η ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΗΛΕΚΤΡΟΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΜΕΤΑΠΤΥΧΙΑΚΗ ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ Τεχνικές και κυκλώματα εμφώλευσης συνόλου δοκιμής για τον έλεγχο VLSI συστημάτων Παπαδημητρίου Αθανασία Επιβλέπων Καθηγητής : Δημήτριος Νικολός Πάτρα, Μάρτιος 2009

2 ΕΥΧΑΡΙΣΤΙΕΣ Η εκπόνηση και συγγραφή της μεταπτυχιακής ερευνητικής διατριβής δεν θα ήταν δυνατή χωρίς τη βοήθεια και συνδρομή πλήθους ατόμων. Τους εκφράζω τις ευχαριστίες μου για την βοήθεια που μου προσέφεραν. Ειδικότερα θα ήθελα να ευχαριστήσω τον επιβλέποντα κ. Νικολό Δημήτριο, Καθηγητή του Τμήματος Μηχανικών Η/Υ και Πληροφορικής του Πανεπιστημίου Πατρών για τις πολύτιμες συμβουλές και κατευθύνσεις που μου παρείχε για την ολοκλήρωση αυτής της μεταπτυχιακής διατριβής, αλλά και για την άψογη συνεργασία που είχαμε καθ όλη την διάρκεια των μεταπτυχιακών μου σπουδών. Επίσης, θα ήθελα να ευχαριστήσω θερμά τον συνεπιβλέποντα κ. Καλλίγερο Μανόλη, Λέκτορα του Τμήματος Μηχανικών Πληροφοριακών και Επικοινωνιακών Συστημάτων του Πανεπιστήμιου Αιγαίου, που με στήριξε καθ όλη τη διάρκεια εκπόνησης αυτής της διατριβής και με βοήθησε ουσιαστικά στην ολοκλήρωσή της. Ήταν πραγματικά τιμή μου που συνεργάστηκα μαζί του. Τέλος, θα ήθελα να ευχαριστήσω την οικογένειά μου για την ηθική άλλα και οικονομική στήριξη που μου παρείχαν στη ζωή μου. 2

3 1 ΕΙΣΑΓΩΓΗ Αξιοπιστία και ανάγκη για έλεγχο Διαδικασία Σχεδίασης Έλεγχος ορθής λειτουργίας Ελαττώματα και σφάλματα Απλά σφάλματα μόνιμης τιμής Κάλυψη σφαλμάτων Τρόποι εφαρμογής του ελέγχου στο υπό έλεγχο κύκλωμα Εξωτερικός έλεγχος με χρήση ATE συσκευών Ενσωματωμένος αυτοέλεγχος (BIST) Ενσωματωμένος έλεγχος (embedded test) με χρήση ΑΤΕ συσκευών ΕΠΑΝΑΧΡΗΣΙΜΟΠΟΙΗΣΗ ΤΩΝ ΑΛΥΣΙΔΩΝ ΕΛΕΓΧΟΥ ΓΙΑ ΑΠΟΣΥΜΠΙΕΣΗ ΤΩΝ ΔΙΑΝΥΣΜΑΤΩΝ ΕΛΕΓΧΟΥ Τρόποι λειτουργίας του υπό έλεγχο κυκλώματος και του ενσωματωμένου κυκλώματος αποσυμπίεσης Περιγραφή μέσω παραδείγματος Ανάλυση εξαρτήσεων Υπολογισμός της συμπιεσμένης πληροφορίας ελέγχου Παράδειγμα Ο αλγόριθμος Υλοποίηση του αλγορίθμου Πειράματα και συγκρίσεις για την RESPIN αρχιτεκτονική Βελτιστοποιήσεις επί του βασικού αλγορίθμου ΕΜΦΩΛΕΥΣΗ ΣΥΝΟΛΟΥ ΔΙΑΝΥΣΜΑΤΩΝ ΔΟΚΙΜΗΣ ΓΙΑ ΚΥΚΛΩΜΑΤΑ ΜΕ SCAN ΑΛΥΣΙΔΕΣ ΜΕ ΧΡΗΣΗ ΤΗΣ ΠΟΛΥΦΑΣΙΚΗΣ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ Δομή και βασικές αρχές των Ολισθητών Γραμμικής Ανάδρασης Η κλασική αρχιτεκτονική αποσυμπίεσης με LFSR Η πολυφασική αρχιτεκτονική Περίπτωση μιας scan αλυσίδας στο υπό έλεγχο κύκλωμα Περίπτωση πολλαπλών scan αλυσίδων στο υπό έλεγχο κύκλωμα Ο αλγόριθμος επιλογής αρχικών καταστάσεων και cell του LFSR ΜΕΙΩΣΗ ΤΟΥ ΜΗΚΟΥΣ ΤΗΣ ΑΚΟΛΟΥΘΙΑΣ ΕΛΕΓΧΟΥ ΤΗΣ ΜΕΘΟΔΟΥ ΕΜΦΩΛΕΥΣΗΣ ΣΥΝΟΛΟΥ ΔΙΑΝΥΣΜΑΤΩΝ ΔΟΚΙΜΗΣ Τεχνική μείωσης της ακολουθίας ελέγχου για την κλασική αρχιτεκτονική Τεχνική μείωσης της ακολουθίας ελέγχου για την πολυφασική αρχιτεκτονική Πειράματα και συγκρίσεις ΑΝΑΦΟΡΕΣ

4 1 ΕΙΣΑΓΩΓΗ 1.1 Αξιοπιστία και ανάγκη για έλεγχο Με την συνεχόμενη κλιμάκωση της CMOS τεχνολογίας (Complementary Metal Oxide Semiconductor), οι διαστάσεις των ψηφιακών κυκλωμάτων ολοένα και μειώνονται, ενώ η πολυπλοκότητα και η ταχύτητά τους αυξάνεται. Αποτέλεσμα αυτών των αλλαγών είναι η εμφάνιση νέων τύπων ελαττωμάτων στα ψηφιακά κυκλώματα. Αυτός ο λόγος οδήγησε στο να γίνει πλέον βασική επιδίωξη η αξιοπιστία των ηλεκτρονικών συσκευών. Σημαντική προϋπόθεση για την ύπαρξη αξιόπιστων ηλεκτρονικών συστημάτων, είναι η ύπαρξη τεχνικών που να επιβεβαιώνουν την ύπαρξη ή μη ελαττωμάτων. Επειδή τα συστήματα αποτελούνται από υλικό (hardware) και λογισμικό (software), θα μπορούσε ένα ελάττωμα να προκύψει από οποιαδήποτε από τις δύο κατηγορίες. Από την πλευρά του υλικού, η πλειονότητα σήμερα των ηλεκτρονικών συστημάτων είναι ψηφιακά, κυκλώματα δηλαδή που διαχειρίζονται ψηφιακή (δυαδική) πληροφορία. Η παρούσα διπλωματική εργασία ασχολείται με τεχνικές ελέγχου για αυτά τα κυκλώματα. Για να επιβεβαιωθεί ότι ένα κύκλωμα δουλεύει σύμφωνα με τις προδιαγραφές, πρέπει να ελεγχθεί. Ένας τέτοιος έλεγχος ανιχνεύει αποτυχίες εξαιτίας κατασκευαστικών λαθών, αλλά και εξαιτίας της γήρανσης του συστήματος, των περιβαντολογικών αλλαγών και των διακυμάνσεων στην τάση τροφοδοσίας. Το πρώτο βήμα στη διαδικασία ελέγχου ενός κυκλώματος είναι ο προσδιορισμός των διανυσμάτων εισόδου, διαδικασία που καλείται παραγωγή διανυσμάτων δοκιμής (test pattern generation). Τα διανύσματα εισόδου ή διανύσματα ελέγχου (ο όρος αυτός θα χρησιμοποιείται στο εξής σε αυτό το κείμενο) καθορίζουν τις τιμές στις οποίες πρέπει να τεθούν οι είσοδοι του κυκλώματος, ώστε η απόκρισή του να υποδεικνύει την ύπαρξη ή όχι ελαττωμάτων. Τα διανύσματα αυτά μπορεί να εξαχθούν είτε χειρονακτικά, είτε συνηθέστερα με τη βοήθεια προγραμμάτων αυτόματης παραγωγής διανυσμάτων δοκιμής (Automatic Test Pattern Generation - ATPG). Το σύνολο των διανυσμάτων που τελικά προκύπτει λέγεται σύνολο διανυσμάτων δοκιμής (test set) το οποίο ανιχνεύει όλα τα σφάλματα του κυκλώματος. Το δεύτερο βήμα στη διαδικασία ελέγχου του κυκλώματος είναι η εφαρμογή των διανυσμάτων ελέγχου στο υπό έλεγχο κύκλωμα και τέλος η σύγκριση των αποκρίσεων εξόδου με αυτές ενός κυκλώματος χωρίς ελαττώματα (οι τελευταίες εξάγονται από εξομοιωτή). Τα διανύσματα ελέγχου εφαρμόζονται στο σύστημα με τη βοήθεια μιας συσκευής αυτομάτου ελέγχου (Automatic Test Equipment - ATE). Η ίδια συσκευή είναι αυτή

5 που συγκρίνει και τις δύο αποκρίσεις του κυκλώματος. Εξαιτίας όμως της πολυπλοκότητας της διαδικασίας ελέγχου, τα τελευταία χρόνια έχει εφαρμοστεί μια διαδικασία σχεδιασμού που στοχεύει στη δημιουργία ψηφιακών κυκλωμάτων που ελέγχονται εύκολα. Αυτός ο σχεδιασμός, γνωστός ως σχεδίαση για αυξημένη δοκιμαστικότητα (Design For Testability DFT) στοχεύει στην ενσωμάτωση δομών ελέγχου στο αρχικό κύκλωμα, με στόχο την καλύτερη ελεγξιμότητα (controllability) και παρατηρησιμότητα (observability) των εσωτερικών του κόμβων. 1.2 Διαδικασία Σχεδίασης Σαν αποτέλεσμα της συνεχούς μείωσης του μεγέθους των τρανζίστορ, τόσο η πυκνότητα των ψηφιακών κυκλωμάτων όσο και η σχεδιαστική πολυπλοκότητα έχουν αυξηθεί. Επιπρόσθετα, λόγω της πολυπλοκότητά τους, τα ψηφιακά συστήματα έχουν ένα κύκλο ζωής που κάποιες φορές μπορεί να είναι μικρότερος από τον σχεδιαστικό κύκλο. Για να μείνουν ανταγωνιστικές στην αγορά ηλεκτρονικών, οι εταιρείες σχεδίασης και κατασκευής κυκλωμάτων πρέπει να αυξήσουν την αποδοτικότητα των σχεδιαστών τους και να μειώσουν τον χρόνο μετάβασης από τη φάση σχεδίασης στο τελικό προϊόν (time-to-market). Η μετάβαση σε τεχνολογίες μικρότερες του 1μm (submicron technologies) έχει επιτρέψει στους σχεδιαστές ολοκληρωμένων κυκλωμάτων (Integrated Circuits - IC) να αυξήσουν την πολυπλοκότητα των σχεδιασμών τους σε τέτοιο βαθμό ώστε ολόκληρο το σύστημα να μπορεί να υλοποιηθεί σε ένα κομμάτι πυριτίου (System On a Chip - SoC). Για να αυξηθεί η παραγωγικότητα και συνεπώς να μειωθεί ο χρόνος μετάβασης ενός ολοκληρωμένου από τη φάση σχεδίασης στο τελικό προϊόν, η επαναχρησιμοποίηση προηγούμενα σχεδιασμένων μονάδων έχει γίνει κοινή πρακτική στο σχεδιασμό των SoC. Ο τρόπος αυτός σχεδίασης ονομάζεται σχεδίαση βασιζόμενη σε ήδη σχεδιασμένες μονάδες (core based design). Η προσέγγιση της επαναχρησιμοποίησης δεν περιορίζεται σε μονάδες των ίδιων κατασκευαστών αλλά εκτείνεται και σε μονάδες τρίτων κατασκευαστών. Παράδειγμα ενός SoC παρουσιάζεται στο Σχήμα 1.1. Το σχήμα αυτό αποτελείται από διάφορες μονάδες και από λογική διασύνδεσης (User Defined Logics - UDL). Οι μονάδες μπορεί να είναι μικροεπεξεργαστές, επεξεργαστές ψηφιακού σήματος (Digital Signal Processors - DSP), μνήμες τυχαίας προσπέλασης (Random Access Memories - RAM). Η UDL λογική χρησιμοποιείται για να διασυνδέει τις διάφορες μονάδες. 5

6 RAM Εξωτερικό Interface (RTL) Ελεγκτής (Αλγόριθμος) Μικροεπεξεργαστής (Layout) FPGA DSP (Netlist) Εξειδικευμένο core για την εκάστοτε εφαρμογή Σχήμα 1.1 Δομή ενός πιθανού SoC. 1.3 Έλεγχος ορθής λειτουργίας Από τη στιγμή που ένας σχεδιασμός έχει υλοποιηθεί σε πυρίτιο, μπορεί να επαληθευθεί εφαρμόζοντας τα κατάλληλα διανύσματα ελέγχου και ελέγχοντας τις αποκρίσεις του κυκλώματος. Αυτός ο έλεγχος ορθής λειτουργίας έχει σαν στόχο να επαληθεύσει την ορθότητα της κατασκευαστικής διαδικασίας. Από την άλλη πλευρά, η διαδικασία ελέγχου ορθής σχεδίασης του κυκλώματος κατά τις διάφορες φάσεις της σχεδίασης, ονομάζεται επαλήθευση ή επιβεβαίωση σχεδίασης (design verification) και πραγματοποιείται κυρίως με εξομοιωτή. Όπως έχει ήδη αναφερθεί, σκοπός του ελέγχου είναι να μπορεί να αποδείξει ότι το κύκλωμα έχει κατασκευαστεί (ή συνεχίζει να λειτουργεί) χωρίς λάθη (error free). Πρέπει λοιπόν πρώτα να οριστούν τα προς ανίχνευση λάθη. Για να μπορέσουμε να διαχειριστούμε το πρόβλημα του ελέγχου, είναι προτιμότερο να αναπαραστήσουμε το αποτέλεσμα των ελαττωμάτων σε επίπεδο λογικών τιμών στους κόμβους που διασυνδέουν τα διάφορα συστατικά μέρη του κυκλώματος ή με άλλα λόγια, να «μοντελοποιήσουμε» τα ελαττώματα στο επίπεδο των λογικών πυλών. Αν η αντιστοίχηση που θα πραγματοποιηθεί είναι ένα προς ένα, θα προκύψει ένας μεγάλος αριθμός από μοντέλα σφαλμάτων (fault model). Για το λόγο αυτό, ένα σφάλμα ενός μοντέλου δεν είναι απαραίτητο να αναπαριστά ένα ελάττωμα επακριβώς. Θα πρέπει απλά η ανίχνευσή του να συνεπάγεται την ανίχνευση του ελαττώματος αυτού καθώς και άλλων πιθανών ελαττωμάτων στο υπό έλεγχο κύκλωμα. Με άλλα λόγια σε ένα σφάλμα ενός μοντέλου αντιστοιχούν περισσότερα από ένα ελαττώματα. 6

7 1.4 Ελαττώματα και σφάλματα Η εμφάνιση μιας εσφαλμένης λειτουργίας σε ένα σύστημα αναφέρεται σαν αστοχία (failure) του συστήματος. Οι αστοχίες σε ένα σύστημα κατηγοριοποιούνται βάσει της διάρκειάς τους σε μόνιμες (permanent failures) ή προσωρινές (temporary failures). Οι μόνιμες αστοχίες, που επίσης καλούνται hard failures, συνήθως προκαλούνται από σπασίματα εξαιτίας μηχανικής καταπόνησης, από φθορά ή από λανθασμένη κατασκευαστική διαδικασία. Συμβαίνουν λιγότερο συχνά από τις προσωρινές αστοχίες. Οι προσωρινές αστοχίες, που επίσης καλούνται soft failures, κατηγοριοποιούνται σε παροδικές (transient) ή διακοπτόμενες (intermittent). Οι παροδικές αστοχίες, που εμφανίζονται μόνο μια φορά θα μπορούσαν να προκύψουν από διακυμάνσεις στη γραμμή της τροφοδοσίας ή από ακτινοβολία. Οι διακοπτόμενες αστοχίες, που εμφανίζονται επαναλαμβανόμενα, μπορούν π.χ να προκληθούν από μία ελαττωματική ψυχρή κόλληση σε μια πλακέτα, η οποία άλλες φορές λειτουργεί κανονικά και άλλες όχι. Στη διπλωματική αυτή εργασία ασχολούμαστε με μόνιμες αστοχίες. Όπως είπαμε και στην προηγούμενη παράγραφο τα ελαττώματα ενός κυκλώματος αναπαρίστανται στο επίπεδο των λογικών πυλών από μοντέλα σφαλμάτων. Κάτι τέτοιο φαίνεται στο Σχήμα 1.2. Στο Σχήμα 1.2(α) φαίνεται η επίδραση ενός κόκκου σκόνης που είχε επικαθίσει σε μία μάσκα που χρησιμοποιήθηκε για τη κατασκευή ενώσεων μετάλλου σε ένα ψηφιακό κύκλωμα. Ο κόκκος αυτός προκάλεσε τη δημιουργία παραπανίσιου μετάλλου το οποίο συνδέει δύο γραμμές του κυκλώματος (κατασκευαστικό ελάττωμα). Σε επίπεδο δομής του κυκλώματος, τα ελαττώματα αντιστοιχίζονται σε καταστάσεις αποτυχίας (failure modes). Η κατάσταση αποτυχίας για το ελάττωμα του Σχήματος 1.2(α) φαίνεται στο Σχήμα 1.2(β) και είναι το βραχυκύκλωμα των γραμμών 1 και 2. Σε επίπεδο λογικών πυλών, μια κατάσταση αποτυχίας μπορεί να «μεταφραστεί» με διάφορους τρόπους ανάλογα με την τεχνολογία που χρησιμοποιείται και τη σχέση μεταξύ δύο γραμμών μετάλλου. Τέσσερις διαφορετικές πιθανότητες παρουσιάζονται στο Σχήμα 1.2(γ) και Σχήμα 1.2(δ). Αν μία από τις δύο γραμμές είναι γραμμή τροφοδοσίας ή γείωσης τότε η έξοδος του αντιστροφέα θα είναι μόνιμα κολλημένη στη λογική τιμή 1 ή στο λογικό 0. Σε αυτή την περίπτωση προκύπτουν σφάλματα μόνιμης τιμής (stack-at faults) και συγκεκριμένα stack-at-1 και stack-at-0 για τα δύο παραδείγματα αντίστοιχα. Αν πάλι, η δεύτερη γραμμή είναι η έξοδος της άλλης πύλης, προκύπτει απλό σφάλμα γεφύρωσης (simple bridging fault). Τέλος, αν η δεύτερη γραμμή είναι η είσοδος της ίδιας πύλης τότε το βραχυκύκλωμα οδηγεί σε σφάλμα γεφύρωσης με ανάδραση (feedback bridging fault). 7

8 8

9 Σχήμα 1. 2 Αντιστοίχηση φυσικών ελαττωμάτων σε σφάλματα: α) μάσκα μετάλλου στην οποία έχει επικαθίσει κόκκος σκόνης και προκάλεσε την σύνδεση των γραμμών 1 και 2 (ελάττωμα): β) κατάσταση αποτυχίας: βραχυκύκλωμα : γ) σφάλμα σε επίπεδο λογικών τιμών: σφάλματα μόνιμης τιμής : δ) σφάλματα γεφύρωσης. Τα ελαττώματα που προκύπτουν κατά τη διάρκεια της ζωής ενός κυκλώματος οφείλονται στη φυσική φθορά των υλικών ή/και σε περιβαλλοντικούς παράγοντες. Για παράδειγμα, οι σύνδεσμοι αλουμινίου μέσα στην πλαστική ή κεραμική συσκευασία ενός ολοκληρωμένου κυκλώματος λεπταίνουν με το χρόνο εξαιτίας του φαινομένου της ηλεκτρομετανάστευσης (electron migration), με αποτέλεσμα να υπάρχει η πιθανότητα κάποια στιγμή να σπάσουν. Περιβαλλοντικοί παράγοντες όπως η θερμοκρασία, η υγρασία και οι κραδασμοί επιταχύνουν τη γήρανση των υλικών. Επίσης, η κοσμική ακτινοβολία και τα σωματίδια α (a particles) μπορεί να προκαλέσουν αστοχίες σε κυκλώματα που περιέχουν υψηλής πυκνότητας μνήμες τυχαίας προσπέλασης. Τέλος, υπάρχουν κάποιες μορφές ελαττωμάτων οι οποίες εμφανίζονται λίγο μετά την κατασκευή των ολοκληρωμένων και ονομάζονται αστοχίες βρεφικής ηλικίας (infancy failures). Οι καταστάσεις αποτυχίας που αντιστοιχούν στα περισσότερα από τα ελαττώματα ενός κυκλώματος είναι αυτές του ανοιχτοκυκλώματος (open) και του βραχυκυκλώματος (short). Ανοιχτοκυκλώματα μπορεί να συμβούν όταν μία γραμμή ή μία via επαφή (σύνδεση μεταξύ γραμμών μετάλλου διαφορετικού επιπέδου) σπάει λόγω ασυνέχειας υλικού, σχηματίζοντας έτσι ένα σύνολο από ασύνδετες γραμμές. Τέτοιες ασυνέχειες μπορεί να προκύψουν είτε κατά την κατασκευή του κυκλώματος, είτε κατά την κανονική του λειτουργία (λόγω π.χ. ηλεκτρομετανάστευσης). Αντίθετα, βραχυκυκλώματα συμβαίνουν από την παρουσία παραπανίσιου μετάλλου, το οποίο μπορεί να συνδέσει δύο γραμμές στο ίδιο ή σε 9

10 διαφορετικό επίπεδο μετάλλου, καθώς επίσης και λόγω ηλεκτρομετανάστευσης, μιας και, εξαιτίας του φαινομένου αυτού, μπορεί τα άτομα μετάλλου που αποσπώνται από μία γραμμή να συσσωρευτούν και να δημιουργήσουν συνδέσεις (πολύ μικρού πάχους) με διπλανές γραμμές, όπως φαίνεται στο Σχήμα 1.3. Σχήμα 1. 3 Βραχυκύκλωμα εξαιτίας ηλεκτρομετανάστευσης. Τα μοντέλα σφαλμάτων τα οποία χρησιμοποιούνται συνήθως κατά τον έλεγχο ενός κυκλώματος φαίνονται στον Πίνακα 1.1. Μοντέλο Σφαλμάτων Απλά σφάλματα μόνιμης τιμής (Single stuck-at faults) Πολλαπλά σφάλματα μόνιμης τιμής (Multiple stuck-at faults) Σφάλματα γεφύρωσης (Bridging faults) Σφάλματα ανοιχτών γραμμών σε τρανζίστορ (Stuck-open faults) Σφάλματα μόνιμα αγόντων τρανζίστορ (Stuck-on faults) Σφάλματα καθυστέρησης (Delay faults) Περιγραφή Μία μόνο γραμμή του κυκλώματος βρίσκεται μόνιμα κολλημένη στο λογικό 0 ή στο λογικό 1 Δύο ή περισσότερες γραμμές του κυκλώματος έχουν μόνιμες τιμές (όχι απαραίτητα τις ίδιες) Δύο ή περισσότερες γραμμές ανεξάρτητες μεταξύ τους, είναι μόνιμα συνδεδεμένες Ελαττώματα σε κάποια από τα τρανζίστορ μιας πύλης CMOS, τα οποία την κάνουν να συμπεριφέρεται σαν στοιχείο μνήμης Ένα τρανζίστορ άγει πάντα Σφάλματα που προκαλούνται από καθυστερήσεις σε ένα ή περισσότερα μονοπάτια του κυκλώματος Πίνακας 1. 1 Τα πιο κοινά χρησιμοποιούμενα μοντέλα σφαλμάτων. 10

11 Στη διπλωματική αυτή εργασία ασχολούμαστε με απλά σφάλματα μόνιμης τιμής. Η επιλογή αυτή γίνεται για τους εξής λόγους : 1) Τα απλά σφάλματα μόνιμης τιμής χρησιμοποιούνται συχνότερα από οποιοδήποτε άλλο μοντέλο σφαλμάτων και αυτό γιατί έχουν αποδειχθεί εξαιρετικά αποδοτικά. 2) Σύνολα δοκιμής τα οποία έχουν εξαχθεί για το μοντέλο αυτό, αποδίδουν ικανοποιητικά και όταν χρησιμοποιούνται και με άλλα μοντέλα σφαλμάτων, όπως για παράδειγμα το μοντέλο πολλαπλών σφαλμάτων μόνιμης τιμής, ή αυτό των σφαλμάτων γεφύρωσης. 1.5 Απλά σφάλματα μόνιμης τιμής Το μοντέλο των απλών σφαλμάτων μόνιμης τιμής χαρακτηρίζεται από τις τρεις παρακάτω ιδιότητες : 1. Στο υπό έλεγχο κύκλωμα μπορεί να συμβεί το πολύ ένα σφάλμα, το οποίο επηρεάζει μία μόνο γραμμή του κυκλώματος. 2. Η γραμμή του κυκλώματος που επηρεάζεται από το σφάλμα είναι μόνιμα κολλημένη είτε στο λογικό 0 είτε στο λογικό Ένα σφάλμα μπορεί να συμβεί μόνο στις εισόδους ή στην έξοδο μίας λογικής πύλης. Ένα παράδειγμα ενός απλού σφάλματος μόνιμης τιμής καθώς και του τρόπου με τον οποίο μπορεί αυτό να ανιχνευθεί δίνεται στο Σχήμα 1.4. Διανύσματα ελέγχου Εσφαλμένη απόκριση OR1 1 Απόκριση απουσία σφάλματος 0 (1) AND OR2 0 (1) Stuck-at 1 Σχήμα 1. 4 Παράδειγμα ανίχνευσης ενός απλού σφάλματος μόνιμης τιμής. 11

12 Το σφάλμα βρίσκεται στη γραμμή εξόδου της δεύτερης πύλης διάζευξης (OR2) και είναι ένα σφάλμα μόνιμης τιμής στο λογικό 1 (stuck-at 1 - s/1), πράγμα που σημαίνει ότι η έξοδος της πύλης παραμένει στο λογικό 1 ανεξάρτητα από τις τιμές των εισόδων αυτής. Αν στις εισόδους της OR2 εφαρμοζόταν κάποιο από τα ζεύγη λογικών τιμών 01, 10 και 11 τότε η τιμή της εξόδου της πύλης θα συνέπιπτε με αυτή που «επιβάλλει» το σφάλμα και άρα η ύπαρξή του δεν θα επηρέαζε καμία από τις γραμμές του κυκλώματος. Αντίθετα, αν οι τιμές και των δύο εισόδων της πύλης OR2 είναι ίσες με 0, τότε, απουσία σφάλματος, η έξοδος της πύλης θα ήταν 0. Εξαιτίας του σφάλματος όμως, η έξοδος της OR2 παραμένει στο λογικό 1. Η διαδικασία αυτή ονομάζεται ενεργοποίηση του σφάλματος (fault activation), αφού η προσπάθεια του να τεθεί η γραμμή του κυκλώματος που επηρεάζεται από το σφάλμα σε τιμή αντίθετη από την τιμή του σφάλματος, οδηγεί σε διαφοροποίηση της συμπεριφοράς του κυκλώματος (σε επίπεδο λογικών τιμών κάποιων γραμμών αυτού) σε σχέση με αυτή ενός ίδιου κυκλώματος χωρίς σφάλματα. Για να ανιχνευθεί ένα σφάλμα όμως πρέπει το αποτέλεσμά του σε επίπεδο λογικών τιμών (δηλαδή το λογικό 1 στην έξοδο της πύλης OR2 αντί του λογικού 0), να διαδοθεί μέχρι τις εξόδους του κυκλώματος (έτσι ώστε να καταστεί παρατατηρήσιμο). Αυτό, στο παράδειγμα του Σχήματος 1.4, μπορεί να γίνει μέσω της πύλης σύζευξης (AND). Για να συμβεί αυτό θα πρέπει η πρώτη είσοδος της πύλης AND να είναι ίση με το λογικό 1 (γιατί διαφορετικά η έξοδός της θα ήταν ίση με το 0) και άρα οι δύο είσοδοι της OR1 πρέπει να είναι ίσες με 01, 10 ή 11 για να δώσουν στην έξοδο 1. Η διαδικασία αυτή ονομάζεται διάδοση του σφάλματος (fault propagation). Τελικά, από όλη αυτή τη διαδικασία, προκύπτουν τα διανύσματα εισόδου 0100, 1000 και 1100, τα οποία αποτελούν διανύσματα δοκιμής του σφάλματος s/1 της γραμμής εξόδου της πύλης OR2, αφού η έξοδος του κυκλώματος παρουσία του σφάλματος, διαφέρει από αυτή ενός κυκλώματος χωρίς σφάλματα. Υπενθυμίζουμε ότι κατά την ανίχνευση των απλών σφαλμάτων μόνιμης τιμής θεωρούμε ότι όλες οι λογικές πύλες του κυκλώματος λειτουργούν σωστά και ότι από τα σφάλματα επηρεάζονται μόνο οι γραμμές του κυκλώματος (μία μόνο κάθε φορά). Το κύκλωμα του Σχήματος 1.4 έχει 7 γραμμές και αφού σε καθεμία από αυτές μπορεί να συμβούν δύο απλά σφάλματα μόνιμης τιμής (s/0, s/1), το πλήθος των απλών σφαλμάτων μόνιμης τιμής του κυκλώματος είναι 14. Γενικά, το πλήθος των απλών σφαλμάτων μόνιμης τιμής σε ένα κύκλωμα ισούται με 2 n, όπου n είναι το πλήθος των γραμμών του κυκλώματος. Όπως όμως θα φανεί και από το επόμενο παράδειγμα (Σχήμα 1.5), η ύπαρξη σημείων διακλάδωσης (fanout points) στις γραμμές του κυκλώματος, αυξάνει το πλήθος των πιθανών σφαλμάτων. 12

13 Σχήμα 1. 5 Απλά σφάλματα μόνιμης τιμής και σημεία διακλάδωσης. Στο Σχήμα 1.5 φαίνεται η υλοποίηση της λογικής συνάρτησης αποκλειστικής διάζευξης (exclusive-or - XOR) με τη βοήθεια πυλών σύζευξης-αντιστροφής (NAND). Όπως φαίνεται από το σχήμα, το απλό σφάλμα μόνιμης τιμής s/0 στη γραμμή θ ανιχνεύεται με τη βοήθεια του διανύσματος δοκιμής 10. Παρά το γεγονός ότι οι γραμμές η, θ και ι έχουν πάντα την ίδια τιμή, το διάνυσμα δοκιμής 10 ανιχνεύει μόνο το σφάλμα s/0 στις γραμμές η και θ και όχι το ίδιο σφάλμα στη γραμμή ι. Αυτό συμβαίνει εξαιτίας του λογικού 0 στη γραμμή β, το οποίο θέτει, ανεξάρτητα από την τιμή της γραμμής ι, τη γραμμή λ στο λογικό 1. Για το λόγο αυτό, σε ένα κύκλωμα, θεωρούμε τα απλά σφάλματα μόνιμης τιμής σε όλες τις γραμμές που συνδέονται σε ένα σημείο διακλάδωσης. Συνεπώς, προσπαθώντας να ανιχνεύσουμε τα απλά σφάλματα μόνιμης τιμής του κυκλώματος του Σχήματος 1.5, θεωρούμε ότι αυτό έχει 12 γραμμές (αυτές που ονοματίζονται στο σχήμα) και άρα το πλήθος των σφαλμάτων του κυκλώματος είναι 24. Θα πρέπει να σημειώσουμε ότι το πλήθος των απλών σφαλμάτων μόνιμης τιμής που λαμβάνονται υπόψη κατά τη διαδικασία εξαγωγής του συνόλου δοκιμής ενός κυκλώματος, μπορεί να μειωθεί σημαντικά (fault collapsing) κάνοντας χρήση τεχνικών που στηρίζονται στις ιδιότητες της ισοδυναμίας σφαλμάτων (fault equivalence) και της επικράτησης σφαλμάτων (fault dominance). Η διαδικασία εξαγωγής διανυσμάτων δοκιμής για κυκλώματα πραγματικού μεγέθους είναι αντίστοιχη με αυτή που περιγράφηκε για τα κυκλώματα των προηγούμενων παραδειγμάτων. Επειδή όμως συνήθως τέτοια κυκλώματα περιλαμβάνουν εκατοντάδες χιλιάδες γραμμές, η διαδικασία αυτή είναι αρκετά επίπονη και χρονοβόρα. Μάλιστα έχει αποδειχθεί μαθηματικά ότι είναι NP (Non-deterministic Polynomial-time) - Complete, δηλαδή, δεν μπορεί να οδηγήσει σε λύση σε χρόνο που μπορεί να εκφραστεί σαν πολυώνυμο του n (όπου n, το πλήθος των γραμμών του κυκλώματος). Συνεπώς, τα προγράμματα αυτόματης παραγωγής διανυσμάτων δοκιμής που πωλούνται στην αγορά, χρησιμοποιούν ευρεστικά κριτήρια (heuristics) για να καταλήξουν σε ικανοποιητικές λύσεις, σε αποδεκτό χρόνο. Όταν αναφερόμαστε σε ευρεστικά κριτήρια εννοούμε ένα σύνολο από 13

14 κανόνες που αποσκοπεί στο να αυξήσει την πιθανότητα επίλυσης ενός προβλήματος, χωρίς όμως να εγγυάται ότι η λύση που θα προκύψει θα είναι η βέλτιστη. Ο πιο γνωστός αλγόριθμος παραγωγής διανυσμάτων δοκιμής είναι ο D-αλγόριθμος. Άλλοι αλγόριθμοι είναι ο PODEM, ο FAN και ο SOCRATES. Σημειώνουμε τέλος ότι η εξαγωγή διανυσμάτων δοκιμής για ακολουθιακά κυκλώματα (κυκλώματα με στοιχεία μνήμης) είναι πιο περίπλοκη διαδικασία, αφού για να ελεγχθεί ένα σφάλμα, σε αντίθεση με ότι ισχύει για τα συνδυαστικά κυκλώματα (κυκλώματα χωρίς στοιχεία μνήμης), απαιτείται μία ακολουθία διανυσμάτων δοκιμής. Ο λόγος είναι ότι το κύκλωμα πρέπει να «αποκτήσει» μία (γνωστή) εσωτερική κατάσταση πριν το σφάλμα ενεργοποιηθεί και διαδοθεί σε κάποια έξοδο. 1.6 Κάλυψη σφαλμάτων Η αποτελεσματικότητα ενός συνόλου διανυσμάτων δοκιμής μετριέται συνήθως μέσω της κάλυψης σφαλμάτων (fault coverage). Η κάλυψη σφαλμάτων ορίζεται σαν το ποσοστό των σφαλμάτων ενός κυκλώματος που ανιχνεύθηκαν από το συγκεκριμένο σύνολο διανυσμάτων δοκιμής. Ο όρος πλήρης κάλυψη σφαλμάτων αναφέρεται στην περίπτωση που η κάλυψη σφαλμάτων ενός συνόλου διανυσμάτων δοκιμής είναι ίση με 100%. Αν και το ποσοστό αυτό κάλυψης σφαλμάτων είναι επιθυμητό, σπανίως επιτυγχάνεται σε πραγματικά κυκλώματα. Επίσης η πλήρης κάλυψη σφαλμάτων δεν εξασφαλίζει ότι ένα κύκλωμα δεν έχει ελαττώματα. Ένα σύνολο διανυσμάτων δοκιμής ελέγχει ένα κύκλωμα για ελαττώματα που μπορούν να αναπαρασταθούν από το μοντέλο σφαλμάτων που χρησιμοποιείται. Έτσι, για παράδειγμα, όταν για κάποιο κύκλωμα επιτυγχάνεται 100% κάλυψη απλών σφαλμάτων μόνιμης τιμής, αυτό σημαίνει ότι το κύκλωμα δεν έχει ελαττώματα που αναπαρίστανται από το συγκεκριμένο μοντέλο, αλλά δεν υπάρχει καμία εγγύηση για άλλου είδους ελαττώματα. 1.7 Τρόποι εφαρμογής του ελέγχου στο υπό έλεγχο κύκλωμα Στις παραγράφους που ακολουθούν αναλύουμε τους βασικούς τρόπους εφαρμογής του ελέγχου σε ένα κύκλωμα μετά την κατασκευή του και αφού έχει τοποθετηθεί στη συσκευασία του (fabrication test). Ανάλογα με το βαθμό χρήσης εξωτερικών ΑΤΕ συσκευών, οι τρόποι αυτοί διακρίνονται σε εξωτερικούς (offchip - εξ ολοκλήρου χρήση ΑΤΕ), BIST (Built-In Self-Test - μηδενική χρήση ΑΤΕ) και σε ενσωματωμένους (embedded - συνδυασμός χρήσης ΑΤΕ με ενσωματωμένες δομές ελέγχου). 14

15 1.7.1 Εξωτερικός έλεγχος με χρήση ATE συσκευών Για off-chip έλεγχο οι συσκευές αυτομάτου ελέγχουt (ATE) χρειάζεται να εφαρμόσουν τον έλεγχο. Οι συσκευές αυτές αποτελούνται από κεφαλές, υλικό και λογισμικό. Οι κεφαλές χρησιμοποιούνται για την τοποθέτηση του υπό έλεγχο κυκλώματος. Κάθε ποδαράκι του κυκλώματος (pin) υποστηρίζεται από κάποια ηλεκτρονική λογική (pin electronics). Η λογική αυτή είτε οδηγεί το ποδαράκι στο οποίο συνδέεται με κάποιο σήμα, είτε παρατηρεί τα σήματα που εμφανίζονται στο ποδαράκι, είτε οδηγείται από αυτό δρώντας σαν χωρητικότητα εξόδου. Η ηλεκτρονική λογική συνδέεται στα όργανα μέτρησης μέσω ενός πολύπλοκου συστήματος καλωδίωσης. Το υλικό περιλαμβάνει ένα υπολογιστικό σύστημα με επαρκή χώρο αποθήκευσης για τα διανύσματα ελέγχου και τις σωστές αποκρίσεις που θα συγκριθούν με τις αποκρίσεις που θα λάβουμε από το κύκλωμα. Ανάλογα με το είδος των λειτουργικών μονάδων που εξετάζονται, οι ελεγκτές διακρίνονται σε ελεγκτές ψηφιακής λογικής, ελεγκτές μνημών και αναλογικούς ελεγκτές. Τα ψηφιακά κυκλώματα και τις μνήμες τα διαχειριζόμαστε διαφορετικά. Τα κυκλώματα μνήμης γενικά ελέγχονται παράλληλα, εφαρμόζοντας σε αυτά τις ίδιες εισόδους και εξετάζοντας το λογικό OR των αποκρίσεών τους. Αντίθετα, στα ψηφιακά κυκλώματα ο έλεγχος γίνεται εξετάζοντας μια λειτουργική μονάδα κάθε φορά. Ακόμα και η δημιουργία των δεδομένων εισόδου είναι διαφορετική. Τα δεδομένα για τις μνήμες μπορούν να παραχθούν πιο εύκολα λόγω της κανονικότητας στην αρχιτεκτονική τους. Για όλους τους προαναφερθέντες λόγους, οι ελεγκτές ψηφιακών κυκλωμάτων (ψηφιακοί ελεγκτές) διακρίνονται σε ελεγκτές ψηφιακής λογικής και ελεγκτές μνημών. Ο έλεγχος ενός κυκλώματος με τη βοήθεια εξωτερικών ελεγκτών φαίνεται στο Σχήμα 1.6. Όπως φαίνεται στο σχήμα, το υπό έλεγχο κύκλωμα πρέπει να τοποθετηθεί σε τόσους ελεγκτές, όσοι και οι τύποι λογικής που περιλαμβάνει. 15

16 Ελεγκτής ψηφιακής λογικής Ψηφιακή Λογική Ελεγκτής μνημών Μνήμη Αναλογικός ελεγκτής Αναλογική Λογική Σχήμα 1. 6 Εφαρμογή του ελέγχου με τη χρήση εξωτερικών ελεγκτών. Το κόστος των ψηφιακών ελεγκτών είναι ανάλογο με το πλήθος των pin των κυκλωμάτων που δέχονται. Το υψηλό κόστος ανά pin οφείλεται στο ότι οι ΑΤΕ συσκευές προσπαθούν να ελέγξουν τεχνολογία αιχμής με τη βοήθεια της υπάρχουσας τεχνολογίας. Δύο τρόποι υπάρχουν για να ελαττωθεί το υψηλό αυτό κόστος: ο πρώτος είναι να μειωθεί η πολυπλοκότητα του ελεγκτή στο ελάχιστο με τη χρήση τεχνικών ενσωματωμένου αυτοελέγχου (BIST), ενώ ο δεύτερος μειώνει ως ένα βαθμό την πολυπλοκότητα των ελεγκτών και ταυτόχρονα μειώνει και το χρόνο παραμονής των υπό έλεγχο κυκλωμάτων στον ελεγκτή. Αυτό επιτυγχάνεται χρησιμοποιώντας δομές ενσωματωμένου ελέγχου στα υπό δοκιμή κυκλώματα και διατηρώντας παράλληλα, μέσω συμπίεσης, το σύνολο δοκιμής αυτών όσο το δυνατόν μικρότερο. Έτσι, στον ίδιο χρόνο ελέγχονται περισσότερα ολοκληρωμένα κυκλώματα Ενσωματωμένος αυτοέλεγχος (BIST) Οι τεχνικές ενσωματωμένου αυτοελέγχου συνδυάζουν στο ίδιο κομμάτι πυριτίου τόσο το υπό έλεγχο κύκλωμα, όσο και την λογική που θα το ελέγξει. Τα κίνητρα για την ανάπτυξη αυτής της τεχνικής εκτός από το μεγάλο κόστος των ΑΤΕ συσκευών όπως προαναφέρθηκε, ήταν το μεγάλο κόστος της παραγωγής διανυσμάτων ελέγχου, ο όγκος των δεδομένων που συνεχώς αυξάνεται με το μέγεθος του ολοκληρωμένου, όπως επίσης και το ότι το BIST καθιστά εύκολο τον έλεγχο στη συχνότητα λειτουργίας του υπό δοκιμή κυκλώματος (at speed). 16

17 Όπως ειπώθηκε λοιπόν, με τη βοήθεια του BIST μπορεί να επιλυθεί αρκετά εύκολα το πρόβλημα της πολυπλοκότητας του ελέγχου, το οποίο, είναι ευθέως ανάλογο της πολυπλοκότητας και της πυκνότητας σχεδιασμού των σύγχρονων ψηφιακών συστημάτων. Όσο πιο βαθιά στην ιεραρχία βρίσκεται μια μονάδα, τόσο πιο δύσκολο είναι να ελεγχθεί από τις κύριες εισόδους (πρόβλημα μεταφοράς των διανυσμάτων ελέγχου διαμέσου αρκετών επιπέδων λογικής) και τις κύριες εξόδους (πρόβλημα μεταφοράς των αποκρίσεων στις κύριες εξόδους) του συστήματος που ανήκει. Σημαντικά είναι επίσης και τα οικονομικά οφέλη από την χρήση της BIST τεχνικής. Εκτός από τα οφέλη που προέρχονται από την μη πλέον αναγκαία παρουσία της ATE συσκευής, οικονομικό κέρδος μπορεί να προκύψει εξαιτίας της γρήγορης και εύκολης αναγνώρισης του ελαττώματος στο υπό δοκιμή κύκλωμα. Η BIST αρχιτεκτονική παρουσιάζεται στο Σχήμα 1.7. Εκτός από το υπό έλεγχο κύκλωμα, το chip περιλαμβάνει ένα κύκλωμα παραγωγής διανυσμάτων δοκιμής (TPG), ένα κύκλωμα συμπίεσης των αποκρίσεων (Test Response Compactor TRC) και έναν ελεγκτή της διαδικασίας ελέγχου (test controller). Κυκλώματα παραγωγής διανυσμάτων δοκιμής μπορεί να είναι μνήμες ROM με αποθηκευμένα διανύσματα, μετρητές, αθροιστές, αφαιρέτες και ολισθητές γραμμικής ανάδρασης (LFSR). Τυπικά παραδείγματα TRC κυκλωμάτων αποτελούν οι LFSR και οι ολισθητές υπογραφής πολλαπλών εισόδων (Multiple-Input Signature Registers - MISR), οι οποίοι είναι κυκλώματα που προκύπτουν από μία παραλλαγή της βασικής δομής των LFSR. Το κύκλωμα ελέγχου απαιτείται για να διαμορφώνει το κύκλωμα σε κατάσταση κανονική ή σε κατάσταση ελέγχου. Όταν το κύκλωμα βρίσκεται σε λειτουργία ελέγχου τα διανύσματα δοκιμής που παράγονται από το TPG, εφαρμόζονται σε αυτό, οι αποκρίσεις συμπιέζονται μέσω του TRC και η υπογραφή που παράγεται συγκρίνεται με αυτή που προέρχεται από κύκλωμα χωρίς λάθη. 17

18 Σχήμα 1. 7 BIST αρχιτεκτονική. Στο Σχήμα 1.8 φαίνεται το πώς μετατρέπεται το πρόβλημα της εφαρμογής του ελέγχου στην περίπτωση που επιλεγεί η χρήση τεχνικών BIST. Όπως βλέπουμε, οι απαιτήσεις από τον εξωτερικό ελεγκτή είναι οι ελάχιστες δυνατές, αφού το μόνο που πρέπει να γίνει από τη μεριά του, είναι αρχικά να ενεργοποιηθεί ο αυτοέλεγχος, και μετά το πέρας αυτού, να ελεγχθεί το αποτέλεσμά του (αν δηλαδή είναι επιτυχής ή μη). Όλα αυτά μπορούν στην ουσία να πραγματοποιηθούν μέσω μίας και μοναδικής γραμμής ελέγχου, όπως φαίνεται στο Σχήμα 1.8, η οποία μάλιστα μπορεί να είναι πολυπλεγμένη (multiplexed) με μία άλλη γραμμή εισόδου / εξόδου του κυκλώματος (πρακτικά απαιτείται και μία ακόμα γραμμή που ελέγχει το αν το ολοκληρωμένο είναι σε κατάσταση ελέγχου ή κανονικής λειτουργίας και η οποία δεν φαίνεται στο σχήμα). 18

19 Έναρξη ελέγχου Σχήμα 1. 8 Εφαρμογή του ελέγχου με χρήση BIST δομών Ενσωματωμένος έλεγχος (embedded test) με χρήση ΑΤΕ συσκευών Όπως έχουμε ήδη πει, το μεγαλύτερο πρόβλημα αυτή τη στιγμή είναι ότι ο όγκος των δεδομένων ελέγχου (test data) που απαιτούνται για τον εξωτερικό έλεγχο (με ντετερμινιστικά διανύσματα) ενός ολοκληρωμένου κυκλώματος, είναι τόσο μεγάλος, ώστε αυτά να μην χωρούν στη μνήμη του ελεγκτή, με αποτέλεσμα να απαιτούνται χρονοβόρες επαναφορτώσεις της μνήμης με νέα δεδομένα. Οι επαναφορτώσεις αυτές παρατείνουν το χρόνο παραμονής του ολοκληρωμένου στον ελεγκτή. Από την άλλη μεριά, η BIST λογική δεν έχει έρθει στο προσκήνιο όσο αφορά τον έλεγχο ψηφιακής λογικής (στις μνήμες έχει πλέον εδραιωθεί) γιατί δεν έχουν ακόμα εισαχθεί δομές BIST στα σύγχρονα εργαλεία σχεδίασης υλικού. Για τους παραπάνω λόγους, η βιομηχανία έχει στραφεί στην ενδιάμεση λύση του ενσωματωμένου ελέγχου (embedded test). Σύμφωνα με αυτή, ο εξωτερικός ελεγκτής χρησιμοποιείται για να τροφοδοτεί με συμπιεσμένα δεδομένα ένα κύκλωμα αποσυμπίεσης (decompressor), το οποίο είναι ενσωματωμένο στο υπό έλεγχο κύκλωμα. Τα αποσυμπιεσμένα δεδομένα είναι τα διανύσματα ελέγχου, τα οποία τελικά τροφοδοτούνται στο κύκλωμα. Η λύση αυτή προσπαθεί να συνδυάσει τα οφέλη των προταθέντων BIST τεχνικών, με την εδραιωμένη μεθοδολογία ελέγχου με τη χρήση εξωτερικού ελεγκτή. Οι τεχνικές ενσωματωμένου ελέγχου δεν απαιτούν ριζική αλλαγή των μέχρι στιγμής χρησιμοποιούμενων τεχνικών, αφού, παρά το γεγονός ότι ο ρόλος του εξωτερικού ελεγκτή περιορίζεται σημαντικά, οι λειτουργίες του παραμένουν συμβατές με αυτές που πραγματοποιούνταν και κατά την εφαρμογή εξωτερικού ελέγχου. Ο τρόπος εφαρμογής του 19

20 ελέγχου σε ένα ολοκληρωμένο με τη βοήθεια τεχνικών ενσωματωμένου ελέγχου, φαίνεται στο Σχήμα 1.9. Σχήμα 1. 9 Εφαρμογή του ελέγχου με χρήση δομών ενσωματωμένου ελέγχου. Εξαιτίας της απαίτησης για πολύ μικρούς χρόνους μετάβασης από τη φάση σχεδίασης στο τελικό προϊόν (time-to-market), τα σύγχρονα ψηφιακά κυκλώματα (ή ισοδύναμα, ψηφιακά συστήματα) ενσωματώνουν ήδη σχεδιασμένες διακριτές μονάδες (modules) οι οποίες καλούνται Intellectual Property (IP) cores. Η δομή των IP cores συνήθως μένει κρυφή από τον σχεδιαστή του συστήματος και μόνο ένα προ-υπολογισμένο σύνολο διανυσμάτων δοκιμής T παρέχεται από τον πωλητή του core. Για να γίνει δυνατός ο έλεγχος των διαφόρων core, κατάλληλες δομές ελέγχου πρέπει να ενσωματωθούν στο σύστημα. Διάφορες μέθοδοι έχουν προταθεί για τον έλεγχο IP cores άγνωστης δομής με πιο διαδεδομένη αυτή της εμφώλευσης του συνόλου διανυσμάτων δοκιμής (test set embedding). Αυτή η μέθοδος είναι μια προσέγγιση ενσωματωμένου ελέγχου κατά την οποία στις ακολουθίες ενός κυκλώματος παραγωγής διανυσμάτων δοκιμής (TPG) ενσωματώνονται τα διανύσματα ελέγχου του κυκλώματος. Η τεχνική της εμφώλευσης του συνόλου διανυσμάτων δοκιμής προσφέρει μειωμένες απαιτήσεις για αποθήκευση των δεδομένων ελέγχου, τη μικρή επιβάρυνση υλικού (hardware overhead) και την αυξημένη κάλυψη των μη μοντελοποιημένων σφαλμάτων (undetected fault coverage), λόγω του ότι στο υπό έλεγχο κύκλωμα εφαρμόζονται διανύσματα που δεν ανήκουν στο σύνολο δοκιμής Τ. Στο κεφάλαιο 2 της διπλωματικής θα περιγράψουμε μία ήδη υπάρχουσα test set embedding τεχνική που ονομάζεται RESPIN, ενώ στο Κεφάλαιο 3 θα παρουσιάσουμε μια προτεινόμενη. 20

21 2 ΕΠΑΝΑΧΡΗΣΙΜΟΠΟΙΗΣΗ ΤΩΝ ΑΛΥΣΙΔΩΝ ΕΛΕΓΧΟΥ ΓΙΑ ΑΠΟΣΥΜΠΙΕΣΗ ΤΩΝ ΔΙΑΝΥΣΜΑΤΩΝ ΕΛΕΓΧΟΥ 'Όπως αναφέραμε και στο κεφάλαιο της εισαγωγής, τα τελευταία χρόνια η βιομηχανία έχει στραφεί στη λύση του ενσωματωμένου ελέγχου για την εφαρμογή του ελέγχου σε ένα κύκλωμα. Σύμφωνα με αυτή την τεχνική, ο εξωτερικός ελεγκτής περιέχει συμπιεσμένα διανύσματα ελέγχου, τα οποία τροφοδοτεί σε ένα κύκλωμα αποσυμπίεσης για να εφαρμοστούν τελικά στο υπό έλεγχο κύκλωμα. Μια αρκετά επιτυχημένη αρχιτεκτονική που βασίζεται σε αυτή την τεχνική ελέγχου, προτάθηκε για πρώτη φορά στην εργασία [1] και καλείται REusing Scan chains for test Pattern decompresion (RESPIN). Κύριο χαρακτηριστικό της είναι ότι χρησιμοποιεί για την αποσυμπίεση των διανυσμάτων ελέγχου, τις scan αλυσίδες μιας λειτουργικής μονάδας, η οποία βρίσκεται στο ίδιο κομμάτι πυριτίου με το υπό έλεγχο κύκλωμα. Αυτή η σύγχρονη και αποδοτική test set embedding μέθοδος έχει υλοποιηθεί στα πλαίσια της παρούσας διπλωματικής εργασίας. Η αρχιτεκτονική του RESPIN, αποσυμπιέζει τα διανύσματα ελέγχου για μια λειτουργική μονάδα (core) A, χρησιμοποιώντας τις αλυσίδες ελέγχου από ένα core B που βρίσκεται σε idle κατάσταση. Μπορεί να μεταβάλει την σειρά των διανυσμάτων και μπορεί να ενσωματώνει επιπρόσθετα συνδετικά διανύσματα. Η συγκεκριμένη μέθοδος απαιτεί έναν πολυπλέκτη και κάποια επιπλέον διασύνδεση μέσα στον test wrapper ενός core, για να αποσυμπιέσει τα διανύσματα ελέγχου. Το Σχήμα 2.1 παρουσιάζει την αρχιτεκτονική του RESPIN. Αντί να χρησιμοποιεί τον μηχανισμό πρόσβασης ελέγχου (Test Access Mechanism - ΤΑΜ) (Σχήμα 2.1α) από την ΑΤΕ συσκευή κατευθείαν στο υπό έλεγχο κύκλωμα ή core (Core Under Test CUT) (για αυτό το παράδειγμα την CPU), ένας μικρότερου εύρους ΤΑΜ χρησιμοποιείται για να μεταφέρει συμπιεσμένα δεδομένα ελέγχου από την πηγή σε ένα από τα cores του συστήματος το οποίο χρησιμοποιείται σαν ενσωματωμένο κύκλωμα απoσυμπίεσης (embedded tester core - ETC) (το MPEG core για αυτό το παράδειγμα) (Σχήμα 2.1β). Για την ακρίβεια, οι scan αλυσίδες του ενσωματωμένου κυκλώματος αποσυμπίεσης (στο εξής σε αυτό το κεφάλαιο λόγω συχνών αναφορών, το ενσωματωμένο κύκλωμα αποσυμπίεσης θα το αναφέρουμε ως ETC) χρησιμοποιούνται για την αποσυμπίεση των διανυσμάτων ελέγχου που χρησιμοποιούνται για τον έλεγχο του υπό έλεγχο κυκλώματος. Τα αποσυμπιεσμένα δεδομένα ελέγχου μεταφέρονται μέσω ενός μεγάλου εύρους ΤΑΜ από τo ETC στο υπό έλεγχο κύκλωμα (στο εξής σε αυτό το κεφάλαιο λόγω συχνών αναφορών, το υπό έλεγχο κύκλωμα θα το αναφέρουμε ως CUT). Μέσω και πάλι μεγάλου εύρους TAM, οι αποκρίσεις του υπό έλεγχο κυκλώματος στα διανύσματα ελέγχου μεταδίδονται σε έναν compactor. Αυτό

22 μπορεί να είναι για παράδειγμα ένα απλό LFSR ή ένα άλλο core του chip που υλοποιεί κάποια λειτουργία του συστήματος (στο παράδειγμά μας ένας DSP). Σημειώνουμε επίσης ότι στην πράξη το CUT μπορεί να οδηγηθεί από περισσότερα του ενός ETC. α) Βασική αρχιτεκτονική ελέγχου wrapper ATE Μικρoύ εύρουςtam RAM MPEG ETC UDL CUT Μεγάλου εύρους TAM UDL CPU UART Μεγάλου εύρους TAM ROM DSP PCI β) Αρχιτεκτονική ελέγχου του RESPIN SoC Σχήμα 2. 1 Αρχιτεκτονικές ελέγχου. 22

23 2.1 Τρόποι λειτουργίας του υπό έλεγχο κυκλώματος και του ενσωματωμένου κυκλώματος αποσυμπίεσης Η RESPIN αρχιτεκτονική θεωρεί ότι όλα τα στοιχεία μνήμης τόσο του ETC όσο και του CUT συνδέονται σε scan αλυσίδες (full scan). Τα ενσωματωμένα cores με full scan σχεδιασμό είναι συνήθως εφοδιασμένα με παράλληλη πρόσβαση στις scan αλυσίδες όπως φαίνεται και στο Σχήμα 2.2α ώστε να μειωθεί ο χρόνος που απαιτείται για να φορτώσουμε στις scan αλυσίδες ένα διάνυσμα ελέγχου. Επίσης, ένα ενσωματωμένο core είναι εφοδιασμένο με σειριακή πρόσβαση στις scan αλυσίδες, όπως παρουσιάζεται στο Σχήμα 2.2β (η σειριακή πρόσβαση είναι προαπαιτούμενη από τα διάφορα Design For Testability πρότυπα). Θεωρούμε ότι το CUT υλοποιείται με full scan σχεδιασμό και προσφέρει τουλάχιστον παράλληλη πρόσβαση στις scan αλυσίδες. Ο έλεγχος του CUT γίνεται παράλληλα, εισάγοντας στις scan αλυσίδες ένα-ένα τα διανύσματα ελέγχου και ταυτόχρονα εξάγοντας από αυτές την απόκριση του κυκλώματος στο προηγούμενο διάνυσμα. α) Παράλληλη πρόσβαση ελέγχου 23

24 Serial Scan In Serial Scan Out β) Σειριακή πρόσβαση ελέγχου γ) Αρχιτεκτονική του ETC Σχήμα 2. 2 RESPIN αρχιτεκτονική ελέγχου. Για το ETC θεωρούμε ότι έχει παράλληλη και σειριακή πρόσβαση ελέγχου στα scan cell του. Στον wrapper του ETC, πρέπει να εισαχθεί ένας πολυπλέκτης (που ελέγχεται από το tc σήμα) και μια γραμμή ανάδρασης (Σχήμα 2.2γ). Ανάλογα με την είσοδο του επιπρόσθετου πολυπλέκτη, το ETC λειτουργεί είτε σε mode σειριακής πρόσβασης ελέγχου 24

25 (tc = 0), είτε σε mode ολίσθησης του περιεχομένου της scan αλυσίδας κυκλικά (tc = 1). Αυτές οι δύο λειτουργίες καλούνται σειριακή και κυκλική αντίστοιχα. Οι έξοδοι των παράλληλων scan αλυσίδων του ETC συνδέονται με τις εισόδους των scan αλυσίδων του CUT. Το σήμα ελέγχου tc του ETC συνδέεται στο scan enable σήμα του CUT. Ο πίνακας 2.1 δείχνει ότι όταν το CUT βρίσκεται σε λειτουργία λήψης αποκρίσεων (capture mode), το ETC είναι σε σειριακή λειτουργία και φορτώνει ένα bit από τα κωδικοποιημένα δεδομένα ελέγχου που βρίσκονται στον εξωτερικό ελεγκτή. Όταν το CUT εισάγει στις scan αλυσίδες του δεδομένα ελέγχου, το ETC βρίσκεται σε κυκλική λειτουργία. Για να χρησιμοποιήσουμε ένα core σαν ETC πρέπει τόσο το ρολόι για την μετακίνηση δεδομένων όσο και αυτό για την λήψη αποκρίσεων να είναι συμβατό με τα ρολόγια του CUT. t c = scan enable 0 1 CUT λειτουργία λήψης αποκρίσεων λειτουργία εισαγωγής δεδομένων ETC σειριακή λειτουργία κυκλική λειτουργία Πίνακας 2. 1 Modes λειτουργίας του ETC και του CUT Περιγραφή μέσω παραδείγματος Σαν παράδειγμα θεωρούμε ένα CUT που περιέχει 3 scan αλυσίδες με 4 scan cells η καθεμία. Το ETC έχει 4 scan αλυσίδες με 6 scan cells η καθεμία (Σχήμα 2.3). Ο αριθμός Îc των scan cells στην μεγαλύτερη scan αλυσίδα του CUT είναι στο παράδειγμά μας 4. Το ETC έχει Ι Ε = 24 scan cells. Στην γενική περίπτωση, το ETC έχει scan αλυσίδες διαφορετικού μήκους. Σ αυτό το παράδειγμα ένας κύκλος σειριακής λειτουργίας ακολουθείται πάντα από Î c = 4 κύκλους κυκλικής λειτουργίας. 25

26 From ATE ETC CUT Σχήμα 2. 3 Παράδειγμα της αρχιτεκτονικής ελέγχου με ένα απλό ETC και CUT. 2.2 Ανάλυση εξαρτήσεων Αυτή η ενότητα αναλύει τις εξαρτήσεις της RESPIN αρχιτεκτονικής. Σύμφωνα με τη θεωρία του RESPIN, ένα τυχαίο διάνυσμα μπορεί να ολισθήσει στο CUT, αν ικανοποιούνται κάποιες συνθήκες. Σε περίπτωση που κάποιες από τις συνθήκες δεν ικανοποιούνται, πρέπει να γίνουν ορισμένες αλλαγές στην αρχιτεκτονική. Θεώρημα Ένα τυχαίο pattern μπορεί να εισαχθεί στο CUT το πολύ σε I E ( Î c +1) κύκλους εάν ισχύουν οι ακόλουθες τέσσερις συνθήκες: 1. Ο μέγιστος κοινός διαιρετής των Î c +1 και I E ικανοποιεί τη συνθήκη ˆ + = 1. Εξίσωση 2. 1 g.c.d ( I c 1, ) I E 2. Το ETC έχει τουλάχιστον τόσες scan αλυσίδες όσες το CUT. 26

27 3. Καμία scan αλυσίδα του CUT δεν είναι μεγαλύτερη από τη scan αλυσίδα του ETC με την οποία είναι συνδεδεμένη. 4. Καμία scan αλυσίδα του ETC δεν είναι συνδεδεμένη με περισσότερες από μια scan αλυσίδες του CUT. Για την απόδειξη του θεωρήματος μπορεί κανείς να ανατρέξει στο [1]. Εάν δύο core δεν ικανοποιούν τις συνθήκες του παραπάνω Θεωρήματος, ορισμένες αλλαγές πρέπει να γίνουν για την εφαρμογή της RESPIN αρχιτεκτονικής (Σχήμα 2.4). Συνθήκη 1: Είτε το Ι Ε, είτε το Îc πρέπει να αυξηθούν μέχρι να ικανοποιηθεί η Εξίσωση 2.1. Εισάγοντας κάποια επιπλέον flip-flop στη γραμμή ανατροφοδότησης του wrapper αυξάνει το Ι Ε έχοντας σαν κόστος λίγο παραπάνω υλικό. Εφαρμόζοντας λίγους παραπάνω κύκλους ρολογιού αυξάνει το Î c με κόστος τον μεγαλύτερο χρόνο εφαρμογής του ελέγχου. Συνθήκη 2: Αρκετά core μπορούν να συνδυαστούν ώστε να δημιουργηθεί ένα ETC, το οποίο θα έχει τουλάχιστον τόσες scan αλυσίδες όσες και το CUT. του Συνθήκη 3: Προφανώς, πρέπει να χρησιμοποιούνται οι μεγαλύτερες scan αλυσίδες ETC. Εάν δεν είναι διαθέσιμες αρκετά μεγάλες αλυσίδες, η Συνθήκη 3 μπορεί να ικανοποιηθεί αν δεν συνδεθούν οι μικρές scan αλυσίδες του ETC. Αυτό ισχύει γιατί, αν μια scan αλυσίδα του ETC δεν συνδέεται στο CUT, το μήκος της επόμενης scan αλυσίδας αυξάνεται από τον αριθμό των scan cells της ασύνδετης scan αλυσίδας. Επίσης, μια ακόμα λύση σε αυτό το πρόβλημα θα ήταν να χρησιμοποιήσουμε περισσότερα από ένα ETC. ικανοποιηθεί. Συνθήκη 4: Αυτός είναι ένας περιορισμός στη σχεδίαση που μπορεί πάντα να 27

28 (α) Συνθήκη 1 (β) Συνθήκη 2 28

29 ETC CUT ETC CUT (γ) Συνθήκη 3 (δ) Συνθήκη 4 Σχήμα 2. 4 Άρση περιορισμών στις συνθήκες εφαρμογής της τεχνικής RESPIN. 29

30 2.3 Υπολογισμός της συμπιεσμένης πληροφορίας ελέγχου Τα ασυμπίεστα δεδομένα ελέγχου του CUT είναι ένα σύνολο δοκιμής Τ από διανύσματα ελέγχου t T που συνήθως περιέχουν αδιάφορους όρους (don t care bits - x) και τα οποία μπορούν να εφαρμοστούν με τυχαία σειρά στο CUT. Τα συμπιεσμένα δεδομένα ελέγχου είναι μια ακολουθία από bit εισόδου α 0,α 1,...,α i. Αν η ακολουθία εισόδου εφαρμοστεί στο ETC, παράγει μια ακολουθία εξόδου που περιέχει το σύνολο διανυσμάτων δοκιμής T και ενδιάμεσα διανύσματα σύνδεσης Παράδειγμα Θεωρούμε ότι το πρόγραμμα αυτόματης παραγωγής διανυσμάτων δοκιμής εξήγαγε τρία διανύσματα ελέγχου για το CUT, τα Α, Β, και Γ (Σχήμα 2.5). Η διάταξη που χρησιμοποιούμε είναι αυτή του Σχήματος 2.3. Η αρχική κατάσταση του ETC παρουσιάζεται στο Σχήμα 2.6α. Να σημειώσουμε ότι στην υλοποίηση του αλγορίθμου έχουμε ορίσει, για δική μας διευκόλυνση, σαν αρχική κατάσταση του ETC την κατάσταση που περιλαμβάνει όλο 0. Για λόγους όμως καλύτερης κατανόησης του αλγορίθμου, στο παράδειγμα παρουσιάζουμε μια αρχική κατάσταση που περιέχει 0 και 1. Διάνυσμα Α Διάνυσμα Β Διάνυσμα Γ Σχήμα Τρία ντετερμινιστικά διανύσματα ελέγχου A, B, Γ για το CUT. Κατά την διάρκεια των Î c = 4 κύκλων στην κυκλική λειτουργία, τα bits που βρίσκονται στις scan αλυσίδες του ETC ολισθαίνονται κυκλικά. Τα bits που έχουν σημειωθεί με γκρι απόχρωση στο ETC αντιγράφονται στο CUT χρησιμοποιώντας τον πλατύ ΤΑΜ. Συγκρίνοντας με το Σχήμα 2.5 βλέπουμε ότι, το διάνυσμα Γ, είναι ήδη κωδικοποιημένο από την αρχική κατάσταση. Οι προκύπτουσες καταστάσεις του ETC και του CUT μετά τους 4 κύκλους κυκλικής λειτουργίας φαίνονται στο Σχήμα 2.6β. 30

31 Έπειτα, το ETC τρέχει σε σειριακή λειτουργία για ένα κύκλο. Κατά τον κύκλο αυτό εισάγεται στο ETC ένα bit το οποίο δεν είναι ακόμα γνωστό και συνεπώς απεικονίζεται σαν μεταβλητή. Η τιμή του θα καθοριστεί όταν απαιτηθεί να παράγει ένα μη κωδικοποιημένο διάνυσμα που περιέχεται στο σύνολο δοκιμής T. Το σχήμα 2.6γ δείχνει τις προκύπτουσες καταστάσεις του ETC και του CUT μετά από ένα κύκλο σειριακής λειτουργίας. Κανένα από τα δύο μη κωδικοποιημένα διανύσματα A και B δεν είναι συμβατά με τo διάνυσμα που αντιγράφεται στο CUT (φαίνεται σκιασμένο στο Σχήμα 2.6γ) κατά τη διάρκεια των επόμενων κύκλων σε κυκλική λειτουργία. Το Σχήμα 2.6δ δείχνει το διάνυσμα ελέγχου που αντιγράφεται τελικά στο CUT μετά από 4 κύκλους κυκλικής λειτουργίας. Αυτό το διάνυσμα, επειδή όπως είπαμε δεν είναι συμβατό με κανένα από τα διανύσματα του συνόλου δοκιμής, θεωρείται διάνυσμα σύνδεσης. Το Σχήμα 2.6ε δείχνει πως είναι το σύστημα μετά από ένα κύκλο σε σειριακή λειτουργία. Τα σκιασμένα bits στο ETC κωδικοποιούν το διάνυσμα ελέγχου Α και αντιγράφονται στο CUT κατά τη διάρκεια των επόμενων τεσσάρων κύκλων σε κυκλική λειτουργία. Τα αποτελέσματα παρουσιάζονται στο Σχήμα 2.6στ. Κατά τη διάρκεια του επόμενου κύκλου σε σειριακή λειτουργία ένα τρίτο, μη προσδιορισμένο bit εισάγεται στο ETC. Το CUT λαμβάνει τις αποκρίσεις του συστήματος όπως φαίνεται στο Σχήμα 2.6ζ. Για να καταστεί συμβατό το διάνυσμα Β με το περιεχόμενο του ETC, το bit 6 της πρώτης scan αλυσίδας πρέπει να τεθεί στην τιμή 0 και το bit 5 της δεύτερης scan αλυσίδας πρέπει να τεθεί στο 1, αφού αυτά τα δύο bits έχουν τιμή στο διάνυσμα Β αλλά είναι απροσδιόριστα στο ETC. Αν γυρίσουμε προς τα πίσω θα δούμε ότι τα bits αυτά ήταν τα α 1 και α 0 που είχαν εισαχθεί στις scan αλυσίδες του ETC από το ATE στους κύκλους 10 και 5 αντίστοιχα. Το Σχήμα 2.6η δείχνει πώς είναι το σύστημα μετά από τέσσερις κύκλους κυκλικής λειτουργίας. Το διάνυσμα είναι στο CUT και τα σχετικά bits τώρα είναι προσδιορισμένα τόσο στο ETC όσο και στο CUT. Εφόσον μόνο το α 0 και το α 1 είχαν τεθεί κατά τη διάρκεια της διαδικασίας κωδικοποίησης, α 0 = 1, α 1 = 0, α 2 = α 3 = - είναι τα δεδομένα που αποθηκεύονται σαν συμπιεσμένα δεδομένα ελέγχου στο ΑΤΕ. Αν τα α 0 α 3 μεταφέρονται μέσω του στενού ΤΑΜ από το ΑΤΕ στο ETC, τα τρία ντετερμινιστικά διανύσματα ελέγχου και το διάνυσμα διασύνδεσης αντιγράφονται μέσω του μεγάλου εύρους ΤΑΜ από το ETC στο CUT. Για μεγαλύτερα κυκλώματα ο λόγος των μη προσδιορισμένων bits στο συμπιεσμένο σύνολο ελέγχου είναι σημαντικά μικρότερος. 31

32 α) Κύκλος 0 β) Κύκλος 4 γ) Κύκλος 5 δ) Κύκλος 9 32

33 ε) Κύκλος 10 στ) Κύκλος 14 ζ) Κύκλος 15 η) Κύκλος 19 Σχήμα 2. 6 Κωδικοποίηση του συνόλου δοκιμής του παραδείγματος. 2.4 Ο αλγόριθμος Ο αλγόριθμος υπολογίζει την κωδικοποιημένη πληροφορία ελέγχου χρησιμοποιώντας ένα σετ από ντετερμινιστικά διανύσματα και τις αλυσίδες έλεγχου του ETC και του CUT. Αρχικά, τα κωδικοποιημένα δεδομένα ελέγχου α 0 α 1 είναι απροσδιόριστα. Για κάθε διάνυσμα που τροφοδοτείται από το ETC στο CUT και που περιέχει απροσδιόριστα bit, ελέγχονται ένα-ένα τα διανύσματα του συνόλου δοκιμής Τ και αν κάποιο βρεθεί συμβατό το 33

34 κωδικοποιούμε ενημερώνοντας τις μεταβλητές. Το διάνυσμα που έχει κωδικοποιηθεί αφαιρείται από το σύνολο διανυσμάτων δοκιμής Τ. Η διαδικασία επαναλαμβάνεται μέχρι όλα τα διανύσματα του συνόλου δοκιμής να κωδικοποιηθούν Υλοποίηση του αλγορίθμου Στην υποενότητα αυτή παρουσιάζουμε τον τρόπο που υλοποιήθηκε ο παραπάνω αλγόριθμος. Ο κώδικας, που έχει γραφεί σε γλώσσα C, διαβάζει από δύο αρχεία πρώτον το πλήθος, το μήκος και τα διανύσματα ελέγχου για το υπό έλεγχο κύκλωμα και δεύτερον τις παραμέτρους που ορίζουν το πλήθος και το μήκος των αλυσίδων του ETC (θεωρούμε ότι όλες οι αλυσίδες έχουν το ίδιο μήκος) και το πλήθος των αλυσίδων του CUT. Το μήκος των scan αλυσίδων του CUT δεν χρειάζεται να δηλωθεί αφού υπολογίζεται ως το πάνω όριο της διαίρεσης του μήκους των διανυσμάτων ελέγχου δια του πλήθους των αλυσίδων του CUT. Αν το πλήθος των scan cell του CUT που θα προκύψει είναι μεγαλύτερο από το μήκος των διανυσμάτων ελέγχου, θεωρούμε ότι το διάνυσμα ελέγχου είναι όσο και το πλήθος των scan cells με τα επιπλέον bit να είναι απροσδιόριστα ( x ). Αρχικά τα περιεχόμενα των scan αλυσίδων του ETC αρχικοποιούνται στη τιμή 0. Επίσης τα συμπιεσμένα δεδομένα ελέγχου α 0 α 1 θεωρούνται αρχικά απροσδιόριστα (τους δίνουμε την τιμή -1). Επειδή δεν γνωρίζουμε εξ αρχής το πλήθος αυτών των μεταβλητών θεωρούμε αρχικά ότι αυτό είναι VAR_NUM = 20000, οπότε δημιουργούμε ένα διάνυσμα μεγέθους VAR_NUM με τιμές -1. Αν κατά τη διάρκεια της διαδικασίας εύρεσης των μεταβλητών α i, αυτές είναι περισσότερες από VAR_NUM επεκτείνουμε το διάνυσμα διπλασιάζοντας το μέγεθός του όσες φορές χρειάζεται. Αν μια μεταβλητή πάρει τιμή κατά τη διάρκεια του αλγορίθμου, θα αποθηκεύσουμε την τιμή αυτή στο σχετικό διάνυσμα. Στο τέλος του αλγορίθμου είναι πιθανό κάποιες μεταβλητές να έχουν μείνει απροσδιόριστες. Οι μεταβλητές αυτές θα τεθούν με τυχαίο τρόπο. Όλα τα ντετερμινιστικά διανύσματα ελέγχου κωδικοποιούνται εσωτερικά σε ένα while loop στην κύρια συνάρτηση, τη main. Η διαδικασία ξεκινά εκτελώντας τόσους κύκλους κυκλικής λειτουργίας όσο είναι και το μήκος των αλυσίδων του CUT (έστω n). Αυτό γίνεται για να γεμίσουν οι αλυσίδες του CUT με περιεχόμενα των αλυσίδων του ETC. Ξεκινά η ανάγνωση με την σειρά κάθε διανύσματος ελέγχου του συνόλου δοκιμής Τ και αν αυτό μπορεί να κωδικοποιηθεί από το διάνυσμα c που βρίσκεται στο CUT, τότε τίθενται τιμές στις μεταβλητές α i του c με τα αντίστοιχα προσδιορισμένα bit του διανύσματος ελέγχου t. Το κωδικοποιημένο διάνυσμα t διαγράφεται από το σύνολο των μη κωδικοποιημένων διανυσμάτων ελέγχου T. Στο Σχήμα 2.7 παρουσιάζεται η κωδικοποίηση ενός διανύσματος ελέγχου από ένα διάνυσμα του CUT. Το διάνυσμα δοκιμής t, το οποίο αποτελείται από τα 34

35 slice 0, slice 1, slice 2 και slice 3 κωδικοποιείται στο διάνυσμα που έχει εισαχθεί στο CUT αν α 0 = 1 και α 1 = 0. Η διαδικασία αυτή προσδιορισμού των μεταβλητών συνεχίζεται ελέγχοντας όλα τα διανύσματα ελέγχου του συνόλου δοκιμής Τ. Έπειτα εκτελούμε ένα κύκλο σειριακής λειτουργίας για να εισάγουμε στην πρώτη αλυσίδα του ETC μια νέα μεταβλητή α i. Η εκτέλεση n κύκλων κυκλικής λειτουργίας ακολουθούμενη από έναν κύκλο σειριακής λειτουργίας συνεχίζεται μέχρι να κωδικοποιηθούν όλα τα διανύσματα ελέγχου. Σχήμα 2. 7 Συνένωση του διανύσματος που βρίσκεται στο CUT με το διάνυσμα ελέγχου 1xx10xx100xx. 2.5 Πειράματα και συγκρίσεις για την RESPIN αρχιτεκτονική Για να διαπιστώσουμε την αποτελεσματικότητα της τεχνικής του RESPIN πραγματοποιήσαμε μια σειρά από πειράματα. Σαν υπό έλεγχο κυκλώματα χρησιμοποιήσαμε μερικά εκ των ISCAS 89 κυκλωμάτων αναφοράς (benchmark circuits). Τα ντετερμινιστικά διανύσματα που χρησιμοποιήθηκαν και περιέχουν τιμές 0, 1 και απροσδιόριστες ( x ). Τα διανύσματα αυτά κωδικοποιήθηκαν από τον αλγόριθμο RESPIN. Για κάθε ένα από τα benchmark κυκλώματα έχουν ληφθεί δύο κατηγορίες μετρήσεων. Μια κατηγορία για το μικρότερο δυνατό μήκος των scan αλυσίδων του ETC ώστε πάντα να ικανοποιείται η εξίσωση g.c.d ( Î c +1, I E ) = 1, για πλήθος scan αλυσίδων του CUT ίσο με 32 και 64. Η δεύτερη κατηγορία μετρήσεων αφορά scan αλυσίδες του ETC με μήκος περίπου ίσο με το τριπλάσιο από το μήκος των scan αλυσίδων του CUT ώστε πάντα να ικανοποιείται η εξίσωση g.c.d ( Î c +1, I E ) = 1, για πλήθος scan αλυσίδων του CUT ίσο με 32 και 64. Αρχικά έγιναν δύο πειράματα για κάθε μια από τις δυο κατηγορίες μετρήσεων που περιγράφηκαν. Τα δυο αυτά πειράματα κωδικοποιούν σύνολα διανυσμάτων δοκιμής που παρήχθησαν από το ATPG εργαλείο Mintest. Στο πρώτο πείραμα τα διανύσματα είναι ασυμπίεστα (uncompacted), ενώ στο δεύτερο τα σύνολα διανυσμάτων δοκιμής είναι δυναμικά συμπιεσμένα (dynamically compacted) από το εργαλείο. Το εργαλείο για να 35