Ψηφιακή Λογική Σχεδίαση

Transcript

1 Ψηφιακή Λογική Σχεδίαση Γ. Θεοδωρίδης Ψηφιακή Λογική Σχεδίαση Γ. Θεοδωρίδης 1

2 Κεφάλαιο 7 Καταχωρητές Ψηφιακή Λογική Σχεδίαση Γ. Θεοδωρίδης 2

3 Καταχωρητές ΣΕΙΡΙΑΚΟΙ ΚΑΙ ΠΑΡΑΛΛΗΛΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ς-εισόδου-σειριακής-εξόδου (ΣΕΣΕ SISO) ς-εισόδου-παράλληλης-εξόδου (ΣΕΠΕ SIPO) Παράλληλης-εισόδου-παράλληλης-εξόδου (ΠΕΣΕ PISO) Παράλληλης-εισόδου-σειριακής-εξόδου (ΠΕΠΕ PIPO) ΚΥΚΛΙΚΟΙ ΚΑΤΑΧΩΡΗΤΕΣ Απαριθμητές δακτυλίου Απαριθμητές Johnson Ψηφιακή Λογική Σχεδίαση Γ. Θεοδωρίδης 3

4 Τύποι Καταχωρητών Είσοδος Δεδομένων n bits Δεδομένων Παράλληλη Δεδομένων n bits... (α) (β) Παράλληλη Δεδομένων n bits... n bits Δεδομένων... Παράλληλη Είσοδος Δεδομένων... Παράλληλη Είσοδος Δεδομένων (γ) (δ)

5 Καταχωρητής 4 bit ς Εισόδου / ς Εξόδου Είσοδος D0 Q0 D1 Q1 D2 Q2 D3 Q3 FF0 FF1 FF2 FF3 (α) D FFs Είσοδος J0 Q0 J1 Q1 J2 Q2 J3 Q3 K0 Q'0 K1 Q'1 K2 Q'2 K3 Q'3 (β) JK FFs Είσοδος S0 Q0 S1 Q1 S2 Q2 S3 Q3 R0 Q'0 R1 Q'1 R2 Q'2 R3 Q'3 (γ) SR FFs

6 Καταχωρητής 4 bit ς Εισόδου / ς Εξόδου Είσοδος D0 Q0 D1 Q1 D2 Q2 D3 Q3 FF0 FF1 FF2 FF3 (α) D FFs Είσοδος D0=1 Q0 Q1 Q2 Q3

7 Καταχωρητής 4 bit ς Εισόδου / ς Εξόδου Υποθέστε ότι σε καταχωρητή ΣΕΣΕ 4 bits με FFs τύπου D αρνητικής ακμής πυροδότησης είναι αποθηκευμένη η δυαδική λέξη Σχεδιάστε τις κυματομορφές εξόδου κάθε FF. Θεωρείστε ότι η σειριακή είσοδος βρίσκεται στο λογικό 0 Αρχικά 1ος 2ος 3ος 4ος Αρχικά 1ος παλμός 2ος παλμός 3ος παλμός 4ος παλμός Q0 Q1 Q2 Q Είσοδος 0 Q0 Q1 Q2 Q (α) (β)

8 Σειριακός Αθροιστής Επιλογή Εισόδου είσοδος Α Ολίσθηση δεξιά Καταχωρητής ολίσθησης Α x y FA S είσοδος Β Καταχωρητής ολίσθησης Β z Q D C Μηδενισμός

9 Αμφίδρομος καταχωρητής ολίσθησης των 4 bits Σειρ. Eίσ. Δεξιά ολίσθηση E X0 E X1 E X2 E X3 Σειρ. Είσ. Αριστερή ολίσθηση D0 Q0 D1 Q1 FF0 Σειρ. FF1 Έξοδ. Αριστερή ολίσθηση (α) D2 FF2 Q2 D3 FF3 Q3 Σειρ. έξοδ Δεξιά ολίσθηση E Q i-1 Q i+1 X i (β) D i

10 Καταχωρητές ς Εισόδου Παράλληλης Εξόδου Παράλληλη Q0 Q1 Q2 Q3 Είσοδος D0 Q0 D1 Q1 D2 Q2 FF0 FF1 FF2 D3 FF3 Q3 Παράδειγμα: Σχεδιάστε τις κυματομορφές ενός καταχ. ολίσθ. ΣΕΠΕ των 4 bits Η είσοδος clear γίνεται "στιγμιαία" 0 πριν τον 1ο ωρολογιακό παλμό και μετά τον 3ο ωρολογιακό παλμό H σειριακή είσοδος παραμένει μόνιμα στο λογικό 1. Είσοδος D0=1 CLEAR Q0 Q1 Q2 Q3

11 Καταχωρητές παράλληλης-εισόδου-παράλληλης-εξόδου Παράλληλη Q0 Q1 Q2 Q3 D0 Q0 D1 Q1 FF0 FF1 D2 FF2 Q2 D3 Q3 FF3 D0 D1 D2 D3 Παράλληλη Είσοδος (α)

12 Καταχ. Παράλληληςεισόδου παράλληλης εξόδου με SR FFs E I0 S G 0 R G 0 S0 Q0 R0 FF0 Q0 I1 S1 FF1 Q1 Q1 R1 I2 S2 Q2 FF2 Q2 R2 I3 S3 Q3 FF3 Q3 R3 CLEAR

13 Καταχ. Παράλληλης εισόδου παράλληλης εξόδου με D FFs E I0 S G 0 R G 0 G 0 D0 Q0 D1 Q1 I2 D2 Q2 I3 D3 Q3 E Ii S G i R G i G i Di FFi Qi CLEAR (α) (β) CLEAR

14 Μετρητής δακτυλίου Τα σήματα χρονισμού ενός ψηφιακού συστήματος μπορούν να παραχθούν με Έναν καταχωρητή ολίσθησης Έναν μετρητή συνδεδεμένο με αποκωδικοποιητή Ένας μετρητής δακτυλίου (ring counter) είναι ένας κυκλικός καταχωρητής ολίσθησης όπου μόνο ένα ψηφίο (FF) έχει την τιμή 1 Το μοναδικό αυτό 1 ολισθαίνει και παράγεται μία κατάλληλη ακολουθία χρονισμού Ψηφιακή Λογική Σχεδίαση Γ. Θεοδωρίδης 14

15 Μετρητής δακτυλίου D3 Q3 D2 Q2 D1 Q1 D0 Q (α) Q3 Q2 Q1 Q0 3 Q 2 Q 1 Q 0 10 Q (β)

16 Απαριθμητής & αποκωδ. για δημιουργία των σημάτων χρονισμού Q3 Q2 Q1 Q0 3 Q 2 Q 1 Q 0 10 Q (γ) Q0 Q1 Q2 Q3 Αποκωδικοποιητής 2-σε-4 Α0 Α1 Απαριθμητής mod-4 (α)

17 Μετρητής Johnson Ένας μετρητής δακτυλίου των k ψηφίων παράγει k διακριτές καταστάσεις Αν χρειαζόμασταν 2k καταστάσεις, θα έπρεπε να χρησιμοποιηθεί μετρητής δακτυλίου των 2k ψηφίων => 2k FFs Μπορούμε να διπλασιάσουμε τον αριθμό των καταστάσεων χωρίς να διπλασιάσουμε το πλήθος των FFs??? Μετρητής Johnson Ψηφιακή Λογική Σχεδίαση Γ. Θεοδωρίδης 17

18 Μετρητής Johnson Είναι παρόμοιος με έναν μετρητή δακτυλίου Η βασική διαφορά είναι ότι η συμπληρωματική έξοδος του τελευταίου από δεξιά FF συνδέεται στην είσοδο του 1 ου από αριστερά FF (Ε D A ) Ψηφιακή Λογική Σχεδίαση Γ. Θεοδωρίδης 18

19 Μετρητής Johnson Ψηφιακή Λογική Σχεδίαση Γ. Θεοδωρίδης 19