«Υλοποίηση VLSI αρχιτεκτονικής µε ψηφιακά φίλτρα για ασύρµατο OFDM Modem»

Transcript

1 ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ Η/Υ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΙΑΤΜΗΜΑΤΙΚΟ ΜΕΤΑΠΤΥΧΙΑΚΟ ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ «ΟΛΟΚΛΗΡΩΜΕΝΑ ΣΥΣΤΗΜΑΤΑ ΥΛΙΚΟΥ ΛΟΓΙΣΜΙΚΟΥ» «Υλοποίηση VLSI αρχιτεκτονικής µε ψηφιακά φίλτρα για ασύρµατο OFDM Modem» Κολοβός Παύλος Α.Μ 79 Μεταπτυχιακή Εργασία Πάτρα, Ιούνιος 2006

2 2

3 Η διπλωµατική αυτή εργασία εκπονήθηκε κατά το ακαδηµαϊκό έτος στο Τµήµα Μηχανικών Η/Υ και Πληροφορικής του Πανεπιστηµίου Πατρών στα πλαίσια του µεταπτυχιακού προγράµµατος σπουδών «Ολοκληρωµένα Συστήµατα Υλικού Λογισµικού». Αρχικά, θα ήθελα να εκφράσω την ευγνωµοσύνη µου στους επιβλέποντες της διπλωµατικής εργασίας, Καθηγητή Θάνο Στουραϊτη και διδακτορικό Ελένη Φωτοπούλου. Χρωστάω ένα µεγάλο ευχαριστώ, για τον χρόνο που ήταν πάντοτε πρόθυµοι να διαθέσουν, τις συµβουλές τους και την πραγµατικά πολύτιµη καθοδήγηση και την ενθάρρυνση τους. Τα σχόλια και οι παρατηρήσεις αποτέλεσαν ιδιαίτερα σηµαντική βοήθεια στην εκπόνηση της εργασίας αυτής. Επίσης θα ήθελα να πω ένα µεγάλο ευχαριστώ στην οικογένειά µου και στα κοντινά µου πρόσωπα. Η αγάπη και η στήριξή τους ήταν και είναι για εµένα το πολυτιµότερο αγαθό. 3

4 Υλοποίηση VLSI αρχιτεκτονικής µε ψηφιακά φίλτρα για ασύρµατο OFDM modem 4

5 Υλοποίηση VLSI αρχιτεκτονικής µε ψηφιακά φίλτρα για ασύρµατο OFDM modem Περιεχόµενα Περιεχόµενα Σχηµάτων...7 Περιεχόµενα Πινάκων...9 Εισαγωγή Η τεχνική διαµόρφωσης OFDM Εξέλιξη του OFDM Χρήση IFFT για τη δηµιουργία των υποφερουσών Κυκλικό Πρόθεµα Το πρότυπο IEEE Κωδικοποιητής (Encoder) Ανακατανοµή δεδοµένων (Data Interleaving) Αντιστοίχηση µιγαδικών συµβόλων (QAM Mapping) OFDM ιαµόρφωση Αναλογικό τµήµα OFDM συστήµατος Αλγόριθµοι FFT FFT Radix-2 (Decimation In Time) FFT Radix-2 (Decimation In Frequency) FFT Radix FFT Split-Radix (SRFFT) FFT Mixed-Radix Radix-2 4 (Decimation In Frequency) Αρχιτεκτονικές FFT ιατάξεις παράλληλων επεξεργαστών (Array Architectures) Αρχιτεκτονικές pipelined FFT Radix-2 Multipath Delay Commutator (R2MDC) Radix-2 Single Delay Feedback (R2SDF) Radix-4 Multipath Delay Commutator (R4MDC) Radix-4 Single Path Delay Feedback (R4SDF) Radix-2 4 Single Path Delay Feedback (R2 4 SDF) Μελέτη και Ανάλυση ψηφιακών φίλτρων ενός OFDM συστήµατος Γεννήτρια 16-QAM συµβόλων Γεννήτρια υποφερουσών OFDM διαµόρφωση Επιλογή interpolation φίλτρου Επιλογή βαθυπερατού φίλτρου Συµπεράσµατα εξοµοιώσεων Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος Βασική αρχιτεκτονική OFDM συστήµατος IFFT block Υπολογισµός ιδανικού µήκους λέξης Συστήµατος Ανάλυση µήκους λέξης ενδιάµεσων σταδίων FFT Αρχιτεκτονική IFFT block

6 Υλοποίηση VLSI αρχιτεκτονικής µε ψηφιακά φίλτρα για ασύρµατο OFDM modem Μιγαδικός Πολλαπλασιαστής Block Interpolation filter η Μεθοδολογία Περιγραφή και χρονισµός 1 ης Μεθοδολογίας η Μεθοδολογία Περιγραφή και χρονισµός 2 ης Μεθοδολογίας Σύγκριση Μεθόδων Αρχιτεκτονική FIR φίλτρου Αποτελέσµατα Σύνθεσης Σύνθεση FFT/IFFT block OFDM σύστηµα 1 η Αρχιτεκτονική OFDM σύστηµα 2 η Αρχιτεκτονική...91 Συµπεράσµατα...92 Βιβλιογραφία

7 Υλοποίηση VLSI αρχιτεκτονικής µε ψηφιακά φίλτρα για ασύρµατο OFDM modem Περιεχόµενα Σχηµάτων Σχήµα 1.1. Ιδέα OFDM σήµατος: (α) Συµβατική τεχνική πολλαπλών φερουσών, (β) τεχνική ορθογώνιας διαµόρφωσης πολλαπλών φερουσών...13 Σχήµα 1.2. ιαµορφωτής OFDM...15 Σχήµα 1.3. Παράδειγµα τεσσάρων υποφερουσών σε ένα OFDM σύµβολο...16 Σχήµα 1.4. Φάσµα έξι ξεχωριστών υποφερουσών ενός OFDM συµβόλου...17 Σχήµα 1.5. Αποτέλεσµα πολλαπλών διαδροµών µε µηδενικό σήµα στο διάστηµα ασφαλείας...19 Σχήµα 1.6. Κυκλική επέκταση OFDM συµβόλου...20 Σχήµα 1.7. OFDM σήµα µε τρεις υποφέρουσες. Η διακεκοµµένη γραµµή παριστάνει ένα καθυστερηµένο αντίγραφο αυτού...21 Σχήµα 1.8. OFDM σήµα µε τη προσθήκη του κυκλικού προθέµατος (cyclic prefix).21 Σχήµα 2.1. Block διάγραµµα φυσικού επιπέδου ποµπού-δέκτη για το πρότυπο IEEE Σχήµα 2.2. Πολυωνυµικός κωδικοποιητής...23 Σχήµα 2.3. BPSK, QPSK, 16-QAM και 64-QAM κωδικοποίηση constellation...25 Σχήµα 2.4. Αντιστοίχηση υποφερουσών στο IFFT block...26 Σχήµα 2.5. Φάσµα µεταδιδόµενου σήµατος όπως ορίζεται από το πρότυπο IEEE80211.a...28 Σχήµα 2.6. Εφαρµογή pulse shaping φίλτρου...29 Σχήµα 3.1. Υπολογισµός DFT 2 σηµείων...32 Σχήµα 3.2. Υπολογισµός DFT 8 σηµείων από 2 DFT 4 σηµείων...32 Σχήµα 3.3. Υπολογισµός DFT 4 σηµείων από 2 DFT 2 σηµείων...33 Σχήµα 3.4. Υπολογισµός DFT 8 σηµείων από 4 DFT 2 σηµείων...33 Σχήµα 3.5. Υπολογισµός DFT 8 σηµείων µε βάση τον Decimation-In-Time αλγόριθµο...34 Σχήµα 3.6. Υπολογισµός DFT 8 σηµείων από 2 DFT 4 σηµείων (DIF αλγόρθµος)...37 Σχήµα 3.7. Υπολογισµός DFT 8 σηµείων µε βάση τον Decimation-In-Frequency αλγόριθµο...37 Σχήµα 3.8. «Πεταλούδα» DIT και DIF αλγορίθµου...38 Σχήµα 3.9. Μορφή «πεταλούδας» radix-4 DIT αλγορίθµου...39 Σχήµα Υπολογισµός DFT 16 σηµείων µε βάση τον radix-4 Decimation-In-Time αλγόριθµο...40 Σχήµα Μορφή «πεταλούδας» split-radix αλγορίθµου...41 Σχήµα Υπολογισµός DFT 32 σηµείων µε βάση τον SRFFT Decimation-In- Frequency αλγόριθµο...42 Σχήµα Υπολογισµός DFT 64 σηµείων µε βάση τον R2 4 Decimation-In- Frequency αλγόριθµο...45 Σχήµα 4.1. Αρχιτεκτονική παράλληλης διάταξης επεξεργαστικών στοιχείων για FFT Σχήµα 4.2. Pipelined radix-r Αρχιτεκτονική...47 Σχήµα 4.3. Αρχιτεκτονική R2MDC (N=16)...48 Σχήµα ο στάδιο αρχιτεκτονικής R2MDC...49 Σχήµα 4.5. Αρχιτεκτονική R2SDF (N=16)...50 Σχήµα 4.6. Αρχιτεκτονική R4MDC (N=256)...51 Σχήµα 4.7. Αρχιτεκτονική R4SDF (N=256)...52 Σχήµα 4.8. Αρχιτεκτονική R2 4 SDF (N=256)

8 Υλοποίηση VLSI αρχιτεκτονικής µε ψηφιακά φίλτρα για ασύρµατο OFDM modem Σχήµα 5.1. Γενικό block διάγραµµα OFDM ποµπού...54 Σχήµα 5.2.Block διάγραµµα OFDM ποµπού µε υπερδειγµατοληπτηµένες υποφέρουσες...55 Σχήµα 5.3α. Σύγκριση 2FFT µε FIR Interpolation φίλτρο ως προς το BER...58 Σχήµα 5.4α. Σύγκριση 2FFT µε interpolation φίλτρα που εµφανίζουν το ελάχιστο BER...60 Σχήµα 5.5. Σύγκριση ψηφιακών βαθυπερατών φίλτρων σε σύστηµα διπλάσιου µεγέθους IFFT...62 Σχήµα 5.6. Σύγκριση 2FFT- interpolation φίλτρα µε ελάχιστο BER σε OFDM σύστηµα µε Elliptic βαθυπερατό φίλτρο...63 Σχήµα 5.7. Σύγκριση 2FFT- interpolation φίλτρα µε ελάχιστο PAPR σε OFDM σύστηµα µε Elliptic βαθυπερατό φίλτρο...64 Σχήµα 6.1. Βασική Αρχιτεκτονική...66 Σχήµα 6.2. Αλγόριθµος R2 4 SDF Decimation in Time...68 Σχήµα 6.3α-β. Μετρήσεις ιδανικού µήκους λέξης αναπαράστασης εισόδου, ενδιάµεσων αποτελεσµάτων και εξόδου του OFDM συστήµατος...70 Σχήµα 6.4.Μήκος λέξης ενδιάµεσων σταδίων του FFT block...71 Σχήµα 6.5. Core Schematic FFT/IFFT block...72 Σχήµα 6.6. Απλοποιηµένο Block διάγραµµα του r2 4 SDF αλγορίθµου...73 Σχήµα 6.7. Κυκλώµατα λειτουργίας mode σήµατος...74 Σχήµα 6.8. Βασικό δοµικό στοιχείο κάθε σταδίου υπολογισµού...74 Σχήµα 6.9. Μιγαδικός Πολλαπλασιαστής...75 Σχήµα Error Bias Compensation Circuits...76 Σχήµα ιάσπαση ακολουθίας εισόδου...78 Σχήµα Πρόσθεση κατάλληλων δειγµάτων των ακολουθιών x 0 και x Σχήµα Σχηµατική αναπαράσταση δηµιουργίας OFDM συµβόλου 1ης Μεθόδου...79 Σχήµα η Αρχιτεκτονική υπολογισµού τελικού OFDM συµβόλου...80 Σχήµα Σύγκριση αποτελεσµάτων 1ης αρχιτεκτονικής συµβόλου...81 Σχήµα Σχηµατική αναπαράσταση δηµιουργίας OFDM συµβόλου 2ης Μεθόδου...81 Σχήµα η Αρχιτεκτονική υπολογισµού τελικού OFDM συµβόλου...82 Σχήµα 6.18.Πολυφασική δοµή του interpolation FIR φίλτρου...86 Σχήµα Μετασχηµατισµένη Πολυφασική δοµή του interpolation FIR φίλτρου.87 Σχήµα 7.1.Απλοποιηµένο Block διάγραµµα του pipelined r2 4 SDF αλγορίθµου

9 Υλοποίηση VLSI αρχιτεκτονικής µε ψηφιακά φίλτρα για ασύρµατο OFDM modem Περιεχόµενα Πινάκων Πίνακας Παράγοντας κανονικοποίησης K MOD...24 Πίνακας Παράµετροι εξαρτώµενοι από το ρυθµό µετάδοσης...27 Πίνακας Τιµές των παραµέτρων OFDM για το πρότυπο IEEE Πίνακας Αντιστοιχία natural bit reversed order...35 Πίνακας Twiddle Συντελεστές 2 ου επιπέδου R2 4 SDF...44 Πίνακας Σύγκριση 2FFT και Interpolation φίλτρων ως προς το PAPR...57 Πίνακας Σύγκριση Interpolation φίλτρων µε το µικρότερο BER και PAPR...60 Πίνακας Σύγκριση βαθυπερατών φίλτρων ως προς το PAPR...62 Πίνακας Σύγκριση interpolation φίλτρων ως προς το PAPR σε OFDM σύστηµα µε Elliptic βαθυπερατό φίλτρο...64 Πίνακας Τιµές συντελεστών interpolation φίλτρου...69 Πίνακας Περιγραφή και λειτουργία σηµάτων του FFT/IFFT block...73 Πίνακας Χρονισµός και Λειτουργία 1 ης προτεινόµενης µεθόδου...80 Πίνακας Χρονισµός και Λειτουργία 2 ης προτεινόµενης µεθόδου...83 Πίνακας Σύγκριση πολυπλοκότητας 2 µεθόδων...83 Πίνακας Σύγκριση utilization 2 µεθόδων...84 Πίνακας Αποτελέσµατα σύνθεσης non-pipelined αρχιτεκτονικής...88 Πίνακας Αποτελέσµατα σύνθεσης pipelined αρχιτεκτονικής IFFT/FFT...89 Πίνακας Αποτελέσµατα σύνθεσης 1ης προτεινόµενης µεθοδολογίας...90 Πίνακας Αποτελέσµατα σύνθεσης 2ης προτεινόµενης µεθοδολογίας

10 Εισαγωγή Εισαγωγή Η µετάδοση δεδοµένων µέσω ασύρµατων δικτύων αποτελεί ένα από τα σηµαντικότερα αντικείµενα µελέτης στον χώρο των τηλεπικοινωνιών τα τελευταία χρόνια. Λόγω του µεγάλου όγκου δεδοµένων που απαιτείται για µετάδοση µέσα σε πολύ µικρό χρονικό διάστηµα, απαιτείται η εφαρµογή όσο το δυνατόν αποδοτικότερης κωδικοποίησης και διαµόρφωσης, σκοπεύοντας παράλληλα στην επίτευξη µικρής κατανάλωσης ισχύος και ταυτόχρονα υψηλού throughput. Η παρούσα διπλωµατική εργασία πραγµατεύεται τη µελέτη, σχεδίαση και την υλοποίηση της αρχιτεκτονικής ενός OFDM συστήµατος, βασισµένο στις προδιαγραφές που ορίζει το πρότυπο IEEE Το πρότυπο αυτό επιλέχθηκε, καθώς τυγχάνει ευρείας αποδοχής, όσον αφορά τη µετάδοση δεδοµένων σε ασύρµατα δίκτυα. Το περιεχόµενο της εργασίας αναλύεται ως ακολούθως: Στο πρώτο κεφάλαιο περιγράφεται η OFDM διαµόρφωση µέσω της χρήσης του γρήγορου µετασχηµατισµού Fourier και ο τρόπος κατασκευής του OFDM συµβόλου. Στη συνέχεια αναλύονται και µελετώνται οι βασικές πτυχές του προτύπου IEEE802.11, ενώ στο επόµενο κεφάλαιο παρουσιάζονται ορισµένοι γνωστοί και διαδεδοµένοι αλγόριθµοι προσέγγισης του γρήγορου µετασχηµατισµού Fourier. Οι αρχιτεκτονικές σχεδίασης και υλοποίησης των αλγορίθµων αυτών σε υλικό, συζητούνται στο επόµενο κεφάλαιο. Ακόµη, στο πέµπτο κεφάλαιο παρουσιάζονται µετρήσεις για την εύρεση των χαρακτηριστικών και του τύπου των φίλτρων που χρησιµοποιούνται σε ένα OFDM σύστηµα, οι οποίες πραγµατοποιήθηκαν σε περιβάλλον Matlab και αφορούν τη σύγκριση του Bit Error Rate. Τέλος, στα δύο εναποµείναντα κεφάλαια παρουσιάζονται δύο διαφορετικές αρχιτεκτονικές υλοποίησης του τµήµατος κατασκευής του OFDM συµβόλου, καθώς και τα αποτελέσµατα της σύνθεσης αυτών. Η σχεδίαση των αρχιτεκτονικών πραγµατοποιήθηκε σε γλώσσα Verilog, ενώ η σύνθεση έγινε για FPGA και συγκεκριµένα για το ολοκληρωµένο Virtex XCV300 µε speed grade -6 και package 352g. 10

11 Η τεχνική διαµόρφωσης OFDM 1. Η τεχνική διαµόρφωσης OFDM Την τελευταία δεκαετία η διαµόρφωση Orthogonal Frequency Division Multiplexing (OFDM) έχει αποδειχθεί ως η πιο δηµοφιλής επιλογή διαµόρφωσης για τηλεπικοινωνιακά συστήµατα, όπου απαιτούνται πολύ υψηλοί ρυθµοί µετάδοσης δεδοµένων. Οι ρίζες του OFDM χρονολογούνται στα τέλη της δεκαετίας του 50, όταν η τεχνολογία αυτή εφαρµόστηκε για τη ψηφιακή µετάδοση ήχου (Digital Audio Broadcasting-DAB), στην οποία χρησιµοποιήθηκαν 16 ανεξάρτητα κανάλια, όπου ο ρυθµός µετάδοσης του καθενός ήταν 256Kbps. Νεότερες εφαρµογές του OFDM αποτελούν η επίγεια ψηφιακή µετάδοση εικόνας (Terrestial Digital Video Broadcasting ή DVB-T), η οποία παρουσιάζει ευρεία χρήση κυρίως στην Ευρώπη και τα ασύρµατα τοπικά δίκτυα (WLAN) υψηλού ρυθµού µετάδοσης. Για την ασύρµατη επικοινωνία των τοπικών δικτύων, µετά από την εµφάνιση πολλών προτάσεων και µελετών, καθιερώθηκε το 1999 το πρότυπο IEEE802.11x κυρίως στις χώρες της Αµερικής και το πρότυπο HIPERLAN/2 για τις χώρες της Ευρώπης. Από τα δύο αυτά πρότυπα το IEEE802.11x χρίζει ευρείας αποδοχής και τείνει να κυριαρχήσει έναντι του HIPERLAN/ Εξέλιξη του OFDM Στην παράγραφο αυτή παρουσιάζεται συνοπτικά η ιστορικότητα της εξέλιξης της διαµόρφωσης OFDM. FDM (Frequency Division Multplexing) Η πολυπλεξία σήµατος διαίρεσης συχνότητας (FDM) χρησιµοποιούνταν για τη µεταφορά περισσοτέρων από ένα σηµάτων µέσω µιας τηλεφωνικής γραµµής. Όπως ορίζει και η ονοµασία, FDM είναι ο τρόπος µε τον οποίο κανάλια διαφορετικών συχνοτήτων µεταφέρουν πληροφορία από διαφορετικούς χρήστες και κάθε κανάλι αναγνωρίζεται από τη κεντρική του συχνότητα στη µετάδοση. Για την αποφυγή επικάλυψης του φάσµατος συχνότητας ενός καναλιού µε το γειτονικό του, αφήνονται κάποια κενά µετάδοσης δεδοµένων 11

12 Η τεχνική διαµόρφωσης OFDM µεταξύ των καναλιών, µε αποτέλεσµα τη µη αποδοτική χρήση του συνολικού εύρους συχνότητας µετάδοσης. Multicarrier Communications (MC) Η ιδέα των συστηµάτων πολλαπλών φερουσών (MC) βρίσκεται στην κατάτµηση του εύρους ζώνης σε πολλά υπό-κανάλια, ενώ η µετάδοση λαµβάνει χώρα µε υψηλό ρυθµό στα «καλά» υπό-κανάλια, µε χαµηλό ρυθµό στα «µέτρια» και καθόλου στα «αναξιόπιστα» υπό-κανάλια. Ο διαχωρισµός των καναλιών της µπάντας συχνοτήτων Β Ν σε Ν υπό-κανάλια γίνεται µε οµοιόµορφο τρόπο, έτσι ώστε η κάθε υπό-µπάντα να έχει µέγεθος Β= Β Ν /Ν. Η κεντρική συχνότητα κάθε υπό-καναλιού, που ονοµάζεται και υπό-φέρουσα, ισούται µε f k =f c +kb, όπου f c είναι η κεντρική συχνότητα ολόκληρου του καναλιού και k ο δείκτης του υπό-καναλιού. Η προς µετάδοση πληροφορία διαµοιράζεται στα αντίστοιχα υπό-κανάλια. Με αυτόν τον τρόπο θα µπορούσε θεωρητικά να µεταβάλλεται ο ρυθµός µετάδοσης δεδοµένων, ανάλογα µε το SNR του αντίστοιχου υπό-καναλιού, επιτυγχάνοντας έτσι υψηλότερη απόδοση και µειώνοντας παράλληλα τα προβλήµατα ισοστάθµισης. Orthogonal Frequency Division Multiplexing (OFDM) Η πολυπλεξία σήµατος διαίρεσης ορθογώνιων µεταξύ τους συχνοτήτων (OFDM) αποτελεί µία ειδική περίπτωση µετάδοσης πολλαπλών φερουσών, όπου µία δέσµη δεδοµένων πληροφορίας µεταδίδεται µέσω ενός πλήθους υποφερουσών χαµηλότερου ρυθµού. Η OFDM µπορεί να οριστεί είτε ως τεχνική διαµόρφωσης στο πεδίο του χρόνου, είτε ως τεχνική πολυπλεξίας στο πεδίο της συχνότητας. Σε ένα παράλληλο σύστηµα µετάδοσης δεδοµένων, η συνολική µπάντα συχνοτήτων διαχωρίζεται σε Ν µη επικαλυπτόµενα υπό-κανάλια. Κάθε ένα από αυτά διαµορφώνεται από ένα σύµβολο και στη συνέχεια όλα µαζί πολυπλέκονται στη συχνότητα. Αρχικά, φαίνεται σωστό το φάσµα συχνοτήτων των υπό-καναλιών να µην επικαλύπτεται µε τα γειτονικά, έτσι ώστε να αποφευχθεί η διακαναλική παρεµβολή. Με τον τρόπο αυτό όµως οδηγούµαστε σε µη αποδοτική χρήση του εύρους ζώνης µετάδοσης. Για την επίλυση του προβλήµατος αυτού, προτάθηκε η χρήση παράλληλης µετάδοσης και πολύπλεξης των διαχωρισµένων συχνοτήτων µε επικαλυπτόµενα υπό-κανάλια, τα οποία απέχουν µεταξύ τους στο πεδίο της συχνότητας τόσο, όσος είναι και ο 12

13 Η τεχνική διαµόρφωσης OFDM ρυθµός µετάδοσης. Έτσι, αποφεύγεται η χρήση γρήγορων συστηµάτων ισοστάθµισης και επιτυγχάνεται η πλήρης χρησιµοποίηση του διαθέσιµου εύρους ζώνης. Στο Σχ.1.1 παρουσιάζεται η διαφορά µεταξύ της συµβατικής µη επικαλυπτόµενης τεχνικής πολλαπλών φερουσών και της επικαλυπτόµενης. Όπως παρατηρείται, χρησιµοποιώντας την τεχνική διαµόρφωσης µε τα επικαλυπτόµενα κανάλια επιτυγχάνεται µείωση του απαιτούµενου εύρους ζώνης κατά 50%. Σχήµα 1.1. Ιδέα OFDM σήµατος: (α) Συµβατική τεχνική πολλαπλών φερουσών, (β) τεχνική ορθογώνιας διαµόρφωσης πολλαπλών φερουσών Για να είναι πραγµατοποιήσιµη η τεχνική επικάλυψης, απαιτείται η εξάλειψη του crosstalk µεταξύ των υποφερουσών, το οποίο σηµαίνει ύπαρξη σχέσης ορθογωνιότητας µεταξύ των διαφορετικών διαµορφωµένων φερουσών. Με την έννοια της ορθογωνιότητας ορίζεται ότι υπάρχει ακριβής µαθηµατική σχέση που περιγράφει την αλληλεπίδραση των συχνοτήτων των φερουσών του συστήµατος. Η OFDM διαµόρφωση παρουσιάζει τα παρακάτω πλεονεκτήµατα: Οδηγεί σε µειωµένη διασυµβολική παρεµβολή σε σχέση µε τη µετάδοση µέσω συστήµατος απλής φέρουσας. ηλαδή, αντιµετωπίζει 13

14 Η τεχνική διαµόρφωσης OFDM αποτελεσµατικά το φαινόµενο πολλαπλών διαδροµών και για δεδοµένη διασπορά καθυστέρησης, η πολυπλοκότητα υλοποίησης είναι σηµαντικά χαµηλότερη από εκείνη ενός συστήµατος µιας φέρουσας και ενός ισοσταθµιτή. Το throughput που επιτυγχάνεται είναι σχεδόν αδύνατο να επιτευχθεί χρησιµοποιώντας συστήµατα απλών φερουσών. Σε σχετικά αργά µεταβαλλόµενα µε το χρόνο κανάλια, είναι δυνατόν να επιτευχθεί σηµαντική βελτίωση της χωρητικότητας του καναλιού, προσαρµόζοντας το ρυθµό µετάδοσης σε κάθε υποφέρουσα, ανάλογα µε το λόγο σήµατος προς θόρυβο που της αντιστοιχεί. Η διαµόρφωση OFDM είναι ανεκτική σε narrowband παρεµβολή, καθώς ένα τέτοιο φαινόµενο επηρεάζει µόνο ένα µικρό ποσοστό των υποφερουσών. Τα µειονεκτήµατα της OFDM διαµόρφωσης είναι: Μεγαλύτερη ευαισθησία σε φαινόµενα ολίσθησης συχνότητας (frequency offset) και θορύβου φάσης. Ο λόγος µέγιστης προς µέση ισχύ είναι σχετικά µεγάλος, γεγονός που καθιστά απαραίτητη τη χρήση µη αποδοτικών και απαιτητικών σε ισχύ RF ενισχυτών. Πολλές µελέτες έχουν γίνει για την εξοµάλυνση αυτού του προβλήµατος, καθώς αποτελεί το σηµαντικότερο µειονέκτηµα Χρήση IFFT για τη δηµιουργία των υποφερουσών Ένα OFDM σήµα αποτελείται από το άθροισµα των υποφερουσών, οι οποίες διαµορφώνονται χρησιµοποιώντας phase shift keying (PSK) ή quadrature amplitude modulation (QAM). Εάν d i είναι τα µιγαδικά QAM σύµβολα εισόδου, Ν το πλήθος των υποφερουσών, T η χρονική διάρκεια του OFDM συµβόλου και f c η συχνότητα της κάθε φέρουσας τότε το OFDM σύµβολο µε αρχή τη χρονική στιγµή t=t s γράφεται ως εξής: s N s 1 2 = N s i= 2 = 0, t < t i c T () t Re d exp j2π f ( t t ), t t t T s N s s s s + i+ 2 () t or t > t T s s + (1) 14

15 Η τεχνική διαµόρφωσης OFDM Συχνά στη βιβλιογραφία, η σχέση (1) συναντάται µε την ισοδύναµή της (2) που αντιστοιχεί στη βασική ζώνη. Στην περίπτωση αυτή το πραγµατικό και το φανταστικό µέρος αντιστοιχούν στο in_phase και quadrature τµήµα του OFDM σήµατος, το οποίο πρέπει να πολλαπλασιαστεί µε το συνηµίτονο και το ηµίτονο της συχνότητας της επιθυµητής φέρουσας για την παραγωγή του τελικού αποτελέσµατος. Στο Σχ.1.2 απεικονίζεται το block διάγραµµα του OFDM διαµορφωτή. s s Ns 1 2 i T () t d exp j2π ( t t ), t t t T = Ns i= 2 N s s s s + i+ 2 () t = 0, t < t or t > t T s s + (2) Σχήµα 1.2. ιαµορφωτής OFDM Για παράδειγµα, στο Σχ.1.3 απεικονίζονται 4 υποφέρουσες ενός OFDM σήµατος. Όπως παρατηρείται και οι τέσσερις παρουσιάζουν την ίδια φάση και πλάτος, αλλά πρακτικά τα πλάτη και οι φάσεις διαµορφώνονται διαφορετικά για κάθε µία από αυτές. Επίσης, κάθε υποφέρουσα έχει ακέραιο αριθµό κύκλων στο χρονικό διάστηµα Τ, ενώ ο αριθµός αυτών των κύκλων µεταξύ γειτονικών υποφερουσών διαφέρει ακριβώς κατά ένα. Η ιδιότητα αυτή εξασφαλίζει την ύπαρξη της επιθυµητής ορθογωνιότητας. Εποµένως, αν η j-οστή υποφέρουσα της σχέσης (2) αποδιαµορφωθεί, υποδειγµατοληπτώντας το σήµα στη συχνότητα j/t και έπειτα ολοκληρώνοντας στο διάστηµα T, το αποτέλεσµα µπορεί να γραφεί όπως στην 15

16 Η τεχνική διαµόρφωσης OFDM (3). Από το ενδιάµεσο αποτέλεσµα της (3) φαίνεται πως η ολοκλήρωση της µιγαδικής φέρουσας στο διάστηµα T δίνει την κατάλληλη έξοδο d j+n/2 η οποία πολλαπλασιασµένη µε τον παράγοντα T αποτελεί την τιµή QAM για τη συγκεκριµένη υποφέρουσα. Για όλες τις υπόλοιπες φέρουσες, το αποτέλεσµα της ολοκλήρωσης είναι µηδέν, καθώς η διαφορά των συχνοτήτων (i-j)t παράγει ένα ακέραιο αριθµό κύκλων στο διάστηµα ολοκλήρωσης Τ. ts + T ts N s 1 2 Ns i= 2 j exp j2π T d Ns i+ 2 ts + T ts ( t t ) d exp j2π ( t t ) j exp j2π T s Ns 1 2 N s i= 2 N s i+ 2 i T ( t t ) dt = d T s Ns j+ 2 s dt = (3) Σχήµα 1.3. Παράδειγµα τεσσάρων υποφερουσών σε ένα OFDM σύµβολο Η ιδιότητα της ορθογωνιότητας µεταξύ των υποφερουσών µπορεί να διαπιστωθεί διαισθητικά και µε άλλον τρόπο. Σύµφωνα µε τη σχέση (1) κάθε OFDM σύµβολο περιλαµβάνει υποφέρουσες που είναι µη µηδενικές κατά τη διάρκεια του χρονικού διαστήµατος T. Εποµένως, το φάσµα συχνοτήτων ενός OFDM συµβόλου είναι στην ουσία το αποτέλεσµα της συνέλιξης ενός συνόλου παλµών Dirac, τοποθετούµενοι στις συχνότητες των υποφερουσών, µε το φάσµα ενός τετραγωνικού παλµού που έχει την τιµή 1 για το χρονικό διάστηµα T και 0 διαφορετικά. Το φάσµα πλάτους του τετραγωνικού παλµού 16

17 Η τεχνική διαµόρφωσης OFDM είναι ισοδύναµο µε τη συνάρτηση sinc(πft), η οποία αποτελείται από µηδενικά για όλες τις συχνότητες f που είναι ακέραια πολλαπλάσια του 1/T. Το αποτέλεσµα αυτό φαίνεται στο Σχ.1.3, όπου για κάθε υποφέρουσα στη µέγιστη τιµή του φάσµατος, το άθροισµα των φασµάτων των υπολοίπων υποφερουσών είναι ίσο µε το µηδέν. Επειδή ένας δέκτης OFDM σήµατος, ουσιαστικά υπολογίζει τις τιµές του φάσµατος στα σηµεία εκείνα που αντιστοιχούν στα µέγιστα των ξεχωριστών υποφερουσών, η αποδιαµόρφωση της κάθε υποφέρουσας δεν περιλαµβάνει καµία παρεµβολή από τις γειτονικές. Το φάσµα έξι ξεχωριστών υποφερουσών ενός OFDM συµβόλου, απεικονίζεται στο Σχ.1.4. Σχήµα 1.4. Φάσµα έξι ξεχωριστών υποφερουσών ενός OFDM συµβόλου Το µιγαδικό OFDM σήµα βασικής ζώνης, όπως ακριβώς ορίζεται στη σχέση (2), ουσιαστικά αποτελεί τον αντίστροφο µετασχηµατισµό Fourier των QAM συµβόλων εισόδου πλήθους Ν s. Το αντίστοιχο στο διακριτό χρόνο είναι ο αντίστροφος διακριτός µετασχηµατισµός Fourier (IDFT), που δίνεται από τη σχέση (4), όπου ο συνεχής χρόνος t έχει αντικατασταθεί από το πλήθος n των δειγµάτων. N (4) ( ) s 1 in s n = di exp j2π i= 0 N Πρακτικά, ο µετασχηµατισµός αυτός µπορεί να υλοποιηθεί αποδοτικά από τον αντίστροφο γρήγορο µετασχηµατισµό Fourier. Ένας IDFT Ν σηµείων απαιτεί συνολικά N 2 µιγαδικούς πολλαπλασιασµούς. Φυσικά αποτελείται και από τις 17

18 Η τεχνική διαµόρφωσης OFDM απαραίτητες προσθέσεις, αλλά εφόσον η πολυπλοκότητα του αθροιστή σε υλικό είναι σηµαντικά µικρότερη από εκείνη του πολλαπλασιαστή δε λαµβάνεται υπόψη στις συγκρίσεις. Ο IFFT µειώνει δραστικά το πλήθος των υπολογισµών, εκµεταλλευόµενος την κανονικότητα και την οµοιοµορφία των πράξεων του IDFT. Χρησιµοποιώντας έτσι ένα radix-2 αλγόριθµο, ο υπολογισµός του IFFT Ν σηµείων απαιτεί (N/2)log 2 N µιγαδικούς πολλαπλασιασµούς. Για παράδειγµα στην περίπτωση που N=16 ο IDFT χρειάζεται 256 πολλαπλασιασµούς, έναντι 16 που απαιτεί ο IFFT- µείωση κατά ένα παράγοντα 8. Η διαφορά αυτή αυξάνει περισσότερο, όσο αυξάνεται το πλήθος των υποφερουσών, καθώς η πολυπλοκότητα του IDFT αυξάνει τετραγωνικά µε το πλήθος Ν, ενώ η πολυπλοκότητα του IFFT αυξάνει σχεδόν γραµµικά. Η υλοποίηση του IFFT/FFT όσον αφορά τα OFDM συστήµατα θα µελετηθεί περισσότερο διεξοδικά και αναλυτικά στο κεφάλαιο Κυκλικό Πρόθεµα Όπως προαναφέρθηκε ένας από τους σηµαντικότερους παράγοντες εφαρµογής διαµόρφωσης OFDM, είναι ο αποδοτικός τρόπος µε τον οποίο αντιµετωπίζεται επιτυχώς το φαινόµενο των πολλαπλών διαδροµών. ιαµοιράζοντας τα δεδοµένα εισόδου σε N s υποφέρουσες, η διάρκεια του συµβόλου µειώνεται κατά ένα παράγοντα N s, το οποίο µειώνει κατά τον ίδιο παράγοντα τη σχετική διασπορά της καθυστέρησης. Για την απόλυτη εξάλειψη του φαινοµένου της διασυµβολικής παρεµβολής, για κάθε OFDM σύµβολο εισάγεται και ένα διάστηµα ασφαλείας. Το διάστηµα αυτό επιλέγεται να είναι χρονικά λίγο µεγαλύτερο από την αναµενόµενη διασπορά καθυστέρησης, έτσι ώστε τα καθυστερηµένα αντίγραφα του ενός συµβόλου να µην παρεµβάλλονται στο επόµενο. Το διάστηµα ασφαλείας θα µπορούσε να µην αποτελείται από κανένα σήµα και να είναι απολύτως κενό. Με τον τρόπο αυτό όµως, εµφανίζεται το φαινόµενο της παρεµβολής µεταξύ διαφορετικών φερουσών, καθώς καταστρέφεται η ιδιότητα της ορθογωνιότητας που τις χαρακτηρίζει. Το γεγονός αυτό παρουσιάζεται στο Σχ.1.5. Στο παράδειγµα του Σχ.1.5 απεικονίζονται µία φέρουσα και ένα καθυστερηµένο αντίγραφο µίας άλλης, του ίδιου OFDM συµβόλου. Όταν ένας OFDM δέκτης προσπαθήσει να αποδιαµορφώσει την πρώτη υποφέρουσα, θα 18

19 Η τεχνική διαµόρφωσης OFDM υπολογίσει και ένα σήµα παρεµβολής από τη δεύτερη, αφού κατά τη διάρκεια του OFDM συµβόλου η διαφορά των κύκλων µεταξύ των υποφερουσών δεν είναι ακέραιος αριθµός. Την ίδια χρονική στιγµή θα εµφανιστεί και crosstalk από την πρώτη στη δεύτερη υποφέρουσα, για τον ίδιο ακριβώς λόγο. Σχήµα 1.5. Αποτέλεσµα πολλαπλών διαδροµών µε µηδενικό σήµα στο διάστηµα ασφαλείας Για την πλήρη εξάλειψη του ICI (Inter Carrier Interference) φαινοµένου, το OFDM σύµβολο επεκτείνεται κυκλικά όπως ακριβώς φαίνεται στο Σχ.1.6. Το γεγονός αυτό διασφαλίζει, πως τα καθυστερηµένα αντίγραφα του OFDM συµβόλου θα έχουν πάντα ένα ακέραιο αριθµό κύκλων το χρονικό διάστηµα ολοκλήρωσης του FFT, εάν και εφόσον αν η καθυστέρηση που υπεισέρχεται είναι µικρότερη από το προβλεπόµενο διάστηµα ασφαλείας. Με τον τρόπο αυτό, σήµατα που καταφθάνουν στο δέκτη από διαδροµές, διαφορετικές από τη διαδροµή µετάδοσης και έχουν καθυστέρηση µικρότερη από το διάστηµα ασφαλείας, δεν είναι σε θέση να προκαλέσουν ICI. Ο τρόπος µε τον οποίο επηρεάζεται ένα OFDM σήµα από το φαινόµενο των πολλαπλών διαδροµών φαίνεται στο Σχ.1.7, στο οποίο απεικονίζεται το λαµβανόµενο σήµα (συνεχής γραµµή) και ένα καθυστερηµένο αντίγραφό του (διακεκοµµένη γραµµή). Το OFDM σύµβολο αποτελείται από τρεις υποφέρουσες και απεικονίζεται στο χρονικό διάστηµα τριών συµβόλων. Στην πραγµατικότητα, κατά τη διαδικασία της αποδιαµόρφωσης, ο δέκτης υπολογίζει το άθροισµα όλων αυτών των σηµάτων, αλλά απεικονίζοντάς τα 19

20 Η τεχνική διαµόρφωσης OFDM ξεχωριστά, γίνεται περισσότερο ξεκάθαρη η επίδραση του φαινοµένου των πολλαπλών διαδροµών. Από το Σχ.1.7 παρατηρείται πως οι υποφέρουσες έχουν διαµορφωθεί κατά BPSK, το οποίο σηµαίνει πως είναι δυνατή η ύπαρξη διαφοράς φάσης στα όρια των λαµβανόµενων συµβόλων. Στο αντίγραφο του αρχικού σήµατος, η χρονική καθυστέρηση µε την οποία λαµβάνει χώρα η διαφορά φάσης είναι µικρότερη του διαστήµατος ασφαλείας, µε αποτέλεσµα ο δέκτης να µην το αντιλαµβάνεται κατά τη διάρκεια υπολογισµού του FFT. Το µόνο που αντιλαµβάνεται είναι το άθροισµα αµιγών ηµιτονοειδών καµπύλων µε κάποια διαφορά φάσης. Έτσι, δεν καταστρέφεται η ιδιότητα της ορθογωνιότητας µεταξύ των υποφερουσών, αλλά εισάγεται διαφορετική ολίσθηση φάσης για κάθε µία από αυτές. Σχήµα 1.6. Κυκλική επέκταση OFDM συµβόλου Η ορθογωνιότητα µεταξύ των υποφερουσών παύει να ισχύει όταν η καθυστέρηση του αντιγράφου του αρχικού σήµατος είναι µεγαλύτερη από το διάστηµα ασφαλείας που έχει προβλεφθεί. Σε αυτή την περίπτωση, οι µεταβολές της φάσης, που υπεισέρχονται, υπολογίζονται κατά τη διάρκεια του υπολογισµού του FFT και έτσι το άθροισµα των ηµιτόνων του αρχικού σήµατος µε τα ηµίτονα του καθυστερηµένου αντιγράφου, δεν αποτελεί ένα σύνολο ορθογώνιων ηµιτονοειδών καµπύλων, παράγοντας κάποιο επίπεδο παρεµβολής. Το µέγεθος της παρεµβολής αυτής αυξάνεται όσο µεγαλύτερη είναι η καθυστέρηση από το διάστηµα ασφαλείας. 20

21 Η τεχνική διαµόρφωσης OFDM Σχήµα 1.7. OFDM σήµα µε τρεις υποφέρουσες. Η διακεκοµµένη γραµµή παριστάνει ένα καθυστερηµένο αντίγραφο αυτού Η κυκλική επέκταση του συµβόλου προκύπτει από την προσθήκη των τελευταίων Ν/4 στοιχείων που παράγονται στην έξοδο του IFFT, στην αρχή της ακολουθίας αυτής. Εναλλακτικά, µπορούν να χρησιµοποιηθούν τα N/4 πρώτα δείγµατα της ακολουθίας για να προστεθούν στο τέλος αυτής. Η πρώτη µέθοδος ορίζεται ως cyclic prefix (Σχ.1.8) και η δεύτερη ως cyclic suffix. Σχήµα 1.8. OFDM σήµα µε τη προσθήκη του κυκλικού προθέµατος (cyclic prefix) 21

22 Το πρότυπο IEEE802.11a 2. Το πρότυπο IEEE Το πρότυπο IEEE [1] δηµιουργήθηκε από τη µη κερδοσκοπικού χαρακτήρα οργάνωση της IEEE, µε σκοπό τη διασύνδεση και επικοινωνία ασύρµατων τοπικών δικτύων, που απαιτούν υψηλούς ρυθµούς µετάδοσης δεδοµένων. Τα συστήµατα που υποστηρίζουν το πρότυπο πρέπει να είναι σχεδιασµένα να λειτουργούν στην περιοχή συχνοτήτων των 5 GHz, ενώ η αποστολή των δεδοµένων µπορεί να πραγµατοποιηθεί µε ρυθµό 6, 9, 12, 18, 24, 36, 48 και 54 Mbit/s, από τους οποίους η υποστήριξη των 6, 12 και 24 Mbit/s είναι υποχρεωτική. Η διαµόρφωση και αποδιαµόρφωση της πληροφορίας βασίζεται στην OFDM τεχνική και πραγµατοποιείται στο φυσικό επίπεδο του ποµπού και δέκτη αντίστοιχα. Στο Σχ.2.1 απεικονίζεται το block διάγραµµα του φυσικού επιπέδου ενός συστήµατος που υλοποιεί το πρότυπο IEEE Σχήµα 2.1. Block διάγραµµα φυσικού επιπέδου ποµπού-δέκτη για το πρότυπο IEEE Από το Σχ.2.1 παρατηρείται πως ο ποµπός του φυσικού επιπέδου αποτελείται, µε τη σειρά µε την οποία εµφανίζονται, από τα τµήµατα της κωδικοποίησης, της ανακατανοµής και αντιστοίχησης µε µιγαδικά σύµβολα, την παραγωγή του OFDM σήµατος βασικής ζώνης, το windowing αυτού και την αποστολή του base-band διαµορφωµένου σήµατος στη συχνότητα µετάδοσης. Στην περίπτωση του δέκτη, τα τµήµατα αυτά εµφανίζονται µε την ακριβώς αντίστροφη σειρά. Στη συνέχεια, ακολουθεί µία συνοπτική περιγραφή των λειτουργικών αυτών τµηµάτων. 22

23 Το πρότυπο IEEE802.11a 2.1. Κωδικοποιητής (Encoder) Πρόκειται για ένα σύστηµα πολυωνυµικού κωδικοποιητή µε ρυθµό κωδικοποίησης R=1/2, 2/3 ή 3/4 ανάλογα µε τον επιθυµητό ρυθµό δεδοµένων. Τα πολυώνυµα που χρησιµοποιούνται είναι τα g 0 =133 g και g 1 =171 g που έχουν προκαθοριστεί ως πρότυπα από τη βιοµηχανία. Στο Σχ.2.2 απεικονίζεται το σύστηµα κωδικοποιητή για ρυθµό κωδικοποίησης R=1/2. Σχήµα 2.2. Πολυωνυµικός κωδικοποιητής Για την περίπτωση του αποκωδικοποιητή, από το πρότυπο προτείνεται η χρήση του Viterbi αλγορίθµου Ανακατανοµή δεδοµένων (Data Interleaving) Η λειτουργία του τµήµατος αυτού περιλαµβάνει την ανακατανοµή των κωδικοποιηµένων δεδοµένων σε δύο φάσεις. Στην πρώτη φάση, η ανακατανοµή που λαµβάνει χώρα, εξασφαλίζει το γεγονός ότι γειτονικά κωδικοποιηµένα bits θα αντιστοιχηθούν σε µη γειτονικές υποφέρουσες. Στη δεύτερη, εξασφαλίζεται πως διαδοχικά bits αντιστοιχίζονται εναλλακτικά σε λιγότερο και περισσότερο σηµαντικά bits του constellation, µε αποτέλεσµα να διαχωρίζονται όλα τα συνεχόµενα σφάλµατα, που εµφανίζονται όταν γειτονικές φέρουσες υποπέσουν σε περιοχή του καναλιού µε µεγάλη εξασθένιση. Στον δέκτη τα δεδοµένα ανακατανέµονται στην αρχική τους σειρά πριν το στάδιο του αποκωδικοποιητή. 23

24 Το πρότυπο IEEE802.11a 2.3. Αντιστοίχηση µιγαδικών συµβόλων (QAM Mapping) Οι OFDM υποφέρουσες που εισάγονται στο IFFT block παράγονται χρησιµοποιώντας BPSK, QPSK, 16-QAM ή 64-QAM διαµόρφωση, ανάλογα µε τον επιθυµητό ρυθµό µετάδοσης. Η δυαδική ακολουθία εξόδου που προέρχεται από τον interleaver χωρίζεται σε οµάδες των 1, 2, 4 ή 6 bits και µετατρέπεται σε µιγαδικούς αριθµούς, αναπαριστώντας µε τον τρόπο αυτό BPSK, QPSK, 16-QAM ή 64-QAM σηµεία constellation. Η µετατροπή αυτή πραγµατοποιείται σύµφωνα µε τον κώδικα Gray, όπως φαίνεται και στο Σχ.2.3 µε το bit b 0 να είναι το πρώτο από κάθε οµάδα που καταφθάνει στο σύστηµα του Mapper. Οι τιµές εξόδου d προκύπτουν, πολλαπλασιάζοντας το αποτέλεσµα (I+jQ) µε έναν παράγοντα κανονικοποίησης K MOD όπως ορίζει η σχέση (1). d = ( I + jq) KMOD (1) Ο παράγοντας κανονικοποίησης K MOD εξαρτάται από την επιλογή της αντιστοίχησης, όπως παρουσιάζεται στον Πίν Σκοπός του παράγοντα αυτού είναι η επίτευξη της ίδιας µέσης ισχύς του σήµατος για όλες τις αντιστοιχήσεις. Modulation K MOD BPSK 1 QPSK 1/ 2 16-QAM 1/ QAM 1/ 42 Πίνακας Παράγοντας κανονικοποίησης K MOD 2.4. OFDM ιαµόρφωση Η ακολουθία των µιγαδικών αριθµών που παράγονται από το σύστηµα του Mapper χωρίζονται σε σύνολα, πλήθους Ν SD =48. Έτσι ο µιγαδικός αριθµός d k,n αντιστοιχεί στην k-οστή υποφέρουσα του n-οστού OFDM συµβόλου ως ακολούθως: όπου N SYM το πλήθος των συµβόλων. Επίσης, κάθε OFDM σύµβολο αποτελείται και από 4 υποφέρουσες, οι οποίες χαρακτηρίζονται ως πιλοτικές, 24

25 Το πρότυπο IEEE802.11a καθώς χρησιµοποιούνται από το σύστηµα του δέκτη για την αναγνώριση των µεταβολών της συχνότητας και του θορύβου φάσης. Σχήµα 2.3. BPSK, QPSK, 16-QAM και 64-QAM κωδικοποίηση constellation 25

26 Το πρότυπο IEEE802.11a Ένα OFDM σύµβολο r DATA,n (t) ορίζεται ως εξής: Όπου η συνάρτηση M(k) εκφράζει την αντιστοίχηση από τη λογική δεικτοδότηση των υποφερουσών 0 έως 47, στη δεικτοδότηση συχνότητας -26 έως 26, παραλείποντας τις πιλοτικές υποφέρουσες που τοποθετούνται στις θέσεις -21, -7, 7 και 21. Επίσης, παραλείπεται και η θέση 0, που αποτελεί τη DC συνιστώσα του σήµατος και έχει ανεπιθύµητα αποτελέσµατα στο φάσµα συχνοτήτων αυτού. Η αντιστοίχηση αυτή φαίνεται πιο ξεκάθαρα στο Σχ.2.4, που ακολουθεί. Σχήµα 2.4. Αντιστοίχηση υποφερουσών στο IFFT block Στον Πιν που ακολουθεί φαίνεται ο ρυθµός µετάδοσης που µπορεί να επιτευχθεί ανάλογα µε το είδος διαµόρφωσης που επιλέγεται για τον mapper, το πλήθος των bits που αντιστοιχούν σε κάθε υποφέρουσα και το συνολικό πλήθος των bits δεδοµένων που αποστέλλονται από το δέκτη του συστήµατος 26

27 Το πρότυπο IEEE802.11a του Σχ.2.1. Ουσιαστικά, φαίνονται οι διαφορετικοί µέθοδοι λειτουργίας ενός OFDM συστήµατος. Data Rate (Mbits/s) Modulation Coding Rate (R) Coded bits per subcarrier Coded bits per OFDM symbol Data bits per OFDM symbol 6 BPSK 1/ BPSK 3/ QPSK 1/ QPSK 3/ QAM 1/ QAM 3/ QAM 2/ QAM 3/ Πίνακας Παράµετροι εξαρτώµενοι από το ρυθµό µετάδοσης Από το πρότυπο IEEE ορίζεται κάποιο χρονικό διάστηµα, κατά διάρκεια του οποίου η διαδικασία της διαµόρφωσης / αποδιαµόρφωσης πρέπει να περατωθεί. Το χρονικό αυτό διάστηµα ορίζεται στα 4.0µsec για την κατασκευή του OFDM συµβόλου. Ο χρονικός αυτός περιορισµός όπως και πολλοί άλλοι (π.χ. διάστηµα ασφαλείας) φαίνονται στον Πιν Parameter Value N SD : Number of data subcarriers 48 N SP : Number of pilot subcarriers 4 N ST : Number of subcarriers (total) 52 (N SD + N SP ) f : Subcarrier frequency spacing MHz (=20MHz / 64) T FFT : FFT/IFFT period 3.2 µs (1 / f ) T GI : Guard interval period 0.8 µs (T FFT / 4) T SYMBOL : OFDM symbol interval 4 µs (T GI + T FFT ) Πίνακας Τιµές των παραµέτρων OFDM για το πρότυπο IEEE

28 Το πρότυπο IEEE802.11a 2.5. Αναλογικό τµήµα OFDM συστήµατος Το σήµα που τελικά µεταδίδεται, σχετίζεται µε το µιγαδικό OFDM σήµα βασικής ζώνης από την ακόλουθη σχέση: όπου Re(.) αναπαριστά το πραγµατικό µέρος µίας µιγαδικής µεταβλητής f c δηλώνει τη συχνότητα της φέρουσας του σήµατος Το φάσµα του µεταδιδόµενου σήµατος θα πρέπει να είναι προσαρµοσµένο στις προδιαγραφές που ορίζονται από το Σχ.2.5. Σχήµα 2.5. Φάσµα µεταδιδόµενου σήµατος όπως ορίζεται από το πρότυπο IEEE80211.a Οι παράµετροι των φίλτρων θα πρέπει να καλύπτουν τις προδιαγραφές του Σχ.2.5 για το OFDM σύστηµα που σχεδιάζονται και θα πρέπει να συµβαδίζουν µε τους ακόλουθους περιορισµούς [2] : Η βασική ζώνη των φίλτρων επιλέγεται µεταξύ 6,6 και 23,4 Mhz. Το passband ripple θα πρέπει να είναι µικρότερο από 0,5 db, ενώ για την απόρριψη των αρνητικών συχνοτήτων από 23,4 Mhz έως 6,6 Mhz απαιτείται attenuation της τάξης των 45 db. Η εφαρµογή του pulse shaping είναι απαραίτητη στη διαδικασία κατασκευής του ofdm σήµατος, καθώς µειώνει την ευαισθησία του OFDM συστήµατος στα συχνοτικά και χρονικά λάθη, αυξάνοντας παράλληλα την ανοχή του στα multipath fading κανάλια [3]. Επίσης προετοιµάζει το σήµα για τη µετάβασή του στο τµήµα του DAC (Digital to Analog Converter), βοηθώντας παράλληλα στη µείωση της ευαισθησίας του δέκτη στα σφάλµατα συγχρονισµού και τη µείωση του εκτός εύρου ζώνης σφάλµατος. Ταυτόχρονα, λύνει το πρόβληµα της διασποράς της συχνότητας, ενώ καταπολεµά την υψηλή ενέργεια και την 28

29 Το πρότυπο IEEE802.11a αργή µείωση των πλαϊνών λοβών του OFDM σήµατος, που µπορούν να προκαλέσουν ισχυρή παρεµβολή στα γειτονικά σύµβολα. Η διαδικασία του pulse shaping διατηρεί την ορθογωνιότητα του OFDM συµβόλου, καθώς στο [3], [4] αναφέρεται πως η εφαρµογή του αποτελεί ένα απλό πολλαπλασιασµό πινάκων. Στο Σχ.2.6 φαίνεται η εφαρµογή του pulse shaping φίλτρου στον ποµπό µε περιβάλλουσα συνάρτηση g(t), πριν τη µετάδοση του σήµατος στο κανάλι. Σχήµα 2.6. Εφαρµογή pulse shaping φίλτρου 29

30 Αλγόριθµοι FFT 3. Αλγόριθµοι FFT Είναι γνωστό πως ο διακριτός µετασχηµατισµός Fourier (DFT) µίας ακολουθίας εισόδου xn ( ) 0 n N 1 δίνεται από την παρακάτω σχέση: (1) Γενικά η ακολουθία δεδοµένων x( n) θεωρείται ότι αποτελείται από µιγαδικούς αριθµούς. Από τη σχέση (1) παρατηρούµε πως για κάθε τιµή του k, ο υπολογισµός της εξόδου X( kπεριλαµβάνει ) Ν µιγαδικούς πολλαπλασιασµούς (4Ν πραγµατικούς πολλαπλασιασµούς) και Ν-1 µιγαδικές προσθέσεις (4Ν-2 πραγµατικές προσθέσεις). Συνεπώς, για τον πλήρη υπολογισµό του DFT απαιτούνται Ν 2 µιγαδικοί πολλαπλασιασµοί και 4Ν 2-2Ν µιγαδικές προσθέσεις. Για το λόγο αυτό ο ευθύς υπολογισµός του DFT είναι µη αποδοτικός, καθώς δεν εκµεταλλεύεται την ιδιότητα της συµµετρίας και της περιοδικότητας των συντελεστών W που περιγράφονται από τη σχέση (2). N W W = W k+ N/2 k N N k+ N k N = WN Οι συντελεστές αυτοί συνήθως καλούνται twiddle factors. (2) 3.1. FFT Radix-2 (Decimation In Time) Θεωρούµε χωρίς χάσιµο της γενικότητας, ότι το µήκος Ν της ακολουθίας εισόδου xn ( ) 0 n N 1 είναι δύναµη του 2 (Ν=2ν ). Με βάση την τεχνική του divide and conquer χωρίζουµε την αρχική ακολουθία δεδοµένων σε δύο υποακολουθίες f(1) και f(2) µήκους Ν/2, που αντιστοιχούν στα ζυγά και στα περιττά δείγµατα της x(n). (3) Οι ακολουθίες f(1) και f(2) λαµβάνονται αν η αρχική x(n) υποδειγµατοληπτηθεί (decimation) κατά 2 και για αυτό το λόγο ο αλγόριθµος καλείται decimation in time. Έτσι, ο διακριτός µετασχηµατισµός µπορεί να εκφραστεί ως εξής: 30

31 Αλγόριθµοι FFT (4) 2 Όµως ισχύει ότι WN = WN/2. Με αυτή την αντικατάσταση η (4) µετασχηµατίζεται στην (5): (5) όπου F 1 και F 2 είναι οι µετασχηµατισµοί N/2 σηµείων των ακολουθιών f(1) και f(2) αντίστοιχα. Αφού οι F 1 (k) και F 2 (k) είναι περιοδικές µε περίοδο Ν/2 ισχύει F 1 (k+n/2) = F 1 (k) και F 2 (k+n/2) = F 2 (k). Επιπρόσθετα, από την εξίσωση (2) προκύπτει για την (5): (6) Παρατηρούµε από την (6) ότι ο υπολογισµός των F 1 (k) και F 2 (k), απαιτεί (Ν/2) 2 µιγαδικούς πολλαπλασιασµούς για κάθε ένα από τους µετασχηµατισµούς. Επίσης, χρειάζονται N/2 επιπλέον πολλαπλασιασµοί για τον υπολογισµό της πράξης W N k F 2 (k). Τελικά ο υπολογισµός του X(k) απαιτεί συνολικά 2(N/2) 2 + N/2 = N 2 /2 + N/2 µιγαδικούς πολλαπλασιασµούς, γεγονός που έχει ως αποτέλεσµα τον υποδιπλασιασµό του πλήθους τους, για µεγάλο µήκος ακολουθίας εισόδου Ν (αρχικά χρειάζονταν Ν 2 ). Για Ν=2 η (1) µπορεί να γραφεί ως εξής: ( ) ( ) ( ) 2 k X k = x 0 + x 1 W, k = 0,1 (7) Όµως αφού W j 2 = e π = 1 η (7) απλοποιείται σε: ( 0) = ( 0) + ( 1) () 1 = ( 0) () 1 X x x X x x 31

32 Αλγόριθµοι FFT που οδηγεί στην πολύ απλή απεικόνιση του DFT 2 σηµείων (Σχ.3.1), η οποία και αποτελεί το βασικό δοµικό στοιχείο του συνολικού υπολογισµού (θα αναφέρεται στη συνέχεια ως «πεταλούδα»). Σχήµα 3.1. Υπολογισµός DFT 2 σηµείων Σχήµα 3.2. Υπολογισµός DFT 8 σηµείων από 2 DFT 4 σηµείων Αντιπροσωπευτικό παράδειγµα της διαδικασίας που περιγράφηκε, αποτελεί ο υπολογισµός του DFT-8 σηµείων, µε τη χρήση δύο µετασχηµατισµών DFT τεσσάρων σηµείων. Στο Σχ.3.2 απεικονίζεται το διάγραµµα ροής για τον υπολογισµό αυτό, στο οποίο φαίνεται αρχικά ο διαχωρισµός της εισόδου σε περιττά και άρτια τµήµατα, ο ενδιάµεσος µετασχηµατισµός τους (έξοδος DFT- 4 σηµείων) και η εφαρµογή της σχέσης (6) για την παραγωγή του τελικού µετασχηµατισµένου σήµατος X(k), 0 k 7. Με τον ίδιο ακριβώς τρόπο, ο DFT-4 (Ν/2) σηµείων στο Σχ.3.2 µπορεί να εκφραστεί ως συνδυασµός από δύο µετασχηµατισµούς DFT-2 (Ν/4) σηµείων. Πράγµατι, η έξοδος X(k) 0 k 3 του DFT-4 µπορεί να γραφεί ως: 32

33 Αλγόριθµοι FFT και χρησιµοποιώντας την ιδιότητα µετασχηµατίζεται σε: W k N/2 = W η παραπάνω σχέση 2k N (8) (ζυγά δείγµατα) (περιττά δείγµατα) όπου G(k) και H(k) είναι ο DFT-2 σηµείων των ζυγών και περιττών δειγµάτων της ζυγής ακολουθίας εισόδου (x(0), x(2), x(4), x(6)) αντίστοιχα. Όµοια ακολουθείται η διαδικασία για την περιττή ακολουθία εισόδου (x(1), x(3), x(5), x(7)). Στο Σχ.3.3 φαίνεται το διάγραµµα ροής για το µετασχηµατισµό DFT-4, όπως ακριβώς υπολογίστηκε προηγουµένως από τη σχέση (8). Σχήµα 3.3. Υπολογισµός DFT 4 σηµείων από 2 DFT 2 σηµείων Αντικαθιστώντας στο Σχ.3.2 τους µετασχηµατισµούς DFT-4 σηµείων µε το διάγραµµα ροής του Σχ.3.3, ο DFT-8 σηµείων απεικονίζεται µετασχηµατισµένος στο Σχ.3.4. Σχήµα 3.4. Υπολογισµός DFT 8 σηµείων από 4 DFT 2 σηµείων 33

34 Αλγόριθµοι FFT Η παραπάνω διαδικασία υπολογισµού συνεχίζεται, έως ότου αποµείνουν µόνο DFT-2 σηµείων, οι οποίοι δεν µπορούν να απλοποιηθούν περαιτέρω, καθώς αποτελούν τα βασικά δοµικά στοιχεία. Το πλήρες διάγραµµα ροής, µετά και από την αντικατάσταση των DFT-2 από τις «πεταλούδες» της σχέσης (7) απεικονίζεται στο Σχ.3.5. Η διαδικασία που περιγράφηκε προηγουµένως, γενικεύεται για οποιοδήποτε µήκος ακολουθίας εισόδου x(n), αρκεί αυτό να είναι δύναµη του 2. Ο αλγόριθµος αυτός καλείται FFT (Fast Fourier Transform) Decimation-In-Time, καθώς η ακολουθία εισόδου στο πεδίο του χρόνου, σε κάθε στάδιο υπολογισµού, διαιρείται σε ακολουθίες υποδιπλάσιου µήκους. Σχήµα 3.5. Υπολογισµός DFT 8 σηµείων µε βάση τον Decimation-In-Time αλγόριθµο Υπολογιστική πολυπλοκότητα: Στη γενική περίπτωση το διάγραµµα ροής υπολογισµού αποτελείται από ν = log 2 N στάδια, όπου Ν το µήκος της ακολουθίας εισόδου. Ο υπολογισµός της πολυπλοκότητας συνοψίζεται στις εξής προτάσεις: Υπάρχουν log 2 N στάδια υπολογισµού, Κάθε στάδιο αποτελείται από Ν/2 «πεταλούδες» (Σχ.3.1), Κάθε «πεταλούδα» απαιτεί ένα µιγαδικό πολλαπλασιασµό c και 2 µιγαδικές προσθέσεις c Εποµένως, η συνολική πολυπλοκότητα που προκύπτει είναι: N log 2 N c, Nlog2 N 2 c 34

35 Αλγόριθµοι FFT η οποία ισχύει κατά προσέγγιση, καθώς κάποιες τιµές των twiddle συντελεστών είναι είτε 0 είτε j, µε αποτέλεσµα ο πολλαπλασιασµός να ανάγεται σε bypassing ή πράξη αντιστροφής αντίστοιχα. Παρόλα αυτά, για πολύ µεγάλες τιµές του N η παραπάνω προσέγγιση είναι ικανοποιητική. Ταξινόµηση στοιχείων εισόδου: Εύκολα παρατηρείται πως τα δεδοµένα εισόδου x(n) στο διάγραµµα ροής του FFT του Σχ.3.5 δεν είναι ταξινοµηµένα σειριακά, σε σχέση µε την έξοδο που υπολογίζονται σε φυσική σειρά. Αντίθετα, τα δεδοµένα εµφανίζονται µε έναν τρόπο που καλείται bit-reversed order. Πράγµατι, από το Σχ.3.5 φαίνεται, πως αν οι δείκτες των στοιχείων εισόδου x(n) αναπαρασταθούν δυαδικά, τότε η τιµή τους είναι το ανάστροφο της δυαδικής αναπαράστασης της φυσικής σειράς. Η αντιστοιχία αυτή φαίνεται στον Πίν Πρακτικά, οι περισσότερες ρουτίνες που υλοποιούν FFT µετασχηµατισµούς περιλαµβάνουν εντολές για bit-reversing, είτε πριν είτε µετά τον υπολογισµό, ανάλογα µε τη φύση του αλγορίθµου. Με τον ίδιο συλλογισµό, υπάρχουν DSP ολοκληρωµένα, που περιέχουν την επιλογή του bit-reversing της διεύθυνσης των δεδοµένων στη µνήµη. είκτες στοιχείων Φυσική σειρά εισόδου εκαδικός υαδικός εκαδικός υαδικός Πίνακας Αντιστοιχία natural bit reversed order Απαιτήσεις αποθήκευσης: Αρχικά, για την αποθήκευση των Ν στοιχείων της ακολουθίας εισόδου απαιτείται η χρήση ενός αποθηκευτικού πίνακα Α, αποτελούµενο από Ν επίσης θέσεις. Ο υπολογισµός του FFT, όπως περιγράφηκε, µπορεί να πραγµατοποιηθεί in place, µε την έννοια ότι ο ίδιος πίνακας Α χρησιµοποιείται για την αποθήκευση όλων των ενδιάµεσων αποτελεσµάτων. Αυτό καθίσταται δυνατό, εξαιτίας της ιδιοµορφίας του διαγράµµατος ροής των υπολογισµών, το οποίο αποτελείται από ανεξάρτητα 35

36 Αλγόριθµοι FFT µεταξύ τους δοµικά στοιχεία - «πεταλούδες». Έτσι, κάθε φορά που υπολογίζονται οι έξοδοι µίας «πεταλούδας», οι αντίστοιχες είσοδοι δεν είναι πλέον απαραίτητες. Με το συλλογισµό αυτό και την ύπαρξη ενός επιπλέον καταχωρητή, τα δεδοµένα εισόδου µπορούν να αντικατασταθούν από τα αντίστοιχα της εξόδου. Ακολουθώντας την ίδια διαδικασία σε κάθε στάδιο υπολογισµού, η µετασχηµατισµένη έξοδος X(k) αποθηκεύεται εντέλει στις θέσεις µνήµης που καταλάµβανε εξ αρχής η ακολουθία εισόδου x(n) FFT Radix-2 (Decimation In Frequency) Ο Decimation In Frequency αλγόριθµος αποτελεί έναν άλλο τρόπο ανάλυσης του υπολογισµού του DFT, έτσι ώστε η πολυπλοκότητα να παραµένει Ο(Nlog 2 N), όµοια µε εκείνη του Decimation In Time. Πιο συγκεκριµένα, η σχέση (1) χωρίζεται σε δύο αθροίσµατα, όπου το πρώτο περιλαµβάνει τον υπολογισµό των ζυγών αποτελεσµάτων και το δεύτερο των περιττών. Έτσι έχουµε: N N 1 1 N N 2 r( n ) 2rn 2rn N + 2 (2 ) = ( ) N = ( ) N + ( + ) N n= 0 n= 0 n= 0 2 N N N rn N 2rn N rn xnw ( ) N xn ( ) WN ( xn ( ) xn ( )) WN/2 n= 0 n= 0 2 n= 0 2 X r x n W x n W x n W = + + = + + N = DFTN /2 x( n) + x( n + ) 2 Όµοια για τα περιττά αποτελέσµατα: N 1 2 n= 0 N 1 X(2r+ 1) = x( n) W n= 0 (2r+ 1) n N N = ( xn ( ) + W xn ( + )) W 2 N/2 ( r+ 1) n N N N 1 2 N n rn (( xn ( ) xn ( )) WN) WN n= = + N = DFT ( x( n) x( n + )) W 2 N 2 n N Στο Σχ.3.6 απεικονίζεται ο DFT-8 σηµείων µε βάση τον Decimation In Frequency αλγόριθµο, αποτελούµενο από 2 DFT-4 σηµείων, όπου ο πρώτος 36

37 Αλγόριθµοι FFT υπολογίζει τα ζυγά και ο δεύτερος τα περιττά µετασχηµατισµένα δεδοµένα εξόδου. Με τον ίδιο ακριβώς συλλογισµό για τους διακριτούς µετασχηµατισµούς 4 σηµείων του Σχ.3.6 προκύπτει το τελικό διάγραµµα ροής για το DFT-8 (Σχ.3.7). Σχήµα 3.6. Υπολογισµός DFT 8 σηµείων από 2 DFT 4 σηµείων (DIF αλγόρθµος) Σχήµα 3.7. Υπολογισµός DFT 8 σηµείων µε βάση τον Decimation-In-Frequency αλγόριθµο 37

38 Αλγόριθµοι FFT Σχετικά µε την υπολογιστική πολυπλοκότητα και τις απαιτήσεις αποθήκευσης στη µνήµη, ισχύει ότι ακριβώς και για τον DIT αλγόριθµο που περιγράφηκε προηγουµένως. Παρατηρώντας τα δύο διαγράµµατα ροής των δύο αλγορίθµων (Σχ.3.5 και Σχ.3.7), διαπιστώνονται δύο βασικές διαφορές: Στον DIF αλγόριθµο τα δεδοµένα στην είσοδο εµφανίζονται µε φυσική σειρά, ενώ στην έξοδο σε bit-reversed. Το αντίθετο συµβαίνει στην περίπτωση του DIT. Η δεύτερη διαφορά αφορά τον τρόπο υπολογισµού της «πεταλούδας». Στον DIF ο πολλαπλασιασµός µε τους twiddle συντελεστές W N λαµβάνει χώρα µετά την πρόσθεση / αφαίρεση των εισόδων της, ενώ στον DIT πρώτα πραγµατοποιείται ο πολλαπλασιασµός και στη συνέχεια εκτελείται ο υπολογισµός της «πεταλούδας». Η διαφορά αυτή φαίνεται στο Σχ.3.8. Σχήµα 3.8. «Πεταλούδα» DIT και DIF αλγορίθµου 3.3. FFT Radix-4 Όταν το µήκος της ακολουθίας εισόδου είναι δύναµη του 4 (π.χ. Ν=4 ν ), τότε οπωσδήποτε µπορεί να χρησιµοποιηθεί κάποιος radix-2 αλγόριθµος, αλλά είναι περισσότερο αποδοτική από πλευράς πολυπλοκότητας υπολογισµών, η χρήση ενός radix-4 αλγορίθµου. Αρχικά η ακολουθία εισόδου µήκους Ν χωρίζεται σε 4 υποακολουθίες x(n), x(n+1), x(n+2), x(n+3), n = 0, 1,..., N/4-1 από τις οποίες προκύπτει: (9) 38

39 Αλγόριθµοι FFT Από τη σχέση (9) φαίνεται πως οι τέσσερις DFT-N/4 σηµείων F(l, q) συνδυάζονται για την παραγωγή του τελικού DFT-N σηµείων. Ο συνδυασµός αυτός ορίζει την radix-4 decimation in time «πεταλούδα», η οποία εκφράζεται σε µορφή πινάκων ως εξής: ιαπιστώνεται πως κάθε radix-4 «πεταλούδα» περιλαµβάνει 3 µιγαδικούς πολλαπλασιασµούς, αφού W 0 N = 1 και 12 µιγαδικές προσθέσεις. Ουσιαστικά οι πολλαπλασιασµοί αυτοί ανάγονται σε προσθέσεις, αφού ο παράγοντας πολλαπλασιασµού είναι είτε ο j είτε ο j. Έτσι, για παράδειγµα στην περίπτωση του παράγοντα j, απλά γίνεται αντικατάσταση του πραγµατικού µέρους από το φανταστικό και αντίστροφα. Η γραφική απεικόνισή της φαίνεται στο Σχ.3.9. Σχήµα 3.9. Μορφή «πεταλούδας» radix-4 DIT αλγορίθµου Στο Σχ.3.10 παρουσιάζεται ένα παράδειγµα Decimation-In-Time radix-4 αλγορίθµου για µήκος εισόδου N=16. Κάθε «πεταλούδα» αναπαρίσταται µε τον λευκό κύκλο, ο πολλαπλασιασµός µε τους twiddle συντελεστές αναπαρίσταται µε το βέλος, ενώ ο αριθµός πάνω από το βέλος δηλώνει την k παράµετρο k του συντελεστή W N. Όπως και στην περίπτωση του radix-2 ο DIT radix-4 αλγόριθµος µπορεί να τροποποιηθεί για να προκύψει ο αντίστοιχος DIF, αν ο µιγαδικός πολλαπλασιασµός λάβει χώρα στις εξόδους του DFT-4 σηµείων αντί στις εισόδους. 39

40 Αλγόριθµοι FFT Σχήµα Υπολογισµός DFT 16 σηµείων µε βάση τον radix-4 Decimation-In-Time αλγόριθµο 3.4. FFT Split-Radix (SRFFT) Παρατηρώντας το διάγραµµα ροής του Decimation in frequency radix-2 αλγορίθµου στο Σχ.3.7 φαίνεται πως τα µετασχηµατισµένα δεδοµένα εξόδου µε άρτιο δείκτη µπορούν να υπολογιστούν ανεξάρτητα από εκείνα µε περιττό. Ο split-radix αλγόριθµος εκµεταλλεύεται την παρατήρηση αυτή και χρησιµοποιεί τόσο τη radix-2 όσο και τη radix-4 τεχνική για τον πλήρη υπολογισµό. Συγκεκριµένα, η radix-2 τεχνική χρησιµοποιείται για την ανάλυση των ζυγών όρων και η radix-4 για την ανάλυση των περιττών. Έστω µία ακολουθία εισόδου x n µήκους Ν (Ν=2 ν ). Ο υπολογισµός του DFT Χ κ προκύπτει από τις ακόλουθες εξισώσεις: για τους άρτιους όρους και 40

41 Αλγόριθµοι FFT N k = 0,1,2,..., 1 4 για τους περιττούς, οι οποίοι απαιτούν τον πολλαπλασιασµό µε τον twiddle n factor W N. Η «πεταλούδα» που χρησιµοποιείται στον split-radix Decimation- In-Frequency αλγόριθµο έχει τη µορφή του Σχ.3.11, από όπου φαίνεται ο συνδυασµός radix-2 και radix-4 «πεταλούδας». Σχήµα Μορφή «πεταλούδας» split-radix αλγορίθµου Συγκρίνοντας την «πεταλούδα» του SRFFT µε εκείνη του radix-4 αλγορίθµου, µπορεί κανείς να παρατηρήσει πως στην περίπτωση του SRFFT απαιτείται ένας πολλαπλασιασµός λιγότερος, µε αποτέλεσµα να θεωρείται αποδοτικότερος για µεγάλες ακολουθίες εισόδου όσον αφορά την υπολογιστική πολυπλοκότητα. Παρόλα αυτά, δεν προτιµάται για αρχιτεκτονικές υλοποίησης FFT καθώς το διάγραµµα ροής δεν χαρακτηρίζεται από οµοιοµορφία και οµοιογένεια, και έτσι να καθίσταται δύσκολη η εύρεση αποδοτικών αρχιτεκτονικών. Στο Σχ.3.12 απεικονίζεται το διάγραµµα ενός Decimation-In-Frequency SRFFT-32 σηµείων. 41

42 Αλγόριθµοι FFT Σχήµα Υπολογισµός DFT 32 σηµείων µε βάση τον SRFFT Decimation-In-Frequency αλγόριθµο 3.5. FFT Mixed-Radix Οι αλγόριθµοι mixed-radix αποτελούν ένα συνδυασµό διαφορετικών radix-r αλγορίθµων, όπου τα στάδια του FFT υπολογίζονται µε διαφορετικό κάθε φορά τρόπο. Για παράδειγµα, ο FFT-16 σηµείων µπορεί να υπολογιστεί σε δύο στάδια, από τα οποία το πρώτο αναλύεται µε βάση τον radix-r αλγόριθµο ακολουθούµενο από το δεύτερο, που χρησιµοποιεί τον radix-2. Με τον τρόπο αυτό, µειώνεται σε µεγάλο βαθµό ο χρόνος υπολογισµού, έχοντας ως µειονέκτηµα όµως την αύξηση της αριθµητικής πολυπλοκότητας και του κόστους κατά την υλοποίησή του. Για το λόγο αυτό, αποφεύγεται η χρήση του όταν πρόκειται για υλοποιήσεις σε υλικό τεχνολογίας VLSI. 42

43 Αλγόριθµοι FFT 3.6. Radix-2 4 (Decimation In Frequency) Το 2005 οι Jung-yeol Oh και Myoung-seob Lim παρουσίασαν ένα διαφορετικό radix-2 αλγόριθµο µε µειωµένο αριθµό µιγαδικών πολλαπλασιαστών και µικρότερο µέγεθος µνήµης ROM για την αποθήκευση των twiddle συντελεστών. Συγκεκριµένα, ο αλγόριθµος που προτείνεται προκύπτει ως εξής: Γνωρίζουµε πως ο ιακριτός Μετασχηµατισµός Fourier µίας ακολουθίας εισόδου µήκους Ν εκφράζεται από τον τύπο: N 1 nk X( k) = x( n) WN, k = 0,1,..., N 1 (1) n= 0 όπου W N είναι οι twiddle συντελεστές και ισούνται µε e, n είναι το indexing στο πεδίο του χρόνου και k το αντίστοιχο στο πεδίο της συχνότητας. Η παράµετρος x αποτελεί την ακολουθία εισόδου και Χ τη µετασχηµατισµένη ακολουθία εξόδου. Ο τροποποιηµένος radix-2 4 αλγόριθµος προκύπτει από την ανάλυση των twiddle συντελεστών µε βάση την «διαίρει και βασίλευε» τεχνική. j2π N Για τα τέσσερα πρώτα στάδια του FFT υπολογισµού εφαρµόζεται ένας γραµµικός συνδυασµός στους indexes n, k, οι οποίοι αναλύονται ως ακολούθως: N N N N n= n + n + n + n + n k = k + 2k + 4k + 8k + 16k N N (2) Με βάση τη (2) η (1) γράφεται: N N N N N X ( k1+ 2k2 + 4k3 + 8k4 + 16k5) = x n1+ n2 + n3+ n4 + n5 W n5= 0 n4= 0 n3= 0 n2= 0 n1= (3) Αναλύοντας τους twiddle συντελεστές προκύπτει η εξίσωση (4): nk N W N N N N n1+ n2+ n3+ n4+ n5 k k2+ k3+ k4+ k5 N ( ) nk 1 1 nk 2 1 nk 2 2 ( 2n3+ n4)( k1+ 2k2) {( 1) ( j) ( 1) W16 } ( ) {( ) ( ) ( ) } = nk 3 3 nk 4 3 nk 4 4 n5 k1 k2 k3 k4 nn 5 5 j W16 WN / = (4) 43

44 Αλγόριθµοι FFT Αντικαθιστώντας την (4) στην (3) και αναλύοντας το άθροισµα όσον αφορά τους indexes n 1, n 2, n 3 και n 4, προκύπτει ένα σύνολο από 16 DFTs µήκους N/16. N 1 16 kk kk ( ) = ( ) n5( k1+ 2k2+ 4k3+ 8k4) nk 5 5 N N N (5) X k k k k k G n W W /16 5 /16 n5 = 0 Η δοµή της τέταρτης «πεταλούδας» εκφράζεται ως εξής: kk 1 2kk 3 4 kk 1 2k k4 k 3 3 kk 1 2k N 3 GN/16 = TN/8 ( n5 ) + ( 1) ( j) TN/8 n (6) kk 1 2k N 3 Όπου η δοµή της τρίτης «πεταλούδας» TN /8 n4+ n5 µπορεί να εκφραστεί: 16 kk 1 2k3 n4( k1+ 2k2) kk k ( 2+ n4)( k1+ 2k2) kk N 1 2 TN/8 ( ) = W16 HN/ 4 ( ) + ( 1) W16 HN/ 4 + (7) 8 N Όπου = n 4 + n kk N N 1 2 Η δεύτερη «πεταλούδα» HN /4 n3 + n4 + n5 εκφράζεται όπως στην (8): 8 16 kk 1 2 k k2 k 1 1 k N 1 HN/4 ( ) = BN/2 ( ) + ( 1) ( j) BN/2 + (8) 4 N N Όπου = n3 + n4 + n k N N N 1 Τέλος η πρώτη «πεταλούδα» BN /2 = n 2 + n 3 + n 4 + n 5 εκφράζεται ως: k k N 1 B ( ) ( ) ( ) 1 N /2 = x + 1 x + (9) 2 N N N Όπου = n2 + n3+ n4 + n Από τη σχέση (7) παρατηρείται πως η τρίτη «πεταλούδα» περιλαµβάνει n4 ( 1 2k2 ) µιγαδικούς πολλαπλασιασµούς µε δύο είδη συντελεστών W k + 16 και (2+ n4 )( k1 + 2k2 ) W16, οι οποίοι παρουσιάζονται στον Πίν ανάλογα µε την τιµή των µεταβλητών των εκθετών. Πίνακας Twiddle Συντελεστές 2 ου επιπέδου R2 4 SDF 44

45 Αλγόριθµοι FFT Σχήµα Υπολογισµός DFT 64 σηµείων µε βάση τον R2 4 Decimation-In-Frequency αλγόριθµο Φαίνεται λοιπόν, πως αρκεί ο υπολογισµός του πολλαπλασιασµού µε τους συντελεστές W i 16 ( i = 0,1,2,3 ). Έτσι ο µιγαδικός πολλαπλασιαστής του επιπέδου αυτού µπορεί να αντικατασταθεί από ένα CSD (Canonic Signed Digit) constant πολλαπλασιαστή, όπως προτείνεται στο [5]. Με τον τρόπο αυτό, όπως αναφέρεται, επιτυγχάνεται µείωση 30% τόσο στην επιφάνεια υλοποίησης, όσο και στην κατανάλωση ισχύος, σε σχέση µε τους υπάρχοντες αλγορίθµους υλοποίησης FFT. Το διάγραµµα ροής του αλγορίθµου Decimation In Frequency Radix2 4 για τον υπολογισµό του FFT 64 σηµείων παρουσιάζεται στο Σχ.3.13, όπου οι ρόµβοι απεικονίζουν τον πολλαπλασιασµό µε τον συντελεστή j, τα τετράγωνα τους προτεινόµενους CSD constant πολλαπλασιαστές και τα τρίγωνα τους συµβατικούς µιγαδικούς πολλαπλασιαστές. 45

46 Αρχιτεκτονικές FFT 4. Αρχιτεκτονικές FFT Στη δεκαετία του 70, όπου δηµιουργήθηκε η ανάγκη για real-time εφαρµογές, η εύρεση µιας αποδοτικής αρχιτεκτονικής για τον υπολογισµό του FFT αποτέλεσε αντικείµενο ευρείας µελέτης. Ειδικά από το 1965 όπου οι Cooley και Tukey παρουσίασαν το γρήγορο αλγόριθµο υπολογισµού του µετασχηµατισµού Fourier, εµφανίστηκαν πολλοί αλγόριθµοι, µε γνώµονα πάντα τη µείωση της πολυπλοκότητας από N 2 σε Ο(logN). Από αυτούς τους αλγορίθµους όµως, λίγοι είναι αυτοί που παρουσιάζουν οµοιοµορφία, ευελιξία, οµοιογένεια και in-place χαρακτηριστικά, ώστε να τους καθιστά κατάλληλους προς υλοποίηση σε υλικό ιατάξεις παράλληλων επεξεργαστών (Array Architectures) Οι διατάξεις παράλληλων επεξεργαστικών στοιχείων µπορούν να χρησιµοποιηθούν µόνο στην περίπτωση υπολογισµού FFT µικρού µήκους, καθώς χαρακτηρίζονται από µεγάλες απαιτήσεις σε υλικό. Στο Σχ.4.1 παρουσιάζεται ένα παράδειγµα αυτής της αρχιτεκτονικής, όπου κάθε «πεταλούδα» υπολογίζεται και από ένα επεξεργαστικό στοιχείο. Είναι φανερό λόγω κόστους, πως όταν πρόκειται για υλοποίηση FFT περισσοτέρων από 16 σηµείων, δεν προτείνονται τέτοιες αρχιτεκτονικές. Παρόλα αυτά, χρησιµοποιούνται σε κρίσιµες real-time εφαρµογές, όταν απαιτείται υψηλό throughput και πολύ µικρός χρόνος υπολογισµού, όπως για παράδειγµα σε εφαρµογές radar. Σχήµα 4.1. Αρχιτεκτονική παράλληλης διάταξης επεξεργαστικών στοιχείων για FFT-8 46

47 Αρχιτεκτονικές FFT 4.2. Αρχιτεκτονικές pipelined FFT Οι αρχιτεκτονικές pipelined µελετήθηκαν και προτάθηκαν τη δεκαετία του 70 µε σκοπό τη χρήση τους σε εφαρµογές που απαιτούν υψηλό ρυθµό επεξεργασίας δεδοµένων (throughput). Βασίστηκαν στην παρατήρηση ότι η ακριβής σειρά εκτέλεσης των «πεταλούδων» στο χρόνο δεν καθορίζεται από τον αλγόριθµο της σχέσης (1). Έτσι υπολογίζοντας τις «πεταλούδες» µε διαφορετική σειρά, το αποτέλεσµα παραµένει το ίδιο. Για παράδειγµα, στο γράφηµα ροής του Σχ.3.5, όσον αφορά το πρώτο στάδιο υπολογισµού, η επεξεργασία των εισόδων ανά ζεύγη x(0) και x(4), x(2) και x(6), x(1) και x(5), και x(3) και x(7) µπορεί να πραγµατοποιηθεί µε οποιαδήποτε σειρά. Επίσης, παρατηρείται πως δεν είναι απαραίτητο να τερµατιστεί η διαδικασία υπολογισµού του πρώτου επιπέδου για να ξεκινήσει εκείνη του δευτέρου. Πράγµατι, στο Σχ.3.5 φαίνεται πως όταν υπολογιστούν οι «πεταλούδες» των άρτιων όρων στο 1 ο στάδιο, τότε µπορεί να ξεκινήσει ο υπολογισµός του 2 ου σταδίου. Με τις παραπάνω παρατηρήσεις είναι φανερό, πως για το ίδιο σχήµα µπορούν συνολικά να χρησιµοποιηθούν τρεις «πεταλούδες», µία για κάθε επίπεδο, οι οποίες να λειτουργούν παράλληλα. Στη γενική περίπτωση, για ένα radix-r αλγόριθµο που εφαρµόζεται σε µία ακολουθία εισόδου µήκους N µπορούν να χρησιµοποιηθούν log r N «πεταλούδες» σε παράλληλη λειτουργία. Σχήµα 4.2. Pipelined radix-r Αρχιτεκτονική Η βασική pipelined αρχιτεκτονική παράγεται, προβάλλοντας κάθετα στο επίπεδο το γράφηµα ροής του FFT αλγορίθµου. Αποτελείται από το δοµικό στοιχείο υπολογισµού-radix-r «πεταλούδα», τους πολλαπλασιαστές και τους µεταγωγείς-commutator. Επίσης, πολλές φορές χρησιµοποιείται είτε στην είσοδο είτε στην έξοδο µία µονάδα αναδιάταξης (unscrabling unit) των δεδοµένων σε φυσική σειρά, καθώς αυτά µπορεί να εµφανίζονται σε bit- 47

48 Αρχιτεκτονικές FFT reversed order. Στο Σχ.4.2 παρουσιάζεται η βασική pipelined αρχιτεκτονική αποτελούµενη από τα τµήµατα που αναφέρθηκαν προηγουµένως. Οι µεταγωγείς (delay commutators) σε µια pipelined αρχιτεκτονική ευθύνονται για την αποστολή των δεδοµένων, που προέρχονται είτε από την είσοδο είτε από «πεταλούδα» προηγούµενου σταδίου, στην επόµενη «πεταλούδα». Για το λόγο αυτό, αποτελούνται από µνήµες RAM ή γραµµές καθυστέρησης και κυκλώµατα πολυπλεκτών. Οι µεταγωγείς σε µια pipeline αρχιτεκτονική για FFT αποτελούν το δυσκολότερο κοµµάτι σχεδίασης και υλοποίησης, διότι σε περιπτώσεις µεγάλου µήκους ακολουθίας εισόδου, περιλαµβάνουν µνήµες µεγάλης χωρητικότητας και περίπλοκο έλεγχο. Στη συνέχεια, παρουσιάζονται συνοπτικά οι πιο διαδεδοµένες pipelined αρχιτεκτονικές υλοποίησης FFT για radix-2 και radix-4 αλγορίθµους Radix-2 Multipath Delay Commutator (R2MDC) Η radix-2 multipath delay commutator αρχιτεκτονική αποτελεί την πιο κλασσική προσέγγιση για υλοποίηση radix-2 FFT αλγορίθµων. Η ακολουθία εισόδου διασπάται σε δύο παράλληλες ακολουθίες δεδοµένων, οι οποίες µέσω κατάλληλων στοιχείων καθυστέρησης εισάγονται στις «πεταλούδες» για τη διαδικασία του υπολογισµού. Στο Σχ.4.3 φαίνεται ένα παράδειγµα της αρχιτεκτονικής R2MDC. Σχήµα 4.3. Αρχιτεκτονική R2MDC (N=16) Αναλυτικότερα, για την αρχιτεκτονική του Σχ.4.3, σε κάθε στάδιο υπολογισµού οι delay commutators έχουν το ρόλο του διακόπτη, µε σκοπό να κατευθύνουν τα δεδοµένα εισόδου στις κατάλληλες γραµµές καθυστέρησης, οι οποίες µπορεί να είναι είτε FIFO καταχωρητές, είτε καταχωρητές ολίσθησης, είτε µνήµες προσωρινής αποθήκευσης. Ειδικά σε περιπτώσεις µετασχηµατισµού FFT πολλών στοιχείων οι FIFO καταχωρητές αποτελούν την καλύτερη προς σχεδίαση επιλογή. 48

49 Αρχιτεκτονικές FFT Για το µετασχηµατισµό 16 στοιχείων που εµφανίζονται στην είσοδο ακολουθιακά, η αρχιτεκτονική R2MDC προϋποθέτει τα πρώτα 8 δείγµατα (x 0,,x 7 ) να οδηγούνται στη γραµµή καθυστέρησης 8 επιπέδων, ενώ τα υπόλοιπα (x 8,,x 15 ) στη γραµµή χωρίς καθυστέρηση (Σχ.4.4). Με τον τρόπο αυτό, µετά από 8 κύκλους ρολογιού τα κατάλληλα δεδοµένα κάθε φορά οδηγούνται στις εισόδους της «πεταλούδας», ενώ οι αντίστοιχες έξοδοι εµφανίζονται παράλληλα σε δύο γραµµές, όπου κάθε µία από αυτές ακολουθεί παρόµοια διαδικασία. Σχήµα ο στάδιο αρχιτεκτονικής R2MDC Όπως παρατηρείται στο Σχ.4.3 για να είναι η ροή των δεδοµένων σωστή από στάδιο σε στάδιο, θα πρέπει κάθε διακόπτης ενός επιπέδου να λειτουργεί σε διπλάσιο ρυθµό από εκείνο του προηγούµενου και το πλήθος των στοιχείων καθυστέρησης το υποδιπλάσιο. Εξαιτίας της διαδικασίας αυτής, οι πολλαπλασιαστές και οι «πεταλούδες» απασχολούνται µόνο κατά το 50% του συνολικού χρόνου υπολογισµού, ενώ το συνολικό πλήθος των στοιχείων που απαιτούνται είναι log 2 N-2 πολλαπλασιαστές, log 2 N radix-2 «πεταλούδες» και 3/2Ν-2 στοιχεία καθυστέρησης, όπου N το µήκος της ακολουθίας εισόδου Radix-2 Single Delay Feedback (R2SDF) Η αρχιτεκτονική R2SDF διαφέρει από την R2MDC στο γεγονός ότι χρησιµοποιεί αποδοτικότερα τα αποθηκευτικά στοιχεία (registers), µε το να αποθηκεύει σε αυτά το αποτέλεσµα της κάθε «πεταλούδας» του αντίστοιχου επιπέδου. Επίσης, σε κάθε στάδιο υπολογισµού υπάρχει µόνο µία γραµµή εισόδου σε αντίθεση µε την R2MDC προσέγγιση, ενώ ο αριθµός των πολλαπλασιαστών και των στοιχείων «πεταλούδας» παραµένει ο ίδιος. Η σηµαντική διαφορά τους είναι ότι το συνολικό πλήθος των απαιτούµενων καταχωρητών είναι N-1, το οποίο είναι και το ελάχιστο δυνατό που µπορεί να 49

50 Αρχιτεκτονικές FFT επιτευχθεί. Στο Σχ.4.5 απεικονίζεται ένα παράδειγµα της αρχιτεκτονικής R2SDF για την υλοποίηση FFT 16 σηµείων. Σχήµα 4.5. Αρχιτεκτονική R2SDF (N=16) Η λειτουργία της αρχιτεκτονικής R2SDF περιγράφεται ως εξής: Έστω N το πλήθος των στοιχείων της ακολουθίας εισόδου. Στο πρώτο επίπεδο υπολογισµού το στοιχείο BF2 επιτρέπει στην είσοδο x i να αποθηκευθεί χωρίς να µεταβληθεί στον καταχωρητή ολίσθησης µεγέθους 2 N-1 έως ότου αυτός γεµίσει. Από το σηµείο αυτό και έπειτα, κάθε νέο στοιχείο εισόδου συνδυάζεται µαζί µε την έξοδο του καταχωρητή σε ένα DFT 2σηµείων. Έτσι το αποτέλεσµα αυτής της διαδικασίας είναι ο υπολογισµός δύο ακολουθιών a i και a i+n/2 όπου: a a = x i i+ N / 2 i = x + x i i+ N / 2 x i+ N / 2, i = 0, K, N / 2 1 Η ακολουθία a i+n/2 αποθηκεύεται σειριακά στον καταχωρητή καθώς παράγεται, ενώ η a i περνάει στην έξοδο της «πεταλούδας» και πολλαπλασιάζεται µε τον αντίστοιχο twiddle factor. Όταν επεξεργαστεί η ακολουθία a i στο σύνολό της, τότε τα στοιχεία a i+n/2 εξάγονται σειριακά από τον καταχωρητή ολίσθησης και περνούν στον πολλαπλασιαστή. Η λειτουργία των επόµενων επιπέδων υπολογισµού είναι πανοµοιότυπη µε εκείνη του αντίστοιχου πρώτου, µε αποτέλεσµα την αδιάκοπη λειτουργία του συστήµατος. Επίσης, το µέγεθος των καταχωρητών ολίσθησης του κάθε σταδίου, είναι το υποδιπλάσιο από το προηγούµενο Radix-4 Multipath Delay Commutator (R4MDC) Η αρχιτεκτονική αυτή αποτελεί την αντίστοιχη εκδοχή του R2MDC για radix-4 αλγορίθµους. Όπως φαίνεται και από το Σχ.4.6 κάθε στάδιο υπολογισµού αποτελείται από τρεις µιγαδικούς πολλαπλασιαστές και τρεις γραµµές καθυστέρησης, ενώ ο delay commutator περιλαµβάνει τέσσερις εισόδους και 50

51 Αρχιτεκτονικές FFT εξόδους, µε κατάλληλους διακόπτες για τη σωστή ανακατεύθυνση των δεδοµένων. Σχετικά µε τον τρόπο λειτουργίας της R4MDC αρχιτεκτονικής, για µήκος εισόδου N=256, τα δεδοµένα όπως εισέρχονται σειριακά, διαχωρίζονται σε τέσσερις ακολουθίες, οι οποίες κατανέµονται κατάλληλα από τον delay commutator του πρώτου επιπέδου στις τέσσερις εισόδους της radix-4 «πεταλούδας». Ο συγκεκριµένος µεταγωγέας κάθε 64 κύκλους αλλάζει θέση στους εσωτερικούς διακόπτες, µε αποτέλεσµα η διαδικασία υπολογισµού να ξεκινά τον κύκλο 192 µε τα στοιχεία x 0, x 64, x 128 και x 192 να εισέρχονται στην πρώτη «πεταλούδα» και στον κύκλο 255 να περατώνεται. Τα υπόλοιπα επίπεδα λειτουργούν πανοµοιότυπα, όταν τα πρώτα δεδοµένα είναι διαθέσιµα στις εισόδους των αντίστοιχων commutators. Σχήµα 4.6. Αρχιτεκτονική R4MDC (N=256) Παρατηρούµε από το Σχ.4.6 πως στη συγκεκριµένη αρχιτεκτονική ο αριθµός των στοιχείων καθυστέρησης ενός επιπέδου είναι το ¼ εκείνων του προηγούµενου, ενώ κάθε ένας από τους µεταγωγείς αλλάζει θέση στους διακόπτες του µε τετραπλάσιο ρυθµό από τον προηγούµενο. Βασικό µειονέκτηµα της R4MDC αρχιτεκτονικής είναι πως το ποσοστό του χρόνου στον οποίο τα αριθµητικά και αποθηκευτικά στοιχεία χρησιµοποιούνται, είναι µόλις το 25% του συνολικού χρόνου υπολογισµού. Το πλήθος των πολλαπλασιαστών, των radix-4 «πεταλούδων» και των καταχωρητών ολίσθησης που απαιτούνται είναι 3log 4 N, log 4 N και 5/2Ν-4 αντίστοιχα Radix-4 Single Path Delay Feedback (R4SDF) Η αρχιτεκτονική αυτή αποτελεί την αντίστοιχη εκδοχή του R2SDF για radix-4 αλγορίθµους και στο Σχ.4.7 παρουσιάζεται η υλοποίησή του για πλήρη µετασχηµατισµό 256 στοιχείων. Σε κάθε στάδιο υπολογισµού αποθηκεύονται οι τρεις από τις τέσσερις εξόδους της radix-4 «πεταλούδας», ενώ χρησιµοποιείται µόνο ένας µιγαδικός πολλαπλασιαστής. Η λειτουργία του ακολουθεί την ίδια λογική µε εκείνη της 51

52 Αρχιτεκτονικές FFT R2SDF αρχιτεκτονικής. Το πλήθος των πολλαπλασιαστών, των radix-4 «πεταλούδων» και των καταχωρητών ολίσθησης που απαιτούνται είναι log 4 N-1, log 4 N και Ν-1 αντίστοιχα. Το utilization των πολλαπλασιαστών αυξάνεται στο 75% σε σχέση µε τη multipath delay commutator αρχιτεκτονική που είναι 25%. Αντιθέτως το utilization των «πεταλούδων» είναι µόλις 25% αφού για τα ¾ του χρόνου υπολογισµού παραµένουν ανενεργές. Σχήµα 4.7. Αρχιτεκτονική R4SDF (N=256) Radix-2 4 Single Path Delay Feedback (R2 4 SDF) Η αρχιτεκτονική αυτή αποτελεί την pipelined εκδοχή του radix-2 4 αλγορίθµου και απεικονίζεται στο Σχ.4.8 για ένα παράδειγµα µετασχηµατισµού FFT 256 σηµείων. Το σύµβολο δηλώνει τον προτεινόµενο CSD constant µιγαδικό πολλαπλασιαστή, ενώ ο πολλαπλασιασµός µε τον παράγοντα j περιλαµβάνεται στην «πεταλούδα» τύπου BF1. Σχήµα 4.8. Αρχιτεκτονική R2 4 SDF (N=256) Το πλήθος των απαιτούµενων καταχωρητών ολίσθησης είναι N-1, όπως και στην R2SDF αρχιτεκτονική, που είναι το µικρότερο δυνατό που µπορεί να επιτευχθεί, ενώ το κύριο χαρακτηριστικό της αρχιτεκτονικής αυτής για N=256, είναι ότι αποτελείται από µόλις ένα µιγαδικό πολλαπλασιαστή. Τα στάδια υπολογισµού παραµένουν log 2 N στο πλήθος. Όπως αναφέρεται και στο [5], η υλοποίηση του αλγορίθµου R2 4 SDF έχει ως αποτέλεσµα τη µείωση τόσο της επιφάνειας υλοποίησης, όσο και της κατανάλωσης ισχύος κατά 30%. Στην περίπτωση του FFT 64 σηµείων, που 52

53 Αρχιτεκτονικές FFT αφορά την παρούσα διπλωµατική, η µείωση αυτή οφείλεται στην αντικατάσταση ενός µιγαδικού πολλαπλασιαστή γενικού σκοπού, από ένα µιγαδικό πολλαπλασιαστή τύπου Canonic Signed Digit ειδικού σκοπού (υπολογίζει το γινόµενο µε συγκεκριµένους twiddle συντελεστές), προφανώς µικρότερου µεγέθους. Το γεγονός αυτό, σε συνδυασµό µε τη µικρή πολυπλοκότητα και την απλή µορφή που παρουσιάζουν τα κυκλώµατα ελέγχου λειτουργίας του FFT block (όπως σε κάθε R2SDF αλγόριθµο), καθιστά την αρχιτεκτονική αυτή ως την ιδανική επιλογή προς υλοποίηση. Οι λεπτοµέρειες της δοµής της αρχιτεκτονικής µελετώνται και παρουσιάζονται αναλυτικά στο κεφάλαιο 6. 53

54 Μελέτη και Ανάλυση ψηφιακών φίλτρων ενός OFDM συστήµατος 5. Μελέτη και Ανάλυση ψηφιακών φίλτρων ενός OFDM συστήµατος Το παρόν κεφάλαιο πραγµατεύεται τη µελέτη και ανάλυση των παραµέτρων συγκεκριµένων βασικών ψηφιακών φίλτρων µέσω εξοµοίωσης, σχετικά µε την επίδρασή τους στη συµπεριφορά και απόδοση της OFDM διαµόρφωσης. Οι προδιαγραφές πάνω στις οποίες βασίστηκαν οι εξοµοιώσεις είναι εκείνες που αφορούν το πρότυπο IEEE και συγκεκριµένα χρησιµοποιήθηκε η µέθοδος λειτουργίας για διαµόρφωση 16-QAM και ρυθµό κωδικοποίησης 3/4, όπως φαίνεται στον Πιν Οι εξοµοιώσεις έλαβαν χώρα σε περιβάλλον MATLAB 6.5 (R13) και εφαρµόστηκαν στο γενικό block διάγραµµα ενός OFDM ποµπού που φαίνεται στο Σχ.5.1. Όλες οι συγκρίσεις έγιναν µε βάση το λόγο των εσφαλµένων bits προς τα αναµενόµενα (BER Bit-Error-Rate) και το µέγεθος του PAPR (Peakto-Average Power Ratio) του συστήµατος. Σχήµα 5.1. Γενικό block διάγραµµα OFDM ποµπού 5.1. Γεννήτρια 16-QAM συµβόλων Το τµήµα αυτό της διαδικασίας υπολογισµού λαµβάνει ως είσοδο µία ακολουθία bits και παράγει µιγαδικά σύµβολα, τα οποία µπορούν να απεικονιστούν από 16 σηµεία στο επίπεδο (constellation points), όπως ακριβώς απεικονίζονται στο Σχ.2.3. Σύµφωνα µε τις προδιαγραφές του προτύπου IEEE σε κάθε µιγαδικό σύµβολο αντιστοιχούν 4 bits της εισόδου. Επίσης, εξαιτίας της εφαρµογής του Grey κώδικα, η Hamming απόσταση της δυαδικής αναπαράστασης ενός µιγαδικού αριθµού από τους γειτονικούς του στην constellation αντιστοίχηση είναι 1. 54

55 Μελέτη και Ανάλυση ψηφιακών φίλτρων ενός OFDM συστήµατος 5.2. Γεννήτρια υποφερουσών OFDM διαµόρφωση Σύµφωνα µε τις προδιαγραφές του προτύπου IEEE ο επιθυµητός αριθµός των υποφερουσών είναι ίσος µε Ν=64. Στην περίπτωση όµως που χρησιµοποιηθεί Ν-IFFT, το εύρος ζώνης µετάβασης είναι αρκετά µικρό και εποµένως το φίλτρο ανακατασκευής (lowpass reconstruction filter) που θα εφαρµοστεί, θα πρέπει να χαρακτηρίζεται από πολύ απότοµη µεταβολή µεταξύ passband και stopband περιοχών, οδηγώντας σε µεγαλύτερη πολυπλοκότητα κατασκευής του φίλτρου. Εποµένως, για το λόγο αυτό και για την αποφυγή του aliasing των σηµάτων, απαιτείται η υπερδειγµατοληψία των υποφερουσών που παράγονται από τη διαδικασία του IFFT. Η υπερδειγµατοληψία αυτή µπορεί να επιτευχθεί µε τη χρήση πολλαπλάσιου µεγέθους IFFT, αυξάνοντας όµως µε τον τρόπο αυτό το µέγεθος του απαιτούµενου υλικού και την πολυπλοκότητα υλοποίησης. Μία εναλλακτική λύση είναι η εφαρµογή ενός φίλτρου παρεµβολής (interpolation filter) στην έξοδο του N-IFFT, δηλαδή υπερδειγµατοληψία του σήµατος και εφαρµογή ενός ψηφιακού φίλτρου για την αποκοπή των εκτός εύρου ζώνης συχνοτήτων. Το µέγεθος της υπερδειγµατοληψίας αποτελεί το αντικείµενο µελέτης στη συνέχεια Επιλογή interpolation φίλτρου Στην περίπτωση εφαρµογής του interpolation φίλτρου, το block διάγραµµα του Σχ.5.1 µετασχηµατίζεται στο Σχ.5.2. Σχήµα 5.2.Block διάγραµµα OFDM ποµπού µε υπερδειγµατοληπτηµένες υποφέρουσες Οι εξοµοιώσεις που ακολουθούν έγιναν για υπερδειγµατοληψία κατά 2, 4 και 8, ενώ τα φίλτρα που χρησιµοποιήθηκαν είναι τα: FIR, Chebyshev-I, Butterworth και Elliptic, των οποίων το µήκος ποικίλει ανάλογα µε το µέγεθος της υπερδειγµατοληψίας. Για την κατασκευή τους χρησιµοποιήθηκαν αντίστοιχα οι συναρτήσεις του Matlab: INTFILT(R,L,ALPHA), BUTTORD(Wp, 55

56 Μελέτη και Ανάλυση ψηφιακών φίλτρων ενός OFDM συστήµατος Ws, Rp, Rs), CHEB1ORD(Wp, Ws, Rp, Rs), και ELLIPORD(Wp, Ws, Rp, Rs), όπου : R : Παράγοντας υπερδειγµατοληψίας L : 2*L είναι ο αριθµός των γειτονικών δειγµάτων της εισόδου για την εφαρµογή του FIR φίλτρου Wp: passband edge frequency normalized between 0 and 1 (radians/sample) Ws: stopband edge frequency normalized between 0 and 1 (radians/sample) Rp: ripple in the passband (in db) Rs: ripple in the stopband (in db) Οι τιµές των παραπάνω παραµέτρων παραµένουν ίδιες σε όλες τις περιπτώσεις για ευνόητους λόγους, και είναι µε βάση τις προδιαγραφές (όριο Nyquist, αποδεκτές τιµές των ripples σε db): Wp: 0.45 Ws: 0.55 Rp: 3 Rs: 45 Στην περίπτωση της υπερδειγµατοληψίας µεγαλύτερης του 2 (4 και 8) χρησιµοποιήθηκε το ίδιο βασικό φίλτρο 2-interpolation κατ επανάληψη για λόγους µόνο εξοµοίωσης και αποτελεσµάτων. Οι εξοµοιώσεις περιλαµβάνουν τη σύγκριση µεταξύ µίας αρχιτεκτονικής που περιλαµβάνει διπλάσιο µέγεθος IFFT (N=128) και µίας αρχιτεκτονικής µε κανονικό µέγεθος IFFT (N=64), ακολουθούµενο από το interpolation φίλτρο. Η κατανοµή των δεδοµένων στις εισόδους του IFFT έγινε µε βάση το Σχ.2.4 ενώ η φέρουσα που αντιστοιχεί στην είσοδο N/2 δε χρησιµοποιείται για να αποφευχθούν οι παρεµβολές από τη DC συχνότητα. Επίσης, οι µισές είσοδοι στο IFFT block διπλάσιου µεγέθους αφήνονται κενές, εξαιτίας των πλεονεκτηµάτων που περιγράφονται στο [6]. Συγκεκριµένα, τα επαναλαµβανόµενα αντίγραφα του φάσµατος του αρχικού σήµατος (aliases), που βρίσκονται κοντά σε αυτό, δυσκολεύουν περισσότερο τη διαδικασία του φιλτραρίσµατος εξαιτίας των υψηλών απαιτήσεων στις 56

57 Μελέτη και Ανάλυση ψηφιακών φίλτρων ενός OFDM συστήµατος προδιαγραφές αυτού. Για τη µείωση των απαιτήσεων στις παραµέτρους του βαθυπερατού φίλτρου, που εφαρµόζεται πριν τη µετατροπή του σήµατος σε αναλογικό, οι υποφέρουσες και στις δύο πλευρές του συχνοτικού περιεχοµένου του σήµατος πρέπει να είναι κενές. Για το λόγο αυτό, είναι προτιµότερο να διπλασιαστεί το µέγεθος του IFFT και οι µισές από αυτές να αφεθούν κενές. Εξαιτίας του διπλασιασµού, τα aliases του αρχικού σήµατος εµφανίζονται αρκετά µακριά όσον αφορά το πεδίο της συχνότητας. Παρόλα αυτά, πρέπει να σηµειωθεί πως ο διπλασιασµός αυτός απαιτεί ταχύτερους D/A converters καθώς και ταχύτερους IFFT επεξεργαστές. Τα αποτελέσµατα των εξοµοιώσεων για τα διαφορετικά interpolation φίλτρα παρουσιάζονται στα Σχ.5.3 α,β,γ,δ. Επίσης, για τις εξοµοιώσεις αυτές µετρήθηκε το PAPR του συστήµατος και τα αποτελέσµατα παρουσιάζονται στον Πιν Το PAPR υπολογίστηκε µε βάση τη σχέση (1) η οποία αποτελεί και τον ορισµό αυτού. Peak Amplitude of the Signal PAPR = Average value of the Signal 2 ( ) ( ) x k PAPR =,1 k N 2 E x k Όπου max { } { ( ) 2 } E x k (1) ορίζεται ως η µέση τιµή του σήµατος x στο πεδίο του χρόνου GENERAL RESULTS BEFORE AND AFTER APPLYING THE INTERPOLATION FILTER PAPR 2-IFFT PAPR 2-FIR(15) INTERPOLATION PAPR 4-FIR(31) INTERPOLATION PAPR 8-FIR(63) INTERPOLATION BEFORE AND AFTER APPLYING THE INTERPOLATION FILTER PAPR 2-IFFT PAPR 2-BUTTERWORTH(17) INTERPOLATION PAPR 4-BUTTERWORTH(34) INTERPOLATION PAPR 8-BUTTERWORTH(68) INTERPOLATION BEFORE AND AFTER APPLYING THE INTERPOLATION FILTER PAPR 2-IFFT PAPR 2-CHEBYSHEV(8) INTERPOLATION PAPR 4-CHEBYSHEV(16) INTERPOLATION PAPR 8-CHEBYSHEV(32) INTERPOLATION BEFORE AND AFTER APPLYING THE INTERPOLATION FILTER PAPR 2-IFFT PAPR 2-ELLIPTIC(5) INTERPOLATION PAPR 4-ELLIPTIC(10) INTERPOLATION PAPR 8-ELLIPTIC(20) INTERPOLATION Πίνακας Σύγκριση 2FFT και Interpolation φίλτρων ως προς το PAPR 57

58 Μελέτη και Ανάλυση ψηφιακών φίλτρων ενός OFDM συστήµατος Σχήµα 5.3α. Σύγκριση 2FFT µε FIR Interpolation φίλτρο ως προς το BER Σχήµα 5.3β. Σύγκριση 2FFT µε Butterworth Interpolation φίλτρο ως προς το BER 58

59 Μελέτη και Ανάλυση ψηφιακών φίλτρων ενός OFDM συστήµατος Σχήµα 5.3γ. Σύγκριση 2FFT µε Chebyshev-I Interpolation φίλτρο ως προς το BER Σχήµα 5.3δ. Σύγκριση 2FFT µε Elliptic Interpolation φίλτρο ως προς το BER Από τα παραπάνω αποτελέσµατα παρατηρείται πως το µικρότερο BER εµφανίζουν οι περιπτώσεις εφαρµογής των φίλτρων: FIR, Butterworth, 59

60 Μελέτη και Ανάλυση ψηφιακών φίλτρων ενός OFDM συστήµατος Chebyshev και Elliptic µε υπερδειγµατοληψία κατά 2. Επίσης το µικρότερο PAPR επιτυγχάνεται για τα φίλτρα: FIR, Butterworth µε υπερδειγµατοληψία κατά 2 και Chebyshev, Elliptic µε υπερδειγµατοληψία κατά 4. Για κάθε µία από αυτές τις διαφορετικές οµάδες φίλτρων έγιναν εξοµοιώσεις, µε σκοπό να βρεθεί το φίλτρο που παρουσιάζει το µικρότερο BER και το µικρότερο PAPR αντίστοιχα. Τα αποτελέσµατα ακολουθούν στα Σχ.5.4 α, β και στον Πιν MINIMUM BER RESULTS BEFORE AND AFTER APPLYING THE INTERPOLATION FILTER PAPR 2-IFFT PAPR 2-FIR(15) INTERPOLATION PAPR 2-BUTTERWORTH(17) INTERPOLATION PAPR 2-CHEBYSHEV(8) INTERPOLATION PAPR 2-ELLIPTIC(5) INTERPOLATION MINIMUM PAPR RESULTS BEFORE AND AFTER APPLYING THE INTERPOLATION FILTER PAPR 2-IFFT PAPR 2-FIR(15) INTERPOLATION PAPR 2-BUTTERWORTH(17) INTERPOLATION PAPR 4-CHEBYSHEV(8) INTERPOLATION PAPR 4-ELLIPTIC(5) INTERPOLATION Πίνακας Σύγκριση Interpolation φίλτρων µε το µικρότερο BER και PAPR Σχήµα 5.4α. Σύγκριση 2FFT µε interpolation φίλτρα που εµφανίζουν το ελάχιστο BER 60

61 Μελέτη και Ανάλυση ψηφιακών φίλτρων ενός OFDM συστήµατος Σχήµα 5.4β. Σύγκριση 2FFT µε interpolation φίλτρα που εµφανίζουν το ελάχιστο PAPR Στην οµάδα των φίλτρων που εµφανίζουν το µικρότερο BER τα καλύτερα αποτελέσµατα παρουσιάζει το FIR µε υπερδειγµατοληψία κατά 2, ενώ στην οµάδα των φίλτρων που χαρακτηρίζεται από το µικρότερο PAPR, το Elliptic µε υπερδειγµατοληψία κατά 4 παρουσιάζει το µικρότερο BER, αλλά και το µεγαλύτερο PAPR (µεταξύ των φίλτρων της ίδιας οµάδας). Αντίθετα, ικανοποιητικά αποτελέσµατα από πλευράς BER και PAPR εµφανίζει το Butterworth-2 φίλτρο. Αν ο παράγοντας επιλογής interpolation φίλτρου είναι το BER τότε το FIR µε υπερδειγµατοληψία κατά 2 θεωρείται ίσως το καταλληλότερο προς υλοποίηση. Άλλωστε, το FIR φίλτρο είναι πολύ απλό και ευέλικτο στην υλοποίηση του (υπάρχουν πολλές αναφορές στη βιβλιογραφία), ενώ κύριο χαρακτηριστικό του είναι η γραµµικότητα της φάσης, απαραίτητο χαρακτηριστικό σε ένα OFDM σύστηµα για την παρεµπόδιση της αύξησης του PAPR (όλα τα κυκλώµατα µεταξύ του διαµορφωτή και του αποδιαµορφωτή θα πρέπει να παρουσιάζουν όσο το δυνατό περισσότερο γραµµική φάση [7] ). Τελικά, το FIR φίλτρο είναι εκείνο το οποίο επιλέγεται για την περαιτέρω µελέτη και υλοποίηση που παρουσιάζεται στο επόµενο κεφάλαιο Επιλογή βαθυπερατού φίλτρου 61

62 Μελέτη και Ανάλυση ψηφιακών φίλτρων ενός OFDM συστήµατος Στις εξοµοιώσεις που ακολουθούν, εξετάζονται τέσσερα βασικά ψηφιακά βαθυπερατά φίλτρα (Butterworth, Chebyshev-Ι, Elliptical και Root Raised Cosine). Η επιλογή των χαρακτηριστικών τους (order, cutoff frequency, peak to peak ripple, roll off factor) έγινε µε βάση το απαιτούµενο µεταδιδόµενο φάσµα (spectral mask) του σήµατος που απεικονίζεται στο Σχ.2.5. Οι παράµετροι των φίλτρων αυτών θα πρέπει να καλύπτουν τις προδιαγραφές του προτύπου IEEE που περιγράφονται στην παράγραφο 2.5. Με βάση τους παραπάνω περιορισµούς έλαβαν χώρα οι ακόλουθες µετρήσεις. Αρχικά µετρήθηκε το BER και το PAPR του OFDM συστήµατος µε διπλάσιο µέγεθος IFFT και για τα τέσσερα βαθυπερατά φίλτρα. Στη συνέχεια, εξετάζονται τα αποτελέσµατα της εφαρµογής των δύο οµάδων φίλτρων υπερδειγµατοληψίας της προηγούµενης ενότητας µε το καλύτερο βαθυπερατό φίλτρο από την προηγούµενη εξοµοίωση. Τα αποτελέσµατα της µέτρησης του PAPR παρουσιάζονται στον Πιν.5.3-1, ενώ τα αντίστοιχα για τη µέτρηση του BER απεικονίζονται στο Σχ.5.5. BEFORE AND AFTER APPLYING THE LOWPASS FILTER PAPR Root Raised Cosine(121) 2-IFFT PAPR BUTTERWORTH(6) 2-IFFT PAPR CHEBYSHEV(4) 2-IFFT PAPR ELLIPTIC(3) 2-IFFT Πίνακας Σύγκριση βαθυπερατών φίλτρων ως προς το PAPR Σχήµα 5.5. Σύγκριση ψηφιακών βαθυπερατών φίλτρων σε σύστηµα διπλάσιου µεγέθους IFFT Από τη σύγκριση των παραπάνω αποτελεσµάτων παρατηρείται, πως το βαθυπερατό φίλτρο που εµφανίζει το µικρότερο BER είναι το Root Raise 62

63 Μελέτη και Ανάλυση ψηφιακών φίλτρων ενός OFDM συστήµατος Cosine. Το µεγάλο µήκος του όµως (121 taps) το καθιστά απαγορευτικό για υλοποίηση, ειδικά σε συσκευές FPGA που οι πόροι του διαθέσιµου υλικού είναι περιορισµένοι. Πολύ καλά αποτελέσµατα στο σύνολό του εµφανίζει το Elliptic φίλτρο, καθώς παρουσιάζει ικανοποιητικό BER, το µικρότερο PAPR και το µικρότερο σε µήκος µέγεθος (3), γεγονός που το καθιστά προσιτό προς υλοποίηση. Με την εφαρµογή του φίλτρου αυτού θα ακολουθήσουν οι υπόλοιπες εξοµοιώσεις. Στη συνέχεια, το διπλάσιο σε µέγεθος IFFT block αντικαθίσταται από το υπερδειγµατοληπτηµένο ισοδύναµό του και οι εξοµοιώσεις που πραγµατοποιήθηκαν αφορούν τις δύο οµάδες interpolation φίλτρων, που περιγράφηκαν στην προηγούµενη ενότητα (ελάχιστο BER και ελάχιστο PAPR) εφαρµόζοντας ακολούθως το Elliptic βαθυπερατό φίλτρο. Τα αποτελέσµατα που λαµβάνουµε για αυτές τις οµάδες, όσον αφορά τη µέτρηση του BER, απεικονίζονται στα Σχ.5.6 και 5.7, ενώ, όσον αφορά το PAPR, παρουσιάζονται στον Πιν Σχήµα 5.6. Σύγκριση 2FFT- interpolation φίλτρα µε ελάχιστο BER σε OFDM σύστηµα µε Elliptic βαθυπερατό φίλτρο 63

64 Μελέτη και Ανάλυση ψηφιακών φίλτρων ενός OFDM συστήµατος Σχήµα 5.7. Σύγκριση 2FFT- interpolation φίλτρα µε ελάχιστο PAPR σε OFDM σύστηµα µε Elliptic βαθυπερατό φίλτρο BEFORE AND AFTER APPLYING THE ELLIPTIC FILTER USING INTERPOLATED CARRIERS PAPR 2-FIR(15) INTERPOLATION PAPR 2-BUTTERWORTH(17) INTERPOLATION PAPR 4-CHEBYSHEV(8) INTERPOLATION PAPR 4-ELLIPTIC(5) INTERPOLATION Πίνακας Σύγκριση interpolation φίλτρων ως προς το PAPR σε OFDM σύστηµα µε Elliptic βαθυπερατό φίλτρο Και στις δύο παραπάνω περιπτώσεις µετρήσεων, φαίνεται ότι το µικρότερο BER εµφανίζεται στην περίπτωση που το interpolation φίλτρο είναι το FIR (µήκους 15), ενώ και το µέγεθος του PAPR δεν είναι απαγορευτικό, συγκριτικά µε τα υπόλοιπα φίλτρα Συµπεράσµατα εξοµοιώσεων Με βάση τα αποτελέσµατα των µετρήσεων που προηγήθηκαν, καταλήγουµε πως η αρχιτεκτονική ενός OFDM συστήµατος που ακολουθεί τις προδιαγραφές του προτύπου IEEE µε διαµόρφωση 16-QAM και ρυθµό κωδικοποίησης R=3/4, αποτελείται από το block του IFFT µεγέθους N=64 ακολουθούµενο από ένα FIR interpolation φίλτρο µήκους 15-taps. Τέλος, το υπερδειγµατοληπτηµένο σήµα που παράγεται, εισάγεται σε ένα Elliptic 64

65 Μελέτη και Ανάλυση ψηφιακών φίλτρων ενός OFDM συστήµατος βαθυπερατό φίλτρο µήκους 3, προτού σταλεί στο τµήµα του D/A για τη µετατροπή του σε αναλογικό. 65

66 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος 6. Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος Σκοπός του κεφαλαίου αυτού είναι η µελέτη και η υλοποίηση µιας αρχιτεκτονικής για την παραγωγή του OFDM συµβόλου, προτού αυτό επεξεργαστεί από το ψηφιακό βαθυπερατό φίλτρο. Οι προδιαγραφές και τα χαρακτηριστικά των τµηµάτων επεξεργασίας, όπως FFT block και interpolation φίλτρο, συµβαδίζουν µε εκείνα που αναφέρονται στο κεφάλαιο 2. Εποµένως, η προτεινόµενη αρχιτεκτονική θα πρέπει να ικανοποιεί τους όποιους χρονικούς περιορισµούς ορίζει το πρότυπο, όπως είναι το µέγιστο χρονικό όριο υπολογισµού και κατασκευής του τελικού OFDM σήµατος (4.0µsec). Συγκεκριµένα, προτείνονται δύο διαφορετικές αρχιτεκτονικές βασιζόµενες στα αποτελέσµατα των εξοµοιώσεων του κεφαλαίου 5, η κάθε µία µε τα δικά της πλεονεκτήµατα και µειονεκτήµατα Βασική αρχιτεκτονική OFDM συστήµατος Στο Σχ.6.1 παρουσιάζεται η βασική αρχιτεκτονική για τον υπολογισµό του OFDM σήµατος. Αυτή αποτελείται από το βασικό block IFFT, το FIR φίλτρο υπερδειγµατοληψίας κατά 2 (interpolation filter) και ένα buffer, µε σκοπό την κατασκευή του cyclic suffix. Σχήµα 6.1. Βασική Αρχιτεκτονική IFFT block Η κατασκευή του IFFT 64 σηµείων βασίστηκε στο [5], στο οποίο περιγράφεται µία τροποποιηµένη µορφή του radix2 4 FFT. Συγκεκριµένα, ο αλγόριθµος που προτείνεται είναι τύπου Decimation in Frequency (DIF), µε αποτέλεσµα, ενώ η είσοδος των δεδοµένων να γίνεται σε φυσική σειρά, η έξοδος που λαµβάνεται 66

67 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος να είναι σε bit-reversed. ηλαδή η ακολουθία εξόδου είναι της µορφής x 0, x 32, x 16, x 48,.... Επειδή όµως στην έξοδο παρεµβάλλεται το interpolation φίλτρο θα πρέπει τα δεδοµένα, που παράγονται, να εµφανίζονται σε φυσική σειρά, ώστε η επεξεργασία τους να διαδέχεται χρονικά την παραγωγή τους. Αντιθέτως, απαιτείται µία επιπλέον µνήµη αποθήκευσης στην έξοδο του FFT (buffer), αυξάνοντας έτσι τους κύκλους που χρειάζονται για τον πλήρη µετασχηµατισµό της εισόδου. Πράγµατι, χρησιµοποιώντας την pipelined εκδοχή του FFT αλγορίθµου (radix2 4 SDF-Single Delay Feedback), οι συνολικοί κύκλοι που απαιτούνται για το µετασχηµατισµό είναι 128. Η διαδικασία της αναδιάταξης (re-ordering) γίνεται επικαλυπτικά στο χρόνο αυτό, καθώς µε το που υπολογίζονται τα δεδοµένα, αποθηκεύονται ταυτόχρονα στην κατάλληλη θέση του buffer εξόδου. Αναλυτικότερα, η πρώτη έξοδος λαµβάνεται στον κύκλο 64 και αποθηκεύεται στη διεύθυνση 0 του buffer. Όµοια σε κάθε κύκλο, λαµβάνεται και νέο στοιχείο στην έξοδο, µε παράλληλη τοποθέτηση στον buffer. Τελικά η re-ordered ακολουθία επιτυγχάνεται σε 128 κύκλους. Το µειονέκτηµα της διαδικασίας αυτής είναι, ότι από το χρονικό σηµείο αυτό και έπειτα, ακολουθεί ο υπολογισµός του φίλτρου, και όχι επικαλυπτικά µε την παραγωγή της εξόδου από τον FFT. Έτσι, χρειάζονται 64 επιπλέον κύκλοι ρολογιού, για την περάτωση της όλης διαδικασίας. Από τα παραπάνω, υπολογίζεται πως οι συνολικοί κύκλοι που απαιτούνται είναι (για τον υπολογισµό του suffix) = 208 και θα πρέπει να εκτελεστούν σε 4.0µsec το πολύ, όπως ορίζουν οι προδιαγραφές. Συµπεραίνεται λοιπόν, πως η συχνότητα λειτουργίας του ρολογιού θα πρέπει να είναι τουλάχιστον 52Mhz, κάτι που συνεπάγεται υψηλή κατανάλωση ισχύος, αν ληφθεί υπόψη ότι µετά την εφαρµογή του interpolation φίλτρου η συχνότητα λειτουργίας για τη δειγµατοληψία των παραγόµενων στοιχείων θα είναι διπλάσια της αρχικής. Επίσης, σύµφωνα µε το πρότυπο τα δεδοµένα εµφανίζονται στην είσοδο µε συχνότητα 20Mhz. Στις περισσότερες υλοποιήσεις των προτύπων IEEE και HIPERLAN/2 η δειγµατοληψία τους συνήθως γίνεται είτε στη διπλάσια είτε στην τετραπλάσια συχνότητα, δηλαδή Mhz, κάτι που καθιστά απαγορευτική την προαναφερθείσα αρχιτεκτονική. Το επιθυµητό είναι στην έξοδο του FFT τα δεδοµένα να παράγονται σε φυσική σειρά, έτσι ώστε να µην απαιτείται η ύπαρξη του buffer για την αναδιάταξη και 67

68 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος η επεξεργασία τους από το φίλτρο να γίνεται επικαλυπτικά στο χρόνο. Με τον τρόπο αυτό, οι συνολικοί απαιτούµενοι κύκλοι µειώνονται σε 151 (θα εξηγηθεί αργότερα γιατί) και η ελάχιστη συχνότητα λειτουργίας του ρολογιού του συστήµατος σε 37,75Mhz. Στο βιβλίο των Oppenheim Schafer αναφέρεται ότι για «κάθε Decimation in Time (DIT) FFT αλγόριθµο, αντιστοιχεί ένας Decimation in Frequency (DIF) αλγόριθµος αν αντιστραφεί η είσοδος µε την έξοδο, καθώς και όλες οι κατευθύνσεις στο διάγραµµα ροής». Με βάση την πρόταση αυτή, προκύπτει ο DIT radix2 4 αλγόριθµος από τον αντίστοιχο DIF, όπως ακριβώς φαίνεται στο Σχ.6.2. H υλοποίηση της pipelined εκδοχής του Decimation in Time αλγορίθµου R2 4 SDF (radix2 4 Single Delay Feedback) αποτελεί αντικείµενο µελέτης στη συνέχεια. Σχήµα 6.2. Αλγόριθµος R2 4 SDF Decimation in Time 68

69 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος Υπολογισµός ιδανικού µήκους λέξης Συστήµατος Ένα από τα σηµαντικότερα τµήµατα της υλοποίησης του OFDM συστήµατος είναι η επίτευξη όσο το δυνατό µεγαλύτερου µεγέθους SQNR (Signal to Quantization Noise Ratio). Αναφέρεται στο [8] πως ικανοποιητικό SQNR θεωρείται εκείνο που η τιµή του είναι τουλάχιστον 46,8 db. Ο καθορισµός του µήκους λέξης της αναπαράστασης των δεδοµένων εισόδου, των ενδιάµεσων αποτελεσµάτων (π.χ. πολλαπλασιασµός µε twiddle factors), των twiddle factors, καθώς και των στοιχείων εισόδου, αποτελούν καθοριστικούς παράγοντες που επηρεάζουν το συνολικό SQNR του συστήµατος, αφού οι αριθµητικοί υπολογισµοί αφορούν πράξεις σταθερής υποδιαστολής. Για την εύρεση εποµένως του ιδανικού µήκους λέξης σε κάθε περίπτωση, πραγµατοποιήθηκαν σε περιβάλλον MATLAB εξοµοιώσεις για διάφορα µήκη λέξεων, καθώς το πρόβληµα αυτό είναι αρκετά δύσκολο να λυθεί µε αναλυτικό τρόπο. Συγκεκριµένα, στις εξοµοιώσεις που έλαβαν χώρα µετρήθηκε το µέγεθος του SQNR ενός OFDM συστήµατος, όπου το µήκος λέξης της εισόδου κυµαίνεται από 6 έως 12 bits, τα ενδιάµεσα αποτελέσµατα του µιγαδικού FFT από 9 έως 18 bits, η έξοδος του FFT από 12 έως 16 bits, που αποτελεί και την είσοδο στο interpolation φίλτρο, και τα ενδιάµεσα αποτελέσµατα του φίλτρου από 10 έως 18 bits. Η αναπαράσταση της εξόδου του συστήµατος είναι ίδια µε την εκείνη της εισόδου του φίλτρου, καθώς λόγω των συντελεστών αυτού δεν απαιτούνται επιπλέον bits για την αναπαράσταση της εισόδου. Πράγµατι, οι συντελεστές του interpolation φίλτρου υπολογίστηκαν σε περιβάλλον Matlab µε τη βοήθεια της συνάρτησης intfilt και παρουσιάζονται στον Πιν Συντελεστής Συντελεστής Πίνακας Τιµές συντελεστών interpolation φίλτρου Έστω x max η είσοδος του φίλτρου µε τη µεγαλύτερη τιµή. Στη χειρότερη 14 περίπτωση η έξοδος που λαµβάνεται είναι cx,όπου c o συντελεστής του i max i= 0 φίλτρου. Έτσι, η µέγιστη τιµή που αναµένεται στην έξοδο είναι *x max < 69

70 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος 2*x max, µε αποτέλεσµα να µην απαιτείται η προσθήκη επιπλέον bit για την αναπαράστασή της. Για την καλύτερη ακρίβεια των αποτελεσµάτων η εν λόγω εξοµοίωση πραγµατοποιήθηκε για 1000 επαναλήψεις και στο Σχ.6.3α-β φαίνονται τα διαγράµµατα που ικανοποιούν το ελάχιστο αποδεκτό όριο του SQNR, µε τις λιγότερες απαιτήσεις σε hardware και τον ιδανικότερο συνδυασµό µήκους λέξεων. Στις περιπτώσεις στις οποίες το µήκος λέξης της εξόδου του συστήµατος ήταν µικρότερο από 13 bits, το SQNR που επιτεύχθηκε, ήταν µικρότερο του απαιτούµενου ορίου, µε αποτέλεσµα να απορριφθούν. Σχήµα 6.3α-β. Μετρήσεις ιδανικού µήκους λέξης αναπαράστασης εισόδου, ενδιάµεσων αποτελεσµάτων και εξόδου του OFDM συστήµατος Στο Σχ.6.3 α-β οι περιπτώσεις στις οποίες επιτυγχάνεται το κατώτατο όριο των 46,8 db του SQNR, είναι εκείνες για τις οποίες το µήκος λέξης της εισόδου είναι µεγαλύτερο από 9 bits. Παρόλα αυτά, στο Σχ.6.3α ο στόχος του κατώτατου επιτρεπτού SQNR επιτυγχάνεται οριακά, µε αποτέλεσµα οι παράµετροι που χρησιµοποιούνται στο Σχ.6.3β να θεωρούνται ως οι πιο κατάλληλοι και ασφαλέστεροι για την χρήση τους, κατά τη διάρκεια της φάσης της υλοποίησης. Αναλυτικότερα, µε βάση το Σχ.6.3β, το ελάχιστο µήκος λέξης της εισόδου απαιτείται να είναι 9 bits, ενώ το µήκος λέξης των ενδιάµεσων σταδίων του FFT τµήµατος, της εισόδου στο interpolation φίλτρο και των ενδιάµεσων 70

71 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος σταδίων αυτού, πρέπει να είναι 14 bits. Οι παράµετροι αυτοί είναι οι ελάχιστοι δυνατοί που ικανοποιούν το όριο των 46,8dB, έχοντας παράλληλα τις ελάχιστες απαιτήσεις σε υλικό Ανάλυση µήκους λέξης ενδιάµεσων σταδίων FFT Για την αποφυγή των περιπτώσεων overflow, λόγω των πράξεων της πρόσθεσης σε κάθε ενδιάµεσο στάδιο του FFT, πολύ σηµαντικός καθίσταται ο καθορισµός του µήκους, τόσο του πραγµατικού όσο και του δεκαδικού µέρους της λέξης. Για το λόγο, αυτό εφαρµόζονται οι τεχνικές του scaling και του truncation, κατά τις οποίες στην πρώτη περίπτωση προστίθεται ένα επιπλέον bit στην αρχή της λέξης για την αναπαράσταση του αριθµού και ο δυαδικός αριθµός διαιρείται µε το 2 (shifting προς τα δεξιά), ενώ στη δεύτερη, πάλι ο δυαδικός αριθµός διαιρείται µε το 2 αλλά το λιγότερο σηµαντικό bit της λέξης αγνοείται. Ο τρόπος µε τον οποίον εφαρµόστηκαν οι δύο παραπάνω τεχνικές παρουσιάζονται στο Σχ.6.4. Οι αριθµοί στις παρενθέσεις αφορούν είτε το πραγµατικό είτε το φανταστικό µέρος του µιγαδικού αριθµού. Σχήµα 6.4.Μήκος λέξης ενδιάµεσων σταδίων του FFT block Για την καλύτερη κατανόηση του παραπάνω Σχήµατος η σηµασιολογία της παράστασης (α,β) είναι: «α» : πλήθος bits πραγµατικού µέρους λέξης «β» : πλήθος bits δεκαδικού µέρους λέξης Επεξηγώντας το Σχ.6.4, για την αναπαράσταση της εισόδου χρειάζονται 1 bit για το πραγµατικό µέρος και 8 bits για το δεκαδικό, για το πραγµατικό και το φανταστικό τµήµα του µιγαδικού αριθµού. Χωρίς χάσιµο της γενικότητας, η ανάλυση που ακολουθεί αφορά µόνο το ένα από τα δύο τµήµατα του αριθµού. Μετά την είσοδο των δεδοµένων, εφαρµόζεται scaling στην έξοδο, τόσο του πρώτου όσο και του δεύτερου επιπέδου, µε αποτέλεσµα το πλήθος των bits να αυξάνεται συνολικά σε 11. Τα δεδοµένα εισάγονται στον πρώτο µιγαδικό πολλαπλασιαστή, που παρεµβάλλεται, και τα bits που απαιτούνται για την 71

72 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος αναπαράσταση της εξόδου αυτού γίνονται 14 (3 για το πραγµατικό και 11 για το δεκαδικό δεν απαιτούνται περισσότερα για το πραγµατικό, εξαιτίας των twiddle συντελεστών, των οποίων η τιµή δεν υπερβαίνει το 2). Από το σηµείο αυτό και έπειτα, ακολουθείται η τεχνική του truncation για όλα τα υπόλοιπα στάδια του FFT, εκτός του δεύτερου µιγαδικού πολλαπλασιασµού για τον ίδιο ακριβώς λόγο που αναλύθηκε παραπάνω. Τελικά, το µήκος λέξης της εξόδου, που λαµβάνεται, παραµένει 14 bits και το πλήθος των bits που απαιτούνται τόσο για το πραγµατικό όσο και για το δεκαδικό µέρος αυτής είναι 7. Σχετικά µε το µήκος λέξης των twiddle συντελεστών, αυτό περιορίζεται στα 10 bits τόσο για το πραγµατικό, όσο και για το φανταστικό µέρος. Η επιλογή αυτή βασίστηκε στο [9], στο οποίο αναφέρεται, πως µεγαλύτερο µήκος λέξης από 10 bits δεν είναι αποδοτικό, καθώς η αύξηση του SQNR που επιτυγχάνεται είναι πολύ µικρότερη (της τάξης του 1db), σε σχέση µε το κόστος αύξησης του υλικού που απαιτείται για τους πολλαπλασιαστές και της µνήµες ROM αποθήκευσης των συντελεστών Αρχιτεκτονική IFFT block Για τον υπολογισµό του πλήρη µετασχηµατισµού Fourier της εισόδου, στην pipelined υλοποίηση του αλγορίθµου που επιλέχθηκε [5], απαιτούνται συνολικά 6 στάδια «πεταλούδας». Στο Σχ.6.5 παρουσιάζεται το core schematic της υλοποίησης του FFT και στο Σχ.6.6 απεικονίζεται το εσωτερικό γενικό block διάγραµµα αυτού. Σχήµα 6.5. Core Schematic FFT/IFFT block Στον Πιν περιγράφεται η ιδιότητα και λειτουργία των σηµάτων ελέγχου και δεδοµένων του σχηµατικού του Σχ

73 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος Σχήµα 6.6. Απλοποιηµένο Block διάγραµµα του r2 4 SDF αλγορίθµου Σήµα Τύπος Περιγραφή Clk Είσοδος Ρολόι Χρονισµού Συστήµατος Reset Είσοδος Σήµα Reset. Είναι Active high σήµα. Έχοντας την τιµή «1» όλοι οι εσωτερικοί counters µηδενίζονται και τα πεπερασµένα αυτόµατα επανέρχονται στην αρχική τους κατάσταση. Start Είσοδος Έχοντας την τιµή «1» υποδεικνύει την έναρξη ενός νέου υπολογισµού, όλοι οι εσωτερικοί counters µηδενίζονται και τα πεπερασµένα αυτόµατα επανέρχονται στην αρχική τους κατάσταση. ιατηρείται στην τιµή αυτή καθ όλη τη διάρκεια του υπολογισµού. Για την έναρξη ενός νέου υπολογισµού θα πρέπει να τίθεται στο «0» και στους επόµενους κύκλους στο «1». Mode Είσοδος Με την τιµή «1» το core λειτουργεί ως FFT, διαφορετικά λειτουργεί ως IFFT. Input[17:0] Είσοδος Είσοδος δεδοµένων του συστήµατος. Τα bits από 0-8 καταλαµβάνονται από το φανταστικό µέρος και τα bits από 9-17 από το πραγµατικό. Done Έξοδος Λαµβάνει την τιµή «1» µετά την έξοδο και του τελευταίου δεδοµένου εξόδου και συγκεκριµένα στον κύκλο 128. Στον επόµενο κύκλο επιστρέφει στο «0». Valid Έξοδος Λαµβάνει την τιµή «1» ένα κύκλο πριν την έξοδο του πρώτου δεδοµένου εξόδου και διατηρεί την τιµή του για 64 κύκλους, µέχρι να τερµατιστεί η διαδικασία υπολογισµού, όπου και επιστρέφει στο «0». Output[27:0] Έξοδος Αποτελεί την έξοδο του συστήµατος, από την οποία λαµβάνονται τα µετασχηµατισµένα δεδοµένα. Τα bits από 0-13 καταλαµβάνονται από το φανταστικό µέρος και τα bits από από το πραγµατικό. Πίνακας Περιγραφή και λειτουργία σηµάτων του FFT/IFFT block Στο απλοποιηµένο block διάγραµµα που απεικονίζεται στο Σχ.6.6 φαίνονται τα 6 στάδια υπολογισµού που απαιτούνται για το µετασχηµατισµό, τα σήµατα εισόδου, εξόδου και τα εσωτερικά σήµατα διασύνδεσης. Το σήµα input αποτελεί την έξοδο του κυκλώµατος του Σχ.6.7α που αποφασίζει αν το σύστηµα θα λειτουργεί ως FFT ή IFFT. Όµοια, το σήµα output αποτελεί την είσοδο του παρόµοιου κυκλώµατος του Σχ.6.7β, που προηγείται της τελικής εξόδου του FFT/IFFT. Στην περίπτωση που η επιθυµητή λειτουργία του συστήµατος είναι ως IFFT, το mode σήµα τίθεται στην τιµή «1», οπότε και αντιστρέφεται το πραγµατικό µε το φανταστικό µέρος του µιγαδικού αριθµού, τόσο στην είσοδο, όσο και στην έξοδο. Σε κάθε στάδιο περιλαµβάνεται µία 73

74 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος «πεταλούδα» FFT, ένας καταχωρητής FIFO και ένα πεπερασµένο αυτόµατο που συντονίζει τη λειτουργία του. α) β) Σχήµα 6.7. Κυκλώµατα λειτουργίας mode σήµατος Τα δοµικά στοιχεία του κάθε σταδίου («πεταλούδα»-fifo καταχωρητής) υπολογισµού παρουσιάζονται στην Σχ. 6.8α-β όπου φαίνεται και ο τρόπος διασύνδεσής τους. α) β) Σχήµα 6.8. Βασικό δοµικό στοιχείο κάθε σταδίου υπολογισµού Τα σήµατα ελέγχου sel0 και sel1 παράγονται από το κύκλωµα που υλοποιεί το πεπερασµένο αυτόµατο (fsm) και καθορίζουν την εισαγωγή δεδοµένων στον καταχωρητή και την έξοδο αντίστοιχα. Το κύκλωµα MUL j είναι υπεύθυνο για τον πολλαπλασιασµό της εξόδου µε τον παράγοντα j και ελέγχεται από το σήµα allowmulj, το οποίο επίσης παράγεται από το fsm. Ουσιαστικά, εξαιτίας της φύσης του πολλαπλασιασµού, στην έξοδο του κυκλώµατος αυτού το πραγµατικό µέρος είναι το φανταστικό της εισόδου, ενώ το φανταστικό είναι το αντίστοιχο πραγµατικό µε αντίθετο πρόσηµο. Πράγµατι, έστω a+bj ένας µιγαδικός αριθµός. Το αποτέλεσµα της αριθµητικής πράξης (a+bj)*(-j) ισούται µε b+(-a)j. Η λειτουργία των παραπάνω σηµάτων ελέγχου παρουσιάζονται αναλυτικά στον Πίνακα που ακολουθεί. 74

75 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος Σήµα sel0 sel1 allowmulj Λειτουργία 0 1 Η είσοδος αποθηκεύεται στον καταχωρητή FIFO. Το αποτέλεσµα της πρόσθεσης της «πεταλούδας» περνάει στην έξοδο. Η έξοδος της «πεταλούδας» δεν πολλαπλασιάζεται µε τον παράγοντα j. Το αποτέλεσµα της αφαίρεσης της «πεταλούδας» αποθηκεύεται στον καταχωρητή FIFO. Η έξοδος του καταχωρητή FIFO επιλέγεται για την έξοδο της «πεταλούδας». Η έξοδος της «πεταλούδας» πολλαπλασιάζεται µε τον παράγοντα j. Πίνακας Λειτουργία Σηµάτων Ελέγχου «Πεταλούδας» Το δοµικό στοιχείο του Σχ. 6.8α χρησιµοποιείται για τα στάδια 2,4,6 του υπολογισµού, ενώ εκείνο του Σχ. 6.8β για τα 1,3,5 αντίστοιχα, όπου και απαιτείται ο ειδικός πολλαπλασιασµός µε τον παράγοντα -j Μιγαδικός Πολλαπλασιαστής Το block διάγραµµα του µιγαδικού πολλαπλασιαστή που χρησιµοποιείται µετά την έξοδο της πεταλούδας των σταδίων 2 και 4 φαίνεται στην Σχ Σχήµα 6.9. Μιγαδικός Πολλαπλασιαστής Από το Σχ.6.9 παρατηρούµε πως ο µιγαδικός πολλαπλασιαστής αποτελείται από 4 αριθµητικούς πολλαπλασιαστές και 2 αθροιστές. Οι είσοδοί του είναι το πραγµατικό και το φανταστικό µέρος της εξόδου της «πεταλούδας» του 75

76 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος σταδίου, που προηγείται του πολλαπλασιαστή (In_real και In_imag αντίστοιχα), καθώς και το πραγµατικό και φανταστικό µέρος των twiddle συντελεστών (Twiddle_real και Twiddle_imag αντίστοιχα). Οι αριθµητικοί πολλαπλασιαστές είναι τύπου Booth και σχεδιάστηκαν, όπως ακριβώς αναφέρεται στο [10]. Συγκεκριµένα, επειδή δεν απαιτείται όλο το µήκος λέξης της εξόδου του Booth πολλαπλασιαστή, παρά µόνο 14 bits αυτού, δεν χρειάζεται η πλήρης υλοποίησή του. Έτσι, υλοποιείται το τµήµα εκείνο που παράγει τα 14 πιο σηµαντικά bits, καθώς επίσης και ένα error bias compensation κύκλωµα για την ελαχιστοποίηση του σφάλµατος του αποτελέσµατος. Επειδή το µήκος των twiddle συντελεστών είναι πάντα σταθερό και ίσο µε 10 bits, το error bias compensation circuit για κάθε ένα από τους 2 µιγαδικούς πολλαπλασιαστές είναι αυτό που φαίνεται στα Σχ. 6.10α και 6.10β αντίστοιχα. Με τον τρόπο αυτό, δεν απαιτείται ο πλήρης υπολογισµός του γινοµένου ακολουθούµενος από truncation, µε αποτέλεσµα το υλικό που απαιτείται να είναι το µικρότερο δυνατό. α) 2 ο στάδιο β) 4 ο στάδιο Σχήµα Error Bias Compensation Circuits Οι συµβολισµοί FA και HA αφορούν full adders και half adders αντίστοιχα. Από το κύκλωµα του Σχ.6.10α το άθροισµα s 0 αγνοείται, ενώ το κρατούµενο c 0 συµµετέχει στην παραγωγή του αποτελέσµατος του πολλαπλασιασµού. Η παραγωγή και λειτουργία των σηµάτων y 0, y 1, y 2 εξηγούνται αναλυτικά στο [10]. Όµοια, για το κύκλωµα του Σχ.6.10β το s 2 αγνοείται και τα παραγόµενα κρατούµενα c 0, c 1, c 2 συµµετέχουν στον πολλαπλασιασµό. Το µήκος λέξης της εισόδου, εκτός των twiddle συντελεστών, ποικίλει ανάλογα µε το στάδιο υπολογισµού στο block του FFT, µε αποτέλεσµα η υλοποίηση του µιγαδικού πολλαπλασιαστή να είναι διαφορετική σε κάθε 76

77 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος περίπτωση. Έτσι, για το 2 ο στάδιο η είσοδος είναι 11 bits και για το 4 ο 14 bits, ενώ το µήκος λέξης της έξοδος παραµένει 14 Bits και στις 2 περιπτώσεις Block Interpolation filter Ο σκοπός του συγκεκριµένου block είναι η δηµιουργία του τελικού OFDM συµβόλου υπερδειγµατοληπτηµένου κατά 2, µε την προσθήκη σε αυτό του κυκλικού προθέµατος. Η όλη διαδικασία του υπολογισµού της συνέλιξης µε το FIR φίλτρο βασίζεται στη µέθοδο επικάλυψης και πρόσθεσης (overlap-add) [11], σύµφωνα µε την οποία η ακολουθία εισόδου διασπάται σε επιµέρους blocks δεδοµένων, όπου κάθε ένα από αυτά συνελλίσεται µε τους συντελεστές του φίλτρου. Το τελικό αποτέλεσµα προκύπτει αθροίζοντας κατάλληλα, στο πεδίο του χρόνου, τα επιµέρους αποτελέσµατα. Στο σηµείο αυτό, προτείνονται δύο µεθοδολογίες και κατά συνέπεια δύο αρχιτεκτονικές για την παραγωγή του επιθυµητού OFDM συµβόλου. Οι αρχιτεκτονικές αυτές διαφέρουν από τη straightforward τεχνική, κυρίως στην παραγωγή του κυκλικού προθέµατος, καθώς δεν απαιτείται η επέκταση της αρχικής ακολουθίας εισόδου µε τα N/4 πρώτα δείγµατα αυτής, για την επεξεργασία τους από το φίλτρο. Αντίθετα, η ακολουθία εισόδου παραµένει αναλλοίωτη, ενώ η συνέλιξη των N/4 πρώτων δειγµάτων χρησιµοποιείται κατάλληλα για τον υπολογισµό του cyclic suffix η Μεθοδολογία Έστω x η ακολουθία εισόδου στο φίλτρο. Τα δεδοµένα εµφανίζονται µε φυσική σειρά από την έξοδο του FFT: ( 0, ) ( 1, ) ( 2, ) K, ( 62, ) ( 63) x x x x x Στην ακολουθία αυτή παρεµβάλλεται ένα µηδενικό ανά δεδοµένο εξόδου για την εφαρµογή του interpolation φίλτρου. Για τον υπολογισµό του cyclic suffix χρησιµοποιούνται τα Ν Τ /4 πρώτα δείγµατα αυτής, όπως ορίζεται από το πρότυπο. Για το λόγο αυτό και µε βάση τη µέθοδο overlap-add η ακολουθία x(n) µπορεί να γραφεί: 1 x( n) = xk όπου x k = 0 ( ) ( ) x n, 0 n N /4 1 x n, N /4 n N 1 = x = 0, otherwise 0, otherwise T T T

78 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος Στο Σχ.6.11 απεικονίζεται ένα παράδειγµα της διάσπασης αυτής για 64 δείγµατα εισόδου. Έστω h(n) η απόκριση συχνότητας του FIR φίλτρου. Η γραµµική συνέλιξη y(n) της ακολουθίας x(n) γράφεται: k = 1 y n x n h n xk n h n x0 h n x1 h n k= 0 ( ) = ( ) ( ) = ( ) ( ) = ( ) + ( ) Εποµένως, εάν η απόκριση συχνότητας του φίλτρου αποτελείται από P δείγµατα και το µήκος ακολουθίας εισόδου είναι N (στην περίπτωσή µας Ν=128), τότε το µήκος της συνέλιξης θα είναι N+P-1. Έτσι, υπάρχει µία περιοχή P-1 δειγµάτων, όπου η πρώτη συνέλιξη επικαλύπτει τη δεύτερη και τα κατάλληλα δείγµατα εξόδου θα πρέπει να προστεθούν για τη σωστή παραγωγή του αποτελέσµατος. Σχήµα ιάσπαση ακολουθίας εισόδου Σχήµα Πρόσθεση κατάλληλων δειγµάτων των ακολουθιών x 0 και x 1 78

79 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος Επίσης, η συνέλιξη της πρώτης ακολουθίας x 0 αποτελεί ουσιαστικά τη συνέλιξη του cyclic suffix και θα πρέπει να προστεθεί κατάλληλα µε τα καθυστερηµένα δείγµατα της συνέλιξης της δεύτερης ακολουθίας x 1, όπως φαίνεται στo Σχ Η σχηµατική αναπαράσταση της παραπάνω διαδικασίας παρουσιάζεται στo Σχ. 6.13, όπου φαίνεται η επικάλυψη των δύο συνελίξεων για την παραγωγή του τελικού OFDM συµβόλου y T (n) συµπεριλαµβανοµένου και του cyclic suffix. Οι διακεκοµµένες γραµµές δηλώνουν το αποτέλεσµα της συνέλιξης y 0 της πρώτης ακολουθίας x 0, ενώ οι µη διακεκοµµένες εκείνο (y 1 ) της ακολουθίας x 1. Φαίνονται ξεκάθαρα οι δύο επικαλύψεις των συνελίξεων αυτών, που απαιτούνται για την παραγωγή του τελικού αποτελέσµατος y T (n). Σχήµα Σχηµατική αναπαράσταση δηµιουργίας OFDM συµβόλου 1ης Μεθόδου ( ) ( ) ( ) ( ) y n, 0 n 4N1 1 yt ( n) = y n 4N1 + y0 n 4 N1, 4N1 n P+ 4N1 1 (1) y0 n 4 N1, P+ 4N1 n P+ 5N1 1 όπου P το µήκος του φίλτρου και N 1 το µήκος της ακολουθίας x 0. Η υπολογιστική πολυπλοκότητα της µεθόδου που περιγράφηκε είναι πολλαπλασιασµοί, Ν Τ =4Ν 1 και προσθέσεις. ( P ) N + ( P 1)( N N ) + 2( P 1) = ( N + 2)( P 1) 1 1 T 1 T P NT Εάν η ακολουθία εισόδου περιελάµβανε το cyclic suffix µήκους N T /4 τότε οι απαιτούµενες υπολογιστικές πράξεις θα ήταν P ( NT + NT /4) πολλαπλασιασµοί και ( P )( N T + N / 4) προσθέσεις. Η µείωση του αριθµού 1 T των πολλαπλασιασµών που επιτυγχάνεται µε την προτεινόµενη µέθοδο είναι: Ενώ των προσθέσεων: ( /4) P ( N + N /4) P N + N P N T T T T T =

80 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος ( P 1)( NT + NT / 4) ( NT + 2)( P 1) NT = ( P 1)( NT + NT / 4) 5NT Η αρχιτεκτονική που προτείνεται για την υλοποίηση της παραπάνω µεθόδου παρουσιάζεται στo Σχ Σχήµα η Αρχιτεκτονική υπολογισµού τελικού OFDM συµβόλου Περιγραφή και χρονισµός 1 ης Μεθοδολογίας Τα δεδοµένα εισόδου που προέρχονται από την έξοδο του FFT block, εµφανίζονται µε τη φυσική σειρά των δεικτών τους και δειγµατοληπτούνται µε το ρολόι clk1x. Αντίθετα, η έξοδος των φίλτρων δειγµατοληπτείται µε το ρολόι clk2x που έχει τη διπλάσια συχνότητα από το clk1x. Όλοι οι κύκλοι ρολογιού που αναφέρονται στη συνέχεια είναι σε αντιστοιχία µε το clk2x. Τα σήµατα ελέγχου sel_buf και sel_out καθορίζουν την είσοδο στον αθροιστή του κυκλώµατος και την έξοδο αυτού αντίστοιχα. Το filter1 χρησιµοποιείται για τον υπολογισµό της συνέλιξης της ακολουθίας εισόδου x 0,,x 15 ενώ το filter2 για την ακολουθία x 16,,x 63. Η περιγραφή και ο χρονισµός της λειτουργίας της 1 ης µεθόδου συνοψίζεται στον Πιν που ακολουθεί. Χρονικό διάστηµα κύκλων Περιγραφή Ενεργοποιείται το filter1, τα δεδοµένα εξόδου αυτού φυλάσσονται στον buffer µεγέθους 46 λέξεων, ενώ τα ίδια στοιχεία αποτελούν και την έξοδο του συστήµατος (sel_buf=0 και sel_out=00). Ενεργοποιείται και το filter2 (τα δύο φίλτρα λειτουργούν παράλληλα), ενώ η έξοδος αποτελείται από το άθροισµα των εξόδων του πρώτου και του δεύτερου φίλτρου (επικάλυψη στο χρόνοsel_buf=0 και sel_out=01). Από τον κύκλο 46 και έπειτα το filter1 απενεργοποιείται Η έξοδος του συστήµατος προέρχεται από την έξοδο του filter Η έξοδος του buffer προστίθεται µε το αποτέλεσµα της συνέλιξης του filter2 (sel_buf=1 και sel_out=01) Η έξοδος του συστήµατος προέρχεται από τα δεδοµένα του buffer. Πίνακας Χρονισµός και Λειτουργία 1 ης προτεινόµενης µεθόδου 80

81 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος Στο Σχ.6.15 συγκρίνονται τα αποτελέσµατα της εξοµοίωσης της προτεινόµενης αρχιτεκτονικής (πράσινα σηµεία) µε τα αναµενόµενα αποτελέσµατα, όπως υπολογίστηκαν σε περιβάλλον Matlab (κόκκινα σηµεία). Σχήµα Σύγκριση αποτελεσµάτων 1ης αρχιτεκτονικής συµβόλου η Μεθοδολογία Στη δεύτερη µεθοδολογία που προτείνεται, η αρχική ακολουθία εισόδου x(n) δε διασπάται σε δύο υποακολουθίες, όπως περιγράφεται στην πρώτη. Αντίθετα, η x(n) συνελίσσεται ολόκληρη µε τους συντελεστές του φίλτρου, ενώ ένας κατάλληλος αριθµός των πρώτων δειγµάτων αποθηκεύονται σε µία προσωρινή µνήµη (buffer). Τα δείγµατα αυτά, όπως και ορισµένα (P-1 στο πλήθος, όπου P το µήκος του φίλτρου) που ανακατασκευάζονται από το φίλτρο µε τα κατάλληλα δεδοµένα εισόδου (x 18,,x 31 ), προστίθενται στα τελευταία P-1 δείγµατα της συνέλιξης της ακολουθίας x(n), για να προκύψει το τελικό OFDM σύµβολο y T (n). Η διαδικασία αυτή απεικονίζεται στο Σχ Σχήµα Σχηµατική αναπαράσταση δηµιουργίας OFDM συµβόλου 2ης Μεθόδου Όπως φαίνεται και από το Σχ 6.16 για µήκος εισόδου Ν Τ και µήκος φίλτρου P, αφού υπολογιστεί η συνέλιξη y της x(n), τότε στα P-1 τελευταία στοιχεία 81

82 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος αυτής, προστίθενται τα N Τ /4 πρώτα στοιχεία της y, ενώ τα x(n) δεδοµένα εισόδου στο φίλτρο, όπου NT NT P< n 1, χρησιµοποιούνται για την ανακατασκευή των P τελευταίων δειγµάτων εξόδου του αποτελέσµατος. Το cyclic suffix αποτελείται από τα τελευταία N T /4 δείγµατα του τελικού αποτελέσµατος. Η υπολογιστική πολυπλοκότητα της δεύτερης µεθόδου που περιγράφηκε είναι ( N T + P 1)P πολλαπλασιασµοί και προσθέσεις. N ( T T ) ( T ) T = ( + ) ( )( ) ( )( ) ( + )( ) T ( P 1) + ( P 1)( P 1) + ( P 1) = ( N + P)( P 1) Εποµένως η µείωση που προκύπτει τόσο για τους πολλαπλασιασµούς όσο και για τις προσθέσεις στην περίπτωση αυτή είναι αντίστοιχα: ( ) N + N /4 P N + P 1 P N 4 P 1 NT NT /4 P 5NT NT + NT /4 P 1 NT + P P 1 NT 4P = N N /4 P 1 5N T T T Η αρχιτεκτονική που προτείνεται για την υλοποίηση της δεύτερης προτεινόµενης µεθοδολογίας παρουσιάζεται στο Σχ T Σχήµα η Αρχιτεκτονική υπολογισµού τελικού OFDM συµβόλου Περιγραφή και χρονισµός 2 ης Μεθοδολογίας Όπως και στην πρώτη αρχιτεκτονική, το σύστηµα αποτελείται από δύο ρολόγια χρονισµού. Οι κύκλοι ρολογιού που περιγράφονται στην συνέχεια αντιστοιχούν σε κύκλους του clk2x, ενώ το µήκος της ακολουθίας εισόδου και το µήκος του φίλτρου είναι 128 και 15 αντίστοιχα. 82

83 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος Τα σήµατα ελέγχου sel_inbuf και sel_out καθορίζουν την είσοδο στο φίλτρο του κυκλώµατος και την έξοδο του συστήµατος αντίστοιχα. Η περιγραφή και ο χρονισµός της λειτουργίας της 2 ης µεθόδου συνοψίζεται στον Πιν Χρονικό διάστηµα κύκλων Περιγραφή Η έξοδος του φίλτρου αποθηκεύεται στον buffer32, για µελλοντική χρήση κατά τη διάρκεια του υπολογισµού. Τα δεδοµένα εισόδου αποθηκεύονται στον buffer7, για µελλοντική χρήση κατά τη διάρκεια του υπολογισµού. Η είσοδος συνελίσσεται µε τους συντελεστές του φίλτρου και τα αποτελέσµατα αποτελούν την έξοδο του συστήµατος. Εµφανίζεται επικάλυψη στο πεδίο του χρόνου και έτσι τα πρώτα 14 στοιχεία του buffer32 προστίθενται µε την έξοδο του φίλτρου (sel_inbuf=0 και sel_out=01). Τα αποθηκευµένα δεδοµένα στον buffer32 αποτελούν την έξοδο του συστήµατος. Τα υπόλοιπα 14 στοιχεία που αποµένουν για την ολοκλήρωση του υπολογισµού πρέπει να ανακατασκευαστούν κατάλληλα από το φίλτρο. Έτσι, στον 147 ο κύκλο τα δεδοµένα του buffer7 εισάγονται σειριακά στο φίλτρο, χωρίς να λαµβάνεται υπόψη η έξοδος αυτού, αφού χρειάζονται µόνο τα P-1 τελευταία υπολογισµένα στοιχεία, τα οποία εµφανίζονται µετά από 14 κύκλους (161 ος κύκλος). Τα τελευταία P-1 δείγµατα εξόδου του συστήµατος προέρχονται από την έξοδο του φίλτρου. Πίνακας Χρονισµός και Λειτουργία 2 ης προτεινόµενης µεθόδου Τα αποτελέσµατα της εξοµοίωσης της µεθοδολογίας αυτής, πραγµατοποιήθηκαν σε περιβάλλον Matlab και είναι όµοια µε εκείνα του Σχ.6.15, όπου εξακριβώνεται και η ορθότητα της µεθόδου Σύγκριση Μεθόδων Συγκρίνοντας τις δύο µεθόδους που περιγράφηκαν, καταλήγουµε στα συµπεράσµατα του Πιν και Πιν Μέθοδος Μείωση Πολ/τας Πολ/σµών IEEE (N T =128, P=15) 1 η 0,2 20% N 4( 1) 2 η T P 5N T 11,25% Μείωση Πολ/τας Προσθέσεων NT 8 5NT NT 4P 5N T IEEE (N T =128, P=15) 18,75% 10,63% Πίνακας Σύγκριση πολυπλοκότητας 2 µεθόδων 83

84 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος Μέθοδος 1 η 2 η Utilization Φίλτρο 1 Φίλτρο 2 Χρησιµοποιείται για N T /4+P-1 κύκλους. N /4+ P 1 Utilization= 5 N /4+ P 1. Χρησιµοποιείται για N T +3(P-1) κύκλους. NT + 3( P 1) Utilization= 5 N /4+ P 1. T T T Χρησιµοποιείται για 3N T /4+P-1 κύκλους Utilization= 3 N /4 1 T + P 5 N /4+ P 1. T Πίνακας Σύγκριση utilization 2 µεθόδων Όπως φαίνεται από τους παραπάνω πίνακες, η πρώτη µέθοδος παρουσιάζει µεγαλύτερη µείωση στο πλήθος, τόσο των πολλαπλασιασµών όσο και των προσθέσεων σε σχέση µε τη δεύτερη. Παρόλα αυτά, απαιτείται διπλάσιο υλικό καθώς χρησιµοποιούνται 2 επικαλυπτόµενα FIR φίλτρα, κάτι που λαµβάνεται σοβαρά υπόψη, ειδικά όταν πρόκειται για τη µεταφορά του σχεδιασµού σε συσκευές FPGA, όπου οι διαθέσιµοι πόροι υλικού είναι περιορισµένοι. Επιπρόσθετα, η αρχιτεκτονική που προτείνεται για τη πρώτη µέθοδο απαιτεί προσωρινή µνήµη (buffer) µεγέθους N T /4+P-1 λέξεων, σε αντίθεση µε τη δεύτερη, όπου ο συνολικός χώρος αποθήκευσης είναι N T /4+(P-1)/2 λέξεις. Στη γενική περίπτωση που οι διαθέσιµοι πόροι του υλικού δεν αποτελούν περιοριστικό παράγοντα, η πρώτη αρχιτεκτονική υπερέχει της δεύτερης, καθώς το πλήθος των πολλαπλασιασµών και των προσθέσεων είναι ανεξάρτητο του µήκους του φίλτρου και εξαρτάται µόνο από το µήκος της ακολουθίας εισόδου, σε αντίθεση µε τη δεύτερη. Επίσης, παρά το διπλασιασµό του υλικού, η κατανάλωση ισχύος δεν αυξάνεται σηµαντικά, αφού µόνο για P-1 επικαλυπτόµενους κύκλους τα δύο φίλτρα λειτουργούν παράλληλα. Η δεύτερη µέθοδος απαιτεί πολύ λιγότερο υλικό από την πρώτη, γεγονός που την καθιστά περισσότερο ελκυστική για επιλογή προς υλοποίηση. Επίσης, το utilization είναι αρκετά υψηλό, αφού στην περίπτωση που N T =128, όπως ορίζεται και από το υπό εξέταση πρότυπο, και για P=15 που έχει επιλεγεί, το utilization είναι 97,7%. Αντίθετα, για την πρώτη µέθοδο το utilization του πρώτου φίλτρου είναι 26,4%, ενώ του δευτέρου 63,2%. Ο συνολικός αριθµός κύκλων ρολογιού του clk1x που απαιτούνται για την ολοκλήρωση της διαδικασίας είναι 151. Αυτό προκύπτει από το γεγονός ότι απαιτούνται 64 κύκλοι του clk1x µέχρι να εµφανιστούν τα δεδοµένα στην είσοδο του φίλτρου και επιπλέον 174/2 κύκλοι (174 κύκλοι του clk2x διπλάσιας συχνότητας από το clk1x) για την περάτωση της όλης διαδικασίας. 84

85 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος Αυτό που επιτυγχάνεται συνολικά και για τις δύο προτεινόµενες µεθοδολογίες είναι η µείωση της πολυπλοκότητας, τόσο των πολλαπλασιασµών, όσο και των προσθέσεων σε σχέση µε τη straightforward τεχνική, όπου απαιτείται αρχικά η επέκταση της ακολουθίας εισόδου µε τα N/4 πρώτα δείγµατα αυτής και στη συνέχεια η επεξεργασία της από το interpolation φίλτρο. Η µείωση αυτή έχει ως άµεσο επακόλουθο και την παράλληλη µείωση της κατανάλωσης ισχύος του συστήµατος Αρχιτεκτονική FIR φίλτρου Έστω Χ = x 0, x 1, x 2,..., x n η ακολουθία εισόδου µήκους N. Για την υπερδειγµατοληψία του συγκεκριµένου σήµατος κατά 2, αρκεί να παρεµβληθεί ένα µηδενικό ανά δεδοµένο εισόδου. ηλαδή κάθε x i να ακολουθείται από ένα «0». Έτσι η ακολουθία εισόδου µετασχηµατίζεται στην ακόλουθη: Χ = x 0, 0, x 1, 0, x 2, 0,...,0,x n Στη συνέχεια το σήµα X εισάγεται σε ένα βαθυπερατό FIR φίλτρο και η έξοδος που λαµβάνεται, αποτελεί το υπερδειγµατοληπτηµένο κατά 2 επιθυµητό σήµα. Οι συντελεστές του φίλτρου φαίνονται στον Πιν Η εφαρµογή του interpolation φίλτρου δίνεται από τον τύπο: y L 1 = hx n i ( L 1) + n i i= 0 Όπου h i οι συντελεστές του φίλτρου, L το µήκος του φίλτρου και X η υπερδειγµατοληπτηµένη ακολουθία εισόδου. Στην περίπτωσή µας (όπως ακριβώς υπολογίστηκε σε περιβάλλον Matlab), το µήκος του φίλτρου αυτού είναι P=15. Εκµεταλλευόµενοι επίσης το γεγονός, ότι στην ακολουθία εισόδου, κάθε δεδοµένο ακολουθείται από ένα «0», η έξοδος µπορεί να γραφεί ως εξής: y0= h14x0+ h12x2+ h10x4+ h8x6+ h6x8+ h4x10+ h2x12+ h0x14 y1 = h13x2 + h11x4 + h9 x6 + h7 x8 + h5 x10 + h3 x12 + hx 1 14 y2 = h14 x2 + h12x4 + h10 x6 + h8 x8 + h6 x10 + h4 x12 + h2 x14 + h0 x16 y3 = h13x4 + h11x6 + h9 x8 + h7 x10 + h5 x12 + h3 x14 + hx 1 16 M καθώς x 1,x 3,x 5... = 0. 85

86 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος Εποµένως το αρχικό FIR φίλτρο µετασχηµατίζεται σε δύο επιµέρους FIR φίλτρα µε συντελεστές h 14, h 12, h 10, h 8, h 6, h 4, h 2, h 0 και h 13, h 11, h 9, h 7, h 5, h 3, h 1 αντίστοιχα, όπου το πρώτο υπολογίζει τα ζυγά στοιχεία της εξόδου και το δεύτερο τα αντίστοιχα περιττά. Επίσης, επειδή οι συντελεστές h i είναι συµµετρικοί ως προς τον συντελεστή h 7 απαιτούνται οι µισοί πολλαπλασιασµοί, µε αποτέλεσµα η αρχιτεκτονική που υλοποιεί την παραπάνω διαδικασία υπολογισµού της υπερδειγµατοληπτηµένης εξόδου να έχει τη µορφή που φαίνεται στο Σχ Η έξοδος του κυκλώµατος αυτού δειγµατοληπτείται στη διπλάσια συχνότητα από τη συχνότητα εισαγωγής δεδοµένων στο φίλτρο και το σήµα select_out είναι εκείνο που καθορίζει αν η έξοδος του συστήµατος προέρχεται από το πρώτο ή το δεύτερο FIR φίλτρο. Το σήµα αυτό παράγεται από ένα πεπερασµένο αυτόµατο που ελέγχει τη συνολική διαδικασία. Σχήµα 6.18.Πολυφασική δοµή του interpolation FIR φίλτρου 86

87 Υλοποίηση Αρχιτεκτονικής OFDM συστήµατος Εκµεταλλευόµενοι το γεγονός, πως όλοι οι µονοί συντελεστές (h 13, h 11, h 9, h 5, h 3, h 1 ) εκτός από τον h 7 (τιµή «1») έχουν µηδενική τιµή, η αρχιτεκτονική του Σχ.6.18 µετασχηµατίζεται σε εκείνη του Σχ Η είσοδος και η έξοδος του interpolation συστήµατος είναι 14 bits, όπως ακριβώς υπολογίστηκε από τις εξοµοιώσεις. Σχήµα Μετασχηµατισµένη Πολυφασική δοµή του interpolation FIR φίλτρου Επειδή οι συντελεστές έχουν σταθερή τιµή, οι πολλαπλασιαστές που υλοποιήθηκαν στηρίχθηκαν στην Canonic Signed Digit (CSD) αριθµητική και είναι ειδικού σκοπού. Η διαδικασία που ακολουθήθηκε για τη σχεδίασή τους αναφέρεται στο [12]. Συγκεκριµένα, επειδή δεν απαιτείται όλο το µήκος λέξης της εξόδου του CSD πολλαπλασιαστή, παρά µόνο 14 bits της αναπαράστασης, δεν χρειάζεται η πλήρης υλοποίησή του. Έτσι, υλοποιείται το τµήµα εκείνο που παράγει τα 14 πιο σηµαντικά bits, καθώς επίσης και ένα error bias compensation κύκλωµα για την ελαχιστοποίηση του σφάλµατος του τελικού αποτελέσµατος. 87

88 Αποτελέσµατα Σύνθεσης 7. Αποτελέσµατα Σύνθεσης 7.1. Σύνθεση FFT/IFFT block Η σύνθεση της αρχιτεκτονικής που προτείνεται και αφορά το µπλοκ διάγραµµα του FFT block του Σχ.6.19, πραγµατοποιήθηκε µε το εργαλείο της Xilinx Ise 5.2i. Η συσκευή FPGA για την οποία έγινε target ο σχεδιασµός, είναι η Virtex XCV300 µε speed grade -6 και package 352g. Τα αποτελέσµατα της σύνθεσης παρουσιάζονται στον Πιν Από τον Πιν συµπεραίνεται, πως ο σχεδιασµός και η υλοποίηση της συγκεκριµένης αρχιτεκτονικής καταλαµβάνει το 63% των συνολικών slices της FPGA συσκευής (σηµειώνεται πως το slice αποτελεί τη βασική δοµική µονάδα του FPGA για την υλοποίηση µίας λογικής συνάρτησης). Η συχνότητα λειτουργίας του συστήµατος είναι MHz, γεγονός που δεν ικανοποιεί τους χρονικούς περιορισµούς που απαιτούνται από το πρότυπο IEEE Για το λόγο αυτό, χρησιµοποιείται η µέθοδος pipelining στο FFT block, που παρουσιάζει το µεγαλύτερο υπολογιστικό κόστος, αφού αποτελείται από έξι διαδοχικά στάδια «πεταλούδας» και δύο πολλαπλασιαστές, που παρεµβάλλονται σε αυτά. Επειδή κυρίως οι πολλαπλασιαστές είναι εκείνοι που συµβάλλουν σηµαντικά στην αύξηση του critical path, στο block διάγραµµα του Σχ.6.6 παρεµβάλλονται δύο καταχωρητές, πριν και µετά από κάθε ένα πολλαπλασιαστή, µε αποτέλεσµα το νέο block διάγραµµα του FFT/IFFT block να µετασχηµατίζεται σε αυτό του Σχ.7.1. Device utilization summary: Selected Device : v300bg352-6 Number of Slices: 1948 out of % Number of Slice Flip Flops: 323 out of % Number of 4 input LUTs: 3591 out of % Number of bonded IOBs: 51 out of % Number of GCLKs: 1 out of 4 25% Timing Summary: Speed Grade: -6 Minimum period: ns (Maximum Frequency: MHz) Minimum input arrival time before clock: ns Maximum output required time after clock: ns Maximum combinational path delay: ns Πίνακας Αποτελέσµατα σύνθεσης non-pipelined αρχιτεκτονικής 88

89 Αποτελέσµατα Σύνθεσης Σχήµα 7.1.Απλοποιηµένο Block διάγραµµα του pipelined r2 4 SDF αλγορίθµου Τα κόκκινα κάθετα σχήµατα είναι οι επιπλέον pipelined καταχωρητές που εισήχθησαν, µε σκοπό την αύξηση της µέγιστης επιτρεπτής συχνότητας λειτουργίας του βασικού ρολογιού και κατ επέκταση του ρολογιού που χρησιµοποιείται µετά την έξοδο του interpolation φίλτρου (δεδοµένα υπερδειγµατοληπτηµένα κατά 2). Τα νέα αποτελέσµατα σύνθεσης για την προαναφερθείσα τροποποίηση φαίνονται στον Πιν Device utilization summary: Selected Device : v300bg352-6 Number of Slices: 1585 out of % Number of Slice Flip Flops: 566 out of % Number of 4 input LUTs: 2894 out of % Number of bonded IOBs: 51 out of % Number of GCLKs: 1 out of 4 25% Timing Summary: Speed Grade: -6 Minimum period: ns (Maximum Frequency: MHz) Minimum input arrival time before clock: ns Maximum output required time after clock: ns Maximum combinational path delay: ns Πίνακας Αποτελέσµατα σύνθεσης pipelined αρχιτεκτονικής IFFT/FFT Πράγµατι, φαίνεται πως η συχνότητα λειτουργίας του συστήµατος είναι τώρα MHz και εποµένως ικανοποιούνται οι χρονικοί περιορισµοί που θέτει το πρότυπο. Παρατηρείται επίσης, µία σηµαντική αύξηση στο πλήθος των χρησιµοποιούµενων Flip-Flop του συστήµατος, κάτι που όµως ήταν αναµενόµενο, εξαιτίας της προσθήκης των pipeline καταχωρητών. 89