4/10/2008. Εισαγωγή στη σχεδίαση συστημάτων VLSI. Περιεχόμενα μαθήματος. Γιώργος Δημητρακόπουλος. Βιβλιογραφία. Ψηφιακά συστήματα.

Transcript

1 Εισαγωγή στη σχεδίαση συστημάτων VLSI Γιώργος Δημητρακόπουλος Τμήμα Επιστήμης Υπολογιστών Πανεπιστήμιο Κρήτης Περιεχόμενα μαθήματος Τα τρανζίστορ NMOS και PMOS Φυσικός σχεδιασμός των ψηφιακών κυκλωμάτων Καθυστέρηση λογικών πυλών, μοντελοποίηση και βελτιστοποίηση Κατανάλωση ισχύος Άλλες λογικές οικογένειες Η συνεισφορά των καλωδίων. Ακολουθιακά κυκλώματα και χρονισμός ψηφιακών κυκλωμάτων. Σχεδίαση Mνημών (SRAM, DRAM, CAM). Διαμοίραση ρολογιού. Δίκτυο μεταφοράς ισχύος ολοκληρωμένων κυκλωμάτων. Κυκλώματα εισόδου/εξόδου. Φθινόπωρο 2008 ΗΥ422 1 Φθινόπωρο 2008 ΗΥ422 2 Βιβλιογραφία Jan M. Rabaey, Anantha Chandrakasan,Borivoje Nikolic, Hodges, David, Jackson, Horace G., Saleh, Resve Ψηφιακά συστήματα Sony PS 3 Neil Weste and David Harris Ivan Sutherland, Robert Sproull, David Harris Digital processors, analog components, memory (DRAM, SRAM, Flash), baseband processors Φθινόπωρο 2008 ΗΥ422 3 Φθινόπωρο 2008 ΗΥ422 4 Ολοκληρωμένα κυκλώματα Πακετάρισμα ολοκληρωμένου κυκλώματος Πακέτα ολοκληρωμένων κυκλωμάτων Λεπτομέρεια σύνδεσης γραμμών εισόδου/εξόδου πακέτου Wafer κατασκευής ολοκληρωμένων κυκλωμάτων Εσωτερικό ολοκληρωμένο κυκλώματος Ι/Ο Pads Ολοκληρωμένο κύκλωμα Φθινόπωρο 2008 ΗΥ422 5 Φθινόπωρο 2008 ΗΥ

2 Κυκλώματα μοντέρνων μικροεπεξεργαστών Κυκλώματα μοντέρνων μικροεπεξεργαστών Ιntel τρανζίστορ 112 mm GHz 90nm CMOS technology Ιntel τρανζίστορ 143 mm 2 3 GHz 65nm CMOS technology Αριθμός τρανζίστορ x2 στο ίδιο περίπου εμβαδό Φθινόπωρο 2008 ΗΥ422 7 Φθινόπωρο 2008 ΗΥ422 8 O νόμος του Moore H εξέλιξη σε αριθμούς Το 1965 ο Gordon Moore παρατήρησε ότι το πλήθος των τρανζίστορ ανά ολοκληρωμένο διπλασιάζονταν κάθε μήνες Προέβλεψε ότι η τεχνολογία των ημιαγωγών θα διπλασιάζει την αποτελεσματικότητα της κάθε 18 μήνες. Μέχρι σήμερα τα ολοκληρωμένα κυκλώματα ακολουθούν πιστά το νόμο αυτό. Cray-1: ταχύτερος Η/Υ Mb memory (50ns cycle time) 40Kb register (6ns cycle time) ~1 million gates (4/5 input NAND) 80MHz clock 115kW Σε τεχνολογία 90nm 64Mb => 9mm 2 1 million NAND-4 gates => 4mm 2 40Kb register => 0.13mm 2 Fits in a 4mm x 4mm die Φθινόπωρο 2008 ΗΥ422 9 Φθινόπωρο 2008 ΗΥ Έκρηξη πολυπλοκότητας Σχεδίαση ενός νέου ολοκληρωμένου Με τη σμίκρυνση των τρανζίστορ τα δεδομένα της σχεδίασης αλλάζουν: Πολυπλοκότητα Πως ξέρουμε ότι το ολοκληρωμένο κύκλωμα τελικά εκτελεί την εργασία οποία σχεδιάστηκε Κατανάλωση ισχύος Απαγωγή θερμότητας Παροχή ενέργειας στο ολοκληρωμένο για τη λειτουργία του Θόρυβος Ακεραιότητα σημάτων Αξιόπιστη λειτουργία Σφάλματα χρονισμού, ξαφνικές αλλαγή κατάστασης (soft errors) Κόστος Χρόνος σχεδίασης, εργαλεία σχεδίασης Κόστος κατασκευής Η διαδικασία είναι φαινομενικά απλή Όμοια με την εκτύπωση Επιλογή ενός εργοστασίου (fab) Σαν να διαλέγεις εκτυπωτή Παρήγαγε ένα σύνολο από αρνητικά (μάσκες) Σαν να ζωγραφίζεις έγχρωμα σχέδια 4 αρνητικά για κάθε τρανζίστορ 2 αρνητικά για κάθε επίπεδο καλωδίωσης Στείλε τα αρνητικά and $$$ στο εργοστάσιο Πολύ περισσότερα $$$ από μια εκτύπωση Περίμενε 2-3 μήνες για την κατασκευή Πολύ πιο αργή διαδικασία από την εκτύπωση Πακέταρε και έλεγξε τα ολοκληρωμένα Φθινόπωρο 2008 ΗΥ Φθινόπωρο 2008 ΗΥ

3 Δυστυχώς δεν είναι τόσο απλό Τι σημαίνει VLSI σχεδίαση Τα ολοκληρωμένα κυκλώματα έχουν (σχεδόν) μηδενική ανοχή σε λάθη Στο προηγούμενο σχήμα ζωγραφίσαμε 8 ορθογώνια για 2 τρανζίστορ Ένα πραγματικό κύκλωμα θα έχει τουλάχιστον 1 εκατομμύριο ορθογώνια και 100K τρανζίστορς Ένα απλό λάθος σε κάποιο πολύγωνο μπορεί να αχρηστεύσει το σχεδιασμό Εύκολα μπορείς να παραβείς σχεδιαστικούς στόχους όπως ταχύτητα και κατανάλωση ισχύος Τα λάθης είναι ΠΟΛΥ ακριβά Για την κατασκευή των μασκών στα 130nm απαιτούνται $. Απλοποίησε όλη τη διαδικασία σχεδίασης Δημιούργησε επίπεδα αφαίρεσης Έχεις ένα απλό μοντέλο για ένα στοιχείο Δουλεύει καλά στις περισσότερες των περιπτώσεων Δημιούργησε περιορισμούς και μια σχεδιαστική μεθοδολογία Σιγούρεψε ότι οι απλοποιήσεις που κάνεις είναι σωστές Μπορεί και να δουλέψει αν παραβείς τους περιορισμούς αλλά δεν έχεις εγγυήσεις Εφάρμοσε τους περιορισμούς Δημιούργησε εργαλεία που να το κάνουν για σένα Κατάλαβε καλά την τεχνολογία υλοποίησης Οι λεπτομέρειες της τεχνολογίας να αντικατοπτρίζονται στα μοντέλα που έφτιαξες Βρες αποδοτικά κυκλώματα Να μπορούν να σχεδιαστούν εύκολα Να απαιτούν μικρό εμβαδό Συνήθως αντικρουόμενοι στόχοι Να καταναλώνουν λίγν ισχύ Να πετυχαίνουν την επίδοση που στοχεύεις Φθινόπωρο 2008 ΗΥ Φθινόπωρο 2008 ΗΥ VLSI τρόποι σχεδίασης Επίπεδα αφαίρεσης Υπάρχουν πολύ τρόποι σχεδίασης Πλήρως ελεύθερη σχεδίαση (Full custom) Κάθε πύλη αντιμετωπίζεται χωριστά Πρακτικά πολύ δύσκολα εφαρμόσιμη στις μέρες μας ΟΧΙ για μνήμες, ΟΧΙ για αναλογικά εκεί η ΜΟΝΗ λύση Application Specific Integrated Circuits (ASIC) Όλες οι πύλες ανήκουν σε μια προσχεδιασμένη βιβλιοθήκη Οι συνδέσεις καθορίζονται από το σχεδιαστή System on Chip (SOC) Τα ολοκληρωμένα αποτελούνται από προσχεδιασμένα μπλοκ (επεξεργαστές, μνήμες, κυκλώματα ειδικού σκοπού, π.χ. FFT) Τα πραγματικά ολοκληρωμένα κυκλώματα συνήθως εμπεριέχουν και τους 3 τρόπου σχεδίασης Εμπεριέχει ένα αναλογικό μπλοκ, ASIC πύλες για τη διασύνδεση, και μεγαλύτερα IP μπλοκς για συγκεκριμένες λειτουργίες Φθινόπωρο 2008 ΗΥ Σχεδιάζουμε σε διαφορετικά επίπεδα λεπτομέρειας Το πάνω μέρος (spec) είναι ο στόχος Η αρχική περιγραφή σε διάφορες μορφές (μπορεί κώδικας σε C++) Μετά σχεδιάζουμε μικροαρχιτεκτονική Βασικές κυκλωματικές δομές Βασικός τρόπος επικοινωνίας Μοντέλο που εκτελεί την περιγραφή Ουσιαστικά κανένας σχεδιασμός δεν είναι bottom-up ή top-down. Πάντα απαιτούνται επαναλήψεις από τα κυκλώματα προς τη μικροαρχιτεκτονική και ανάποδα. Φθινόπωρο 2008 ΗΥ Μεθοδολογίες σχεδίασης Πλήρως ελεύθερη σχεδίαση = ΗΥ422 Full Custom (HY422) ASIC (HY523) SOC Ο σχεδιαστής έχει όλη την ελευθερία δίκοπο μαχαίρι Πολύ καλός τρόπος για συγκεκριμένες λειτουργίες Επιτυγχάνεις την καλύτερη επίδοση Ταχύτητα, εμβαδό, ισχύς Η σχεδίαση πολύ χρονοβόρα Πρέπει το κύκλωμα να αξίζει τον κόπο Τόσο χαμηλά όσο η assembly!!! Φθινόπωρο 2008 ΗΥ Φθινόπωρο 2008 ΗΥ

4 Σχηματικό κυκλώματος Εξομοίωση Τα κυκλώματα σχεδιάζονται σε επίπεδα Τρανζίστορ, πύλες, μπλοκ Χρησιμοποιείται ιεραρχία Μπλοκς μέσα σε μπλοκς Επαναχρησιμοποίηση Τα εργαλεία παράγουν δίκτυα προς εξομοίωση (σε πολλά επίπεδα πολλές φορές) Εξομοίωση SPICE, Nanosim (προσέγγιση Spice) Αναγκαία σε κάθε φάση του σχεδιασμού Καθώς αλλάζεις φάση σχεδιασμού τα αποτελέσματα πιο ακριβή Φθινόπωρο 2008 ΗΥ Φθινόπωρο 2008 ΗΥ Φυσικό σχέδιο (Layout) Έλεγχος κανόνων του φυσικού σχεδίου (DRC) Τοποθέτηση των τρανζίστορ του σχηματικού Σωστή χωροθέτηση τους ώστε να μειωθεί το μήκος και η πυκνότητα της καλωδίωσης Σύνδεση όλων των υποκυκλωμάτων Ιεραρχία στο layout που ακολουθεί την ιεραρχία του σχηματικού H τεχνολογία κατασκευής επιβάλλει κανόνες στο φυσικό σχέδιο Απαραίτητοι για την ορθή κατασκευή Το DRC εργαλείο ελέγχει για λάθη Εύρος αγωγών Απόσταση Επικάλυψη Πολλά άλλα Κάθε σχεδιασμός πρέπει να είναι DRC error free 2D αναπαράσταση μιας 3D κατασκευής Φθινόπωρο 2008 ΗΥ Φθινόπωρο 2008 ΗΥ Αντιστοίχιση σχηματικού με φυσικό σχέδιο (LVS) Εξαγωγή παρασιτικών χωρητικοτήτων Εξάγει το σχηματικό από το layout αναλύοντας όλα τα πολύγωνα. Συγκρίνει το αρχικό σχηματικό με αυτό που προέκυψε από την εξαγωγή Όταν υπάρχουν διαφορές προσπαθεί να εντοπίσει την περιοχή με το λάθος Φθινόπωρο 2008 ΗΥ Βοηθούν στην ακριβέστερη ανάλυση της καθυστέρησης και της κατανάλωσης ισχύος Όλα αυτά που αγνοούνται πριν το layout Φθινόπωρο 2008 ΗΥ

5 Επόμενο μάθημα Το τρανζίστορ σαν διακόπτης Σχεδίαση στατικών πυλών CMOS (σχηματικό) Οι πύλες με τρανζίστορ διέλευσης (pass gates). Πτώση κατωφλίου Φθινόπωρο 2008 ΗΥ