ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ

Transcript

1 Τµήµα Ηλεκτρολόγων Μηχανικών Εργαστήριο Ενσύρµατης Τηλεπικοινωνίας ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ Μάθηµα 3: Απλοποίηση συναρτήσεων Boole ιδάσκων: Καθηγητής Ν. Φακωτάκης

2 3-1 Η µέθοδος του χάρτη H πολυπλοκότητα των ψηφιακών λογικών πυλών Η πολυπλοκότητα των αλγεβρικών εκφράσεων Ελαχιστοποίηση Αλγεβρική προσέγγιση: έλλειψη συγκεκριµένων κανόνων Χάρτης Karnaugh Απλή διαδικασία Εικονική αναπαράσταση του πίνακα αληθείας Εφαρµόσιµη αν ο αριθµός των µεταβλητων είναι <7 Ένα διάγραµµα από τετράγωνα Κάθε τετράγωνο αποτελεί ένα ελαχιστόρο

3 Συνάρτηση Boole Άθροισµα ελαχιστόρων Άθροισµα παραγόντων (ή παράγοντας αθροισµάτων) στην πιο απλή µορφή Ελάχιστος αριθµός όρων Ελάχιστος αριθµός µεταβλητών Η απλοποιηµένη µορφή µπορεί να µην είναι µοναδική

4 Χάρτης δυο µεταβλητών Ένας χάρτης δυο µεταβλητών 4 ελαχιστόροι x' = γραµµή 0; x = γραµµή 1 y' = στήλη 0; y = στήλη 1 Πίνακας αληθείας σε διάγραµµα τετραγώνων xy x+y =

5 8 ελαχιστόροι κώδικας Gray Χάρτης 3 µεταβλητών Κάθε γειτονικά τετράγωνα διαφέρουν µόνο κατά µια µεταβλητή Με τιµή στο ένα τετράγωνο και συµπληρωµατική στο άλλο π.χ., m 5 και m 7 απλοποιείται m 5 + m 7 = xy'z + xyz = xz (y'+y) = xz

6 m 0 και m 2 (m 4 και m 6 ) είναι γειτονικά m 0 + m 2 = x'y'z' + x'yz' = x'z' (y'+y) = x'z' m 4 + m 6 = xy'z' + xyz' = xz' (y'+y) = xz'

7 παράδειγµα 3-1 F(x,y,z) = Σ(2,3,4,5) F = x'y + xy'

8 παράδειγµα 3-2 F(x,y,z) = Σ(3,4,6,7) = yz+ xz'

9 4 γειτονικά τετράγωνα 2, 4, 8 και 16 τετράγωνα m 0 +m 2 +m 4 +m 6 = x'y'z'+x'yz'+xy'z'+xyz' = x'z'(y'+y) +xz'(y'+y) = x'z' + xz = z' m 1 +m 3 +m 5 +m 7 = x'y'z+x'yz+xy'z+xyz =x'z(y'+y) + xz(y'+y) =x'z + xz = z

10 παράδειγµα 3-3 F(x,y,z) = Σ(0,2,4,5,6) F = z'+ xy'

11 παράδειγµα 3-4 F = A'C + A'B + AB'C + BC Έκφραση σε άθροισµα ελαχιστόρων εύρεση ελάχιστου αθροίσµατος

12 3-2 χάρτης 4 µεταβλητών Ο χάρτης 16 ελαχιστόροι Συνδυασµοί των 2, 4, 8, και 16 γειτονικών τετραγώνων

13 παράδειγµα 3-5 F(w,x,y,z) = Σ(0,1,2,4,5,6,8,9,12,13,14) F = y'+w'z'+xz'

14 παράδειγµα 3-6

15 Prime Implicants Καλύπτονται όλοι οι ελαχιστόροι Ελαχιστοποιεί τον αριθµό των όρων prime implicant: είναι ένα γινόµενο παραγόντων που σχηµατίζεται συνδυάζοντας τον µεγαλύτερο δυνατό αριθµό γειτονικών τετραγώνων στο χάρτη. Κάθε ελαχιστόρος καλύπτεται µόνο από ένα prime implicant

16 Η απλοποιηµένη έκφραση µπορεί να µην είναι µοναδική F = BD+B'D'+CD+AD = BD+B'D'+CD+AB' = BD+B'D'+B'C+AD = BD+B'D'+B'C+AB'

17 3-3 χάρτης 5 µεταβλητών Χάρτης άνω των 4 µεταβλητών γίνεται πολύπλοκος Χάρτης 5 µεταβλητών: δύο χάρτες των 4 µεταβλητών (ο ένας πάνω στον άλλο)

18 παράδειγµα 3-7 F = Σ(0,2,4,6,9,13,21,23,25,29,31) F = A'B'E'+BD'E+ACE

19 προσέγγιση #1 3-4 απλοποίηση γινοµένων αθροισµάτων Απλοποιηµένη F' στην µορφή του αθροίσµατος γινοµένων Θεώρηµα De Morgan F = (F')' F': άθροισµα γινοµένων => F: γινόµενο αθροισµάτων προσέγγιση #2: δυϊσµός Συνδυασµός µεγιστόρων M 0 M 1 = (A+B+C+D)(A+B+C+D') = (A+B+C)+(DD') CD = A+B+C AB M 0 M 1 M 3 M 2 01 M 4 M 5 M 7 M 6 11 M 12 M 13 M 15 M M 8 M 9 M 11 M 10

20 παράδειγµα 3-8 F = Σ(0,1,2,5,8,9,10) F' = AB+CD+BD' θεώρηµα De Morgan; F=(A'+B')(C'+D')(B'+D)

21 Υλοποίηση µε πύλες του παραδείγµατος 3-8

22 3-5 Αδιάφορες καταστάσεις Ητιµή µιας συνάρτησης δεν είναι καθορισµένη για συγκεκριµένους συνδυασµούς µεταβλητών ΑBCD; : αδιάφορες! Οι αδιάφορες καταστάσεις µπορούν να αξιοποιηθούν στην λογική ελαχιστοποίηση Μπορούν να θεωρηθούν σαν 0 ή 1 παράδειγµα 3-9 F (w,x,y,z) = Σ(1,3,7,11,15) d(w,x,y,z) = Σ(0,2,5)

23 F = yz + w'x'; F = yz + w'z F = Σ(0,1,2,3,7,11,15) ; F = Σ(1,3,5,7,11,15) Κάθε µια από τις εκφράσεις είναι αποδεκτή Εφαρµογή και σε γινόµενο αθροισµάτων

24 3-6 υλοποίηση µε πύλες NAND και NOR Ηπύλη NAND είναι διαδεδοµένη Μπορεί να υλοποιήσει κάθε ψηφιακό σύστηµα

25 2 γραφικά σύµβολα για την πύλη NAND

26 Λογική 2 επιπέδων Υλοποίηση 2 επιπέδων NAND-NAND = άθροισµα γινοµένων παράδειγµα: F = AB+CD+E F = ((AB)' (CD)' E')' =AB+CD+E

27 F=AB+CD

28 Η διαδικασία Απλοποίηση στην µορφή αθροίσµατος γινοµένων Μια πύλη NAND για κάθε όρο; Οι είσοδοι σε κάθε NAND πύλη είναι τα στοιχεία κάθε όρου Μια πύλη NAND για το άθροισµα

29 παράδειγµα 3-10

30 Πολυεπίπεδα NAND κυκλώµατα Υλοποίηση συναρτήσεων Boole AND-OR λογική => NAND-NAND λογική AND => NAND + αντιστροφή OR: αντιστροφή + OR = NAND

31 Υλοποίηση µε πύλες NOR Ησυνάρτηση NOR είναι ο δυϊσµός της NAND συνάρτησης Η πύλη NOR είναι επίσης διαδεδοµένη

32 υο γραφικά σύµβολα για την πύλη NOR

33 Υλοποίηση συνάρτησης Boole OR => NOR + αντιστροφή AND αντιστροφή + AND = NOR

34

35 3-7 άλλες υλοποιήσεις 2 επιπέδων Καλωδιωµένη λογική Καλωδιακή ένωση ανάµεσα στις εξόδους των δυο πυλών πύλες TTL NAND ανοικτού συλλέκτη: καλωδιωµένη- AND λογική Η NOR έξοδος των ECL πυλών: καλωδιωµένη-or λογική

36 16 συνατοί συνδυασµοί των µορφών 2 επιπέδων 8 Εκφυλισµένες µορφές 8 µη εκφυλισµένες µορφές AND-OR, OR-AND, NAND-NAND, NOR-NOR, NOR-OR, NAND-AND, OR-AND, AND-OR AND-OR and NAND-NAND = άθροισµα γινοµένων OR-AND and NOR-NOR = γινόµενο αθροισµάτων NOR-OR, NAND-AND, OR-AND, AND-OR =?

37 Υλοποίηση AND-OR-αντιστροφής AND-OR-INVERT (AOI) υλοποίηση NAND-AND = AND-NOR = AOI F = (AB+CD+E)' F' = AB+CD+E(άθροισµα γινοµένων) Απλοποίηση της F' σε άθροισµα γινοµένων

38 OR-AND-INVERT (OAI) υλοποίηση OR-NAND = NOR-OR = OAI F = ((A+B)(C+D)E)' F' = (A+B)(C+D)E (γινόµενο αθροισµάτων) Απλοποίηση της F' σε γινόµενο αθροισµάτων

39 παράδειγµα 3-11 F' = x'y+xy'+z (F': άθροισµα γινοµένων) F = (x'y+xy'+z)' (F: AOI υλοποίηση) F = x'y'z' + xyz' (F: άθροισµα γινοµένων) F' = (x+y+z)(x'+y'+z) (F': γινόµενο αθροισµάτων) F = ((x+y+z)(x'+y'+z))' (F: OAI)

40

41 3-8 συνάρτηση αποκλειστικού-or αποκλειστικό-or (XOR) x y = xy'+x'y αποκλειστικό-nor (XNOR) (x y)' = xy + x'y' ιδιότητες x 0 = x x 1 = x' x x = 0 x x' = 1 x y' = (x y)' x' y = (x y)' συσχέτιση A B = B A (A B) C = A (B C) = A B C

42 υλοποιήσεις (x'+y')x + (x'+y')y = xy'+x'y = x y

43 Συνάρτηση Exclusive-OR 4 µεταβλητών A B C D = (AB +A B) (CD +C D) = (AB +A B)(CD+C D )+(AB+A B )(CD +C D)

44 Εργαστήριο Ενσύρµατης Τηλεπικοινωνίας Artificial Intelligence Group