ΑΣΚΗΣΗ 7. ΘΕΜΑ 1ο MINORITY A B C. C out

Μέγεθος: px

Εμφάνιση ξεκινά από τη σελίδα:

Download "ΑΣΚΗΣΗ 7. ΘΕΜΑ 1ο MINORITY A B C. C out"

Πλειόνη Βλαβιανός
7 χρόνια πριν
Προβολές:

1 ΑΣΚΗΣΗ 7 ΘΕΜΑ 1ο MINORITY A B C C out S S C out C OUT = MAJ(A,B,C) = Majority(A,B,C) = 1 when at least 2 (majority) of A, B, and C are equal to 1. Opposite Minority MAJ(A,B,C) = AB + BC + AC (PMOS and NMOS branches no need to be complementary specific feature of the majority functions. Sum function can be written as S = ABC + (A + B + C) (~C out ) = A xor B xor C

8 ΑΣΚΗΣΗ 4 Θέμα 1ο Η ακολουθία για ανάψεις το λαμπάκι είναι η 10 Οι καταστάσεις Β, D, και F μπορούν να ενωθούν χωρίς να μεταβληθεί η λειτουργία του κυκλώματος

9 Θέμα 2ο

10 ΑΣΚΗΣΗ 5

11 ΑΣΚΗΣΗ 6 Θέμα 1ο Οταν y=1 τότε z=x αλλιώς η έξοδος δεν οδηγείται (tristate Inverter) F = A xor B F=A (B+C) Θέμα 2ο

12 Δημοκρίτειο Πανεπιστήμιο Θράκης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Γ. Δημητρακόπουλος Ολοκληρωμένα Κυκλώματα Άσκηση για το σπίτι #8 Ερώτηση 1 Για το μονοπάτι ενός κυκλώματος που ακολουθεί θεωρήστε ότι όλα τα τρανζίστορ έχουν ελάχιστο μήκος L=0.18μm ενώ έχουν επίσης τα παρακάτω χαρακτηριστικά: CG = 2fF/μm, CD = 2fF/μm, και and Rsqn = Rsqp/2 = 15kΩ/. Για τα καλώδια θεωρήστε ότι Cwire = 0.2fF/μm και Rwιre = 0.1Ω/. Zωγραφίστε το ισοδύναμο RC μοντέλο το οποίο θα χρησιμοποιήσετε για να υπολογίσετε την καθυστέρηση του κυκλώματος σας όταν η είσοδος Ιn μεταβαίνει από το 0 στο V DD ενώ η έξοδος Out κάνει την αντίθετη μετάβαση. Αντικαταστήστε το καλώδιο με ένα στάδιο του αντίστοιχου Π μοντέλου.ποια είναι η τελική καθυστέρηση της μετάβασης καθόδου της εξόδου Out; Ερώτηση 2 Στην άσκηση αυτή σας ζητείται να επιλέξετε τον αριθμό των σταδίων καθώς και το μέγεθος των αντιστροφέων ώστε να βελτιστοποιήσετε μια πληθώρα από παραμέτρους. Υποθέστε πως η χωρητικότητα εισόδου του πρώτου αντιστροφέα είναι ίση με C in και ότι γ = 0.8. Υπενθυμίζουμε πως η μέση καθυστέρηση του αντιστοφέα δίνεται από τη σχέση Cin... Inv1 Inv2 Inv3 InvN 256xCin Ποιος είναι ο βέλτιστος αριθμός από αντιστροφείς ο οποίος ελαχιστοποιεί την καθυστέρηση από την είσοδο στην έξοδο; Στην απάντηση σας δεν πρέπει να ανησυχείτε για την πολικότητα του σήματος στην έξοδο. Ποια είναι τότε η βέλτιστη καθυστέρηση συναρτήσει του τ inv ; Κάθε φορά που παρατηρείται μια μετάβαση από την είσοδο στην έξοδο ποια είναι η συνολική χωρητικότητα η οποία φορτίζεται η εκφορτίζεται στην αλυσίδα των αντιστροφέων που σχεδιάσατε; Μετρήστε μόνο τη χωρητικότητα εξόδου του κάθε αντιστροφέα χωρίς να σας ενδιαφέρουν οι εσωτερικές παρασιτικές χωρητιτκότητες που προκύπτουν από τη χωρητικότητα των περιοχών διάχυσης source και drain των PMOS και ΝΜΟS τρανζίστορ των αντιστροφέων. Μην ξεχάσετε να συμπεριλάβετε τη χωρητικότητα εισόδου του πρώτου αντιστροφέα; Αν κάνετε τον τελευταίο αντιστροφέα της αλυσίδας σας (ποιο κοντά στην έξοδο) να έχει το μισό μέγεθος σε σχέση με αυτό που υπολογίσατε για την ελάχιστη καθυστέρηση πόση είναι η νέα καθυστέρηση του κυκλώματος; Σε αυτή την περίπτωση πόση είναι η συνολική χωρητικότητα που φορτίζεται η εκφορτίζεται μετά από μια αλλαγή εισόδου;

13 Δημοκρίτειο Πανεπιστήμιο Θράκης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Γ. Δημητρακόπουλος Ερώτηση 1 Ολοκληρωμένα Κυκλώματα Άσκηση για το σπίτι #7 Σας δίνεται ένα άγνωστο φυσικό σχέδιο το οποίο φαίνεται στο σχήμα που ακολουθεί. Δώστε ένα σχηματικό διάγραμμα σε επίπεδο τρανζίστορ του κυκλώματος του οποίου σας δίνεται. Φροντίστε να αναπαράγεται ακριβώς το σχέδιο σε επίπεδο τρανζίστορ ακόμη και αν δεν τηρούνται εκ πρώτης όψεως οι κανόνες της στατικής λογικής CMOS. Ερώτηση 2 Σας δίνεται το σχηματικό διάγραμμα σε επίπεδο τρανζίστορ των παρακάτων πυλών. Αυτό που σας ζητείται αρχικά είναι να υπολογίσετε τα μεγέθη των τρανζίστορ της κάθε πύλης (σε μm) ώστε η συνολική αντίσταση που εμφανίζει το δίκτυο ανόδου (PMOS) και αντίστοιχα το δίκτυο καθόδου (NMOS) στη χειρότερη περίπτωση από πλευράς καθυστέρησης να είναι ίση με 2.6ΚΩ. H τεχνολογία έχει μέγεθος 0,18μm. Με άλλα λόγια το μήκος L του καναλιού των τρανζίστορ είναι 0,18μm αι το ελάχιστο πλάτος W των τρανζίστορ που μπορούμε να σχεδιάσουμε είναι 0.36μm.

14 Vdd Vdd Vdd Vdd Vdd D B C Vdd Vdd B C A B D A A C B A D A B C Gnd B A C D Gnd C Gnd Gnd Gnd Gnd (α) (β) (γ) Αν σε κάποιες περιπτώσεις μπορείτε να επιλέξετε διαφορετικά μεγέθη για το ίδιο τρανζίστορ προσπαθήστε να κρατατήσετε όσο το δυνατόν την ομοιομορφία με τα διπλανά τρανζίστορ. Για την τεχνολογία σας θεωρήστε τις ακόλουθες σταθερές. R SQ-P = 30 kω/square (για τα PMOS τρανζίστορ) και R SQ-N = 16 kω/square (Για τα NMOS τρανζίστορ) C GATE = 2 ff ανά μm πλάτους και C DRAIN = 2 ff ανά μm πλάτους (χωρητικότητα diffusion). Για την πύλη (γ) και τα μεγέθη που αποφασίσατε στο προηγούμενο ερώτητα καλείστε να βρείτε ένα συνδιασμό για τις τιμές των εισόδων, ο οποίος προκαλεί τη χειρότερη καθυστέρηση ανόδου. Γι αυτή την περίπτωση κατασκευάστε το ισοδύναμο από πλευράς καθυστέρησης RC δίκτυο και υπολογίστε την καθυστέρηση ανόδου όταν η πύλη οδηγεί μια χωρητικότητα CL ίση με 100fF ακολουθώντας το μοντέλο καθυστέρησης του Elmore.

15 Δημοκρίτειο Πανεπιστήμιο Θράκης Τμήμα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών Γ. Δημητρακόπουλος Ολοκληρωμένα Κυκλώματα Άσκηση για το σπίτι #6 ΘΕΜΑ 1ο Περιγράψτε για κάθε σχήμα τη λογική λειτουργία που εκτελεί είτε με λόγια είτε με μια λογική εξίσωση ΘΕΜΑ 2ο Σας δίνεται το σχηματικό ενός master-slave flip-flop. Σας ζητείται να συμπληρώσετε τις κυματομορφές για τους κόμβους Χ, Ζ και Q του σχήματος θεωρώντας πως η αλλαγή της εξόδου ενός αντιστροφέα ή ενός transmission gate απαιτεί μια μονάδα χρόνου (κάθετη στήλη στο διάγραμμα) για να συμβεί. 1

16 Δημοκρίτειο Πανεπιστήμιο Θράκης Τμήμα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών Γ. Δημητρακόπουλος Ολοκληρωμένα Κυκλώματα Άσκηση για το σπίτι #5 Έχετε στη διάθεση σας μια FPGA μόνο συνδιαστικής λογικής η οποία αποτελείται από επαναπρογραμματιζόμενα κελιά. Σε κάθε κελί υπάρχει ένα LUT 3 εισόδων το οποίο μπορεί να υλοποιήσει μια οποιαδήποτε συνάρτηση συνδιαστικής λογικής των 3 εισόδων. Το κύκλωμα που καλείστε να υλοποιήσετε έχει 3 εισόδους και 2 εξόδους και υπολογίζει δύο συναρτήσεις συνδιαστικής λογικής: Η απάντηση σας πρέπει να δοθεί πάνω στο σχέδιο της FPGA που σας δίνεται. Για να δείξετε ποια συνάρτηση υλοποιεί το κάθε κελί αρκεί να γράψετε μέσα σε αυτό τη λογική συνάρτηση που επιθυμείτε να παράγει το αντίστοιχο LUT 3 εισόδων. Για παράδειγμα το LUT ενός κελιού μπορεί να «προγραμματιστεί» ώστε να παράγει τη συνάρτηση g = pq + h Πέρα από την αντιστοίχιση λογικών συναρτήσεων σε LUTs οφείλεται να «προγραμματίσετε» επίσης τις διασυνδέσεις της FPGA ώστε να συνδεθούν σωστά τόσο οι εξωτερικοί είσοδοι της FPGA (a, b, c) με τα κελιά που επιλέξατε, όσο και οι έξοδοι των κελιών με τις εισόδους άλλων κελιών ή με τις εξόδους τις FPGA (f1, f2). Οι είσοδοι και οι έξοδοι του κυκλώματος σας έχουν ήδη αντιστοιχιθεί στους ακροδέκτες της FPGA και δεν επιτρέπεται να τις μετακινήσετε. Για να πραγματοποιήσετε τις διασυνδέσεις έχετε στη διάθεση σας «προγραμματιζόμενους» διακόπτες. Όταν δε θέλετε να συνδέσεται δύο καλώδια τα αφήνετε όπως φαινεται στην αριστερή πλευρά του επόμενου σχήματος. Όταν θέλετε να συνδέσετε δύο καλώδια και η τιμή του Α να συμπίπτει με αυτή του Β τότε τοποθετείται στο σημείο τομής των δύο καλωδίων ένα Χ όπως φαίνεται στη δεξιά πλευρά του παρακάτω σχήματος. 1

17 Δημοκρίτειο Πανεπιστήμιο Θράκης Τμήμα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών Γ. Δημητρακόπουλος Άσκηση 1 Ολοκληρωμένα Κυκλώματα Άσκηση για το σπίτι #4 Σας δίνεται μία FSM η οποία συνοδεύεται από ένα πίνακα μεταβάσεων. Η FSΜ δέχεται ως είσοδο μόνο ένα bit με το όνομα Input σε κάθε κύκλο ρολογιού. H FSM έχει μόνο μία έξοδο του ενός bit με το όνομα Output η οποία ελέγχει μία λάμπα που μπορεί να είναι είτε αναμμένη ( ) είτε σβηστή ( ). Ο πίνακας μεταβάσεων δείχνει όλες τις μεταβάσεις της FSM καθώς και την τιμή της εξόδου για την κάθε κατάσταση. Για παράδειγμα όταν είμαστε στην κατάσταση Α η λάμπα είναι σβηστή και μπορούμε να μεταβούμε στις καταστάσεις Ε ή C ανάλογα με την τιμή της εισόδου Input. 1) Αρχικά δουλειά μας είναι να μεταφέρουμε την πληροφορία του πίνακα μεταβάσεων πάνω στην FSM βρίσκοντας τη σωστή θέση για την κάθε κατάσταση και συμπληρώνοντας τη συνθήκη της κάθε μετάβασης. 2) Αν υποθέσουμε ότι κάποιος δε γνωρίζει τίποτε για την τρέχουσα κατάσταση της FSM. Υπάρχει μια ακολουθία από bit στην είσοδο Input η οποία να μας εγγυάται ότι μετά και την εισαγωγή του τελευταίου ψηφίου της ακολουθίας η λάμπα θα ανάψει; 3) Υπάρχουν ισοδύναμες καταστάσεις στην FSM; Ονοματείστε ποιες καταστάσεις θα μπορούσαν να συνενωθούν σε μια κατάσταση χωρίς να αλλάξει η λειτουργία της αρχικής FSM. Άσκηση 2 To κύκλωμα που φαίνεται στο σχήμα δέχεται μια σειριακή είσοδο ΙΝ και μια είσοδο αρχικοποίησης Reset και λειτουργεί στις θετικές ακμές του ρολογιού. Μπορείτε να εξάγετε την FSM (καταστάσεις και μεταβάσεις) που υλοποιεί το κύκλωμα που σας δόθηκε γνωρίζοντας ότι οι καταστάσεις έχουν κωδικοποιηθεί σύμφωνα με την κωδικοποίση onehot; Μην ξεχάσετε δίπλα σε κάθε κατάσταση να αναφέρεται και σε ποιο κωδικό onehot αντιστοιχεί. 1

Σχετικά έγγραφα

Καθυστέρηση στατικών πυλών CMOS

Καθυστέρηση στατικών πυλών CMOS Πρόχειρες σημειώσεις Γιώργος Δημητρακόπουλος Τμήμα Επιστήμης Υπολογιστών Πανεπιστήμιο Κρήτης Άνοιξη 2008 Παρόλο που οι εξισώσεις των ρευμάτων των MOS τρανζίστορ μας δίνουν