εκαδικό υαδικό εκαεξαδικό Decimal binary hexadecimal

Transcript

1

2 Αρχές ψηφιοποίησης ADC - DAC Conversion Περιεχόµενα Εισαγωγή... 3 Αριθµητικά συστήµατα... 4 Αρνητική λογική... 5 ισταθείς πολυδονητές... 7 R-S FIip-FIop...7 Flip-Flop µε παλµό χρονισµού (clock)...8 D Flip-Flop...8 J-K Flip-Flop...9 Καταχωρητές (Registers) Στατικός καταχωρητής...11 Ολισθητής (SHIFT REGISTER)...11 Απαριθµητές (COUNTERS)...15 Απαριθµητής κυµατώσεως (RIPPLE COUNTER)...16 Αυτοδιεγειρόµενος πολυδονητής...16 Πολυδονητής µιας σταθερής κατάστασης (MONOSTABLE)...18 Κύκλωµα σκανδάλης ΣΜΙΤ (SCHMITT TRIGER)...20 Πολυπλέκτης (Multiplexer-MUX)...21 Αποπλέκτης (demultiplexer)...21 ίαυλοι συστήµατος Tristate...24 Μνήµες RAM...24 ROM...24 SRAM-DRAM...25 Ανάγνωση µνήµης...26 Εγγραφή µνήµης...27 Μετατροπή σηµάτων - Analog to Digital Conversion (ADC) ειγµατοληψία...28 Χαµηλοπερατό Φίλτρο (L.P.F.)...33 Τµηµατοποίηση (Quantization)...34 Θόρυβος Κοκίδωσης (Granulation Noise)...35 Μετατροπείς αναλογικού σε ψηφιακό (ADC) Μετατροπέας επιτυχούς προσέγγισης...37 Μετατροπέας απλής κλήσης (Single slope converter)...38 Μετατροπέας διπλής κλίσεως (Dual slope converter)...39 Μετατροπή σηµάτων - Digital to Analog Conversion (DAC) Sample and Hold εξόδου...42 Χαµηλοπερατό Φίλτρο Εξόδου...43 Αρχές ψηφιοποίησης ADC - DAC Conversion 2

3 Εισαγωγή Ένα από τα ποιο ενδιαφέροντα πεδία γνώσεων της Ηλεκτρολογίας είναι αυτό των ψηφιακών εφαρµογών, µιας και έχουν καταλάβει πολύ µεγάλο ίσως το µεγαλύτερο - µέρος των σύγχρονων τεχνολογικών εφαρµογών. Στο Εργαστήριο Τεχνολογίας Μετρήσεων οι σπουδαστές έχουν τη δυνατότητα να ασχοληθούν µε κυκλώµατα: µετατροπής αναλογικών σηµάτων σε ψηφιακά, µετατροπής ψηφιακών σηµάτων σε αναλογικά, διαχείρισης ψηφιακών σηµάτων (είσοδοι-έξοδοι) και τέλος προγραµµατισµού γεννήτριας χρονισµού, µε τη χρήση σύγχρονων υπολογιστικών συστηµάτων και τον προγραµµατισµό σε γλώσσα Microsoft Visual basic. Για την διεξαγωγή των εργαστηριακών ασκήσεων έχει επιλεγεί η κάρτα PCI-1710 της Advantech µια κάρτα πολλαπλών λειτουργιών που παρέχει δυνατότητα ADC, DAC, Timers και PIO. Οι σηµειώσεις του εργαστηρίου ξεκινώντας από το παρόν φυλλάδιο είναι γραµµένες σε πέντε µέρη: Αρχές ψηφιοποίησης (ADC - DAC conversion) PCI-1710 User manual Visual basic µέρος 1ο Visual basic µέρος 2ο Visual basic µέρος 3ο Αυτό γίνεται για δυο λόγους. Ο πρώτος είναι ο σαφής διαχωρισµός της ύλης που περιλαµβάνεται και ο δεύτερος η ταχύτερη διαχείριση της ύλης αυτής µέσω διαδικτύου. Αν και απαιτείται από τους σπουδαστές να έχουν τις απαραίτητες γνώσεις ψηφιακών, µικροϋπολογιστών καθώς και βασικών αρχών προγραµµατισµού, στο πρώτο µέρος των σηµειώσεων του εργαστηρίου υπάρχει εκτενής αναφορά σε βασικές αρχές από όλη την ύλη της οποίας η καλή γνώση χρειάζεται. Αρχές ψηφιοποίησης ADC - DAC Conversion 3

4 Αριθµητικά συστήµατα Ξεκινώντας την οποιαδήποτε αναφορά µας στα ψηφιακά συστήµατα είναι πρωταρχικής σηµασίας να τονιστεί ότι υπάρχουν ένα σύνολο αριθµητικών συστηµάτων που µπορούν να χρησιµοποιηθούν, όπως το δεκαδικό, το οκταδικό, το δυαδικό και το δεκαεξαδικό. Το όνοµα των συστηµάτων αυτών εξαρτάται από το σύνολο των ψηφίων που χρησιµοποιούνται. Έτσι στο δεκαδικό σύστηµα χρησιµοποιούνται δέκα ψηφία (αριθµοί) για τον απλούστατο λόγο ότι ο άνθρωπος έχουν δέκα δάχτυλα ως βοήθηµα για την πραγµατοποίηση αριθµητικών πράξεων. Στο δυαδικό σύστηµα που άλλωστε µας ενδιαφέρει για εφαρµογές ψηφιακών ή υπολογιστών, χρησιµοποιούνται δύο ψηφία ( 1 και 0 ) προκαθορίζοντας δύο πιθανές καταστάσεις ( ναι και όχι ). εκαδικό υαδικό εκαεξαδικό Decimal binary hexadecimal A B C D E F Αρχές ψηφιοποίησης ADC - DAC Conversion 4

5 Η πληροφορία αυτή είναι µια πιθανή στάθµη τάσης, συνήθως 0V για το λογικό 0 και 5V για το λογικό 1 και µεταφέρεται µέσω ενός καλωδίου ή αλλιώς γραµµής η οποία και ονοµάζεται bit (ψηφίο). Ένα σύνολο από τέτοια ψηφία (bits) αποτελούν τα bytes (λέξεις) και το σύνολο των πιθανών συνδυασµός των λογικών καταστάσεων αυτών των bits δίνει το σύνολο των bytes που µπορούν να δηµιουργηθούν από τον συγκεκριµένο αριθµό από bits. 2 n εκαδική αξία bit 2 1 Αριθµηµένα bits D1 D0 εκ. αξία υαδική αξία bit Για να γίνεται κάθε φορά αντιληπτό από τον άνθρωπο το περιεχόµενο ενός byte, αυτό θα πρέπει να µεταφραστεί σε δεκαδική µορφή. Ένα byte µεταφράζεται εύκολα αν προστεθεί η δεκαδική αξία του κάθε bit που το αποτελεί, εφόσον αυτό έχει τιµή 1.Η δεκαδική αξία του κάθε bit καθορίζεται από τον τύπο 2 n,από όπου το 2 προκύπτει από τις 2 πιθανές καταστάσεις ( 1 και 0 ) και το n από τον αριθµό του κάθε bit αρχίζοντας από το 0 ( 2 0 ) για το D0 στα δεξιά του byte (LSB). MSB 2 n εκαδική αξία bit Αριθµηµένα bits D7 D6 D5 D4 D3 D2 D1 D0 υαδική αξία bit = 255 Αρνητική λογική Όπως προαναφέρθηκε τα ψηφία 1 και 0 ή αλλιώς οι καταστάσεις high και low αποδίδονται µε µεταβολές τάσεως. Εάν η κατάσταση high αποδίδεται π.χ. µε +5V και η κατάσταση low µε 0V λέµε ότι το κύκλωµα µας εργάζεται µε θετική λογική, εάν αντιθέτως η κατάσταση high αποδίδεται µε 0V και η κατάσταση low µε +5V τότε το κύκλωµα λειτουργεί µε αρνητική λογική. Αυτό έχει µεγάλη πρακτική σηµασία. Αναφερόµενοι σε τάσεις, είναι χρήσιµο να γίνει µία αναφορά στις τάσεις που µπορεί να µετρήσει κανείς σε ψηφιακές διατάξεις. Η τιµή των volts που αντιστοιχούν σε λογικό high και low είναι συνυφασµένη µε την τεχνολογία κατασκευής των ολοκληρωµένων κυκλωµάτων. υο από τις ευρύτερα διαδεδοµένες οικογένειες ηµιαγωγών είναι οι TTL (Transistor Transistor Logic) και CMOS (Complementary Metal Oxide Semiconductor). LSB Αρχές ψηφιοποίησης ADC - DAC Conversion 5

6 Όταν µιλάµε για TTL πρέπει να ξέρουµε ότι η κατάσταση high δεν ξεπερνά σε καµία περίπτωση τα 5V, ενώ η κατάσταση low είναι ίση µε 0V. Τα 5 volts άλλωστε, είναι αυστηρά και η τάση τροφοδοσίας των κυκλωµάτων TTL. Ασχολούµενοι µε την σχεδίαση κυκλωµάτων τεχνολογίας TTL πρέπει καταρχήν να εξασφαλίσουµε ότι η τάση τροφοδοσίας είναι οπωσδήποτε µεγαλύτερη από 4,8 volts όπως επίσης ότι η γραµµή τροφοδοσίας είναι απαλλαγµένη από κυµάτωση (ripple). Γνωστό ολοκληρωµένο που χρησιµοποιείται σαν regulator σ' αυτές τις διατάξεις είναι το LM7805, ή κάποιο αντίστοιχο το οποίο και παρέχει την τάση τροφοδοσίας των 5V για τα TTL εξαρτήµατα. Τα CMOS εξαρτήµατα αντιθέτως δεν έχουν στάνταρ τάση τροφοδοσίας και λογικής στάθµης Η και L. Τα στοιχεία αυτά µπορούν να κυµαίνονται από 3 έως 16 volts, εξαρτώνται από τον κάθε κατασκευαστή, αν και πολλές φορές για λόγους συµβατότητας µε την οικογένεια TTL χρησιµοποιούν και αυτά τις ίδιες τάσεις. Μερικές από τις πιο σηµαντικές παραµέτρους που µας οδηγούν να επιλέξουµε ή να απορρίψουµε µία οικογένεια λογικών κυκλωµάτων είναι: ταχύτητα λειτουργίας αναισθησία στο θόρυβο ικανότητα ενός κυκλώµατος να οδηγήσει άλλα (fan in-fan out) τάση τροφοδοσίας ισχύς καταναλώσεως του κυκλώµατος περιοχή θερµοκρασίας για ασφαλή λειτουργία κόστος Η τεχνολογία CMOS παρουσιάζει τα καλύτερα χαρακτηριστικά και για αυτό το λόγο έχει πολύ µεγάλο πεδίο εφαρµογών. Αρχές ψηφιοποίησης ADC - DAC Conversion 6

7 ισταθείς πολυδονητές Ο δισταθής πολυδονητής (flip-flop) είναι ένα στοιχείο µνήµης που έχει δύο σταθερές καταστάσεις. Σε οποιοδήποτε χρονικό διάστηµα (εκτός της µεταβατικής καταστάσεως), η µία έξοδος του βρίσκεται στη λογική κατάσταση 1 και η άλλη βρίσκεται στη λογική κατάσταση 0. Το flip-flop αλλάζει κατάσταση µε την εφαρµογή κατάλληλου παλµού στην είσοδό του. Ένα τυπικό κύκλωµα flip-flop µε διακριτά εξαρτήµατα φαίνεται στο ακόλουθο σχήµα: Τα τρανζίστορ Q1 και Q2 είναι έτσι πολωµένα ώστε το ένα να βρίσκεται στην κατάσταση αγωγής (οn) και το άλλο στην κατάσταση αποκοπής (off), συνεπώς µπορεί η έξοδος Q να είναι στην κατάσταση 0 και η Q στην κατάσταση 1 (και αντίστροφα). Το κύκλωµα αλλάζει κατάσταση µε την εφαρµογή παλµού στη βάση του Q2 (ακροδέκτης RESET) ή στη βάση του Q1 (ακροδέκτης SET). Επειδή το flip-flop µπορεί να αποθηκεύσει µία κατάσταση ΗΙ ή LOW (Q=1 ή Q=0) θεωρείται µνήµη ενός bit. Στην πράξη µπορούµε να κατασκευάσουµε ένα flip-flop χρησιµοποιώντας λογικές πύλες επειδή αυτά τα κυκλώµατα έχουν επίσης δύο διακριτές καταστάσεις. Ακολουθεί ανάλυση των βασικών τύπων Flip-Flop. R-S FIip-FIop Στο σχήµα φαίνονται το λογικό διάγραµµα και ο πίνακας αληθείας ενός R-S flip-flop που σχηµατίζεται µε πύλες (εδώ οι Ν3 & Ν4 είναι πύλες NAND συνδεδεµένες σαν ΝΟΤ). Όταν R=S=0 στην έξοδο θα έχουµε ακαθόριστη κατάσταση (το Q µπορεί να είναι είτε 1 είτε 0). Αρχές ψηφιοποίησης ADC - DAC Conversion 7

8 Όταν R=S=1 στην έξοδο έχουµε ασταθή κατάσταση (Q=Q=1, µη χρήσιµη κατάσταση για λειτουργία flip-flop). Οποιαδήποτε άλλη λογική κατάσταση θα οδηγήσει το flιp-flop σε µία από τις δύο σταθερές του καταστάσεις. Flip-Flop µε παλµό χρονισµού (clock) Αν και το R-S flip-flop είναι η βάση όλων των άλλων, στην πραγµατικότητα δεν έχει εφαρµογή σε µεγάλο αριθµό ψηφιακών κυκλωµάτων γιατί παρουσιάζει ένα βασικό πρόβληµα. Οποιοδήποτε τυχαίο σήµα εµφανίζεται στην R ή S είσοδο, κάνει το FF να αλλάξει κατάσταση σε χρόνο που ενδεχοµένως, µια τέτοια αλλαγή να µην είναι επιθυµητή. Λύνουµε αυτό το πρόβληµα, εξαναγκάζοντας το FF να παρουσιάσει την απαιτούµενη µετάπτωση του, µόνο αφού λάβει παλµό clock σε µία τρίτη είσοδο του από µία διαφορετική πηγή. Η αντικατάσταση των δύο πυλών ΝΟΤ από δύο πύλες NAND (ακόλουθο σχήµα) επιτρέπει τον έλεγχο του FF από τις εισόδους SET/RESET όπως επίσης και από την προστεθείσα είσοδο CLΟCK. D Flip-Flop Σε εφαρµογές, όπως είναι οι µνήµες, χρειάζεται να "θυµόµαστε" ποια ήταν η λογική κατάσταση µίας εισόδου ακόµα και όταν αυτή η κατάσταση έχει αλλάξει. Η λειτουργία αυτή ονοµάζεται µανδάλωση (Latch) δεδοµένων. Ένα απλό FF δεν έχει αυτή τη δυνατότητα, αφού οι έξοδοι του ακολουθούν τις µεταβολές στα στοιχεία εισόδου. Για να αποφύγουµε κάτι τέτοιο, χρειαζόµαστε µία πύλη που θα αποµονώνει τα Αρχές ψηφιοποίησης ADC - DAC Conversion 8

9 στοιχεία εισόδου από το FF µόλις πάρουµε όσα από τα στοιχεία αυτά µας χρειάζονται για τη λειτουργία του. Αυτό το επιτυγχάνουµε µε το D FF (DATA ή DELAΥ FF) όπως φαίνεται στο ακόλουθο σχήµα. Όσο διάστηµα η ωρολογιακή είσοδος είναι ενεργοποιηµένη, η έξοδος θα ακολουθεί τις µεταβολές της εισόδου. Μόλις απενεργοποιηθεί, η έξοδος παραµένει αµετάβλητη και είναι ανεξάρτητη από τα δεδοµένα εισόδου. J-K Flip-Flop Ένα από τα περισσότερο χρησιµοποιούµενα είναι το J-K FF. Κατασκευάζεται σαν CMOS (4095) και σαν TTL (7476), όπως φαίνεται στα ακόλουθα σχήµατα. Το κάθε FF έχει πέντε εισόδους που είναι οι j, k, clock, clear και preset. Οι είσοδοι clear και preset χρησιµοποιούνται για να το επαναφέρουν (clear) ή να το προτοποθετήσουν (preset) σε µία αρχική κατάσταση πριν ή µετά από ένα συγκεκριµένο χειρισµό. Οι είσοδοι j και k χρησιµοποιούνται για να διεγείρουν το FF κατάλληλα, κατά τη διάρκεια της λειτουργίας. Οι έξοδοι είναι οι συµπληρωµατικές Q και Q. Το σύµβολο του κύκλου ( Ο ) που υπάρχει στις εισόδους clear, clock και preset δηλώνει ότι ενεργοποιούνται µε Αρχές ψηφιοποίησης ADC - DAC Conversion 9

10 αρνητική λογική. Το J-K FF χρησιµοποιείται πολύ σε ψηφιακούς απαριθµητές, καταχωρητές και κωδικοποιητές-αποκωδικοποιητές. Καταχωρητές (Registers) Όταν θέλουµε να αποθηκεύσουµε ένα δυαδικό ψηφίο (bit) µπορούµε να χρησιµοποιήσουµε το στοιχείο δυο καταστάσεων FF. Όταν θέλουµε να αποθηκεύσουµε πληροφορία που περιλαµβάνει περισσότερα από ένα δυαδικά ψηφία χρειαζόµαστε τόσα FF όσα είναι και τα bit της πληροφορίας. Το σύνολο των FF που χρησιµοποιούµε για αποθήκευση της πληροφορίας αυτής, λέµε ότι αποτελεί ένα "καταχωρητή". Ένας επεξεργαστής έχει µεγάλο πλήθος από καταχωρητές, το µήκος (αριθµός FF) των οποίων είναι συνήθως ίσο µε το µήκος της λέξεως του υπολογιστή. Οι καταχωρητές χρησιµοποιούνται όπου απαιτείται προσωρινή αποθήκευση, όπως για παράδειγµα είναι η καταχώρηση δεδοµένων και Αρχές ψηφιοποίησης ADC - DAC Conversion 10

11 αποτελεσµάτων πράξεων κατά τη λειτουργία της CPU ενός επεξεργαστή. Αντίθετα, για λειτουργίες µόνιµης αποθηκεύσεως χρησιµοποιούνται διάφοροι τύποι ηµιαγωγών µνηµών (RAM, ROM, PROM, κ.λ.π.) Τους καταχωρητές τους διακρίνουµε συνήθως στις εξής κατηγορίες: Στατικός καταχωρητής Ο στατικός καταχωρητής είναι ένας καταχωρητής στον οποίο αποθηκεύουµε µία πληροφορία την οποία µπορούµε να πάρουµε αργότερα. Στο ακόλουθο σχήµα απεικονίζεται ένας στατικός καταχωρητής ο οποίος αποτελείται από FF τύπου D. Στη συγκεκριµένη περίπτωση ο καταχωρητής αποτελείται από 4 FF, έχει δηλαδή µήκος 4. Η πληροφορία που θέλουµε να αποθηκεύσουµε, 4 bit στην προκειµένη περίπτωση, εφαρµόζεται στην είσοδο του καταχωρητή, δηλαδή στα Ε1, Ε2, Ε3, Ε4. Όπως ήδη γνωρίζουµε από τη λειτουργία του D FF η πληροφορία που εφαρµόσαµε στα Ε1, Ε2, Ε3, Ε4 θα εµφανισθεί στα Q1, Q2, Q3, Q4 όταν εφαρµοσθεί ο ωρολογιακός παλµός CP. Ο παλµός αυτός λέγεται στην περίπτωση µας "παλµός µεταφοράς" (carrier pulse), γιατί µεταφέρει την κατάσταση της εισόδου κάθε FF του καταχωρητή στην αντίστοιχη έξοδο. Ένας καταχωρητής µπορεί να κατασκευασθεί όχι µόνο από D αλλά και από RS ή J-K FF. Ολισθητής (SHIFT REGISTER) Ολισθητής είναι ένας καταχωρητής που µπορεί να ολισθήσει (να µετακινήσει) το περιεχόµενο του κατά µία θέση, κάθε φορά που εφαρµόζεται σε αυτόν ένας εξωτερικός παλµός τον οποίο ονοµάζουµε παλµό ολισθήσεως. Η ολίσθηση µπορεί να γίνει ανάλογα µε την κατασκευή του, προς τα αριστερά, προς τα δεξιά ή και προς τις δύο κατευθύνσεις. Όταν ο Αρχές ψηφιοποίησης ADC - DAC Conversion 11

12 ολισθητής µπορεί να ολισθαίνει το περιεχόµενό του και προς τις δύο κατευθύνσεις λέγεται "αµφίδροµος" (bidirectional). Όταν η ολίσθηση γίνεται προς τα αριστερά, το τελευταίο προς τα αριστερά ψηφίο του ολισθητή χάνεται ενώ το πρώτο προς τα δεξιά ψηφίο αντικαθίσταται µε µηδέν όπως φαίνεται στο σχήµα I. Όταν η ολίσθηση γίνεται προς τα δεξιά, το τελευταίο προς τα δεξιά ψηφίο του ολισθητή χάνεται ενώ το τελευταίο προς τα αριστερά ψηφίο αντικαθίσταται µε 0 σχήµα II: Σχήµα Ι Σχήµα ΙΙ Ένας τύπος ολισθητή κατασκευασµένος από J-K FF απεικονίζεται πιο κάτω: Όπως φαίνεται στο σχήµα στις εισόδους του FF1 εφαρµόζουµε J=0 και Κ=1. Είναι φανερό ότι µε τον πρώτο παλµό ολισθήσεως το Αρχές ψηφιοποίησης ADC - DAC Conversion 12

13 περιεχόµενο του κάθε FF θα µεταφερθεί στο διπλανό του, ενώ το περιεχόµενο του FF1 θα γίνει 0 και το περιεχόµενο του FF4 θα χαθεί. Προφανώς µετά την εφαρµογή 4 παλµών ολισθήσεως το περιεχόµενο όλων των FF θα γίνει 0. Στον πίνακα που ακολουθεί δίνονται τα διαδοχικά στάδια ολισθήσεως του αριθµού 1101 που υποθέτουµε ότι υπήρχε αρχικά στον καταχωρητή. ΠΙΝΑΚΑΣ ΛΕΙΤΟΥΡΓΙΑΣ ΟΛΙΣΘΗΤΗ ΠΡΟΣ ΤΑ ΑΡΙΣΤΕΡΑ Παλµοί ολίσθησης 4 FF 3 FF 2 FF 1 FF ος ος ος ος Με τον ίδιο ακριβώς τρόπο λειτουργεί και ο ολισθητής που πραγµατοποιεί ολίσθηση προς τα δεξιά. Ένας τέτοιος ολισθητής απεικονίζεται στο ακόλουθο σχήµα: Αν υποθέσουµε ότι το αρχικό (δηλαδή πριν από την εφαρµογή του παλµού ολισθήσεως) περιεχόµενο του ολισθητή είναι 1101, η λειτουργία θα είναι όπως αυτή που περιγράφεται στον πίνακα: ΠΙΝΑΚΑΣ ΛΕΙΤΟΥΡΓΙΑΣ ΟΛΙΣΘΗΤΗ ΠΡΟΣ ΤΑ ΕΞΙΑ Παλµοί ολίσθησης 4 FF 3 FF 2 FF 1 FF ος ος ος ος Αρχές ψηφιοποίησης ADC - DAC Conversion 13

14 Όταν ο ολισθητής είναι κατασκευασµένος έτσι ώστε το ψηφίο που χάνεται κατά την ολίσθηση (αριστερά ή δεξιά) να αντικαθιστά το ψηφίο που µηδενίζεται, τότε ο ολισθητής λέγεται κυκλικός ολισθητής (shift arount register). Ο κυκλικός ολισθητής αποτελεί µία ειδική περίπτωση των ολισθητών µε ανασύζευξη, στους οποίους το ψηφίο που µηδενίζεται αντικαθίσταται από την έξοδο ενός λογικού κυκλώµατος οι είσοδοι του οποίου τροφοδοτούνται από ένα ή περισσότερα ψηφία του ολισθητή που φαίνεται πιο κάτω. Το αρχικό περιεχόµενο ενός ολισθητή µπορεί να τοποθετηθεί ταυτόχρονα σε όλα τα FF. Σε αυτή την περίπτωση λέµε ότι έχουµε παράλληλη είσοδο της πληροφορίας (parallel input). Μπορεί επίσης να τοποθετηθεί µε διαδοχικές ολισθήσεις, τότε λέµε ότι έχουµε διαδοχική είσοδο (serial input) της πληροφορίας στον ολισθητή. Κατ' αντιστοιχία µπορούµε να έχουµε παράλληλη έξοδο (parallel output), διαδοχική έξοδο (serial output) ή κάποιο συνδυασµό τους. Ολισθητές µε παράλληλη είσοδο-παράλληλη έξοδο χρησιµοποιούνται στην αριθµητική µονάδα των επεξεργαστών (ALU). Σε κάθε περίπτωση η ολίσθηση ενός δυαδικού αριθµού προς τα δεξιά ισοδυναµεί µε διαίρεση δια 2, ενώ ολίσθηση προς τα αριστερά ισοδυναµεί µε πολλαπλασιασµό επί 2. Αρχές ψηφιοποίησης ADC - DAC Conversion 14

15 Παλµοί ολίσθησης 4FF 3FF 2FF 1FF ος ος ος ος Απαριθµητές (COUNTERS) Απαριθµητής είναι ένας καταχωρητής ο οποίος µπορεί να µεταβάλει το περιεχόµενο του κατά µία µονάδα, κάθε φορά που στην είσοδο του δέχεται ένα κατάλληλο παλµό. Όταν ο απαριθµητής αυξάνει το περιεχόµενο του, λέµε ότι απαριθµεί κατά την ορθή φορά ή ότι απαριθµεί προς τα πάνω (up counter). Όταν ελαττώνει το περιεχόµενο του, λέµε ότι απαριθµεί κατά την ανάστροφη φορά ή ότι απαριθµεί προς τα κάτω (Down Counter). Όταν ο απαριθµητής µπορεί να µετράει και προς τα πάνω και προς τα κάτω λέγεται "αµφίδροµος απαριθµητής" (Up-Down Counter). Είναι επίσης δυνατόν ένας απαριθµητής κατά τη διάρκεια της απαριθµήσεως το περιεχόµενο του να µη. µεταβάλλεται κατά µία µονάδα, αλλά κατά ένα µεγαλύτερο αριθµό. Ο απαριθµητής αυτός λέγεται "απαριθµητής άλµατος". Είναι δυνατόν ένας απαριθµητής να µετράει στο δυαδικό σύστηµα, οπότε λέγεται "δυαδικός" (Binary Counter), είναι όµως δυνατόν να µετράει στο δεκαδικό σύστηµα µε κωδικοποίηση BCD (Binary Coded Decimal), οπότε λέγεται απαριθµητής BCD. Αρχές ψηφιοποίησης ADC - DAC Conversion 15

16 Απαριθµητής κυµατώσεως (RIPPLE COUNTER) Πρόκειται για τον απλούστερο τύπο απαριθµητή και τον πιο πολύ γνωστό. Ένα στοιχειώδες κύκλωµα απεικονίζεται στο ακόλουθο σχήµα. Αν εφαρµόσουµε στην είσοδο ένα παλµό, τότε η κατάσταση του απαριθµητή θα µεταπέσει διαδοχικά στις στάθµες που φαίνονται στον πίνακα. Αυτή η "κυµάτωση" της πληροφορίας οδήγησε στη ονοµασία ripple counter Παλµοί ρολογιού D0 C0 B0 A Αυτοδιεγειρόµενος πολυδονητής Ο ασταθής ή αυτοδιεγειρόµενος πολυδονητής του επόµενου σχήµατος αποτελείται από δύο τρανζίστορ µε σύζευξη RC τέτοια, που η αγωγιµότητα των δύο τρανζίστορ να εναλλάσσεται. Η κυµατοµορφή της εξόδου του µπορεί να είναι συµµετρική ή µη συµµετρική ορθογώνια και αυτό εξαρτάται από το RC. Αρχές ψηφιοποίησης ADC - DAC Conversion 16

17 Η λειτουργία του έχει ως εξής: Με την εφαρµογή της τάσης τροφοδοσίας και τα δύο τρανζίστορ τείνουν να άγουν. Επειδή όµως ποτέ δεν είναι δυνατόν τα στοιχεία του κυκλώµατος να είναι ακριβώς ίδια, το ένα τρανζίστορ θα άγει περισσότερο από το άλλο. Αν υποτεθεί ότι µε την εφαρµογή της τροφοδοσίας άγει το Τ1 περισσότερο, το αποτέλεσµα είναι η τάση στο συλλέκτη του να µειώνεται όσο άγει. Ο πυκνωτής C1 που φορτίστηκε από την αρχική αστάθεια αρχίζει να εκφορτίζεται, µέσα από την αντίσταση R2, µε συνέπεια να εφαρµόζεται αρνητική τάση στη βάση του Τ2 και να το οδηγεί σε αποκοπή. Στο συλλέκτη του Τ2 η τάση πλησιάζει την τάση της τροφοδοσίας. Ο πυκνωτής C2, φορτίζεται περίπου στην τάση τροφοδοσίας, µέσα από την αντίσταση R4 και την αντίσταση βάσης - εκποµπού του Τ1. Όταν ο πυκνωτής C1 εκφορτιστεί αρκετά, η αρνητική τάση στα άκρα της R2 και κατά συνέπεια στη βάση του Τ2 µειώνεται και φτάνει κάποια στιγµή που αρχίζει να ξεπερνά την τάση αποκοπής και να οδηγεί το Τ2 σε αγωγιµότητα. Η τάση, τώρα, στο συλλέκτη του Τ2 αρχίζει να µειώνεται πολύ. Ο πυκνωτής C2 εκφορτίζεται µέσα από την R3 µε αποτέλεσµα να εφαρµόζει αρνητική τάση στη βάση του Τ1 και να το οδηγεί στην αποκοπή. Η τάση στο συλλέκτη του Τ1 ανεβαίνει στην τάση περίπου της τροφοδοσίας. Μετά ο C1 αρχίζει πάλι να εκφορτίζεται και ένας νέος κύκλος επαναλαµβάνεται. Αρχές ψηφιοποίησης ADC - DAC Conversion 17

18 Ο ασταθής πολυδονητής χρησιµοποιείται σαν γεννήτρια ρολογιού τετραγωνικού παλµού. Στο ακόλουθο σχήµα φαίνεται το κύκλωµα ενός ασταθούς πολυδονητή µε δύο πύλες NAND: Πολυδονητής µιας σταθερής κατάστασης (MONOSTABLE) Ο πολυδονητής µιας σταθερής κατάστασης, έχει µία σταθερή κατάσταση, στην οποία και παραµένει µέχρι να διεγερθεί. Όταν διεγερθεί µεταβαίνει στην ασταθή κατάσταση και παραµένει σ' αυτήν για ορισµένο χρονικό διάστηµα που εξαρτάται από τη χρονική σταθερά RC και ακολούθως επιστρέφει στη σταθερή του κατάσταση µέχρις ότου ξαναδιεγερθεί. Μιας και ο παλµός εξόδου αυτού του πολυδονητή έχει καθορισµένη διάρκεια, αυτό το κύκλωµα µπορεί να χρησιµοποιηθεί για να αυξάνει ή να ελαττώνει την διάρκεια του παλµού που χρησιµοποιούµε για τη διέγερση του. Ένας πολυδονητής µίας σταθερής κατάστασης, αποκαλείται πολλές φορές και µονοδονητής και µπορεί να κατασκευαστεί από δύο πύλες NAND όπως φαίνεται στο σχήµα: Αρχές ψηφιοποίησης ADC - DAC Conversion 18

19 Όταν η είσοδος πάρει την ελάχιστη τιµή της, ένας αρνητικός παλµός µικρής διάρκειας εφαρµόζεται στην είσοδο της Ν1 µέσω του πυκνωτή C1. Η έξοδος της Ν1 παίρνει τη µέγιστη τιµή της, οδηγώντας στην µέγιστη τιµή της την είσοδο της Ν2 µέσω του πυκνωτή C2. Η έξοδος της Ν2 τότε παίρνει την ελάχιστη τιµή της, πράγµα που σηµαίνει ότι η έξοδος της Ν1 παραµένει στην υψηλότερη τιµή της ακόµα και αν τερµατισθεί η διέγερση από τον παλµό στην είσοδο της. Στην συνέχεια όµως, ο C2 φορτίζεται µέσω της αντιστάσεως R2 και η τάση στην είσοδο της Ν2 πέφτει. Όταν αυτή η τάση φτάσει το κατώφλι του λογικού 0 η έξοδος της Ν2 παίρνει την µέγιστη τιµή της, η έξοδος της Ν1 παίρνει την ελάχιστη τιµή της παρασύροντας µαζί της την είσοδο της Ν2 και το κύκλωµα ξαναγυρίζει στην σταθερή του κατάσταση, µε την έξοδο της Ν1 στην κατώτερη τιµή της και την έξοδο της Ν2 στην µέγιστη. Αρχές ψηφιοποίησης ADC - DAC Conversion 19

20 Κύκλωµα σκανδάλης ΣΜΙΤ (SCHMITT TRIGER) Το κύκλωµα σκανδάλης Σµιτ χρησιµεύει για να µετατρέπει ένα ηµιτονικό ή µη κανονικό σήµα σε τετραγωνικό. Ακολουθεί σχετικό κυκλωµατικό διάγραµµα καθώς και επεξήγηση της λειτουργίας του: Χωρίς σήµα στην είσοδο, το Τ2 είναι αγώγιµο και το Τ1 σε αποκοπή. Η πόλωση του Τ1 δεν επιτρέπει την αγωγιµότητά του, ενώ το Τ2 πολώνεται ορθά από το συλλέκτη του Τ1, την R6 και την κοινή αντίσταση εκποµπού R5. Έτσι στην έξοδο έχουµε πολύ µικρή τάση (λογικό 0). Εφαρµόζοντας τώρα ένα ηµιτονικό σήµα, όταν η τάση εισόδου φτάσει σε µία τιµή V1 που είναι µεγαλύτερη από την τάση αποκοπής του Τ1, αυτό αρχίζει να άγει και οδηγείται στον κόρο, όσο η τάση σήµατος αυξάνει. Αυτό έχει σαν αποτέλεσµα να µεταβληθεί η πόλωση του Τ2, επειδή η τάση συλλέκτου του Τ1 γίνεται τώρα πολύ µικρή και το Τ2 έρχεται σε αποκοπή. Η τάση συλλέκτου του Τ2, που είναι και η έξοδος, τώρα είναι σχεδόν ίση µε την τάση της πηγής (λογικό 1). Η τάση εισόδου όµως µεταβάλλεται και σε κάποια τιµή της προς τα αρνητικά (V2) οδηγεί το Τ1 σε αποκοπή και το Τ2 αρχίζει να άγει και να οδηγείται γρήγορα στον κόρο. Στην έξοδο τώρα παίρνουµε πάλι πολύ µικρή τάση πάλι (λογικό 0). Το ίδιο επαναλαµβάνεται όσο υπάρχει στην Αρχές ψηφιοποίησης ADC - DAC Conversion 20

21 είσοδο σήµα τέτοιο που να µπορεί σε κάποιες χρονικές περιόδους να οδηγεί σε αγωγιµότητα το Τ1. Οι τάσεις V1 και V2 ονοµάζονται τάσεις κατωφλίου και η διαφορά τους V1-V2 υστέρηση. Πολυπλέκτης (Multiplexer-MUX) Ο πολυπλέκτης, είναι ένας µεταγωγός υψηλής ταχύτητας, έχει µία οµάδα εισόδων δεδοµένων και µία οµάδα γραµµών ελέγχου. Οι γραµµές ελέγχου χρησιµοποιούνται για την επιλογή µιας από τις εισόδους δεδοµένων. Πριν αναφερθούµε στον MUX είναι σκόπιµο να εξετάσουµε την έννοια της πολυπλεξίας. Πολυπλεξία είναι η µεταφορά περισσότερων του ενός σηµάτων στην ίδια γραµµή επικοινωνίας. Με τη χρήση ενός πολυπλέκτη είναι δυνατή η ταυτόχρονη εξυπηρέτηση συσκευών (συνήθως αργών) που συνδέονται σ' αυτόν. Κάθε περιφερειακή συσκευή χρησιµοποιεί αποκλειστικά (χωρίς διακοπή από άλλη συσκευή) τον πολυπλέκτη µόνο για το χρονικό διάστηµα που διαρκεί η µεταφορά ενός χαρακτήρα ή ενός µπλοκ δεδοµένων όπως φαίνεται στο ακόλουθο σχήµα: Αποπλέκτης (demultiplexer) Ο αποπολυπλέκτης πραγµατοποιεί την αντίθετη διαδικασία από εκείνη του πολυπλέκτη, δηλαδή έχει στην έξοδο του τόσες γραµµές όσες είναι η συσκευές που έχουν λάβει µέρος στη διαδικασία της πολυπλεξίας. Αρχές ψηφιοποίησης ADC - DAC Conversion 21

22 ίαυλοι συστήµατος ίαυλος είναι ένα σύνολο από γραµµές επικοινωνίας οµαδοποιηµένες κατά λειτουργία. Σε όλα τα µικροϋπολογιστικά συστήµατα, υπάρχουν τρεις δίαυλοι συστήµατος: ο δίαυλος δεδοµένων ο δίαυλος διευθύνσεων ο δίαυλος ελέγχου. Ο δίαυλος δεδοµένων (data bus) µεταφέρει δεδοµένα από και προς όλα τα IC του συστήµατος. Για παράδειγµα, µεταφέρει δεδοµένα από ένα IC εισόδου προς το µικροεπεξεργαστή και τα επιστρέφει από το µικροεπεξεργαστή στη µνήµη. Ο δίαυλος δεδοµένων είναι δύο κατευθύνσεων (bidirectional), µπορεί να µεταφέρει δηλαδή δεδοµένα και προς τις δύο κατευθύνσεις. Θα µπορούσαµε να πούµε, ότι ο δίαυλος δεδοµένων χαρακτηρίζει σε γενικές γραµµές τον επεξεργαστή. Λέγοντας ότι ένας επεξεργαστής είναι οκτάµπιτος, εννοούµε ότι το µήκος του (εσωτερικού) data bus είναι οκτώ bit. Ο δίαυλος διευθύνσεων (address bus), χρησιµοποιείται σε συνδυασµό µε το δίαυλο δεδοµένων, για να καθορίσει την πηγή ή τον προορισµό, των δεδοµένων που µεταφέρονται από το data bus. Μία διεύθυνση που µεταφέρεται από το δίαυλο διευθύνσεων, επιλέγει ένα IC ή ένα καταχωρητή µέσα στη συσκευή. Ο δίαυλος ελέγχου (control bus), µεταφέρει σήµατα συγχρονισµού, µεταξύ του µικροεπεξεργαστή και όλων των συσκευών που είναι συνδεδεµένες στους διαύλους. Συνηθισµένα σήµατα που ταξιδεύουν στο δίαυλο ελέγχου, είναι σήµατα ανάγνωσης, εγγραφής, διακοπής καθώς και επιβεβαίωσης διαφόρων τύπων. Στο επόµενο σχήµα απεικονίζεται ένα τυπικό σύστηµα µικροεπεξεργαστή. Αρχές ψηφιοποίησης ADC - DAC Conversion 22

23 Τα τρία βασικά στοιχεία του συστήµατος είναι: Ο µικροεπεξεργαστής (MPU) και οποιοδήποτε απαιτούµενο εξάρτηµα, όπως το ρολόι και ο κρύσταλλος. Η µνήµη η οποία περιλαµβάνει τόσο ROM (για ενσωµατωµένα προγράµµατα) όσο και RAM (για δεδοµένα ή µεταβατικά προγράµµατα). Τα IC διασύνδεσης εισόδου-εξόδου. Τα δύο κύρια IC εισόδουεξόδου είναι: το UART (Universal Asynchronous Receiver Transmitter), το οποίο είναι ένας µετατροπέας σειριακού προς παράλληλο και το ΡΙΟ (Parallel Input Output). Επί πλέον είναι απαραίτητα βοηθητικά εξαρτήµατα όπως άγκιστρα (latches) και οδηγοί (drivers). Τα άγκιστρα χρησιµοποιούνται οποτεδήποτε είναι απαραίτητο να διαφυλάξουµε ή να ακινητοποιήσουµε πληροφορίες. Χρησιµοποιούνται, σαν διασυνδέσεις προς τις συσκευές Αρχές ψηφιοποίησης ADC - DAC Conversion 23

24 εισόδου-εξόδου. Οι οδηγοί είναι απαραίτητοι, εξαιτίας του περιορισµού οδήγησης (fan-out) διαύλων που έχουν τα ολοκληρωµένα MOS. Tristate Είναι γνωστό ότι υπάρχουν δύο λογικές καταστάσεις, η High και η Low. Πολλές φορές όµως, ένα κύκλωµα είναι απαραίτητο, να είναι συνδεδεµένο σε ένα δίαυλο χωρίς να επηρεάζει της λογικές του καταστάσεις, µέχρις ότου λάβει την κατάλληλη εντολή. Τα λογικά κυκλώµατα που έχουν την δυνατότητα αυτή, τα ονοµάζουµε κυκλώµατα Tristate. Αυτό σηµαίνει ότι µια έξοδος tristate παρουσιάζει υψηλή σύνθετη αντίσταση, µε αποτέλεσµα όλες οι υπόλοιπες συσκευές που είναι συνδεδεµένες πάνω στο δίαυλο, να καθορίζουν το δυναµικό του. Ένα άλλο πλεονέκτηµα που παρουσιάζουν οι tristate συσκευές είναι ο γρήγορος χρόνος µετάβασης µεταξύ των καταστάσεων High και Low. Μνήµες Οι κυριότεροι τύποι µνήµης που χρησιµοποιούνται, είναι η RAM και ROM. RAM Ο τύπος RAM (Random Access Μemοry-µνήµη τυχαίας προσπέλασης), αναφέρεται στο γεγονός ότι οποιοδήποτε από τα περιεχόµενα της, µπορούµε να το προσπελάσουµε οποιαδήποτε στιγµή. Αυτό σε αντίθεση µε τη σειριακή µνήµη, όπως είναι για παράδειγµα η µαγνητική ταινία. Στην πράξη, τόσο η RAM όσο και η ROM είναι µνήµες τυχαίας προσπέλασης, αλλά ο όρος "τυχαίας προσπέλασης, κατά παράδοση αναφέρεται στις µνήµες RAM. Η RAM είναι µία µνήµη ανάγνωσης εγγραφής. Το βασικό χαρακτηριστικό µίας RAM είναι ότι είναι πτητική, δηλαδή όταν διακοπεί η τάση, τα περιεχόµενα της θα χαθούν. Για αυτό το λόγο, ένα πρόγραµµα ελέγχου, δεν είναι δυνατόν να βρίσκεται στη RAM. ROM ROM (Read Only Memory - µνήµη µόνο ανάγνωσης). Η µνήµη αυτή όπως φαίνεται και από το όνοµα της είναι µία µνήµη, τα περιεχόµενα της οποίας, µπορούν µόνο να αναγνωστούν. Η εγγραφή δεδοµένων σε µία µνήµη ROM, ονοµάζεται γενικά προγραµµατισµός της ROM, αφού συνήθως σ αυτήν, αυτό που εγγράφεται είναι ένα πρόγραµµα. Επειδή µία ROM είναι από τη φύση της µη πτητική, χρησιµοποιείται σχεδόν πάντα για την αποθήκευση προγραµµάτων ελέγχου. Αρχές ψηφιοποίησης ADC - DAC Conversion 24

25 Η ROM είναι προγραµµατίζεται µόνο στο εργοστάσιο, κατά τη φάση της κατασκευής του IC. Υπάρχουν όµως κάποιες παραλλαγές της βασικής ROM, οι οποίες είναι δυνατόν να προγραµµατιστούν εκ των υστέρων, όπως: PROM (Programable Read Only Memory), EPROM (Erasable Programable Read Only Memory) EEPROM (Elecrically Erasable Programable Read Only Memory) FLASH ROM. Απ' αυτές εκείνη που παρουσιάζει το µεγαλύτερο ενδιαφέρον, µιας και χρησιµοποιείται σε καταναλωτικά ηλεκτρονικά, είναι η EEPROM. SRAM-DRAM Η στατική RAM (SRAM) χρησιµοποιεί σαν βασικό στοιχείο µνήµης ένα f1ip-f1op. Από την στιγµή που αποθηκευτεί στο f1ip-f1op ένα bit, µένει εκεί για όσο χρόνο υπάρχει τροφοδοσία στο τσιπ. Από την άλλη, ως βασικό στοιχείο µνήµης σε µία δυναµική RAM (DRAM) χρησιµοποιείται αποθηκευµένο φορτίο σε συνδυασµό µε µία συσκευή MOS για αποθήκευση ενός bit πληροφορίας. Επειδή το αποθηκευµένο αυτό φορτίο δεν παραµένει για µεγάλο χρονικό διάστηµα, πρέπει περιοδικά να επαναφορτίζεται δηλαδή να ανανεώνεται και από εδώ προέρχεται ο όρος δυναµική RAM. Και η στατική και η δυναµική RAM είναι πτητικές, επειδή η διακοπή της τάσης τροφοδοσίας σηµαίνει απώλεια των αποθηκευµένων δεδοµένων. Γιατί όµως υπάρχουν και οι δύο αυτοί τύποι µνήµης; Τα δυναµικά στοιχεία µνήµης χρειάζονται πολύ µικρότερη επιφάνεια σε τσιπ πυριτίου, έτσι ένα τσιπ δυναµικής µνήµης θα έχει πολύ µεγαλύτερη χωρητικότητα µνήµης από ότι ένα SRAM µε τις ίδιες διαστάσεις. Επειδή το αποθηκευµένο φορτίο χάνεται µε τον χρόνο, πρέπει περιοδικά να ανανεώνεται και έτσι η µνήµη DRAM έχει σαν απαίτηση, τον κύκλο ανανέωσης (refresh cycle). Αρχές ψηφιοποίησης ADC - DAC Conversion 25

26 Ανάγνωση µνήµης Προκειµένου να διαβάσουµε τα δεδοµένα µιας µνήµης είναι απαραίτητο να: Ειδοποιηθεί το IC ότι του απευθυνόµαστε. Αυτό γίνεται µε το σήµα επιλογής τσιπ CS (Chip Select) ή µε το σήµα ενεργοποίησης τσιπ CE (Chip Enable), το οποίο επιλέγει ένα συγκεκριµένο IC, από τα διάφορα που βρίσκονται συνδεδεµένα στο σύστηµα. Τροφοδοτηθεί η διεύθυνση της λέξης που έχει επιλεγεί µέσα στη µνήµη. Για να επιλεγεί ένα bit µέσα από 4 Kbit που είναι διαθέσιµα στη RAM του επόµενου σχήµατος, είναι απαραίτητο να προµηθεύσουµε ένα σήµα CE και 12bit (2 12 =4096) στα Α0-Α15, προκειµένου να καθορίσουµε τη διεύθυνση του bit. Μετά από µία χρονική περίοδο που ονοµάζεται χρόνος προσπέλασης (access time), τα δεδοµένα γίνονται διαθέσιµα και εµφανίζονται στους ακροδέκτες DAΤΑ. Αρχές ψηφιοποίησης ADC - DAC Conversion 26

27 Ακολουθεί το διάγραµµα χρονισµού (timing chart) του κύκλου ανάγνωσης. Εγγραφή µνήµης Η διαδοχή των γεγονότων που αφορούν την εγγραφή στη µνήµη, είναι ανάλογη µ' εκείνη της ανάγνωσης που µόλις περιγράψαµε. Πρέπει να επιλεγούν τα IC της µνήµης και να καθοριστεί η διεύθυνση µέσα στη µνήµη, µέσω των ακροδεκτών address. Επιπλέον, τα δεδοµένα που θα γραφτούν στη µνήµη, πρέπει να παρουσιαστούν στους ακροδέκτες data, µέσα σε ένα συγκεκριµένο χρονικό διάστηµα (t1). Μετά από ένα χρόνο (t2), που ονοµάζεται χρόνος κύκλου, τα δεδοµένα θα έχουν γραφτεί στην καθοριζόµενη διεύθυνση µνήµης. Αµέσως µετά, ο δίαυλος δεδοµένων και ο δίαυλος διευθύνσεων, θα γίνουν διαθέσιµοι και πάλι. Αρχές ψηφιοποίησης ADC - DAC Conversion 27

28 Μετατροπή σηµάτων - Analog to Digital Conversion (ADC) Σε µια εποχή που στη βιοµηχανία µε την ευρύτερη έννοια του όρου, τα πάντα πρέπει να ελέγχονται, δίνεται η εντύπωση ότι τίποτα δεν µπορεί να λειτουργήσει σωστά, αν οι καταστάσεις που κρίνονται επικίνδυνες, όταν ξεφύγουν από κάποια όρια που έχουν τεθεί, δε βρίσκονται υπό διαρκή έλεγχο. Με τη λέξη καταστάσεις εννοούµε για παράδειγµα, την ύπαρξη ή όχι ηλεκτρικής τάσης σε µια γραµµή µεταφοράς ηλεκτρικής ενέργειας, την ύπαρξη ή όχι ανθρώπου σε απαγορευµένο χώρο, τη θερµοκρασία ενός χώρου, το βαθµό υγρασίας, κ.ο.κ. Ελέγχοντας τις καταστάσεις αυτές, πρέπει να έχουµε υπό την εποπτεία µας σήµατα τα οποία δίνουν αντίστοιχες πληροφορίες. Στις περισσότερες των περιπτώσεων τα διάφορα σήµατα που εµείς επιθυµούµε να ελέγξουµε βρίσκονται σε αναλογική µορφή, όπως είναι αυτά της θερµοκρασίας, της έντασης ενός ήχου, της πίεσης, κ.α. Σε πρώτη φάση θα πρέπει αυτά να µετατραπούν σε ηλεκτρικά (αν δεν είναι) µε τη χρήση κατάλληλων αισθητήρων και σε δεύτερη φάση το ηλεκτρικό σήµα αναλογική µορφής, προκειµένου να γίνει ψηφιακή επεξεργασία του σήµατος αυτού ή αποθήκευσή του, πρέπει να µετατραπεί σε ψηφιακό (digital to analog conversion), διαδικασία η οποία εµπεριέχει δυο βασικές λειτουργίες: Τη διακριτή χρονική δειγµατοληψία (discrete time sampling), η οποία στο εξής θα αναφέρεται σαν δειγµατοληψία και Την τµηµατοποίηση ή κβαντισµό (quantization). ύο λειτουργίες µε τις οποίες θα ασχοληθούµε στη συνέχεια. ειγµατοληψία Η βασικότερη διαφορά µεταξύ ενός αναλογικού και ενός ψηφιακού σήµατος, είναι ότι το αναλογικό σήµα περιέχει άπειρο αριθµό στοιχείων, ενώ το ψηφιακό έχει συγκεκριµένο (πεπερασµένο) αριθµό τιµών. Για να ψηφιοποιηθεί ένα αναλογικό ηλεκτρικό σήµα, απαιτείται η χρήση ενός ηλεκτρονικού κυκλώµατος, που ονοµάζεται analog to digital converter (ADC). Η πρώτη επεξεργασία που επιδέχεται το αναλογικό σήµα, στην είσοδο ενός µετατροπέα A/D, είναι η δειγµατοληψία. Αρχές ψηφιοποίησης ADC - DAC Conversion 28

29 Η δειγµατοληψία είναι µια επεξεργασία κατά την οποία το εισερχόµενο σήµα κατακερµατίζεται χρονικά. Όπως φαίνεται και στο σχήµα που ακολουθεί, µετά το τέλος της δειγµατοληψίας, το Αρχές ψηφιοποίησης ADC - DAC Conversion 29

30 Αρχές ψηφιοποίησης ADC - DAC Conversion 30

31 αποτέλεσµα είναι ένα σήµα διαµορφωµένο κατά πλάτος παλµού (Pulse Amplitude Modulation). Το σήµα PAM είναι µια υβριδική µορφή σήµατος µιας και περιέχει χαρακτηριστικά του αναλογικού σήµατος ενώ ταυτόχρονα έχει πεπερασµένο αριθµό δειγµάτων (samples). Ο δειγµατολήπτης (sampler) είναι στην πραγµατικότητα ένα κύκλωµα Sample and Hold όπως φαίνεται ακολούθως: Αρχές ψηφιοποίησης ADC - DAC Conversion 31

32 Βασική προϋπόθεση έτσι ώστε να µπορεί να αποδοθεί για κάθε δείγµα µια συγκεκριµένη τιµή, είναι να διατηρούνται σταθερά τα στοιχειά εισόδου κατά την στιγµή της µετατροπής A/D. Εδώ προκύπτει το ερώτηµα αν έχουµε απώλεια πληροφορίας, µιας και ο ρυθµός δειγµατοληψίας είναι πάντα πεπερασµένος όσο γρήγορος και αν είναι. Στην πράξη αυτό αποφεύγεται αν ισχύει το θεώρηµα Nyquist. Ο Nyquist σε συνεργασία µε τον Shannon, κατέληξε στο συµπέρασµα, ότι αν η συχνότητα δειγµατοληψίας είναι κατ ελάχιστο η διπλάσια από την µέγιστη δειγµατοληπτούµενη δεν υπάρχει απώλεια πληροφορίας. Αν η ελάχιστη αυτή προϋπόθεση δεν εκπληρούται, τότε στην έξοδο του µετατροπέα, εµφανίζεται µια χαρακτηριστική παραµόρφωση γνωστή ως Aliasing (ψεύδιση). Βασικό πλεονέκτηµα ενός ψηφιακού συστήµατος, είναι η ικανότητά του να διορθώνει λάθη. Η παραµόρφωση Aliasing όµως δεν είναι δυνατόν να ανιχνευτεί και εποµένως να διορθωθεί, µιας και ενσωµατώνεται µαζί µε τα αρχικά δεδοµένα. Έτσι λοιπόν πρέπει µε κάθε τρόπο να αποφευχθεί. Έτσι απαιτείται εποµένως η χρήση ενός κυκλώµατος L.P.F. (Χαµηλοπερατού φίλτρου) µε σκοπό τον περιορισµό της µέγιστης συχνότητας εισόδου, σε επίπεδα κάτω από το µισό της συχνότητας δειγµατοληψίας, η οποία ούτως ή άλλως είναι προκαθορισµένη και δεδοµένη. Η ταχύτητα δειγµατοληψίας είναι µια από τις σηµαντικότερες παραµέτρους ενός µετατροπέα A/D, γιατί καθορίζει τα χαρακτηριστικά του όλου συστήµατος. Αρχές ψηφιοποίησης ADC - DAC Conversion 32

33 Χαµηλοπερατό Φίλτρο (L.P.F.) Όπως προαναφέρθηκε πρέπει µε κάθε τρόπο να αποφευχθεί η δηµιουργία παραµόρφωσης Aliasing. Τούτο σηµαίνει ότι µε δεδοµένη τη συχνότητα δειγµατοληψίας - επιλεγµένη από εµάς µε βάση την µέγιστη συχνότητα που πρέπει να ψηφιοποιηθεί - πρέπει να απορριφθούν όλες οι συχνότητες πάνω από την µέγιστη δειγµατοληπτούµενη. Αυτό είναι εφικτό µε την χρήση ενός χαµηλοπερατού φίλτρου. Ενός φίλτρου δηλαδή που θα επιτρέπει την διέλευση όλων των χαµηλότερων συχνοτήτων από µια συγκεκριµένη. Το σήµα εισόδου µ αυτό τον τρόπο δεν επηρεάζεται, µιας και το φίλτρο είναι υπολογισµένο έτσι ώστε να περνά ακόµα και η τελευταία χρήσιµη συχνότητα. Αρχές ψηφιοποίησης ADC - DAC Conversion 33

34 Τµηµατοποίηση (Quantization) Πρέπει να γίνει κατανοητό ότι η δειγµατοληψία αντιπροσωπεύει το χρόνο µέτρησης. Η επόµενη διαδικασία είναι η τµηµατοποίηση (quantization). Η τµηµατοποίηση αντιπροσωπεύει την τιµή της µέτρησης στο χρόνο της δειγµατοληψίας. Αν και η δειγµατοληψία είναι µια διαδικασία που σε γενικές γραµµές και κάτω από συγκεκριµένες συνθήκες δεν εισάγει σφάλµατα, δεν ισχύει το ίδιο και για την τµηµατοποίηση. Οποιαδήποτε επιλογή κλιµάκωσης δεν είναι Αρχές ψηφιοποίησης ADC - DAC Conversion 34

35 δυνατό να αποδώσει απόλυτα την αναλογική συνάρτηση. Το αποτέλεσµα δηλαδή της τµηµατοποίησης είναι µια προσέγγιση του πραγµατικού σήµατος εισόδου και όχι το αυθεντικό. Στο πιο κάτω σχήµα φαίνεται ότι το σφάλµα τµηµατοποίησης είναι συνάρτηση του σήµατος εισόδου, εποµένως δεν µπορεί να περιγραφεί σαν θόρυβος µιας και θα ήταν κάτι εντελώς ανεξάρτητο, αλλά σαν παραµόρφωση. Θόρυβος Κοκίδωσης (Granulation Noise) Στο πιο κάτω σχήµα φαίνεται ότι σήµατα µικρότερα του ενός διαστήµατος τµηµατοποίησης, έχουν σαν αποτέλεσµα ή µια DC στάθµη ή ένα τετραγωνικό σήµα εξόδου. Με άλλα λόγια ο κβαντιστής λειτουργεί κατά περίσταση σαν περιοριστής. Όµως ένα τετραγωνικό σήµα είναι πλούσιο σε περιττής τάξης αρµονικές. Το γεγονός αυτό έχει σαν αποτέλεσµα την δηµιουργία παραµόρφωσης aliasing ακόµα και µετά το χαµηλοπερατό φίλτρο εισόδου. Αρχές ψηφιοποίησης ADC - DAC Conversion 35

36 Το πρόβληµα αυτό µπορεί να λυθεί µερικώς, αν στο σήµα εισόδου µε µικρή στάθµη, µικρότερη από τη στάθµη του λιγότερου σηµαντικού ψηφίου L.S.B., προστεθεί λευκός θόρυβος (dither) όπως φαίνεται στο ακόλουθο σχήµα. Αυτό δίνει τη δυνατότητα στον µετατροπέα να διαχειρίζεται σήµατα, χαµηλότερης στάθµης από τη στάθµη του L.S.B. Ο θόρυβος κοκίδωσης µετατρέπεται ουσιαστικά σε λευκό θόρυβο. Μετατροπείς αναλογικού σε ψηφιακό (ADC) Η καρδιά ενός συστήµατος ψηφιακής επεξεργασίας αναλογικού σήµατος είναι ο µετατροπέας A/D και είναι το πιο κρίσιµο και δαπανηρό εξάρτηµα του όλου συστήµατος. Το κύκλωµα αυτό πρέπει να αποφασίσει ποιο διάστηµα κβαντοποίησης είναι πλησιέστερο στην τρέχουσα τιµή της αναλογικής τάσης εισόδου και να εξάγει ένα δυαδικό αριθµό στον ελάχιστο δυνατό χρόνο. Υπάρχουν δύο βασικές σχεδιάσεις ADC: Η τάση του αναλογικού σήµατος εισόδου, συγκρίνεται µε µια µεταβλητή τάση αναφοράς και µε ένα βρόχο ανάδρασης, καθορίζεται η ψηφιακή λέξη εξόδου. Το πλάτος του σήµατος εισόδου αποθηκεύεται σ ένα πυκνωτή. Ο χρόνος που χρειάζεται µέχρις ότου εκφορτιστεί ο πυκνωτής, µετριέται από ένα απαριθµητή, τα δεδοµένα του οποίου είναι η ψηφιακή λέξη εξόδου. Αρχές ψηφιοποίησης ADC - DAC Conversion 36

37 Μετατροπέας επιτυχούς προσέγγισης Από τους κλασικότερους µετατροπείς είναι αυτός του καταχωρητή επιτυχούς προσέγγισης (successive approximation register), όπως φαίνεται στο σχήµα που ακολουθεί. Ο µετατροπέας αυτός χρησιµοποιεί έναν ψηφιοαναλογικό µετατροπέα (D/A),ο οποίος είναι συνδεσµολογηµένος σε βρόχο ανάδρασης µε έναν συγκριτή. Το σύστηµα συγχρονίζεται από µια µονάδα ελέγχου. Η λειτουργία του έχει ως εξής: Μια αρχική τιµή τοποθετείται στον καταχωρητή από το τµήµα ελέγχου. Στη συνέχει τα δεδοµένα του καταχωρητή διαβάζονται όλα από τον µετατροπέα D/A για να δηµιουργήσουν µια αναλογική τάση εξόδου. Η τάση εξόδου του µετατροπέα συγκρίνεται µε το αναλογικό σήµα εισόδου και αναλόγως της διαφοράς, τα δεδοµένα αυξοµειώνονται από τα τµήµα ελέγχου, µέχρις ότου προσεγγίσουν επιτυχώς το σήµα εισόδου. Στο σηµείο αυτό τα δεδοµένα του µανδάλου εξόδου (output latch) αποτελούν και το προϊόν της µετατροπής ADC. Αρχές ψηφιοποίησης ADC - DAC Conversion 37

38 Στο ακόλουθο σχήµα, φαίνονται τα βήµατα(steps) του µετατροπέα D/A, µέχρις ότου προσεγγιστεί επιτυχώς το αναλογικό σήµα. Μετατροπέας απλής κλήσης (Single slope converter) Στο ποιο κάτω block diagram φαίνεται ένας µετατροπέας ολοκληρώσεως απλής κλήσης και η λειτουργία του έχει ως εξής: Αρχές ψηφιοποίησης ADC - DAC Conversion 38

39 Μια τάση αναφοράς τροφοδοτεί τον ολοκληρωτή. Ο χρόνος που χρειάζεται µέχρις ότου η τάση αυτή εξισωθεί µε το πλάτος του σήµατος εισόδου, µετριέται από τον απαριθµητή. Όταν η διαδικασία ολοκληρωθεί, αποτέλεσµα της µετατροπής είναι τα δεδοµένα του απαριθµητή. Το µειονέκτηµα που παρουσιάζει ο µετατροπέας απλής κλήσης είναι ότι είναι σχετικά αργός. Για µια µετατροπή 16bit σε χρόνο 10ms, η συχνότητα χρονισµού πρέπει να είναι 6GHz. Για να ξεπεραστεί το πρόβληµα αυτό χρησιµοποιείται ο µετατροπέας διπλής κλίσεως. Μετατροπέας διπλής κλίσεως (Dual slope converter) Ο µετατροπέας διπλής κλήσεως έχει την ίδια αρχή λειτουργίας µε αυτόν της απλής κλήσεως, αλλά χρησιµοποιεί δύο απαριθµητές των 8bit. Μια περίοδος του πρώτου απαριθµητή ισοδυναµεί µε 256 περιόδους του δεύτερου. Στο επόµενο σχήµα φαίνεται ότι ο πρώτος απαριθµητής, κάνει µια χονδρική προσέγγιση, ενώ ο δεύτερος αποδίδει τις µικρές µεταβολές του σήµατος εισόδου. Ο συνδυασµός των δεδοµένων των δύο απαριθµητών, αποτελεί και το αποτέλεσµα της µετατροπής. Αρχές ψηφιοποίησης ADC - DAC Conversion 39

40 Μετατροπή σηµάτων - Digital to Analog Conversion (DAC) Η µετατροπή ψηφιακών σηµάτων σε αναλογικά είναι µια διαδικασία, κατά την οποία σήµατα τα οποία έχουν δύο καθορισµένα, επίπεδα ή καταστάσεις, µετατρέπονται σε σήµατα τα οποία διαθέτουν απεριόριστο αριθµό καταστάσεων. Προκειµένου να γίνει αντιληπτή η αρχή λειτουργίας περιπλοκότερων συστηµάτων, είναι σκόπιµο να εξεταστεί η λειτουργία του απλού κυκλώµατος µετατροπέα, του ακόλουθου σχήµατος. Τα bit 1 έως 8 είναι τα προς µετατροπή δεδοµένα. Το bit 1 είναι το πλέον σηµαντικό (MSB) και το 8 το λιγότερο σηµαντικό bit (LSB). Στην πράξη οι διακόπτες είναι flip-flops που ενεργοποιούνται από τα δεδοµένα εισόδου. Όταν εµφανιστεί ο δυαδικός αριθµός 1 σε κάποιο flip-flop ένα ρεύµα διαρρέει την αντίστοιχη αντίσταση. Ο τελεστικός ενισχυτής αθροίζει τα επιµέρους ρεύµατα, µε αποτέλεσµα την ανάδειξη ενός αναλογικού σήµατος στην έξοδό του. Αν και το κύκλωµα του µετατροπέα σταθµισµένης αντίστασης είναι σχετικά απλό, στην πράξη υπάρχει µεγάλη δυσκολία στην ενσωµάτωσή του µέσα σε ένα ολοκληρωµένο κύκλωµα. Αν σε έναν µετατροπέα 16bit επιλεγεί σαν χαµηλότερη τιµή αντίστασης το 1KΩ η µεγαλύτερη τιµή (που αποδίδει το LSB) πρέπει να είναι µεγαλύτερη από 65ΜΩ. Αρχές ψηφιοποίησης ADC - DAC Conversion 40

41 Μια πιο ευέλικτη προσέγγιση φαίνεται στο πιο κάτω σχήµα. Όλες οι αντιστάσεις που χρησιµοποιούνται στον µετατροπέα έχουν τιµή R ή το διπλάσιό της 2R, για το λόγο αυτό ο µετατροπέας ονοµάζεται R2R LADER. Στην πράξη χρησιµοποιούνται πιο περίπλοκοι σχεδιασµοί, όπου οι αντιστάσεις αντικαθίστανται από πηγές σταθερού ρεύµατος. Αρχές ψηφιοποίησης ADC - DAC Conversion 41

42 Sample and Hold εξόδου Στην είσοδο του µετατροπέα A/D υπάρχει ένα κύκλωµα sample and hold, µε σκοπό τη δειγµατοληψία των προς µετατροπή αναλογικών δεδοµένων. Ένα αντίστοιχο κύκλωµα υπάρχει και στην έξοδο του µετατροπέα. Αν και αυτό φαίνεται περίεργο, ο λόγος είναι πολύ απλός. Όταν ένας µετατροπέας D/A µετάγεται από µια λογική κατάσταση σε µια άλλη, εµφανίζονται µεταβολές της τάσης εξόδου, γνωστές σαν θόρυβος µεταγωγής όπως φαίνεται στο πιο κάτω σχήµα. Ό σκοπός του κυκλώµατος sample and hold εξόδου, είναι να εξαφανίσει το θόρυβο µεταγωγής, ώστε να αποφεύγεται η παραµόρφωση. Αρχές ψηφιοποίησης ADC - DAC Conversion 42

43 Χαµηλοπερατό Φίλτρο Εξόδου Όταν το σήµα βγαίνει από το κύκλωµα sample and hold, έχει την µορφή του πιο κάτω σχήµατος: είναι δηλαδή ένα σήµα διαµορφωµένο κατά πλάτος παλµού (P.A.M.). Για να πάρουµε το τελικό σήµα είναι απαραίτητη η χρήση ενός L.P.F. Άλλο ένα πρόβληµα που προκύπτει, είναι ότι στην έξοδο του µετατροπέα το φάσµα των συχνοτήτων που εµφανίζονται, έχει τη µορφή του πιο κάτω σχήµατος. Μια επιπλέον λειτουργία που πραγµατοποιείται στο L.P.F. είναι ο διαχωρισµός του χρησίµου φάσµατος συχνοτήτων. Για το λόγο αυτό το L.P.F. εξόδου είναι γνωστό και σαν φίλτρο καταστολής ειδώλου (antiimagine filter). Αρχές ψηφιοποίησης ADC - DAC Conversion 43