Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
|
|
- Γοργοφόνη Ξένα Καζαντζής
- 6 χρόνια πριν
- Προβολές:
Transcript
1 Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών
2 Σημείωμα Αδειοδότησης Το παρόν υλικό διατίθεται με τους όρους της άδειας χρήσης Creative Commons Αναφορά, Μη Εμπορική Χρήση Παρόμοια Διανομή 4.0 [1] ή μεταγενέστερη, Διεθνής Έκδοση. Εξαιρούνται τα αυτοτελή έργα τρίτων π.χ. φωτογραφίες, διαγράμματα κ.λ.π., τα οποία εμπεριέχονται σε αυτό και τα οποία αναφέρονται μαζί με τους όρους χρήσης τους στο «Σημείωμα Χρήσης Έργων Τρίτων». [1] Ως Μη Εμπορική ορίζεται η χρήση: που δεν περιλαμβάνει άμεσο ή έμμεσο οικονομικό όφελος από την χρήση του έργου, για το διανομέα του έργου και αδειοδόχο που δεν περιλαμβάνει οικονομική συναλλαγή ως προϋπόθεση για τη χρήση ή πρόσβαση στο έργο που δεν προσπορίζει στο διανομέα του έργου και αδειοδόχο έμμεσο οικονομικό όφελος (π.χ. διαφημίσεις) από την προβολή του έργου σε διαδικτυακό τόπο Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 2
3 Διατήρηση Σημειωμάτων Οποιαδήποτε αναπαραγωγή ή διασκευή του υλικού θα πρέπει να συμπεριλαμβάνει: το Σημείωμα Αναφοράς το Σημείωμα Αδειοδότησης τη Δήλωση Διατήρησης Σημειωμάτων το Σημείωμα Χρήσης Έργων Τρίτων (εφόσον υπάρχει) μαζί με τους συνοδευόμενους υπερσυνδέσμους. Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 3
4 Ανάπτυξη Το παρόν εκπαιδευτικό υλικό αναπτύχθηκε στο Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών του Πανεπιστημίου Πατρών. Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 4
5 Υποσυστήματα Διατάξεων Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 5
6 Περίγραμμα Παρουσίασης Εισαγωγή Μνήμη ROM Μνήμες σειριακής προσπέλασης Μνήμες διευθυνσιοδοτούμενες από τα δεδομένα (CAM) Προγραμματιζόμενες λογικές διατάξεις Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 6
7 Κατηγορίες μνημών ROM Mask: Τα περιεχόμενα ενσωματώνονται κατά την διαδικασία κατασκευής και δε μπορούν να αλλάξουν PROM: μπορεί να προγραμματιστεί μία φορά μετά την κατασκευή τήκοντας ασφάλειες με εφαρμογή υψηλής τάσης προγραμματισμού EPROM: διαγραφή με έκθεση σε UV ακτινοβολία για μερικά λεπτά (απομάκρυνση φορτίου από πύλη) προγραμματίζεται με εναπόθεση φορτίου σε μία αιωρούμενη πύλη ΕEPROM: παρόμοιες με τις EPROM, μπορούν να επανα-προγραμματισθούν σε μs με κύκλωμα μέσα στο chip Flash: μία παραλλαγή των EEPROM, σβήνονται ολόκληρα μπλοκ αντί για ξεχωριστά bit Μικρή επιφάνεια ανά bit => υψηλή πυκνότητα ολοκήρωσης Εύκολος προγραμματισμός (χαμηλές τάσεις) Υψηλή ταχύτητα Έχουν αντικαταστήσει όλους τους άλλους τύπους ROM στα σύγχρονα συστήματα Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 7
8 Περίγραμμα Παρουσίασης Εισαγωγή Μνήμη ROM Μνήμες σειριακής προσπέλασης Μνήμες διευθυνσιοδοτούμενες από τα δεδομένα (CAM) Προγραμματιζόμενες λογικές διατάξεις Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 8
9 Read-Only Memories Οι μνήμες Ανάγνωσης-μόνο (Read-Only Memories ROMs) είναι μη πτητικές Διατηρούν τα δεδομένα και με απουσία τροφοδοσίας Το κάθε κύτταρο μνήμης υλοποιείται με 1 μόνο τρανζίστορ Ανάλογα με την οργάνωση η παρουσία ή απουσία τρανζίστορ αντιστοιχεί σε μία λογική τιμή (0, 1) Τύποι οργάνωσης OR NOR NAND Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 9
10 Προγραμματισμός μνημών τύπου ROM Mask: Τα περιεχόμενα ενσωματώνονται κατά την διαδικασία κατασκευής και δε μπορούν να αλλάξουν PROM: μπορεί να προγραμματιστεί μία φορά μετά την κατασκευή τήκοντας ασφάλειες με εφαρμογή υψηλής τάσης προγραμματισμού EPROM: διαγραφή με έκθεση σε UV ακτινοβολία για μερικά λεπτά (απομάκρυνση φορτίου από πύλη) προγραμματίζεται με εναπόθεση φορτίου σε μία αιωρούμενη πύλη ΕEPROM: παρόμοιες με τις EPROM, μπορούν να επανα-προγραμματισθούν σε μs με κύκλωμα μέσα στο chip Flash: μία παραλλαγή των EEPROM, σβήνονται ολόκληρα μπλοκ αντί για ξεχωριστά ψηφία Μικρή επιφάνεια ανά bit => υψηλή πυκνότητα ολοκήρωσης Εύκολος προγραμματισμός (χαμηλές τάσεις) Υψηλή ταχύτητα Έχουν αντικαταστήσει όλους τους άλλους τύπους ROM στα σύγχρονα συστήματα Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 10
11 Οργάνωση τύπου OR BL[0] BL[1] BL[2] BL[3] WL[0] V DD WL[1] WL[2] V DD WL[3] V bias Φορτία κάτω οδήγησης Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 11
12 Οργάνωση τύπου OR Οι γραμμές bit_line (BL) είναι συνδεδεμένες ωμικά στη γείωση BL[0] BL[1] BL[2] BL[3] WL[0] V DD WL[1] WL[2] V DD WL[3] V bias Φορτία κάτω οδήγησης Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 11
13 Οργάνωση τύπου OR Οι γραμμές bit_line (BL) είναι συνδεδεμένες ωμικά στη γείωση BL[0] BL[1] BL[2] BL[3] nmos τρανζίστορ διέλευσης τοποθετούνται στα ψηφία της κάθε λέξης που έχουν τιμή λογικό 1 ( 1 ) WL[0] WL[1] V DD WL[2] WL[3] V DD V bias Φορτία κάτω οδήγησης Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 11
14 Οργάνωση τύπου OR Οι γραμμές bit_line (BL) είναι συνδεδεμένες ωμικά στη γείωση BL[0] BL[1] BL[2] BL[3] nmos τρανζίστορ διέλευσης τοποθετούνται στα ψηφία της κάθε λέξης που έχουν τιμή λογικό 1 ( 1 ) Η ενεργοποίηση της word_line (WL) => άγει το αντίστοιχο nmos και η αντίστοιχη BL =1 WL[0] WL[1] WL[2] WL[3] V bias V DD V DD Διαμοιρασμός γραμμής τροφοδοσίας σε γειτονικά κύτταρα για μείωση κόστους Tα περιττού αριθμού κύτταρα τοποθετούνται αντικατροπτικά Φορτία κάτω οδήγησης Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 11
15 Οργάνωση τύπου ΝOR V DD WL[0] WL [1] GND WL [2] GND WL [3] BL [0] BL [1] BL [2] BL [3] Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 12
16 Οργάνωση τύπου ΝOR Οι γραμμές bit_line (BL) είναι συνδεδεμένες ωμικά στην τροφοδοσία V DD WL[0] WL [1] GND WL [2] GND WL [3] BL [0] BL [1] BL [2] BL [3] Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 12
17 Οργάνωση τύπου ΝOR Οι γραμμές bit_line (BL) είναι συνδεδεμένες ωμικά στην τροφοδοσία V DD nmos τρανζίστορ διέλευσης τοποθετούνται στα ψηφία της κάθε λέξης που έχουν τιμή λογικό 0 ( 0 ) WL[0] WL [1] WL [2] GND GND Η ενεργοποίηση της word_line (WL) => άγει το αντίστοιχο nmos και η αντίστοιχη BL = 0 WL [3] BL [0] BL [1] BL [2] BL [3] Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 12
18 Παράδειγμα ROM (4x6) τύπου NOR A1 A0 weak pseudo-nmos pullups 2:4 DEC ROM Array Y5 Y4 Y3 Y2 Y1 Y0 Μοιάζει με 6 4-εισόδων prseudo-nmos NORs Χρήση αντιστροφέων για αναπαραγωγή και οδήγηση σήματος Δεδομένα Word 0: Word 1: Word 2: Word 3: Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 13
19 Διαγράμματα κουκίδων (Dots diagrams) A1 A0 weak pseudo-nmos pullups 2:4 DEC ROM Array Y5 Y4 Y3 Y2 Y1 Y0 Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 14
20 Διαγράμματα κουκίδων (Dots diagrams) A1 A0 weak pseudo-nmos pullups 2:4 DEC ROM Array Y5 Y4 Y3 Y2 Y1 Y0 Οι κουκίδες αντιστοιχούν σε αποθηκευμένη τιμή ίση με 1 Απλούστερη αναπαράσταση Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 14
21 Προγραμματισμός ROM A1 A0 weak pseudo-nmos pullups 2:4 DEC ROM Array Y5 Y4 Y3 Y2 Y1 Y0 Οι προγραμματιζόμενες από μάσκα ROM μπορούν να διαμορφώνονται με την παρουσία ή όχι ενός τρανζίστορ ή μίας επαφής Η παράληψη τρανζίστορ => μείωση χωρητικότητας της γραμμής λέξης & κατανάλωσης ισχύος Ο προγραμματισμός με μεταλλικές επαφές ήταν κάποτε δημοφιλής τέτοιες ROM κατασκευάζονταν εξ ολοκλήρου χωρίς όμως τη στρώση μετάλλου μετά προγραμματίζονταν σύμφωνα με τις απαιτήσεις του πελάτη κατά το στάδιο της επεξεργασίας με μέταλλο Ο ερχομός των μνημών Flash έχει μειώσει τη ζήτηση για τέτοιες μνήμες Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 15
22 Σχεδιαστικά ζητήματα (1/2) A1 A0 weak pseudo-nmos pullups 2:4 DEC ROM Array Y5 Y4 Y3 Y2 Y1 Y0 Για μείωση του μεγέθους κυττάρου και C των bitlines => nmos στοιχείο θα πρέπει να έχει το ελάχιστο δυνατό μέγεθος R pmos > R nmos => εξασφαλίζει επαρκές χαμηλό επίπεδο τάσης Η μεγάλη αντίσταση έχει καταστρεπτική επίδραση στις μεταβάσεις από χαμηλή σε υψηλή στάθμη στη γραμμή ψηφίου Η χωρητικότητα της γραμμής ψηφίου είναι το άθροισμα των συνεισφορών όλων των συνδεδεμένων στοιχείων (μπορεί να είναι της τάξης των pf για μεγάλες μνήμες) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 16
23 Σχεδιαστικά ζητήματα (2/2) Για χάρη της πυκνότητας ολοκλήρωσης και της ταχύτητας είναι πιθανόν να χαλαρώσουμε κάποια από ποιοτικά πρότυπα του σχεδιασμού λογικών πυλών Στην περίπτωση της NOR ROM, διαπραγμάτευση για εξισορρόπηση των περιθωρίων θορύβου για χάρη της ταχύτητας θέτοντας την V OL της γραμμής ψηφίου σε υψηλότερη τάση (π.χ. 1 ως 1.5 V για 2.5 V τάση τροφοδοσίας) Έτσι, το pmos στοιχείο μπορεί να έχει μεγαλύτερο πλάτος βελτιώνοντας τη μετάβαση από χαμηλή σε υψηλή στάθμη Μετακινούμενοι από τον πυρήνα της μνήμης στον εξωτερικό κόσμο απαιτείται αποκατάσταση της πλήρους ταλάντευσης της τάσης Επιτυγχάνεται από τις περιφερειακές μονάδες (ενισχυτής αίσθησης) Παράδειγμα, η τροφοδότηση της γραμμής ψηφίου σε ένα συμπληρωματικό CMOS αντιστροφέα με κατάλληλα ρυθμισμένα όρια μεταγωγής αποκαθιστά πλήρως την ταλάντευση του σήματος. Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 17
24 NOR ROM Array Layout Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 18
25 NOR ROM Array Layout Οι γραμμές λέξεων υλοποιούνται οριζόντια σε πολυπυρίτιο, ενώ οι γραμμές bit και οι γειώσεις κατακόρυφα σε μέταλλο-1 Κάθε γείωση μοιράζεται σε ένα ζεύγος κυττάρων Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 19
26 Αποκωδικοποιητές γραμμών Οι αποκωδικοποιητές γραμμών για τις ROM είναι παρόμοιοι με αυτούς των RAM με εξαίρεση του ότι αυτοί είναι συνήθως πολύ περιορισμένοι από το βήμα γραμμής λέξης της ROM Η έξοδος ενός 2:4 αποκωδ. συμπρίσεται σε 1 οριζόντιο ίχνος με χρήση κατακόρυφων γραμμών πολυπυρίτιου (διευθύνσεις) & μεταλλικές γραμμές τροφοδοσίας Οι αποκωδικοποιητές στηλών για τις ROM είναι συνήθως απλούστεροι από αυτές των RAM επειδή χρησιμοποιείται αισθητήρας μονής κατάληξης. Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 20
27 Πλήρες NOR ROM Layout Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 21
28 ROM Array Layout Ένα μεγάλο μέρος του κυττάρου αφιερώνεται στις διασυνδέσεις με τη γείωση Ένας τρόπος για να αποφευχθεί αυτό το επιπλέον κόστος είναι να υιοθετηθεί μια διαφορετική οργάνωση μνήμης Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 22
29 Οργάνωση τύπου NAND Τα τρανζίστορ συνδέονται σε σειρά δομή τύπου NAND Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 23
30 Οργάνωση τύπου NAND Τα τρανζίστορ συνδέονται σε σειρά δομή τύπου NAND Οι γραμμές bitline προφορτίζονται σε χαμηλή στάθμη Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 23
31 Οργάνωση τύπου NAND Τα τρανζίστορ συνδέονται σε σειρά δομή τύπου NAND Οι γραμμές bitline προφορτίζονται σε χαμηλή στάθμη Η ενεργοποιημένη γραμμή wordline οδηγείται σε χαμηλή στάθμη Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 23
32 Οργάνωση τύπου NAND Τα τρανζίστορ συνδέονται σε σειρά δομή τύπου NAND Οι γραμμές bitline προφορτίζονται σε χαμηλή στάθμη Η ενεργοποιημένη γραμμή wordline οδηγείται σε χαμηλή στάθμη Τα nmos τρανζίστορ στις μη επιλεγμένες γραμμές είναι ΟΝ Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 23
33 Οργάνωση τύπου NAND Τα τρανζίστορ συνδέονται σε σειρά δομή τύπου NAND Οι γραμμές bitline προφορτίζονται σε χαμηλή στάθμη Η ενεργοποιημένη γραμμή wordline οδηγείται σε χαμηλή στάθμη Τα nmos τρανζίστορ στις μη επιλεγμένες γραμμές είναι ΟΝ Εάν κανένα τρανζίστορ δεν είναι συσχετισμένο με την επιλεγμένη λέξη, η γραμμή bit θα πάρει την τιμή 0 Εάν υπάρχει τρανζίστορ, η γραμμή bit θα πάρει την τιμή 1 Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 23
34 NAND ROM Layout Το βασικό κύτταρο αποτελείται μόνο από ένα τρανζίστορ (ή δεν έχει τρανζίστορ) Δε χρειάζεται σύνδεση με την τάση τροφοδοσίας Τα παραπάνω μειώνουν σημαντικά το μέγεθος κυττάρων Ένα μειονέκτημα της NAND ROM είναι ότι η καθυστέρηση αυξάνει με το πλήθος των εν σειρά συνδεδεμένων τρανζίστορ Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 24
35 Μη-πτητικές Μνήμες Τρανζίστορ Επιπλέουσας Πύλης (FAMOS) (1/3) Πηγή Επιπλέουσα πύλη Πύλη Υποδοχή D t ox G t ox n + p Υπόστρωμα n +_ S Εγκάρσια τομή στοιχείου Σχηματικό σύμβολο Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 25
36 Μη-πτητικές Μνήμες Τρανζίστορ Επιπλέουσας Πύλης (FAMOS) (2/3) Πηγή Επιπλέουσα πύλη Πύλη Υποδοχή t ox t ox n + p Υπόστρωμα n +_ Εγκάρσια τομή στοιχείου Παρόμοια δομή με ένα κλασικό MOS στοιχείο αλλά με εισαγωγή μιας λουρίδας πολυπυρίτιου μεταξύ της πύλης και του καναλιού Αυτή η λουρίδα δεν συνδέεται πουθενά και καλείται επιπλέουσα πύλη (floating gate) Διπλασιασμός πάχους του οξειδίου της πύλης tox => δημιουργία στοιχείου με μειωμένη διαγωγιμότητα και με μεγαλύτερη τάση κατωφλίου Και οι δύο αυτές οι ιδιότητες δεν είναι ιδιαίτερα επιθυμητές Αν εξαιρεθούν τα παραπάνω, η συσκευή λειτουργεί ως ένα κανονικό τρανζίστορ Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 26
37 Μη-πτητικές Μνήμες Τρανζίστορ Επιπλέουσας Πύλης (FAMOS) (3/3) Πηγή Επιπλέουσα πύλη Πύλη Υποδοχή t ox t ox n + p Υπόστρωμα n +_ Εγκάρσια τομή στοιχείου Η τάση κατωφλίου του είναι προγραμματιζόμενη Εφαρμογή υψηλής τάσης (πάνω από 10 V) μεταξύ των πηγής και πύλης-πηγής => μεγάλο ηλεκτρικό πεδίο => έγχυση φορτίων με μορφή χιονοστιβάδας Τα ηλεκτρόνια αποκτούν επαρκή ενέργεια (ηλεκτρόνια υψηλής κινητικότητας hot electrons), διαβαίνουν μέσα από το μονωτή και παγιδεύονται στην επιπλέουσα πύλη Μπορεί να εμφανιστεί με οξείδιο πάχους ως και 100 nm καθιστά εύκολη την κατασκευή Το τρανζίστορ επιπλέουσας πύλης καλείται συχνά ως επιπλέουσας πύλης με έγχυση χιονοστιβάδας MOS (Floating Gate Avalance-Injection) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 27
38 Προγραμματισμός Τρανζίστορ Επιπλέουσας Πύλης 20 V 0 V 5 V 10 V 5 V 20 V 5 V 0 V 2.5 V 5 V S D S D S D Έγχυση σε μορφή χιονοστιβάδας Η απομάκρυνση της τάσης προγραμματισμού αφήνει το φορτίο παγιδευμένο Ο προγραμματισμός καταλήγει σε υψηλότερο V T. Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 28
39 (Erasable-Programmable Read-Only Memory-EPROM) Μία EPROM διαγράφεται φωτίζοντας με υπεριώδες φως τα κύτταρα μέσω ενός διαφανούς παραθύρου που υπάρχει στη συσκευασία του ολοκληρωμένου Η διαδικασία διαγραφής είναι αργή και μπορεί να διαρκέσει από δευτερόλεπτα μέχρι μερικά λεπτά Ένα άλλο πρόβλημα είναι η περιορισμένη αντοχή ο αριθμός των φορών που η μνήμη μπορεί να διαγραφεί/προγραμματιστεί περιορίζεται γενικά σε ένα μέγιστο των χιλίων φορών λόγω της UV διαδικασίας διαγραφής Τα EPROM κύτταρα είναι εξαιρετικά απλά και παρουσιάζουν υψηλή πυκνότητα => κατασκευή μεγάλων μνημών με μικρό κόστος Λόγω των ζητημάτων κόστους και αξιοπιστίας, οι EPROMs έχουν πια μειωμένη προτίμηση και έχουν αντικατασταθεί από τις μνήμες Flash. Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 29
40 Electrically Erasable Programmable Read-Only Memory - EEPROM Το σημαντικότερο μειονέκτημα της μνήμης EPROM είναι ότι η διαγραφή γίνεται «εκτός συστήματος» Η μνήμη πρέπει να αφαιρεθεί από τον πλακέτα και να τοποθετηθεί σε μία συσκευή που καλείται προγραμματιστής EPROM Η EEPROM αποφεύγει αυτήν τη διαδικασία με τη χρήση ενός μηχανισμού για να εγχύει ή να αφαιρεί φορτία από μια επιπλέουσα πύλη Ένα τροποποιημένο στοιχείο επιπλέουσας πύλης που καλείται FLOTOX (Floating-Gate Tunneling Oxide) τρανζίστορ χρησιμοποιείται ως στοιχείο προγραμματισμού υποστηρίζει μια ηλεκτρική διαδικασία για την διαγραφή Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 30
41 FLOTOX EEPROM (1/2) Επιπλέουσα πύλη Πηγή Πύλη Υποδοχή I nm -10 V 10 V V GD n 1 Υπόστρωμα n 1 p 10 nm Τρανζίστορ FLOTOX Χαρακτηριστικές I-V Fowler-Nordheim Μοιάζει με το FAMOS ένα μέρος του διηλεκτρικού που χωρίζει την επιπλέουσα πύλη από το κανάλι και τον υποδοχέα είναι μειωμένου πάχους περίπου 10 nm ή και λιγότερο Όταν μια τάση περίπου 10V εφαρμόζεται πάνω από το λεπτό μονωτή, τα ηλεκτρόνια ταξιδεύουν προς και από την επιπλέουσα πύλη μέσω ενός μηχανισμού αποκαλούμενου Fowler Nordheim tunneling Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 31
42 FLOTOX EEPROM (2/2) Επιπλέουσα πύλη Πηγή Πύλη Υποδοχή I nm -10 V 10 V V GD n 1 Υπόστρωμα n 1 p 10 nm Τρανζίστορ FLOTOX Χαρακτηριστικές I-V Fowler-Nordheim Το κύριο πλεονέκτημα της τεχνικής προγραμματισμού είναι ότι είναι αντιστρέψιμη Η διαγραφή γίνεται με αντιστροφή της τάσης που εφαρμόζεται κατά την εγγραφή Η έγχυση των ηλεκτρονίων στην επιπλέουσα πύλη αυξάνει την τάση κατωφλίου, ενώ η αντίστροφη λειτουργία μειώνει την τάση V T Η διπλή-κατευθυντικότητα εισάγει πρόβλημα για τον έλεγχο της τάσης κατωφλίου: Η αφαίρεση μεγάλης ποσότητας φορτίου από την επιπλέουσα πύλη οδηγεί σε ένα στοιχείο αραίωσης που δεν μπορεί να έρθει σε κατάσταση αγωγής από τα τυπικά σήματα των γραμμών-λέξης Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 32
43 FLOTOX EEPROM BL WL V DD Ο απόλυτος έλεγχος του κατωφλίου είναι δύσκολος Το μη προγραμματιζόμενο τρανζίστορ μπορεί να είναι αραίωσης 2 κύτταρα τρανζίστορ Επίλυση προβλήματος προσθήκη ενός επιπλέον τρανζίστορ σε σειρά με το τρανζίστορ επιπλέουσας πύλης Το επιπλέον τρανζίστορ λειτουργεί ως στοιχείο προσπέλασης κατά την ανάγνωση, ενώ το FLOTOX τρανζίστορ εκτελεί τη λειτουργία της αποθήκευσης Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 33
44 EEPROMs Πλεονεκτήματα -μειονεκτήματα Μειονεκτήματα Το κύτταρο EEPROM με δύο τρανζίστορ είναι μεγαλύτερο από το αντίστοιχο EPROM Επίσης, το FLOTOX είναι μεγαλύτερο από το FAMOS λόγω της επιπλέον επιφάνειας του οξειδίου της σήραγγας Η κατασκευή του πολύ λεπτού οξειδίου είναι ένα δύσκολη & ακριβή Πλεονεκτήματα Προσαρμοστικότητα γραφονται & διαγράφονται χωρίς να αφερεθουν από την πλακέτα Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 34
45 Μνήμες Flash Η Flash EEPROM είναι ένας συνδυασμός των τεχνικών EPROM και EEPROM Οι περισσότερες Flash EEPROM χρησιμοποιούν έγχυση με μορφή χιονοστιβάδας ηλεκτρονίων υψηλής ευκινησίας για τον προγραμματισμό Η διαγραφή εκτελείται μέσω σηράγγων Fowler Nordheim όπως και στις EEPROM Η κύρια διαφορά είναι ότι η διαγραφή εκτελείται είτε για όλο το τσιπ της μνήμης ή για μια ένα τμήμα της μνήμης αστραπιαία (flash) Έχει το πλεονέκτημα ότι το επιπλέον τρανζίστορ του κυττάρου EEPROM μπορεί να απαλειφθεί Απλούστερη δομή του κυττάρου => αύξηση της πυκνότητας ολοκλήρωσης Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 35
46 Flash EEPROM Πύλη ελέγχου Επιπλέουσα πύλη διαγραφή n + πηγή προγραμματισμός p- υπόστρωμα Οξείδιο σήραγγας λεπτού πάχους n + υποδοχή Πολλές διαφορετικές επιλογές Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 36
47 Εγκάρσιες τομές κυττάρων NVM Flash EPROM Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 37
48 Προγραμματισμός Flash Το φορτίο στην επιπλέουσα πύλη καθορίζει V t Λογικό 1: αρνητικό V t (απουσία φορτίου στην επιπλέουσα πύλη) Λογικό 0: positive V t (παρουσία φορτίου στην επιπλέουσα πύλη) Τα κύτταρα διαγράφονται εφαρμόζοντας μία μεγάλη τάση υποστρώματος ή στην πηγή ώστε το φορτίο της επιπλέουσας πύλης να μετακινηθεί στο υπόστρωμα Ο προγραμματισμός στο 0 γίνεται με την εφαρμογή ισχυρής τάσης στον ακροδέκτη της πύλης Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 38
49 Μνήμη Flash τύπου NOR Διαγραφή 12 V S κύτταρο G D 0 V 12 V πίνακας BL 0 BL 1 WL 0 0 V WL 1 ανοιχτό ανοιχτό Εφαρμόζεται μία τάση πύλης ίση με 0 V σε συνδυασμό με μία υψηλή τάση (12 V) στην πηγή Τα ηλεκτρόνια, αν υπάρχουν, στην επιπλέουσα πύλη εκτινάσσονται στην πηγή λόγω φαινομένου σήραγγας Όλα τα κύτταρα σβήνονται ταυτόχρονα. Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 39
50 Μνήμη Flash τύπου NOR Εγγραφή 12 V BL 0 BL 1 G 6 V 12 V WL 0 S D 0 V 0 V WL 1 6 V 0 V Εφαρμογή υψηλής τάσης στην πύλη και λογικό 1 στον υποδοχέα Παραγωγή υψηλής κινητικότητας ηλεκτρόνιων που εγχέονται στην επιπλέουσα πύλη αυξάνοντας την τάση κατωφλίου Αλλιώς, η επιπλέουσα πύλη παραμένει στην προηγούμενη κατάσταση χωρίς ηλεκτρόνια, που αντιστοιχεί στην κατάσταση 0 Για να επιτευχθεί η απαραίτητη μετατόπιση της τάσης κατωφλίου κατά 3 έως 3.5 V, πρέπει να εφαρμοστεί ένας παλμός με τυπικό εύρος 1-10μs Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 40
51 Μνήμη Flash τύπου NOR Ανάγνωση S 5 V BL 0 BL 1 G 1 V 5 V WL 0 D 0 V 0 V WL 1 1 V 0 V Η λειτουργία ανάγνωσης γίνεται όπως σε οποιοιδήποτε NOR ROM δομή Για την επιλογή ενός κυττάρου, η γραμμή λέξης έρχεται σε τάση 5 V προκαλώντας μια υπό συνθήκη εκφόρτιση της γραμμής ψηφίου. Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 41
52 NAND Flash Εγγραφή Οι γραμμές bitline οδηγούνται με τις επιθυμητές τιμές ( 0 ή 1 ) V sub =0V, gsl= 0 & ssl = 1 Ενεργοποίηση wordline (V wordline =20V) για την προς εγγραφή σελίδα Οι υπόλοιπες V wordline = 10V pass logic Ο προγραμματισμός δεν μπορεί να επαναφέρει την τιμή 1 (αρνητικό Vt-παρουσία φορτίου) Χρειάζεται πρώτα διαγραφή Κάθε φορά προγραμματίζεται μία ολόκληρη σελίδα Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 42
53 NAND Flash Ανάγνωση Παρόμοια με NAND ROM Bitlines precharged & gsl =ssl= 1 Η ενεργή wordline = 0 & οι υπόλοιπες σε 4.5V (υψηλότερα από το Vt) Όλα τα τρανζίστορ είναι ΟΝ εκτός από αυτά της ενεργής γραμμής Αν το κύτταρο έχει αρνητικό Vt (απουσία φορτιών) το τρανζίστορ γίνεται ΟΝ και η bitline εκφορτίζεται Αλλιώς η bitline δεν αλλάζει κατάσταση Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 43
54 Χαρακτηριστικά Non Volatile Memories Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 44
55 Περίγραμμα Παρουσίασης Εισαγωγή Μνήμη ROM Μνήμες σειριακής προσπέλασης Μνήμες διευθυνσιοδοτούμενες από τα δεδομένα (CAM) Προγραμματιζόμενες λογικές διατάξεις Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 45
56 Μνήμες σειριακής προσπέλασης Οι μνήμες σειριακής προσπέλασης δε χρησιμοποιούν διεύθυνση για την προσπέλαση των δεδομένων Με τη χρήση βασικών κυττάρων SRAM και /ή καταχωρητών, μπορούμε να κατασκευάσουμε μία ποικιλία μνημών σειριακής προσπέλασης Τύποι μνημών σειριακής προσπέλασης Shift Registers Tapped Delay Lines Serial In Parallel Out (SIPO) Parallel In Serial Out (PISO) Queues (FIFO, LIFO) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 46
57 Καταχωρητής Ολίσθησης (Shift Register) clk Din 8 Dout Οι καταχωρητές ολίσθησεις χρησιμοποιούνται για την αποθήκευση και καθυστέρηση των δεδομέων Καταχωρητής ολίσθησης 8 bit 4 σταδίων αποτελούμενος από 32 flip-flops Καθώς δεν υπάρχει λογική ανάμεσα στους καταχωρητές, πρέπει να δοθεί ιδιαίτερη προσοχή στους χρόνους συγκράτησης (hold). Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 47
58 Υψηλής Πυκνότητας Shift Registers clk Din counter counter readaddr writeaddr dual-ported SRAM reset Τα flip-flop έχουν μεγάλη επιφάνεια => οι μεγάλοι καταχωρητές ολίσθησης χρησιμοποιούν δίπορτες RAM Dout Η RAM διαμορφώνεται σαν ένας κυκλικός buffer με ένα ζεύγος δεικτών (μετρητές) καθορίζουν που διαβάζονται και που γράφονται δεδομένα Ο μετρητής ανάγνωσης αρχικοποιείται στην πρώτη θέση & ο εγγραφής στην τελευταία Μετακίνηση δεικτών (pointers) στη μνήμη αντί δεδομένων Αύξηση της διεύθυνσης κατά 1 σε κάθε κύκλο Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 48
59 Tapped Delay Line clk Din SR32 SR16 SR8 SR4 SR2 SR1 Dout delay5 delay4 delay3 delay2 delay1 delay0 Ένας tapped delay line είναι ένας καταχωρητής ολίσθησης με προγραμματιζόμενο αριθμό βαθμίδων (stages) Πολυπλέκτες ελέγχουν την παράκαμψη των βαθμίδων καθυστέρησης για να δώσουν τη συνολική καθυστέρηση Παράδειγμα: 0 63 stages of delay Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 49
60 Ουρές (Queues) WriteClk ReadClk WriteData FULL Queue ReadData EMPTY Οι ουρές επιτρέπουν την ανάγνωση και εγγραφή δεδομένων σε διαφορετικούς ρυθμούς Οι λειτουργίες ανάγνωσης και εγγραφής ελέγχονται από τα δικά τους ρολόγια η καθεμιά, που μπορεί να είναι ασύγχρονα Η ουρά θέτει τη σημαία ΠΛΗΡΗΣ (FULL) όταν δεν υπάρχει χώρος για εγγραφή δεδομένων και τη σημαία ΑΔΕΙΑ (EMPTY) όταν δεν υπάρχουν δεδομένα για ανάγνωση Υλοποιείται με SRAM και read/write counters (pointers) Η ουρά διατηρεί εσωτερικά δείκτες (pointers) ανάγνωσης και εγγραφής που καθορίζουν ποια δεδομένα θα προσπελαστούν Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 50
61 FIFO, LIFO Queues First In First Out (FIFO) χρησιμοποιούνται για αποθήκευση προσωρινών δεδομένων μεταξύ δύο ασύγχρονων ροών οργανώνεται σαν κυκλικός buffer, όπως ένας καταχωρητής ολίσθησης Αρχικά (reset), οι δείκτες εγγραφής και ανάγνωσης αρχικοποιούνται στο πρώτο στοιχείο και η FIFO είναι ΑΔΕΙΑ Σε μία εγγραφή, ο δείκτης εγγραφής προχωράει στο επόμενο στοιχείο Αν συμπέσει με το δείκτη ανάγνωσης, τότε η FIFO είναι ΠΛΗΡΗΣ Σε μία ανάγνωση, ο δείκτης ανάγνωσης προχωράει στο επόμενο στοιχείο Εάν φτάσει τον δείκτη εγγραφής, η FIFO είναι ΑΔΕΙΑ Last In First Out (LIFO) καλείται και σωρός (stack) Χρησιμοποιεί έναν απλό δείκτη για ανάγνωση εγγραφή Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 51
62 Περίγραμμα Παρουσίασης Εισαγωγή Μνήμη ROM Μνήμες σειριακής προσπέλασης Μνήμες διευθυνσιοδοτούμενες από τα δεδομένα (CAM) Προγραμματιζόμενες λογικές διατάξεις Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 52
63 Content-addressable memory CAM adr data/key read write CAM match Η CAM λειτουργεί σαν μία συνηθισμένη SRAM που μπορεί να διαβαστεί ή να εγγραφεί όπως μια συμβατική SRAM Επιτελεί και λειτουργίες ταιριάσματος (matching) Εφαρμογές Cache memory Transaction Lookaside Buffer (TLB) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 53
64 10T CAM Cell Το κύτταρο αποτελείται από ένα κύτταρο SRAM με πρόσθετα τρανζίστορ για το ταίριασμα (match) Πολλαπλά κύτταρα CAM στην ίδια λέξη ενώνονται με την ίδια γραμμή match Η γραμμή match είναι είτε προφορτισμένη ενώ το κλειδί τοποθετείται στις γραμμές bit word match bit cell cell_b bit_b Αν το κλειδί και η τιμή στο κύτταρο τιμή διαφέρουν, η γραμμή match οδηγείται χαμηλά Αν τα bit του κλειδιού ταιριάζουν με τα αποθηκευμένα bit στην λέξη της μνήμης, η γραμμή ταιριάσματος θα παραμείνει σε υψηλή στάθμη Το κλειδί μπορεί να περιέχει ένα αδιάφορο bit (don t care) θέτοντας και τη bit και τη bit_b χαμηλά Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 54
65 9T CAM Cell Κύτταρο CAM που έχει ένα λιγότερο τρανζίστορ (9Τ) Αν οι τιμές δε συμφωνούν, το N3 ενεργοποιείται για οδηγήσει χαμηλά τη γραμμή λέξης Ωστόσο, η πύλη του N3 βλέπει ένα υποβαθμισμένο επίπεδο υψηλής λογικής Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 55
66 Λειτουργία CAM Cell Ανάγνωση και εγγραφή όπως μία συνηθισμένη SRAM Για ταίριασμα (matching): Η προς προσπέλαση wordline οδηγείται σε χαμηλή στάθμη Precharge matchlines Τοποθέτηση κλειδιού στις bitlines Υπολογισμός της matchline address row decoder CAM cell clk weak miss match0 match1 match2 read/write column circuitry match3 data Miss line Pseudo-nMOS NOR των match γραμμών Οδηγείται υψηλά όταν δεν υπάρχει matching Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 56
67 Τριαδική (Ternary) CAM Σε αρκετές εφαρμογές απαιτείται η αποθήκευση don t care value δε ενδιαφερόμαστε για την αποθηκευμένη τιμη Η ternary CAM μπορεί να αποθηκεύει τρεις λογικές τιμές: 0, 1, Χ Α = 1, Β = 0 το κύτταρο ταιριάζει ένα 0 Α = 0, Β = 1 το κύτταρο ταιριάζει ένα 1 Α = 0, Β = 0 το κύτταρο ταιριάζει 0 και 1 Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 57
68 Περίγραμμα Παρουσίασης Εισαγωγή Μνήμη ROM Μνήμες σειριακής προσπέλασης Μνήμες διευθυνσιοδοτούμενες από τα δεδομένα (CAM) Προγραμματιζόμενες λογικές διατάξεις Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 58
69 Υλοποίηση Λογικής με ROMs inputs n DEC 2 n wordlines ROM Array k outputs inputs n ROM k s state outputs k s Χρήση ROM ως lookup table που περιέχει τον πίνακα αληθείας n inputs, k outputs απαιτούν 2 n words x k bits Η αλλαγή της λειτουργίας επαναπρογραμματισμός της ROM Μεγάλη καθυστέρηση για μεγάλες ROM (# γραμμών, # στηλών/γραμμή) Μηχανές Πεπερασμένων Καταστάσεων (Finite State Machines) n inputs, k outputs, s bits of state Build with 2 n+s x (k+s) bit ROM and (k+s) bit reg Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 59
70 Programmable Logic Array PLA Μία διάταξη Programmable Logic Array υλοποιεί κάθε συνάρτηση με μορφή sum-of-products Literals: inputs & complements Products / Minterms: AND of literals Outputs: OR of Minterms Παράδειγμα: Full Adder s = abc + abc + abc + abc c = ab + bc + ac out AND Plane OR Plane bc ac ab abc abc abc abc Minterms a b c s cout Inputs Outputs Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 60
71 NOR-NOR PLAs AND Plane OR Plane AND Plane OR Plane bc ac ab abc abc abc abc bc ac ab abc abc abc abc a b c s c out a b c s Οι πύλες AND και OR δεν είναι κατάλληλες για CMOS υλοποίηση c out Dynamic ή Pseudo-nMOS NORs είναι πιο αποτελεσματικές Χρήση κανόνων DeMorgan s & άλγεβρας Boole για υλοποίηση με πύλες NOR Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 61
72 PLA Schematic & Layout AND Plane OR Plane bc ac ab abc abc abc abc a b c s c out Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 62
73 Σημείωμα Χρήσης Έργων Τρίτων Η ανάπτυξη της παρουσίασης βασίστηκε στις διαφάνειες του συγγράμματος «CMOS VLSI Design: A Circuits and Systems Perspective (4 th Edition)», Neil H.E. Weste, David Money Harris, Pearson, Διαθέσιμες στη διαδικτυακή διεύθυνση David Money Harris Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 65 73
74 Σημείωμα Αναφοράς Copyright Πανεπιστήμιο Πατρών, Βασίλης Παλιουράς, Γεώργιος Θεοδωρίδης, «Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων (VLSI) IΙ». Έκδοση: 1.0 Πάτρα 2015 Διαθέσιμο στη διαδικτυακή διεύθυνση Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 65 74
75 Χρηματοδότηση Το παρόν εκπαιδευτικό υλικό έχει αναπτυχθεί στα πλαίσια του εκπαιδευτικού έργου των διδασκόντων καθηγητών. Το έργο «Ανοικτά Ακαδημαϊκά Μαθήματα στο Πανεπιστήμιο Πατρών» έχει χρηματοδοτήσει μόνο την αναδιαμόρφωση του εκπαιδευτικού υλικού. Το έργο υλοποιείται στο πλαίσιο του Επιχειρησιακού Προγράμματος «Εκπαίδευση και Δια Βίου Μάθηση» και συγχρηματοδοτείται από την Ευρωπαϊκή Ένωση (Ευρωπαϊκό Κοινωνικό Ταμείο) και από εθνικούς πόρους. Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 63 75
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II Γ. Θεοδωρίδης VLSI ΙI 2010-2011 1 Κεφάλαιο 12 Υποσυστήματα Διατάξεων VLSI ΙI 2010-2011 2 Περίγραμμα Εισαγωγή Στατική μνήμη (SRAM) Δυναμική μνήμη (DRAM) Μνήμη
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II Επιμέλεια: Βασίλης Παλιουράς, Αναπληρωτής Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας 1 Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα
Διαβάστε περισσότεραΨηφιακή Λογική Σχεδίαση
Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Νίκος Φακωτάκης, Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν υλικό διατίθεται
Διαβάστε περισσότεραΨηφιακή Λογική Σχεδίαση
Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν
Διαβάστε περισσότεραΗλεκτρονική. Ενότητα 9: Τρανζίστορ Επίδρασης Πεδίου (FET) Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών
Ηλεκτρονική Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών Περιεχόμενο ενότητας (1 από 2) Τύποι τρανζίστορ επίδρασης πεδίου (JFET, MOSFET, MESFET). Ομοιότητες και διαφορές των FET με τα διπολικά
Διαβάστε περισσότεραΣχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων Αγγελική Αραπογιάννη Σχολή Θετικών Επιστημών Τμήμα Πληροφορικής και Τηλεπικοινωνιών Η λειτουργία RESET R IN OUT Εάν το σήμα R είναι λογικό «1» στην έξοδο
Διαβάστε περισσότεραHY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης RAM
HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI Διδάσκων: Χ. Σωτηρίου, Βοηθοί: θα ανακοινωθούν http://inf-server.inf.uth.gr/courses/ce330 1 ΗΥ330 - Διάλεξη 12η - Κυκλώματα Μνήμης Περιεχόμενα Είδη
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II Γ. Θεοδωρίδης VLSI ΙI 2012-2013 1 Κεφάλαιο 12 Υποσυστήματα Διατάξεων VLSI ΙI 2012-2013 2 Περίγραμμα Εισαγωγή Στατική μνήμη (SRAM) Δυναμική μνήμη (DRAM) Μνήμη
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα
Διαβάστε περισσότεραΣχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων Ενότητα: Ασκήσεις Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών Σελίδα 2 1. Άσκηση 1... 5 2. Άσκηση 2... 5 3. Άσκηση 3... 7 4. Άσκηση 4...
Διαβάστε περισσότεραΕισαγωγή στους Υπολογιστές
Εισαγωγή στους Υπολογιστές Ενότητα 10: Ψηφιακή Αριθμητική Βασίλης Παλιουράς Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σκοποί ενότητας Εισαγωγικές έννοιες ψηφιακής λογικής
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 3 η Εργαστηριακή Άσκηση Σχεδίαση και Υλοποίηση μίας ALU δύο εισόδων VHDL Εργαστήριο_2 2012-2013 1 Άδειες Χρήσης Το παρόν υλικό διατίθεται με τους όρους της άδειας
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Οδυσσέας Κουφοπαύλου, Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 4 η Εργαστηριακή Άσκηση Περιγραφή Κυκλωμάτων με Ακολουθιακές Εντολές Άδειες Χρήσης Το παρόν υλικό διατίθεται με τους όρους της άδειας χρήσης Creative Commons
Διαβάστε περισσότεραΨηφιακή Λογική Σχεδίαση
Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν
Διαβάστε περισσότεραΨηφιακή Λογική Σχεδίαση
Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Νίκος Φακωτάκης, Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν υλικό διατίθεται
Διαβάστε περισσότεραΕισαγωγή στους Υπολογιστές
Εισαγωγή στους Υπολογιστές Ενότητα 11: Βασικές έννοιες ψηφιακής λογικής Βασίλης Παλιουράς Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σκοποί ενότητας Γιατί χρησιμοποιούμε
Διαβάστε περισσότερα.Λιούπης. Ψηφιακά Ηλεκτρονικά - Ηµιαγωγικές Μνήµες 1
Ψηφιακά Ηλεκτρονικά Ηµιαγωγικές µνήµες.λιούπης Ψηφιακά Ηλεκτρονικά - Ηµιαγωγικές Μνήµες 1 Τυπική εσωτερική οργάνωση µνήµης γραµµές λέξης wordlines () κύκλωµα προφόρτισης (pre-charge circuit) γραµµές ψηφίου
Διαβάστε περισσότεραΚεφάλαιο 12 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Μνήμες 2
ΚΥΚΛΩΜΑΤΑ VLSI Πανεπιστήμιο Ιωαννίνων Μνήμες Κεφάλαιο 1 ο Τμήμα Μηχανικών Η/Υ και Πληροφορικής Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση 1. Οργάνωση και αρχιτεκτονική μνημών. Μνήμες 3. Μνήμες AM 4. Μνήμες
Διαβάστε περισσότεραΨηφιακή Λογική Σχεδίαση
Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Νίκος Φακωτάκης, Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν υλικό διατίθεται
Διαβάστε περισσότεραΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ. ΚΕΦΑΛΑΙΟ 4ο ΜΝΗΜΕΣ. (c) Αμπατζόγλου Γιάννης, Ηλεκτρονικός Μηχανικός, καθηγητής ΠΕ17
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΕΦΑΛΑΙΟ 4ο ΜΝΗΜΕΣ Μνήμες (Memory) - Είναι ημιαγώγιμα κυκλώματα που μπορούν να αποθηκεύσουν ένα σύνολο από δυαδικά ψηφία (bit). - Μια μνήμη αποθηκεύει λέξεις (σειρές από bit). - Σε κάθε
Διαβάστε περισσότεραΜνήμη και Προγραμματίσιμη Λογική
Μνήμη και Προγραμματίσιμη Λογική Η μονάδα μνήμης είναι ένα στοιχείο κυκλώματος στο οποίο μεταφέρονται ψηφιακές πληροφορίες προς αποθήκευση και από το οποίο μπορούμε να εξάγουμε αποθηκευμένες πληροφορίες
Διαβάστε περισσότεραΣχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων Αγγελική Αραπογιάννη Σχολή Θετικών Επιστημών Τμήμα Πληροφορικής και Τηλεπικοινωνιών The MOS Transistor Polysilicon Aluminum 2 N-MOS Τρανζίστορ Διάταξη τριών
Διαβάστε περισσότεραΟργάνωση Υπολογιστών
Οργάνωση Υπολογιστών Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών 1 Άδειες Χρήσης Το παρόν υλικό
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I 2 η Εργαστηριακή Άσκηση Μελέτη των Παρασιτικών Χωρητικοτήτων και της Καθυστέρησης στα Κυκλώματα CMOS Άδειες Χρήσης Το παρόν υλικό διατίθεται με τους όρους της
Διαβάστε περισσότεραΔιοικητική Λογιστική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Διοικητική Λογιστική Ενότητα 10: Προσφορά και κόστος Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά
Διαβάστε περισσότεραΧρ. Καβουσιανός Επίκουρος Καθηγητής
Σχεδίαση Μνηµών Χρ. Καβουσιανός Επίκουρος Καθηγητής Εισαγωγή Η Μνήµη είναι ένας πίνακας από θέσεις αποθήκευσης συγκεκριµένου µεγέθους, κάθε µία από τις οποίες έχει µία διακριτή διεύθυνση Θέση 0 Θέση 1
Διαβάστε περισσότεραΘερμοδυναμική. Ανοικτά Ακαδημαϊκά Μαθήματα. Πίνακες Νερού σε κατάσταση Κορεσμού. Γεώργιος Κ. Χατζηκωνσταντής Επίκουρος Καθηγητής
Ανοικτά Ακαδημαϊκά Μαθήματα Τεχνολογικό Εκπαιδευτικό Ίδρυμα Αθήνας Πίνακες Νερού σε κατάσταση Κορεσμού Γεώργιος Κ. Χατζηκωνσταντής Επίκουρος Καθηγητής Διπλ. Ναυπηγός Μηχανολόγος Μηχανικός M.Sc. Διασφάλιση
Διαβάστε περισσότεραΕνότητα. Εισαγωγή στις βάσεις δεδομένων
Ενότητα 1 Εισαγωγή στις βάσεις δεδομένων 2 1.1 Βάσεις Δεδομένων Ένα βασικό στοιχείο των υπολογιστών είναι ότι έχουν τη δυνατότητα να επεξεργάζονται εύκολα και γρήγορα μεγάλο πλήθος δεδομένων και πληροφοριών.
Διαβάστε περισσότεραΕισαγωγή στους Η/Υ. Ενότητα 2β: Αντίστροφο Πρόβλημα. Δημήτρης Σαραβάνος, Καθηγητής Πολυτεχνική Σχολή Τμήμα Μηχανολόγων & Αεροναυπηγών Μηχανικών
Εισαγωγή στους Η/Υ Ενότητα 2β: Δημήτρης Σαραβάνος, Καθηγητής Πολυτεχνική Σχολή Τμήμα Μηχανολόγων & Αεροναυπηγών Μηχανικών Σκοποί ενότητας Εύρεση συνάρτησης Boole όταν είναι γνωστός μόνο ο πίνακας αληθείας.
Διαβάστε περισσότεραΑρχιτεκτονική υπολογιστών
1 Ελληνική Δημοκρατία Τεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου Αρχιτεκτονική υπολογιστών Ενότητα 5 : Η Εσωτερική Μνήμη Φώτης Βαρζιώτης 2 Ανοιχτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ηπείρου Τμήμα Μηχανικών Πληροφορικής
Διαβάστε περισσότεραΠρογραμματισμός Η/Υ. 7 η ενότητα: Αρχεία. Τμήμα. Τεχνολόγων Περιβάλλοντος. ΤΕΙ Ιονίων Νήσων. Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Προγραμματισμός Η/Υ 7 η ενότητα: Αρχεία Τμήμα Τεχνολόγων Περιβάλλοντος ΤΕΙ Ιονίων Νήσων Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons
Διαβάστε περισσότεραΜνήμες RAM. Διάλεξη 12
Μνήμες RAM Διάλεξη 12 Δομή της διάλεξης Εισαγωγή Κύτταρα Στατικής Μνήμης Κύτταρα Δυναμικής Μνήμης Αισθητήριοι Ενισχυτές Αποκωδικοποιητές Διευθύνσεων Ασκήσεις 2 Μνήμες RAM Εισαγωγή 3 Μνήμες RAM RAM: μνήμη
Διαβάστε περισσότεραΕισαγωγή στην Πληροφορική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Εισαγωγή στην Πληροφορική Ενότητα 3: Ψηφιακή Λογική ΙI Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά
Διαβάστε περισσότεραΠανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Μονάδες Μνήμης και Διατάξεις Προγραμματιζόμενης Λογικής
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Ψηφιακά Ηλεκτρονικά Μονάδες Μνήμης και Επιμέλεια Διαφανειών: Δ. Μπακάλης Πάτρα, Φεβρουάριος 2009 Μονάδες Μνήμης - Προγραμματιζόμενη Λογική Μια μονάδα μνήμης είναι ένα
Διαβάστε περισσότεραΣΥΣΤΗΜΑΤΑ ΗΛΕΚΤΡΙΚΗΣ ΕΝΕΡΓΕΙΑΣ ΙIΙ
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΣΥΣΤΗΜΑΤΑ ΗΛΕΚΤΡΙΚΗΣ ΕΝΕΡΓΕΙΑΣ ΙIΙ ΜΕΤΑΒΑΤΙΚΑ ΦΑΙΝΟΜΕΝΑ ΣΤΑ ΣΗΕ Λαμπρίδης Δημήτρης Κατσανού Βάνα Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών
Διαβάστε περισσότεραΣΥΣΤΗΜΑΤΑ ΗΛΕΚΤΡΙΚΗΣ ΕΝΕΡΓΕΙΑΣ ΙIΙ
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΣΥΣΤΗΜΑΤΑ ΗΛΕΚΤΡΙΚΗΣ ΕΝΕΡΓΕΙΑΣ ΙIΙ ΜΕΤΑΒΑΤΙΚΑ ΦΑΙΝΟΜΕΝΑ ΣΤΑ ΣΗΕ Λαμπρίδης Δημήτρης Κατσανού Βάνα Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών
Διαβάστε περισσότεραΣΥΣΤΗΜΑΤΑ ΗΛΕΚΤΡΙΚΗΣ ΕΝΕΡΓΕΙΑΣ ΙIΙ
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΣΥΣΤΗΜΑΤΑ ΗΛΕΚΤΡΙΚΗΣ ΕΝΕΡΓΕΙΑΣ ΙIΙ ΜΕΤΑΒΑΤΙΚΑ ΦΑΙΝΟΜΕΝΑ ΣΤΑ ΣΗΕ Λαμπρίδης Δημήτρης Κατσανού Βάνα Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ Ι Ενότητα 3
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ Ι Ενότητα 3: Τρανζίστορ FET Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών Άδειες Χρήσης Το παρόν
Διαβάστε περισσότεραΕισαγωγή στους Αλγορίθμους
Εισαγωγή στους Αλγορίθμους Ενότητα 5 η Άσκηση Συγχώνευση & απαρίθμηση Διδάσκων Χρήστος Ζαρολιάγκης Καθηγητής Τμήμα Μηχανικών Η/Υ & Πληροφορικής Πανεπιστήμιο Πατρών Email: zaro@ceid.upatras.gr Άδειες Χρήσης
Διαβάστε περισσότεραΠρογραμματισμός Η/Υ. Βασικές Προγραμματιστικές Δομές. ΤΕΙ Ιονίων Νήσων Τμήμα Τεχνολόγων Περιβάλλοντος Κατεύθυνση Τεχνολογιών Φυσικού Περιβάλλοντος
Προγραμματισμός Η/Υ Βασικές Προγραμματιστικές Δομές ΤΕΙ Ιονίων Νήσων Τμήμα Τεχνολόγων Περιβάλλοντος Κατεύθυνση Τεχνολογιών Φυσικού Περιβάλλοντος Δομή Ελέγχου Ροής (IF) Η εντολή IF χρησιμοποιείται όταν
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 4
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 4: Ενισχυτές στις υψηλές συχνότητες Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών Άδειες
Διαβάστε περισσότεραΜελλοντικές Κατευθύνσεις
Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις.Λιούπης Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 1 Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 2 Σύγχρονα Τρανζίστορ Αύξηση της απόδοσης Μίγµα silicon
Διαβάστε περισσότεραΕισαγωγή στην Πληροφορική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Εισαγωγή στην Πληροφορική Ενότητα 3: Ψηφιακή Λογική ΙI Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ Ι Ενότητα 4
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ Ι Ενότητα 4: Πόλωση των FET - Ισοδύναμα κυκλώματα Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών
Διαβάστε περισσότεραΕισαγωγή στην πληροφορική
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Εισαγωγή στην πληροφορική Ενότητα 4: Ψηφιακή Λογική, Άλγεβρα Boole, Πίνακες Αλήθειας (Μέρος B) Αγγελίδης Παντελής Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών
Διαβάστε περισσότεραΥπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).
Μνήμες Ένα από τα βασικά πλεονεκτήματα των ψηφιακών συστημάτων σε σχέση με τα αναλογικά, είναι η ευκολία αποθήκευσης μεγάλων ποσοτήτων πληροφοριών, είτε προσωρινά είτε μόνιμα Οι πληροφορίες αποθηκεύονται
Διαβάστε περισσότεραΕισαγωγή στην πληροφορική
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Εισαγωγή στην πληροφορική Ενότητα 4: Ψηφιακή Λογική, Άλγεβρα Boole, Πίνακες Αλήθειας (Μέρος Α) Αγγελίδης Παντελής Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών
Διαβάστε περισσότεραΣχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων Αγγελική Αραπογιάννη Σχολή Θετικών Επιστημών Τμήμα Πληροφορικής και Τηλεπικοινωνιών Τύποι Αναλύσεων (1 από2) Για την μελέτη της συμπεριφοράς των κυκλωμάτων
Διαβάστε περισσότεραΕισαγωγή στους Αλγορίθμους
Εισαγωγή στους Αλγορίθμους Ενότητα 5 η Άσκηση - Συγχώνευση Διδάσκων Χρήστος Ζαρολιάγκης Καθηγητής Τμήμα Μηχανικών Η/Υ & Πληροφορικής Πανεπιστήμιο Πατρών Email: zaro@ceid.upatras.gr Άδειες Χρήσης Το παρόν
Διαβάστε περισσότεραΣχεδίαση Μεικτών VLSI Κυκλωμάτων Ενότητα 9: Ευστάθεια και Αντιστάθμιση Συχνότητας
Σχεδίαση Μεικτών VLSI Κυκλωμάτων Αγγελική Αραπογιάννη Σχολή Θετικών Επιστημών Τμήμα Πληροφορικής και Τηλεπικοινωνιών Σύστημα αρνητικής ανάδρασης Y X s H(s) 1 H(s) Συνάρτηση μεταφοράς κλειστού βρόχου Ταλαντωτής
Διαβάστε περισσότερα1 η Διάλεξη. Ενδεικτικές λύσεις ασκήσεων
1 η Διάλεξη Ενδεικτικές λύσεις ασκήσεων 1 Περιεχόμενα 1 η Άσκηση... 3 2 η Άσκηση... 3 3 η Άσκηση... 3 4 η Άσκηση... 3 5 η Άσκηση... 4 6 η Άσκηση... 4 7 η Άσκηση... 4 8 η Άσκηση... 5 9 η Άσκηση... 5 10
Διαβάστε περισσότεραΕισαγωγή στην Πληροφορική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Εισαγωγή στην Πληροφορική Ενότητα 2: Ψηφιακή Λογική Ι Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά
Διαβάστε περισσότεραΒέλτιστος Έλεγχος Συστημάτων
Βέλτιστος Έλεγχος Συστημάτων Ενότητα 7: Βέλτιστος έλεγχος συστημάτων διακριτού χρόνου Καθηγητής Αντώνιος Αλεξανδρίδης Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα
Διαβάστε περισσότεραΤμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών. L d D F
Ηλεκτρονικά Ισχύος Ι 3 η Θεματική Ενότητα: Μετατροπείς Εναλλασσόμενης Τάσης σε Συνεχή Τάση Δρ. Μηχ. Εμμανουήλ Τατάκης, Καθηγητής Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Ασκήσεις Προς Επίλυση
Διαβάστε περισσότεραΠρογραμματισμός Η/Υ. 4 η ενότητα: Δομές Δεδομένων. Τμήμα. Τεχνολόγων Περιβάλλοντος. ΤΕΙ Ιονίων Νήσων. Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Προγραμματισμός Η/Υ 4 η ενότητα: Δομές Δεδομένων Τμήμα Τεχνολόγων Περιβάλλοντος ΤΕΙ Ιονίων Νήσων Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative
Διαβάστε περισσότεραΛογιστική Κόστους Ενότητα 12: Λογισμός Κόστους (2)
Λογιστική Κόστους Ενότητα 12: Λογισμός Κόστους (2) Μαυρίδης Δημήτριος Τμήμα Λογιστικής και Χρηματοοικονομικής Άδειες Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης Creative Commons. Για
Διαβάστε περισσότεραΕισαγωγή στους Υπολογιστές
Εισαγωγή στους Υπολογιστές Εργαστήριο 2 Καθηγητές: Αβούρης Νικόλαος, Παλιουράς Βασίλης, Κουκιάς Μιχαήλ, Σγάρμπας Κυριάκος Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Άσκηση 2 ου εργαστηρίου
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ Ι. Ενότητα 10: Κατασκευή ολοκληρωμένων κυκλωμάτων. Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ.
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ Ι Ενότητα 10: Κατασκευή ολοκληρωμένων κυκλωμάτων Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 6
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 6: Ανάδραση Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών Άδειες Χρήσης Το παρόν εκπαιδευτικό
Διαβάστε περισσότεραΚβαντική Επεξεργασία Πληροφορίας
Κβαντική Επεξεργασία Πληροφορίας Ενότητα 12: Ιδιοτιμές και Ιδιοδιανύσματα Σγάρμπας Κυριάκος Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σκοποί ενότητας Ιδιοτιμές και Ιδιοδιανύσματα
Διαβάστε περισσότεραΒάσεις Περιβαλλοντικών Δεδομένων
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Βάσεις Περιβαλλοντικών Δεδομένων Ενότητα 2: Εισαγωγή Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά
Διαβάστε περισσότεραΚβαντική Επεξεργασία Πληροφορίας
Κβαντική Επεξεργασία Πληροφορίας Ενότητα 4: Κλασσική και Κβαντική Πιθανότητα Σγάρμπας Κυριάκος Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σκοποί ενότητας Σκοπός της ενότητας
Διαβάστε περισσότεραΔιοικητική Λογιστική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Διοικητική Λογιστική Ενότητα 6: Μέθοδοι ς Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά Το έργο
Διαβάστε περισσότεραΨηφιακή Λογική Σχεδίαση
Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν
Διαβάστε περισσότεραΗΛΕΚΤΡΟΤΕΧΝΙΑ-ΗΛΕΚΤΡΟΝΙΚΗ ΕΡΓΑΣΤΗΡΙΟ
ΗΛΕΚΤΡΟΤΕΧΝΙΑ-ΗΛΕΚΤΡΟΝΙΚΗ ΕΡΓΑΣΤΗΡΙΟ Ενότητα 4: Ισχύς στο Συνεχές Ρεύμα Αριστείδης Νικ. Παυλίδης Τμήμα Μηχανολόγων Μηχανικών και Βιομηχανικού Σχεδιασμού ΤΕ Άδειες Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται
Διαβάστε περισσότεραΕισαγωγικές έννοιες θεωρίας Συστημάτων Αυτομάτου Ελέγχου Ενότητα 8 η : ΒΑΣΙΚΕΣ ΕΝΝΟΙΕΣ ΠΡΟΓΡΑΜΜΑΤΙΖΟΜΕΝΩΝ ΛΟΓΙΚΩΝ ΕΛΕΓΚΤΩΝ
Εισαγωγικές έννοιες θεωρίας Συστημάτων Αυτομάτου Ελέγχου Ενότητα 8 η : ΒΑΣΙΚΕΣ ΕΝΝΟΙΕΣ ΠΡΟΓΡΑΜΜΑΤΙΖΟΜΕΝΩΝ ΛΟΓΙΚΩΝ ΕΛΕΓΚΤΩΝ Επ. Καθηγητής Γαύρος Κωνσταντίνος ΤΜΗΜΑ ΜΗΧΑΝΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΒΙΟΜΗΧΑΝΙΚΟΥ
Διαβάστε περισσότεραΑνοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Αθήνας. Βιοστατιστική (Ε) Ενότητα 3: Έλεγχοι στατιστικών υποθέσεων
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Αθήνας Βιοστατιστική (Ε) Ενότητα 3: Έλεγχοι στατιστικών υποθέσεων Δρ.Ευσταθία Παπαγεωργίου, Αναπληρώτρια Καθηγήτρια Τμήμα Ιατρικών Εργαστηρίων Το περιεχόμενο του μαθήματος
Διαβάστε περισσότεραΕισαγωγή στην Πληροφορική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Εισαγωγή στην Πληροφορική Ενότητα 2: Ψηφιακή Λογική Ι Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά
Διαβάστε περισσότεραΑνοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Αθήνας. Βιοστατιστική (Ε) Ενότητα 1: Καταχώρηση δεδομένων
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Αθήνας Βιοστατιστική (Ε) Ενότητα 1: Καταχώρηση δεδομένων Δρ.Ευσταθία Παπαγεωργίου, Αναπληρώτρια Καθηγήτρια Τμήμα Ιατρικών Εργαστηρίων Το περιεχόμενο του μαθήματος διατίθεται
Διαβάστε περισσότεραΨηφιακή Σχεδίαση Ενότητα 11:
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Ψηφιακή Σχεδίαση Ενότητα 11: Μνήμη και Προγραμματίσιμη Λογική Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 3
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 3: Ενισχυτές στις χαμηλές συχνότητες Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών Άδειες
Διαβάστε περισσότεραΕννοιες και Παράγοντες της Ψηφιακής Επεξεργασίας Εικόνας
Εννοιες και Παράγοντες της Ψηφιακής Επεξεργασίας Εικόνας Δειγματοληψία Βάθος χρώματος Ψηφιακή φωτογραφική μηχανή CCD Δυναμικό Εύρος Αναπαραγωγή εικόνας Χρωματικά μοντέλα και Χρωματικοί Χώροι Το ορατό φως,
Διαβάστε περισσότεραΒέλτιστος Έλεγχος Συστημάτων
Βέλτιστος Έλεγχος Συστημάτων Ενότητα 1: Εισαγωγή Καθηγητής Αντώνιος Αλεξανδρίδης Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν υλικό διατίθεται
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 2 η Εργαστηριακή Άσκηση Περιγραφή Κυκλωμάτων με Συντρέχουσες Εντολές Άδειες Χρήσης Το παρόν υλικό διατίθεται με τους όρους της άδειας χρήσης Creative Commons
Διαβάστε περισσότεραΑνοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Αθήνας. Βιοστατιστική (Ε) Ενότητα 2: Περιγραφική στατιστική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Αθήνας Βιοστατιστική (Ε) Ενότητα 2: Περιγραφική στατιστική Δρ.Ευσταθία Παπαγεωργίου, Αναπληρώτρια Καθηγήτρια Τμήμα Ιατρικών Εργαστηρίων Το περιεχόμενο του μαθήματος
Διαβάστε περισσότεραΗλεκτροτεχνία Ηλ. Μηχανές & Εγκαταστάσεις πλοίου (Θ)
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Αθήνας Ηλεκτροτεχνία Ηλ. Μηχανές & Εγκαταστάσεις πλοίου (Θ) Ενότητα 6: Εναλλασσόμενα τριφασικά κυκλώματα μόνιμης κατάστασης Δ.Ν. Παγώνης Τμήμα Ναυπηγών Μηχανικών ΤΕ
Διαβάστε περισσότεραΠροηγμένος έλεγχος ηλεκτρικών μηχανών
Προηγμένος έλεγχος ηλεκτρικών μηχανών Ενότητα 5: Εκτίμηση συνιστωσών μαγνητικής ροής με χρήση του μοντέλου τάσης Επαμεινώνδας Μητρονίκας - Αντώνιος Αλεξανδρίδης Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών
Διαβάστε περισσότερα5 η Θεµατική Ενότητα : Μνήµη & Προγραµµατιζόµενη Λογική. Επιµέλεια διαφανειών: Χρ. Καβουσιανός
5 η Θεµατική Ενότητα : Μνήµη & Προγραµµατιζόµενη Λογική Επιµέλεια διαφανειών: Χρ. Καβουσιανός Μνήµη Η µνήµη καταλαµβάνει το µεγαλύτερο µέρος ενός υπολογιστικού συστήµατος Δύο τύποι: ROM - RAM RΟΜs CPU
Διαβάστε περισσότεραΤίτλος Μαθήματος: Μαθηματική Ανάλυση Ενότητα Γ. Ολοκληρωτικός Λογισμός
Τίτλος Μαθήματος: Μαθηματική Ανάλυση Ενότητα Γ. Ολοκληρωτικός Λογισμός Κεφάλαιο Γ.4: Ολοκλήρωση με Αντικατάσταση Όνομα Καθηγητή: Γεώργιος Ν. Μπροδήμας Τμήμα Φυσικής Άδειες Χρήσης Το παρόν εκπαιδευτικό
Διαβάστε περισσότεραΕισαγωγή στην Επιστήμη των Υπολογιστών
Εισαγωγή στην Επιστήμη των Υπολογιστών Ενότητα 2: Λογικές πράξεις, 2ΔΩ Τμήμα: Αγροτικής Οικονομίας & Ανάπτυξης Διδάσκων: Θεόδωρος Τσιλικρίδης Μαθησιακοί Στόχοι Η Ενότητα 2 διαπραγματεύεται θέματα που αφορούν
Διαβάστε περισσότεραΚβαντική Επεξεργασία Πληροφορίας
Κβαντική Επεξεργασία Πληροφορίας Ενότητα 23: Υπολογισμοί σε Κβαντικά Κυκλώματα ΙΙ Σγάρμπας Κυριάκος Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σκοποί ενότητας Υπολογισμοί
Διαβάστε περισσότεραΕνότητα. Εισαγωγή στη Microsoft Access
Ενότητα 2 Εισαγωγή στη Microsoft Access 2 3 2.1 Το περιβάλλον της Access Το βασικό περιβάλλον της Access φαίνεται στην παρακάτω εικόνα: Εικόνα 2.1: Εισαγωγική οθόνη Στην εισαγωγική οθόνη της Access (εικόνα
Διαβάστε περισσότεραΠροηγμένος έλεγχος ηλεκτρικών μηχανών
Προηγμένος έλεγχος ηλεκτρικών μηχανών Ενότητα 3: Βαθμωτός Έλεγχος Ασύχρονων Μηχανών Επαμεινώνδας Μητρονίκας - Αντώνιος Αλεξανδρίδης Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών & Τεχνολογίας Υπολογιστών
Διαβάστε περισσότεραΗλεκτρικά Κινητήρια Συστήματα
Ηλεκτρικά Κινητήρια Συστήματα Ενότητα 9:Λειτουργική συμπεριφορά σύγχρονων κινητήρων Επαμεινώνδας Μητρονίκας Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών & Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ ΙIΙ Ενότητα 6
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ ΙIΙ Ενότητα 6: 1η εργαστηριακή άσκηση και προσομοίωση με το SPICE Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και
Διαβάστε περισσότεραΕισαγωγή στην Πληροφορική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Εισαγωγή στην Πληροφορική Ενότητα 2: Ψηφιακή Λογική Ι Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά
Διαβάστε περισσότεραΕισαγωγή στην Πληροφορική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Εισαγωγή στην Πληροφορική Ενότητα 8: Λειτουργικά Συστήματα Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά
Διαβάστε περισσότεραΟργάνωση Υπολογιστών
Οργάνωση Υπολογιστών Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών 1 Άδειες Χρήσης Το παρόν υλικό
Διαβάστε περισσότεραΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ - VLSI Ενότητα: Συνδιαστικά κυκλώματα, βασικές στατικές λογικές πύλες, σύνθετες και δυναμικές πύλες Κυριάκης
Διαβάστε περισσότεραΕισαγωγή στην Πληροφορική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Εισαγωγή στην Πληροφορική Ενότητα 3: Ψηφιακή Λογική ΙI Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά
Διαβάστε περισσότεραΣχεδίαση Μεικτών VLSI Κυκλωμάτων
Σχεδίαση Μεικτών S Κυκλωμάτων Αγγελική Αραπογιάννη Σχολή Θετικών Επιστημών Τμήμα Πληροφορικής και Τηλεπικοινωνιών Εισαγωγή στην αναλογική σχεδίαση Γιατί Αναλογικά; Επεξεργασία Φυσικών σημάτων. Ψηφιακές
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 8
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 8: Ταλαντωτές Γεννήτριες σήματος Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών Άδειες
Διαβάστε περισσότεραΘερμοδυναμική. Ανοικτά Ακαδημαϊκά Μαθήματα. Πίνακες Νερού Υπέρθερμου Ατμού. Γεώργιος Κ. Χατζηκωνσταντής Επίκουρος Καθηγητής
Ανοικτά Ακαδημαϊκά Μαθήματα Τεχνολογικό Εκπαιδευτικό Ίδρυμα Αθήνας Πίνακες Νερού Υπέρθερμου Ατμού Γεώργιος Κ. Χατζηκωνσταντής Επίκουρος Καθηγητής Διπλ. Ναυπηγός Μηχανολόγος Μηχανικός M.Sc. Διασφάλιση Ποιότητας,
Διαβάστε περισσότεραΕισαγωγή στους Αλγορίθμους Ενότητα 10η Άσκηση Αλγόριθμος Dijkstra
Εισαγωγή στους Αλγορίθμους Ενότητα 1η Άσκηση Αλγόριθμος Dijkra Διδάσκων Χρήστος Ζαρολιάγκης Καθηγητής Τμήμα Μηχανικών Η/Υ & Πληροφορικής Πανεπιστήμιο Πατρών Email: zaro@ceid.upara.gr Άδειες Χρήσης Το παρόν
Διαβάστε περισσότεραΕισαγωγή στη Δικτύωση Υπολογιστών
Εισαγωγή στη Δικτύωση Υπολογιστών Ενότητα 3: Το Επίπεδο Συνδέσμου Δεδομένων Δημήτριος Τσώλης Σχολή Οργάνωσης και Διοίκησης Επιχειρήσεων Τμήμα Διαχείρισης Πολιτισμικού Περιβάλλοντος και Νέων Τεχνολογιών
Διαβάστε περισσότεραΔιδακτική Πληροφορικής
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Διδακτική Πληροφορικής Ενότητα 7: Η πληροφορική και ο προγραμματισμός στο εκπαιδευτικό σύστημα Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative
Διαβάστε περισσότεραΠροηγμένος έλεγχος ηλεκτρικών μηχανών
Προηγμένος έλεγχος ηλεκτρικών μηχανών Ενότητα 1: Έλεγχος Μηχανών Συνεχούς Ρεύματος με ξένη διέγερση Επαμεινώνδας Μητρονίκας - Αντώνιος Αλεξανδρίδης Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών & Τεχνολογίας
Διαβάστε περισσότεραΜυελού των Οστών Ενότητα #1: Ερωτήσεις κατανόησης και αυτόαξιολόγησης
Δωρεά Κυττάρων Αίματος και Μυελού των Οστών Ενότητα #1: Ερωτήσεις κατανόησης και αυτόαξιολόγησης για τη Δωρεά Κυττάρων Αίματος και Μυελού των Οστών Αλέξανδρος Σπυριδωνίδης Σχολή Επιστημών Υγείας Τμήμα
Διαβάστε περισσότερα