ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ

Μέγεθος: px
Εμφάνιση ξεκινά από τη σελίδα:

Download "ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ"

Transcript

1 ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΣΥΣΤΗΜΑ ΟΡΑΣΗΣ ΓΙΑ ΑΥΤΟΝΟΜΟ ΡΟΜΠΟΤΙΚΟ ΟΧΗΜΑ Επιβλέπων: Πέτρου Λουκάς Αναπληρωτής καθηγητής Ρουµπιές Αθανάσιος 3980 Θεσσαλονίκη 2003

2 1 ΠΡΟΛΟΓΟΣ Στα πλαίσια της διπλωµατικής εργασίας µου δόθηκε η δυνατότητα να εµβαθύνω τις γνώσεις µου σε πολλά πεδία, τα οποία διδάχτηκα τα χρόνια της φοίτησής µου στο τµήµα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών. Ειδικότερα απέκτησα πολλές γνώσεις σχετικά µε την σχεδίαση ψηφιακών κυκλωµάτων, την σχεδίαση ηλεκτρονικών κυκλωµάτων, την χρήση και τον προγραµµατισµό µικροεπεξεργαστή, καθώς και την επεξεργασία εικόνας. Επίσης µου δόθηκε η ευκαιρία να κατασκευάσω µόνος µου κυκλώµατα, τα οποία χρησιµοποίησα για τους σκοπούς της διπλωµατικής µου εργασίας. Όλα τα παραπάνω είναι ιδιαίτερα ενδιαφέροντα, καθώς αποτελούν µια πρακτική εφαρµογή των θεωρητικών γνώσεων της επιστήµης του Ηλεκτρολόγου Μηχανικού. Για την πραγµατοποίηση όλων αυτών θεωρώ καθήκον µου να ευχαριστήσω τον επιβλέποντα καθηγητή µου, κ. Πέτρου Λουκά, για τη δυνατότητα που µου έδωσε να ασχοληθώ µε το αντικείµενο αυτό και τις συµβουλές και την εποικοδοµητική κριτική του κατά τη διάρκεια της εργασίας.

3 2 Abstract The current work focuses on the design and the development of an image processing system comprised of two ITM-C-B1P color cameras. The whole system is controlled by a CPLD and the microprocessor MC This board is oriented for vision for mobile robot navigation applications. The first step in completing this work was the design of a system which will interconnect the microprocessor s board to the cameras, the SRAMs, which are used for temporary storage of the data, and the CPLD, as well as the design of the CPLDs digital circuit. The next step was to develop the software, which programs the camera registers using the I 2 C Bus, writes the data to a SRAM and then sends the data to the microprocessor s memory. These procedures were written for the microprocessor MC68332 in Ansi C and compiled with the ECOC compiler. Also included is a short user s guide to Xilinx s ISE 5.2i, the software that allows design and implementation of a digital circuit.

4 3 ΠΕΡΙΕΧΟΜΕΝΑ ΠΡΟΛΟΓΟΣ...1 ABSTRACT...2 ΠΕΡΙΕΧΟΜΕΝΑ ΕΙΣΑΓΩΓΗ ΥΛΙΚΟ (HARDWARE) Γενική περιγραφή Ονοµατολογία Περιγραφή των διαδρόµων δεδοµένων, διευθύνσεων και I 2 C I 2 C Bus ιάδροµος δεδοµένων ιάδροµος διευθύνσεων Κάµερα Λειτουργίες του OV Καταχωρητές Υλοποίηση του συστήµατος ελέγχου µε CPLD Εισαγωγή Περιγραφή των σηµάτων Σήµατα εισόδου Σήµατα εξόδου Εσωτερικά σήµατα Γράφος ροής καταστάσεων Εσωτερική λογική του CPLD One Hot FSM (Finite State Machine) Πολυπλέκτης σηµάτων κάµερας Απαριθµητής γραµµών Απαριθµητής στηλών Αποπολυπλέκτης σηµάτων buffers ιάγραµµα χρονισµών του CPLD ιαδικασία προγραµµατισµού του CPLD Αποµονωτές µνήµης...35

5 4 2.7 Μνήµες RAM Η πλακέτα ανάπτυξης υλικού MEGA Τροφοδοσία ΛΟΓΙΣΜΙΚΟ (SOFTWARE) Γενική περιγραφή Εισαγωγή στην TPU Γενικά Περιγραφή των καταχωρητών Περίληψη προγραµµατισµού της TPU Οι συναρτήσεις της TPU Εισαγωγή στην συνάρτηση I 2 C Προγραµµατισµός της συνάρτησης I 2 C Η συνάρτηση DIO Εισαγωγή στο SIM (System Integration Module) Γενικά Καταχωρητές ιαδικασία µεταφοράς του frame στον Μ/Ρ Ανίχνευση ακµών ΠΡΟΒΛΗΜΑΤΑ ΚΑΙ ΙΟΡΘΩΣΕΙΣ Προβλήµατα και αντιµετώπιση ιορθώσεις Μελλοντικές αλλαγές...70 ΠΑΡΑΡΤΗΜΑ Α. ΧΡΗΣΗ ΤΟΥ ΠΑΚΕΤΟΥ ΤΗΣ XILINX...75 ΠΑΡΑΡΤΗΜΑ Β. ΣΧΗΜΑΤΙΚΟ ΤΗΣ ΠΛΑΚΕΤΑΣ...84 ΒΙΒΛΙΟΓΡΑΦΙΑ...90

6 5 ΚΕΦΑΛΑΙΟ 1: ΕΙΣΑΓΩΓΗ Ένα από τα σηµαντικότερα προβλήµατα στην ροµποτική είναι η εξαγωγή πληροφοριών από το περιβάλλον. Ακόµα και το πιο πρωτόγονο ροµπότ έχει µια µορφή αίσθησης του περιβάλλοντος, όπως σόναρ, υπέρυθρες ή διακόπτες επαφής. Ο πιο ευπροσάρµοστος τρόπος για να επιτευχθεί η πλοήγηση ενός ροµπότ στο χώρο είναι δια της όρασης µέσω ενός υπολογιστή, έπειτα από ανάλυση της ψηφιακής εξόδου µιας κάµερας. Πριν από είκοσι χρόνια θα ήταν αδύνατον ένα ροµπότ να προχωρήσει σε ένα διάδροµο εσωτερικού χώρου. Σήµερα όµως έχουν γίνει σηµαντικά βήµατα για το σκοπό αυτό και δεν είναι τόσο µεγάλη πρόκληση. Αντικείµενο της εργασίας αυτής είναι η λήψη εικόνας από κάµερα και η επεξεργασία της εικόνας χρησιµοποιώντας τον µικροεπεξεργαστή MC Η εργασία χωρίζεται νοητά σε δυο µέρη. Το πρώτο µέρος αποτελεί το υλικό, ή αλλιώς την σχεδίαση του συστήµατος διασύνδεσης του µικροεπεξεργαστή µε τις κάµερες, τις µνήµες προσωρινής αποθήκευσης δεδοµένων και το ολοκληρωµένο, το οποίο ελέγχει την µεταφορά της εικόνας στις µνήµες, καθώς και η σχεδίαση του ψηφιακού κυκλώµατος που υλοποιεί το ολοκληρωµένο. Επόµενο βήµα είναι η κατασκευή της πλακέτας, η οποία αποτελεί το σύστηµα αυτό, και η τοποθέτηση των ολοκληρωµένων σε αυτήν. Το δεύτερο µέρος της εργασίας αποτελεί το λογισµικό, δηλαδή την ανάπτυξη προγράµµατος το οποίο να πραγµατοποιεί την µεταφορά της εικόνας από την κάµερα στην µνήµη του µικροεπεξεργαστή. Ακολούθως πρέπει τα δεδοµένα να εξαχθούν από την µνήµη και να µεταφερθούν στον υπολογιστή, όπου εµφανίζεται το αποτέλεσµα της επεξεργασίας της εικόνας, και πιο συγκεκριµένα της ανίχνευσης ακµών. Επιπλέον µε τα δυο µεγάλα µέρη της εργασίας δίνονται τα προβλήµατα τα οποία προέκυψαν κατά την επαλήθευση της λειτουργίας του συστήµατος, καθώς και οι διορθώσεις οι οποίες έγιναν για να γίνεται σωστά η λειτουργία. Στην πορεία για

7 6 την πραγµατοποίηση του στόχου της εργασίας προέκυψαν πολλά προβλήµατα, είτε λόγω απειρίας είτε λόγω αστάθµητων παραγόντων. Με την λύση των προβληµάτων προέκυψαν τα αποτελέσµατα και τα συµπεράσµατα που παρουσιάζονται στο τέλος. Στο παράρτηµα δίνονται σύντοµες οδηγίες χρήσης του προγράµµατος µε το οποίο πραγµατοποιήθηκε η σχεδίαση του ψηφιακού κυκλώµατος, του πιο βασικού τµήµατος της σχεδίασης του υλικού. Ο σκοπός του παραρτήµατος είναι να βοηθήσει ένα µελλοντικό χρήστη του προγράµµατος να προχωρήσει χωρίς να έχει ιδιαίτερη εµπειρία στο συγκεκριµένο τρόπο σχεδίασης και υλοποίησης ψηφιακών κυκλωµάτων.

8 7 ΚΕΦΑΛΑΙΟ 2: ΥΛΙΚΟ (HARDWARE) 2.1 Γενική περιγραφή Στο κεφάλαιο αυτό περιγράφεται σε γενικές γραµµές η αρχή λειτουργίας του συστήµατος ελέγχου της διαδικασίας λήψης µιας εικόνας (frame) και µεταφοράς του στον µικροεπεξεργαστή (Μ/P). Η επικοινωνία ανάµεσα στις διάφορες συσκευές, όπως για παράδειγµα το CPLD (Complex Programmable Logic Device), τις SRAM (Static Random Access Memory), τις κάµερες (OV7620) και τον M/P (MC68332), παρουσιάζεται στο σχήµα [1]. SCCB and Initial M/P OV7620 ACK CPLD Address Bus Buffer Buffer Data Bus SRAM Σχήµα Στο σχήµα φαίνεται ότι στην πλακέτα υπάρχουν τριών ειδών διάδροµοι, ο διάδροµος δεδοµένων (Data Bus), ο διάδροµος διευθύνσεων (Address Bus) και ο διάδροµος I 2 C, που στο σχήµα αναφέρεται ως SCCB. Ο κάθε διάδροµος από τους προηγούµενους θα περιγραφεί αναλυτικότερα σε ξεχωριστή παράγραφο.

9 8 Αρχικά, για να ξεκινήσει η διαδικασία µεταφοράς ενός frame από µια από τις κάµερες στον M/P, πρώτα επιλέγεται µια κάµερα από τον Μ/Ρ µετά από κατάλληλη εντολή που στέλνεται µέσω του I 2 C Bus, αλλά και στο CPLD. Μόλις δίνεται αυτή η εντολή τότε η κάµερα είναι έτοιµη να αρχίσει την αποστολή του frame. Με τα κατάλληλα σήµατα ανάµεσα στην κάµερα και στο CPLD γίνεται η µεταφορά του frame στην αντίστοιχη RAM όπου αποθηκεύεται. Στην συνέχεια, µε την παραγωγή των κατάλληλων σηµάτων από τον Μ/Ρ γίνεται δυνατή η ανάγνωση των δεδοµένων από την RAM. Η όλη διαδικασία µεταφοράς ενός frame ελέγχεται κυρίως από το CPLD, το οποίο στο εσωτερικό του έχει αποθηκευµένο ένα ψηφιακό κύκλωµα που παράγει και δέχεται τα απαραίτητα σήµατα. Σε περίπτωση που αποτύχει η µεταφορά των δεδοµένων από την κάµερα στη µνήµη, πρέπει ο Μ/Ρ να αντιλαµβάνεται την ύπαρξη λάθους, ώστε να µην περιµένει επ άπειρον τα δεδοµένα. Για την σχεδίαση του κυκλώµατος που υλοποιεί την µεταφορά του frame και την παραγωγή της πλακέτας, χρησιµοποιήθηκε το πρόγραµµα Protel DXP της Altium [2]. Για την σχεδίαση του ψηφιακού κυκλώµατος που υλοποιεί το CPLD χρησιµοποιήθηκε το Webpack ISE 5.2i της Xilinx [3], ένα λογισµικό το οποίο διατίθεται δωρεάν µέσω του διαδικτύου και παρέχει την σχεδίαση µε σχηµατικό και την δυνατότητα να γίνει η διαµόρφωση (configuration) του ολοκληρωµένου. Η Xilinx προσφέρει ταυτόχρονα και το ModelSim, ένα εργαλείο το οποίο σε συνεργασία µε το ISE δίνει αποτελέσµατα προσοµοίωσης.

10 9 2.2 Ονοµατολογία Πριν γίνει η ανάλυση του σχηµατικού παρακάτω γίνεται αναφορά στην ονοµατολογία που χρησιµοποιήθηκε. Οι δυο κάµερες ονοµάζονται ως CAM1 και CAM2. Οι δείκτες 1 και 2 ακολουθούν όλα τα σήµατα ή εξαρτήµατα που έχουν σχέση µε τις αντίστοιχες κάµερες. Έτσι, επειδή σε κάθε κάµερα αναλογεί µία µνήµη, χρησιµοποιείται και για τις µνήµες η ίδια δεικτοδότηση 1 και 2 αντίστοιχα (RAM1,RAM2). Όσον αφορά τον Data Bus, οι κλάδοι που αντιστοιχούν στην CAMi, όπου i=1,2, δηλαδή η αντίστοιχη κάµερα, ακολουθούν το εξής πρότυπο: DCij, και j=0,1,2 7, δηλαδή το bit του Data Bus και DC είναι συντοµογραφία του Data Camera. Το ίδιο πρότυπο και για τους κλάδους του Data Bus που αντιστοιχούν στις µνήµες: DMij όπου όµως DM είναι η συντόµευση του Data Memory. Όσον αφορά όµως τους κλάδους που ενώνουν µνήµες και Μ/Ρ, η ονοµατολογία αλλάζει και γίνεται DATAi, όπου i=0,1,2,..7 για την RAM1 και i=8,9, 15 για την RAM2. Αυτοί είναι οι κλάδοι που συνδέονται απευθείας στα αντίστοιχα pins του Data Bus του Μ/Ρ. Οι κλάδοι του Address Bus που αντιστοιχούν στις µνήµες και συνδέουν το CPLD µε τις µνήµες και µε τους δυο buffers, ονοµάζονται Αi, µε i=0,1, 15 και για τις δυο µνήµες, µιας και µοιράζονται το 16-bit Address Bus. Οι κλάδοι που ανήκουν στον Μ/Ρ και αντιστοιχούν απευθείας στα pins του Address Bus του Μ/Ρ, έχουν την ονοµασία ADDRi, µε i=0,1, 15.

11 Περιγραφή των διαδρόµων δεδοµένων, διευθύνσεων και I 2 C I 2 C Bus Για την επικοινωνία ανάµεσα στον Μ/Ρ και τις κάµερες χρησιµοποιείται το πρωτόκολλο I 2 C (Inter Integrated Circuit) της Philips [4]. Η βασική ιδέα του πρωτοκόλλου αυτού περιλαµβάνει µόνο δυο καλώδια, το serial data (SDA) και το serial clock (SCL), τα οποία µεταφέρουν τις πληροφορίες µεταξύ των συσκευών που είναι συνδεδεµένες στον δίαυλο (I 2 C bus). Κάθε συσκευή αναγνωρίζεται από µια µοναδική διεύθυνση (είτε είναι µικροεπεξεργαστής, µνήµη ή πληκτρολόγιο) και µπορεί να λειτουργήσει είτε ως ποµπός (master) είτε ως δέκτης (slave) ανάλογα µε την ζητούµενη λειτουργία της συσκευής. Ως master θεωρείται η συσκευή που ξεκινάει την µεταφορά δεδοµένων µε την παραγωγή παλµών ρολογιού (SCL) που επιτρέπουν την µεταφορά. Κατά την περίοδο αυτή οποιαδήποτε συσκευή στον δίαυλο έχει διευθυνσιοδοτηθεί, θεωρείται slave. Ο Μ/Ρ θεωρείται master αφού είναι αυτός που παράγει το κατάλληλο σήµα στον δίαυλο προς τις κάµερες ξεκινώντας έτσι την διαδικασία µεταφοράς του frame. Οι κάµερες λοιπόν είναι slave συσκευές στον I 2 C δίαυλο κατά την επικοινωνία τους µε τον Μ/Ρ. Σε αυτό το σηµείο όµως, πρέπει να διευκρινιστεί ότι µόλις ολοκληρωθεί η επικοινωνία µεταξύ τους µέσω του διαύλου, η κάµερα λειτουργεί ως master, όπως θα αναφερθεί αναλυτικότερα στην συνέχεια. Ο σκοπός της σχεδίασης και του προγραµµατισµού είναι να γίνει ορθή σύνδεση των συσκευών, έτσι ώστε να είναι δυνατή η επικοινωνία σε φυσικό επίπεδο. Όσον αφορά την υλοποίηση του I 2 C, οι δυο γραµµές SCL και SDA είναι δυο κατευθύνσεων και συνδέονται στην θετική πηγή τάσης V CC µέσω µιας pull-up αντίστασης. Στο σχήµα φαίνεται η υλοποίηση αυτή στο σχηµατικό, όπου οι pull-up αντιστάσεις είναι 3.3ΚΩ και τα καλώδια SDA και SCL συνδέονται σε ένα connector 4x2, ο οποίος συνδέεται µε την TPU (Time Processor Unit) του Μ/Ρ. Στον connector φαίνονται και άλλα σήµατα που χρησιµοποιούνται από το κύκλωµα, τα οποία θα εξηγηθούν αναλυτικά στην παράγραφο

12 11 Σχήµα 2.3.1: Υλοποίηση I 2 C Bus ιάδροµος δεδοµένων Ο διάδροµος των δεδοµένων µοιράζεται ανάµεσα στις κάµερες, τις µνήµες και τον Μ/Ρ. Στο σχήµα παρουσιάζεται η συνδεσµολογία ανάµεσα στις διάφορες συσκευές όσον αφορά τον διάδροµο δεδοµένων. Ανάµεσα σε κάθε κάµερα και µνήµη, καθώς και ανάµεσα στον Μ/Ρ και σε κάθε µνήµη τοποθετείται ένας 8-bit buffer (ενδιάµεση µνήµη), ο κάθε ένας εκ των οποίων δέχεται ένα active-low σήµα ελέγχου. CAM1 CAM2 8-bit Data Bus 8-bit Data Bus BUF_RAM1 BUF_RAM2 RAM1 RAM2 BUF_CON1 BUF_CON2 M/P Σχήµα 2.3.2: Data Bus

13 12 Τα δεδοµένα διαγράφουν λοιπόν 4 νοητές διαδροµές: 1. Από CAM1 προς RAM1 2. Από CAM2 προς RAM2 3. Από RAM1 προς Μ/Ρ 4. Από RAM2 προς Μ/Ρ Η φιλοσοφία της σχεδίασης είναι τέτοια ώστε σε κάθε ζητούµενη χρονική στιγµή να εξασφαλίζεται ότι µόνο µια από τις παραπάνω διαδροµές είναι διαθέσιµη για την κυκλοφορία των δεδοµένων. Αυτό εξασφαλίζεται από τα σήµατα ελέγχου των buffer που καθορίζονται, όπως θα περιγραφεί στη συνέχεια, από το CPLD. Για παράδειγµα όταν χρειάζεται να µεταφερθεί ένα frame από την CAM1 στην RAM1 θα πρέπει η ψηφιακή λογική του CPLD να εξασφαλίζει ότι το σήµα ελέγχου της διαδροµής 1 θα είναι στο λογικό µηδέν ενώ ταυτόχρονα τα τρία υπόλοιπα σήµατα των διαδροµών 2,3,4 να είναι στο λογικό ένα. Με τη λογική αυτή σχηµατίζεται ο πίνακας αληθείας Σήµα Ελέγχου ιαδροµή 1 ιαδροµή 2 ιαδροµή 3 ιαδροµή 4 BUF_RAM BUF_RAM BUF_CON BUF_CON Πίνακας ιάδροµος διευθύνσεων Όσον αφορά τον διάδροµο των διευθύνσεων, η εγγραφή των διευθύνσεων γίνεται από το CPLD στις µνήµες RAM, ενώ η ανάγνωση των διευθύνσεων γίνεται από τον Μ/Ρ. Η πρόσβαση του Μ/Ρ στις µνήµες γίνεται εφικτή µέσω δύο 8-bit buffers όπως φαίνεται ενδεικτικά στο σχήµα 2.3.3, ενώ το CPLD έχει άµεση σύνδεση µε αυτές. Ο διάδροµος διευθύνσεων εξυπηρετεί το κύκλωµα στο να γίνεται γνωστό στην µνήµη που λειτουργεί κάθε φορά, πού πρέπει να αποθηκεύσει τα δεδοµένα τα οποία λαµβάνει από την κάµερα και να δίνεται η δυνατότητα στον Μ/Ρ να επιλέγει τη διεύθυνση από την οποία θα διαβάσει δεδοµένα.

14 13 Όπως φαίνεται στο σχήµα 2.3.3, για να επιτραπεί η πρόσβαση του Μ/Ρ στις µνήµες, πρέπει να παραχθεί το σήµα αρνητικής λογικής ENABLE από το CPLD, οπότε ανοίγει ο διάδροµος, που πιο κάτω θα περιγραφεί ο τρόπος που γίνεται αυτό. CPLD 16-bit Address Bus RAM1 RAM2 16-bit Address Bus 16-bit Address Bus ENABLE ENABLE 16-bit Address Bus M/P Σχήµα 2.3.3: Address Bus

15 ΚΑΜΕΡΑ Η κάµερα που χρησιµοποιείται στην πλακέτα είναι το ITM-C-B1P color camera module, και βασίζεται στο ολοκληρωµένο OV7620 SINGLE-CHIP CMOS VGA COLOR DIGITAL CAMERA, όπως φαίνεται και στο σχήµα [5]. Η ανάλυση που ακολουθεί βασίζεται στο datasheet του ολοκληρωµένου [1], από το οποίο ουσιαστικά λαµβάνονται και όλες οι πληροφορίες που χρειάζονται σχετικά µε τις κάµερες. Σχήµα Λειτουργίες του OV7620 Το ολοκληρωµένο περιέχει περίπου pixels και µπορεί να δουλέψει σε δυο βασικά Scan Mode: Progressive και Interlaced, από τα οποία επιλέγεται το Progressive Scan Mode. Το µέγεθος του παραθύρου της εικόνας µπορεί να καθοριστεί από τον χρήστη ανάλογα µε τις ανάγκες από 4x2 έως 664x492, ενώ το προκαθορισµένο µέγεθος είναι 640x480. Σε περιπτώσεις πού δε χρειάζεται µεγάλη ανάλυση και για να µειωθεί ο ρυθµός µεταφοράς δεδοµένων διαθέτει ως επιλογή ανάλυσης την QVGA η οποία χρησιµοποιείται στη εργασία αυτή αφού µειώνει την ανάλυση σε 320x240, ενώ όπως θα περιγραφεί πιο κάτω, το παράθυρο επιλέγεται σε ανάλυση 240x240. Μια σηµαντική λειτουργία του ολοκληρωµένου είναι ότι µπορεί να χρησιµοποιείται και ως ασπρόµαυρη κάµερα, µε τα δεδοµένα να δίνονται από τις εξόδους Υ, ενώ οι έξοδοι UV θα είναι σε κατάσταση υψηλής σύνθετης αντίστασης. Αυτή η επιλογή γίνεται προγραµµατίζοντας κατάλληλα έναν από τους καταχωρητές του ολοκληρωµένου, και πιο συγκεκριµένα θέτοντας 1 το bit 6 του καταχωρητή 28. Η επιλογή για ασπρόµαυρη λειτουργία έγινε επειδή η επεξεργασία που θα γίνει στο frame είναι ανίχνευση ακµών, στην οποία δεν είναι απαραίτητο να είναι έγχρωµο το

16 15 frame. Επίσης υπάρχει η δυνατότητα να γίνεται RESET στο ολοκληρωµένο, κάνοντας όµως RESET και σε όλες τις τιµές των καταχωρητών, οι οποίοι είναι πλήρως προσβάσιµοι από τον δίαυλο I 2 C. Ο πίνακας περιγράφει την µορφή εξόδου των δεδοµένων µε QVGA Resolution σε Progressive Scan Mode. Πίνακας Στον πίνακα παρουσιάζονται οι τρόποι µε τους οποίους µπορούν να εξαχθούν τα δεδοµένα. Πίνακας Πίνακας Από όλα τα παραπάνω που περιλαµβάνει το OV7620, επιλέγεται να λειτουργήσει µε YUV 4:2:2 16-Bit Format, το οποίο φαίνεται αναλυτικά στον πίνακα Τα βασικά σήµατα που χρησιµοποιούνται είναι: PCLK: Pixel clock output. Τα δεδοµένα ανανεώνονται κατά την πτώση του παλµού του ρολογιού και είναι σταθερά κατά την άνοδό του.

17 16 VSYNC: Vertical sync output. Το σήµα αυτό δίνει ένα παλµό µικρής διάρκειας που σηµατοδοτεί την αρχή ενός frame. HREF: Horizontal window reference output. Το σήµα αυτό είναι στο λογικό ένα κατά την διάρκεια σάρωσης µιας γραµµής, αλλιώς είναι στο λογικό µηδέν. Στο σχήµα παρουσιάζεται ένα γενικό διάγραµµα χρονισµού σε Progressive Scan Mode µε YUV 4:2:2 16-Bit Format σε QVGA Resolution 320x240. Το σχήµα (a) Horizontal timing δείχνει τους χρονισµούς για τις στήλες και το σχήµα (b) Vertical timing τους χρονισµούς για τις σειρές. Στο σχήµα (a) οι δυο πρώτες παλµοσειρές παριστάνουν το ρολόι του συστήµατος (system clock) και το PCLK αντίστοιχα. Η προκαθορισµένη συχνότητα για το PCLK είναι 13.5MHz όταν το system clock είναι 27MHz και φαίνεται καθαρά στο σχήµα ότι το system clock έχει διπλάσια συχνότητα από το PCLK. Για 323 pixel που είναι το µήκος της γραµµής φαίνεται ότι το HREF είναι λογικό ένα σε όλη τη διάρκεια της γραµµής. Στο σχήµα (b) φαίνεται ότι µε την έλευση ενός παλµού VSYNC έρχονται τόσοι παλµοί HREF όσες είναι οι γραµµές του frame. Στο τέλος του frame έρχεται καινούργιο VSYNC και ξεκινάει καινούριο frame. Σχήµα 2.4.2

18 Καταχωρητές Παρακάτω παρουσιάζονται µερικές από τις ρυθµίσεις που γίνονται στους καταχωρητές για να λειτουργήσει µε τον επιθυµητό τρόπο. Το σετ των καταχωρητών που προγραµµατίζουν όλες τις παραπάνω λειτουργίες και οι επιλογές που γίνονται για τον κάθε καταχωρητή δίνεται στον πίνακα R0C: 0x24 White Balance background color Blue Channel R0D: 0x24 White Balance background color Red Channel R12: 0x2C Raw data signal as video data output R14: 0x24 QVGA digital output format selection R24: 0x3A Auto Exposure White Pixel Ratio R25: 0x60 Auto Exposure Black Pixel Ratio R27: 0xF2 Bypass RGB matrix R28: 0x60 Enable Black/White mode & Progressive Scan mode R2A: 0x80 Frame Rate adjustment enable R2B: 0xAC Frame Rate Adjust Register 2 R2C: 0x84 Black Expanding Register R2D: 0x95 Auto brightness enabled & Banding filter enable R70: 0x89 Accelerated saturation mode for camera mode change Πίνακας Στον πίνακα εµφανίζονται µόνο οι τιµές που είναι διαφορετικές από τις προκαθορισµένες. Το σύµβολο 0x δηλώνει ότι η τιµή είναι δεκαεξαδική, όπως και ο αριθµός του κάθε καταχωρητή. Σηµαντική ρύθµιση είναι αυτή των καταχωρητών R17(HS), R18(HE), R19(VS), R1A(VE) µε την οποία καθορίζεται το µέγεθος του παραθύρου όπως φαίνεται στο σχήµα

19 18 Σχήµα 2.4.4: Ρύθµιση του παραθύρου Ο καταχωρητής HS καθορίζει την στήλη από την οποία αρχίζει το παράθυρο και ο καταχωρητής HE την στήλη στην οποία τελειώνει. Οι καταχωρητές VS και VE καθορίζουν την σειρά που αρχίζει και τελειώνει το παράθυρο αντίστοιχα. Οι εξισώσεις οι οποίες ισχύουν για το οριζόντιο και το κάθετο µέγεθος του παραθύρου σε ανάλυση QVGA είναι αντίστοιχα: Horizontal window size = (R18 - R17)*2 Vertical window size = (R1A - R19 + 1). Για να κεντραριστεί η εικόνα σε πλάτος 640 pixel επιλέγεται αρχικό pixel το 200ό και τελικό pixel το 440ό. Όµοια για να κεντραριστεί η εικόνα σε ύψος 480 pixel επιλέγεται αρχικό pixel το 120ό και τελικό pixel το 360ό. Επειδή το κάθε LSB αντιστοιχεί σε 2 pixel, το pixel αρχής και τέλους διαιρείται δια 2 και µετατρέπεται σε δεκαεξαδικό. Οι τιµές τις οποίες παίρνουν τελικά οι καταχωρητές ρύθµισης του µεγέθους του παραθύρου φαίνονται στον πίνακα HS HE VS VE ( 200 )10 = (100) 10 2 ( 440 )10 = (220) ( )10 = (60) 10 = ( )10 = (180) 10 = 2 = (64) 16 = (DC) 16 (3C) 16 Πίνακας (B4) 16

20 ΥΛΟΠΟΙΗΣΗ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΕΛΕΓΧΟΥ ΜΕ CPLD Εισαγωγή Το CPLD είναι µια συσκευή προγραµµατιζόµενης λογικής, το οποίο υλοποιεί µια εφαρµογή ψηφιακού κυκλώµατος. Αποτελείται από πολλές λογικές συσκευές που οι διασυνδέσεις τους ορίζονται από τον προγραµµατισµό του. Παλιότερα για κάθε εφαρµογή απαιτούνταν ειδική σχεδίαση είτε στο επίπεδο πύλης είτε χρησιµοποιώντας έτοιµα εξαρτήµατα προδιαγεγραµµένης λειτουργίας. Για παράδειγµα, στην περίπτωση του ολοκληρωµένου της σειράς 7400, περιέχονται 4 πύλες NAND 2 εισόδων, ενώ στην περίπτωση του ολοκληρωµένου 7404, περιέχονται 6 αντιστροφείς. Έτσι, για να συντεθεί ένα κύκλωµα είναι απαραίτητο να γίνουν οι καλωδιώσεις ανάµεσα στα pins του κάθε ολοκληρωµένου σε µε τη χρήση πλακέτας (Σχήµα 2.5.1). Σχήµα Στην περίπτωση όµως του CPLD, οι καλωδιώσεις και οι συνδέσεις γίνονται στην εσωτερική λογική του ολοκληρωµένου, και κερδίζεται πολύτιµος χώρος στην πλακέτα. Η σχεδίαση του ψηφιακού κυκλώµατος µπορεί να γίνει µε κάποιο από τα διάφορα εργαλεία που προσφέρονται από τις εταιρίες παραγωγής CPLD ή από άλλες εταιρίες, και να προγραµµατίσει το CPLD, µέσω ενός καλωδίου ή µέσω ενός επεξεργαστή ή µε µια µνήµη EEPROM. Στην εργασία αυτή χρησιµοποιείται το ολοκληρωµένο XC95108PC847C της Xilinx [6]. Το συγκεκριµένο ολοκληρωµένο είναι ένα υψηλής απόδοσης CPLD που προσφέρει καθυστέρηση µετάδοσης σηµάτων 7.5ns, 2400 χρησιµοποιήσιµες πύλες

21 20 και έως 108 ακροδέκτες εισόδου/ εξόδου. Λειτουργεί σε τάση 5V και έχει την δυνατότητα να προγραµµατίζεται εντός του συστήµατος µέχρι φορές. Το CPLD ρυθµίζει την µεταφορά ενός frame από την κάµερα που έχει επιλεγεί στη RAM. Στη συνέχεια δίνει την δυνατότητα στον µικροεπεξεργαστή να διαβάσει αυτό το frame από την RAM παράγοντας τα κατάλληλα σήµατα που κάνουν δυνατή αυτή τη λειτουργία. Πριν γίνει κατανοητός ο τρόπος µε τον οποίο γίνεται αυτή η µεταφορά, θεωρείται απαραίτητο να εξηγηθούν ορισµένα βασικά σήµατα ελέγχου της κάθε κάµερας ώστε να γίνει καλύτερη η κατανόηση της λειτουργίας του CPLD Περιγραφή των σηµάτων Ακολουθεί η περιγραφή των σηµάτων που δέχεται ή παράγει το CPLD και από τα οποία άλλα στέλνονται στην έξοδο, ενώ άλλα όχι. Τα σήµατα εισόδου προέρχονται από τις κάµερες ή από τον µικροεπεξεργαστή. Τα δε σήµατα εξόδου είναι σήµατα τα οποία ελέγχουν την κάθε διαφορετική διαδροµή στο Data Bus, καθώς επίσης και τις RAM και τον µετρητή σειρών και στηλών για την διευθυνσιοδότηση των RAM Σήµατα εισόδου Σήµατα που προέρχονται από τις κάµερες: VSYNC (1:2): Αυτό το σήµα σηµατοδοτεί την αρχή του κάθε frame µε ένα µικρό παλµό. HREF (1:2): Γίνεται θετικό στην αρχή της κάθε γραµµής και παραµένει θετικό µέχρι το τέλος της. PCLK (1:2): Είναι το σήµα που δίνει παλµό για κάθε pixel. Σήµατα που προέρχονται από τον Μ/Ρ: START (TP14): Ο παλµός START σηµατοδοτεί την εκκίνηση της διαδικασίας µεταφοράς frame σε µια από τις RAM. R/W (TP15): Όταν R/W=1 τότε το κύκλωµα βρίσκεται στη διαδικασία κατά την οποία λαµβάνονται τα frames από τις κάµερες, ενώ όταν R/W=0 παράγεται το σήµα RESET στο CPLD σε συνδυασµό µε το σήµα START.

22 21 RESET_G (TP11): Πρόκειται για το σήµα που παράγει ο Μ/Ρ όταν χρειάζεται να µηδενιστούν οι έξοδοι των Flip-Flops, όταν δηλαδή πρέπει να γίνει RESET στην εσωτερική λογική του CPLD. CAM_SEL (TP13): Είναι το σήµα επιλογής κάµερας, δηλαδή µε CAM_SEL = 0 επιλέγεται η CAM1 και µε CAM_SEL = 1 επιλέγεται η CAM2. CS8: Είναι το σήµα ενεργοποίησης των RAM, το οποίο συγχρόνως ενεργοποιεί και τους Address Bus και Data Bus Σήµατα εξόδου WE_RAM (1:2), OE_RAM (1:2), CSP_RAM (1:2): Πρόκειται για τα σήµατα που ελέγχουν τις λειτουργίες εγγραφής, ανάγνωσης και ενεργοποίησης των RAM (1:2). Τα σήµατα αυτά είναι active low. BUF_CAM (1:2), BUF_CON (1:2): Είναι τα active low σήµατα που ενεργοποιούν τους αντίστοιχους buffers. Α1 (7:0), A2 (7:0): Είναι τα σήµατα εξόδου των µετρητών στηλών και σειρών αντίστοιχα, τα οποία στέλνονται στις εισόδους διεύθυνσης των RAM και χρησιµοποιούνται για την αποθήκευση των δεδοµένων στην αντίστοιχη διεύθυνση. LOCKED: Πρόκειται για το σήµα που παράγεται κατά την ολοκλήρωση της µεταφοράς του frame στη µνήµη. ENABLE: Είναι το σήµα το οποίο ενεργοποιεί την πρόσβαση του M/P στις RAM. Επειδή οι είσοδοι ενεργοποίησης των buffers είναι active low, τότε εσωτερικά αντιστρέφεται το σήµα LOCKED έτσι ώστε όταν LOCKED = 1 δηλαδή ENABLE = 0, να ενεργοποιούνται οι buffers Εσωτερικά σήµατα READY: Είναι το σήµα που δηλώνει ότι το κύκλωµα είναι έτοιµο να δεχτεί frame και δίνεται η δυνατότητα στην κάµερα να γράψει τα δεδοµένα στη µνήµη. READING: Το σήµα αυτό παράγεται κατά τη µεταφορά των δεδοµένων στη µνήµη.

23 22 RESET: Είναι εσωτερικό σήµα που µηδενίζει τις εξόδους όλων των Flip-Flops και δίνεται η δυνατότητα να ξεκινήσει από την αρχή η διαδικασία. EOL: Είναι ένα σήµα που παράγεται όταν ολοκληρωθεί η µεταφορά όλων των 240x240 pixels στη µνήµη Γράφος ροής καταστάσεων Σε αυτή την παράγραφο θα περιγραφεί η αρχή λειτουργίας του ψηφιακού κυκλώµατος το οποίο υλοποιεί το CPLD, η διαδικασία δηλαδή που ακολουθείται από την στιγµή που ο Μ/Ρ ζητάει frame από τις κάµερες έως ότου το frame φτάσει στον Μ/Ρ έτοιµο προς επεξεργασία. Η διαδικασία ξεκινάει όταν έρχεται ο παλµός START, δηλαδή ενώ είναι επιλεγµένες οι κάµερες, έρχεται ένας παλµός που ταυτόχρονα µε την άνοδο του R/W µηδενίζει το σήµα RESET, οπότε το σύστηµα µεταβαίνει στην κατάσταση READY, στην οποία το CPLD περιµένει να ξεκινήσει η µετάδοση του frame από την κάµερα. Αφού οι κάµερες είναι προγραµµατισµένες να στέλνουν συνέχεια frames, αν ένα frame είναι στη µέση, τότε το σύστηµα θα περιµένει να τελειώσει για να περάσει στην επόµενη κατάσταση. Μόλις έρθει το frame, δηλαδή µε την άφιξη του παλµού VSYNC, το σύστηµα µεταβαίνει στην κατάσταση READING, κατά την οποία γίνεται η µεταφορά των δεδοµένων από την κάµερα στην αντίστοιχή της RAM. Για να γίνει αυτό αποµονώνονται όλες οι διαδροµές εκτός από αυτήν που ενδιαφέρει, δηλαδή η διαδροµή CAMx->RAMx, όπου x=1,2. Όταν ολοκληρωθεί το frame, δηλαδή έρθουν τα 240x240 pixels, τότε µε το εσωτερικό σήµα EOL, το οποίο θα εξηγηθεί παρακάτω, περνάει το σύστηµα στην κατάσταση LOCKED. Στην κατάσταση αυτή το σύστηµα έχει περάσει το frame στη µνήµη, οπότε δεν γράφονται άλλα δεδοµένα. Ο Μ/Ρ λαµβάνοντας το σήµα LOCKED, µπορεί να αρχίσει να διαβάζει τα δεδοµένα από την µνήµη. Για να µπορέσει το σύστηµα να διαβάσει κι άλλο frame είναι απαραίτητο να γίνει το εσωτερικό RESET στο CPLD, το οποίο επιτυγχάνεται όταν START=0 και R/W=0, οπότε το σύστηµα περνάει στην κατάσταση RESET, στην οποία έχουν µηδενιστεί οι έξοδοι όλων των Flip-Flops και δεν γίνεται καµία λειτουργία. Για να

24 23 εξέλθει από την κατάσταση αυτή πρέπει να έρθει ο παλµός START και να γίνει R/W=1, οπότε περνάει και στην κατάσταση READY. READY VSYNC READING EOL LOCKED START R/W R/W RESET Σχήµα 2.5.2: Γράφος ροής καταστάσεων Εσωτερική λογική του CPLD Όπως έχει αναφερθεί, σκοπός του CPLD είναι η µεταφορά ενός frame από µια κάµερα στην αντίστοιχη RAM. Σε γενικές γραµµές η λειτουργία αυτή φαίνεται στο σχήµα 2.5.2, όπου παρουσιάζεται το διάγραµµα ροής του CPLD. Εποµένως είναι εµφανές ότι στη σχεδίαση του ψηφιακού κυκλώµατος που υλοποιεί το CPLD είναι απαραίτητη µια συσκευή η οποία να λειτουργεί σύµφωνα µε το σχήµα Παρακάτω παρουσιάζονται αναλυτικά όλες οι επιµέρους µονάδες που χρησιµοποιούνται για την υλοποίηση του ψηφιακού κυκλώµατος καθώς και η λειτουργία τους One Hot FSM (Finite State Machine) Το πιο σηµαντικό εξάρτηµα του CPLD είναι το cam_fsm, οι έξοδοι του οποίου καθορίζουν την κατάσταση στην οποία βρίσκεται το σύστηµα, σύµφωνα µε το σχήµα 2.5.2, άρα αυτό αποτελεί µια finite state machine. Για πιο αναλυτική ανάλυση δίνεται το κύκλωµα του cam_fsm στο σχήµα

25 24 Στην υλοποίηση του εξαρτήµατος αυτού, χρησιµοποιούνται 4 Flip-Flops FDC, δηλαδή D Flip-Flops των οποίων η είσοδος µεταφέρεται στην έξοδο µε την άνοδο του ρολογιού (C), και επίσης έχουν την δυνατότητα να µηδενιστούν οι έξοδοί τους µε το θετικό µέτωπο του παλµού CLR. Επιπλέον χρησιµοποιούνται και επτά πύλες, OR4, OR3, OR2, INV και AND2B2, για λόγους που θα εξηγηθούν παρακάτω. Όπως φαίνεται και από το σχήµα 2.5.2, όπου υπάρχουν τρεις βασικές καταστάσεις READY, READING Σχήµα 2.5.3: cam_fsm και LOCKED, τα 3 αριθµηµένα Flip-Flops αντιστοιχούν σε κάθε κατάσταση. Επίσης κάθε φορά µόνο µια από τις εξόδους των τριών Flip-Flop είναι ενεργή, µε αποτέλεσµα η συγκεκριµένη υλοποίηση να ονοµάζεται One hot FSM. Αρχικά το σύστηµα προέρχεται από Global Reset οπότε η κατάσταση του συστήµατος είναι άγνωστη είτε είναι άγνωστη για απρόβλεπτους λόγους. Από τη στιγµή που ο M/P ζητήσει να µεταφερθεί frame στη RAM, τότε θα γίνει R/W=1 και θα έρθει ο παλµός START. Με αυτόν τον τρόπο µηδενίζεται το RESET και µε την πτωτική αιχµή του παλµού START παράγεται το READY=1 στην έξοδο του πρώτου Flip-Flop, επειδή στην είσοδό του υπήρχε µια πύλη AND2Β2 στις εισόδους της οποίας υπάρχουν 0. Το σύστηµα λοιπόν περνάει στην κατάσταση READY στην οποία σύµφωνα µε τη λογική του One Hot FSM είναι READY, READING, LOCKED = 1, 0, 0.

26 25 Στη συνέχεια σύµφωνα µε τα σχήµατα και 2.5.4, µε την ανοδική αιχµή του παλµού VSYNC, µηδενίζεται η έξοδος του πρώτου Flip-Flop, λόγω της πύλης OR4 που δέχεται στην είσοδό της το σήµα READING, ενώ ταυτόχρονα ενεργοποιείται το C του Flip-Flop χωρίς αρίθµηση και περνάει στην έξοδό του το ένα που είχε στην είσοδο. Με την άνοδο του Flip-Flop αυτού όµως, το C του Flip-Flop 2 µεταβάλλεται από µηδέν σε ένα, οπότε περνάει το ένα που έχει στην είσοδό του στην έξοδο και γίνεται READING = 1. Σε περίπτωση που ενώ γίνεται η µεταφορά του frame στη µνήµη, η κάµερα στείλει νέο παλµό VSYNC, η έξοδος του Flip-Flop χωρίς αρίθµηση γίνεται ξανά µηδέν. Αλλά το γεγονός ότι στο C του Flip-Flop 2 χρειάζεται ανοδικός παλµός, εξασφαλίζει ότι το READING θα παραµείνει 1. Το σύστηµα λοιπόν περνάει στην κατάσταση READING, κατά την οποία επιβεβαιώνεται πάλι η λογική του One Hot FSM, αφού είναι READY, READING, LOCKED = 0, 1, 0. Όταν ολοκληρωθεί η µεταφορά των δεδοµένων στη RAM παράγεται το σήµα END_OF_LINES από τον µετρητή σειρών, όπως θα εξηγηθεί παρακάτω, οπότε µε την άνοδο του παλµού περνάει στην έξοδο του τρίτου Flip-Flop η µονάδα που υπήρχε λόγω του VSYNC = 1, και γίνεται LOCKED = 1. Ταυτόχρονα υπάρχει η κατάσταση «ένα» στις εισόδους των πυλών OR4 και OR3, οπότε γίνεται ο µηδενισµός των τριών πρώτων Flip-Flops. Το σύστηµα έχει περάσει στην κατάσταση LOCKED στην οποία για µια ακόµα φορά ισχύει η λογική του One Hot FSM, µε READY, READING, LOCKED = 0, 0, 1. Σχήµα Πολυπλέκτης σηµάτων κάµερας Ο πολυπλέκτης των σηµάτων από τις κάµερες υλοποιείται µε το εξάρτηµα mux6to3, που έχει σκοπό να πολυπλέξει την τριάδα των σηµάτων που δέχεται από τις δυο κάµερες σε σήµατα της κάµερας που έχει επιλεγεί από το CAMERA_SEL. Για το σκοπό αυτό χρησιµοποιούνται τρεις πολυπλέκτες 2 σε 1, οι Μ2_1 από την

27 26 βιβλιοθήκη της Xilinx, οι οποίοι δέχονται αντίστοιχα στην είσοδο τα σήµατα VSYNC1 και VSYNC2, HREF1 και HREF2, PCLK1 και PLCK2. Το σχηµατικό του εξαρτήµατος φαίνεται στο σχήµα Αν θεωρήσουµε ότι VSYNC1, HREF1, PCLK1 CAM1 και VSYNC2, HREF2, PCLK2 CAM2 τότε ο πίνακας αληθείας του πολυπλέκτη είναι ο ακόλουθος: ΕΙΣΟ ΟΣ CAMERA_SEL ΕΞΟ ΟΣ CAM1/CAM2 0 CAM1 CAM1/CAM2 1 CAM2 Πίνακας 2.5.1: Πίνακας αληθείας του mux6to3 Σχήµα 2.5.5: mux6to Απαριθµητής γραµµών Πρόκειται για το εξάρτηµα countseires, το οποίο είναι ένας απαριθµητής έως το 220, και χρησιµοποιείται για να µετράει τις γραµµές. Για την υλοποίησή του χρησιµοποιείται το εξάρτηµα CB8CE, που είναι απαριθµητής 8 bit, αναστροφείς INV, µια πύλη AND 8 εισόδων AND8, µια πύλη OR τριών εισόδων OR3 και ένα Flip-Flop FDCE. Ο απαριθµητής δέχεται ως CLK το σήµα HREF, δηλαδή τον παλµό που ορίζει την κάθε γραµµή. Στην έξοδο της πύλης AND8 παράγεται λογικό ένα όταν η µέτρηση φτάσει στο 220 οπότε και ενεργοποιείται το Flip-Flop, αφού γίνεται CE = 1. Με τον πτωτικό παλµό HREF της τελευταίας σειράς δίνεται ανοδικός παλµός στο C

28 27 του Flip-Flop, οπότε περνάει στην έξοδό του η είσοδος D, που είναι λογικό ένα. Με αυτό τον τρόπο παράγεται το σήµα EOL, το οποίο δηλώνει το τέλος της µέτρησης. Στην είσοδο της πύλης OR έρχονται τα σήµατα READY, RESET_G και VSYNC, τα οποία χρησιµοποιούνται για να µηδενίζουν τον απαριθµητή. Σε περίπτωση που δεν ολοκληρωθεί η µεταφορά του frame και έρθει παλµός VSYNC πριν την παραγωγή του σήµατος EOL, τότε η µέτρηση ξεκινάει από την αρχή για το καινούριο frame. Στο σχήµα φαίνεται το χρονικό διάγραµµα του απαριθµητή και γίνεται πιο κατανοητός ο τρόπος λειτουργίας του. Σχήµα 2.5.6: Μετρητής σειρών στο κύκλωµα Σχήµα 2.5.7: countseires Σχήµα 2.5.8: Χρονικό διάγραµµα του countseires

29 Απαριθµητής στηλών Πρόκειται για το εξάρτηµα countsthles, το οποίο είναι ένας απαριθµητής 8 bit, αφού το βασικό του στοιχείο είναι το εξάρτηµα CB8CE, και χρησιµοποιείται για να µετράει τις γραµµές. Επίσης περιέχει µια πύλη OR τριών εισόδων OR3, η οποία χρησιµεύει στο µηδενισµό του απαριθµητή. Η πύλη αυτή δέχεται στην είσοδο το σήµα RESET, το σήµα RESET_G και το VSYNC. Το RESET παράγεται, όπως φαίνεται στο σχήµα 2.5.9, από το σήµα READY ή µε το τέλος κάθε γραµµής, καθώς η αντιστροφή του HREF εξυπηρετεί στο να γίνεται RESET στο µετρητή µόνο όταν τελειώνει κάθε σειρά, όταν δηλαδή HREF = 0. Τα σήµατα που δέχεται ο απαριθµητής στηλών στην είσοδό του φαίνονται στο σχήµα Σχήµα 2.5.9: Μετρητής στηλών στο κύκλωµα Σχήµα : countsthles

30 Αποπολυπλέκτης σηµάτων buffers Σκοπός του εξαρτήµατος dmux2to4 είναι να οδηγήσει κατάλληλα τα σήµατα ελέγχου των buffers έτσι ώστε να παραµένουν διαθέσιµοι για επικοινωνία κάθε φορά που αυτοί χρειάζεται να εξυπηρετήσουν την σωστή λειτουργία του κυκλώµατος. Στην υλοποίησή του χρησιµοποιείται το εξάρτηµα D2_4E από την βιβλιοθήκη της Xilinx το οποίο είναι αποπολυπλέκτης 2 σε 4. Στην είσοδο του αποπολυπλέκτη προστίθεται και µια πύλη AND2B1, µε την µια είσοδό της αντιστραµµένη, για να δίνει λογικό ένα στην έξοδό της µόνο όταν LOCKED = 1 και CS8 = 0. Επειδή όµως οι είσοδοι ενεργοποίησης των buffers είναι active low, προστίθεται µια πύλη INV στην έξοδο του D2_4E. Έτσι όταν LOCKED = 0, ανεξάρτητα του CS8, ενεργοποιούνται οι buffers που επιτρέπουν την επικοινωνία µεταξύ της κάµερας και της µνήµης (BUF_CAM(1,2)). Αφού έχει ολοκληρωθεί η µεταφορά του frame στη µνήµη και έχει γίνει LOCKED = 1, για να επιτραπεί η επικοινωνία µεταξύ του Μ/Ρ και της µνήµης, ο Μ/Ρ κάνει το CS8, που είναι σήµα αρνητικής λογικής, λογικό µηδέν, οπότε ενεργοποιούνται οι buffers που επιτρέπουν αυτή την επικοινωνία (BUF_CON(1,2)). Με το σήµα CAMERA_SEL επιλέγονται στην έξοδο τα σήµατα που αντιστοιχούν στην CAM1 αν CAMERA_SEL = 0, δηλαδή BUF_CAM1 και BUF_CON1, ή στην CAM2 αν CAMERA_SEL = 1, δηλαδή BUF_CAM2 και BUF_CON2. Συνοπτικά τα παραπάνω περιγράφονται στο διάγραµµα του σχήµατος Σχήµα : Αποτέλεσµα προσοµοίωσης του dmux2to4 Το εξάρτηµα dmux2to4 εξυπηρετεί και ένα δεύτερο σκοπό. Όπως αναφέρθηκε παραπάνω, το CPLD ρυθµίζει τη µεταφορά των δεδοµένων στη RAM και επιτρέπει στον Μ/Ρ να διαβάζει από την RAM. Για να γίνει όµως οποιαδήποτε ανταλλαγή δεδοµένων µε τη RAM, χρειάζεται να καθορίσει τα σήµατα WE (Write Enable), OE (Output Enable) και CE (Chip Enable). Τα σήµατα αυτά είναι όλα active

31 30 low όµοια µε τα σήµατα ενεργοποίησης των buffers. Πρέπει να σηµειωθεί ότι µόνο οι κάµερες γράφουν στις µνήµες και µόνο ο Μ/Ρ διαβάζει. Εποµένως οι έξοδοι BUF_CAM συνδέονται µε τα WE_RAM οπότε η κάµερα θα γράφει στην αντίστοιχή της µνήµη και οι BUF_CON µε τα ΟΕ_RAM οπότε ο Μ/Ρ διαβάζει από την αντίστοιχη µνήµη. Η ενεργοποίηση της κάθε RAM γίνεται µε το σήµα CSP_RAM, το οποίο παράγεται στην έξοδο του CPLD σύµφωνα µε το σχήµα , έτσι ώστε όταν BUF_CAM ή BUF_CON είναι 0, τότε CSP_RAM = 0. Σχήµα : Έξοδοι ενεργοποίησης των RAM Σχήµα : dmux2to ιάγραµµα χρονισµών του CPLD Στο σχήµα φαίνεται το γενικό διάγραµµα χρονισµών του CPLD, όταν εκτελούνται οι ζητούµενες λειτουργίες. Το διάγραµµα χρονισµών του σχήµατος παρήχθη έπειτα από τροποποίηση του µετρητή σειρών να µετράει µέχρι το 5, γιατί αλλιώς θα χρειαζόταν να δοθούν στο πρόγραµµα οι 240 σειρές και 240 στήλες µε το χέρι, πράγµα που θα ήταν επίπονο και δύσκολο να φανεί στο σχήµα. Αρχικά ελέγχεται το σήµα CAM_SEL, το οποίο όµως είναι µηδέν, και οδηγείται στο ADDR0. Για να ξεκινήσει η διαδικασία πρέπει να γίνει το R/W ένα και στη συνέχεια να έρθει ένας παλµός START, και το σύστηµα περνάει στην κατάσταση READY. Στη συνέχεια µε την έλευση του παλµού VSYNC1, παράγεται το

32 31 σήµα READING και ταυτόχρονα µε τον παλµό HREF1 αρχίζει η απαρίθµηση στηλών και γραµµών. Φαίνεται στο σχήµα ότι µετά από πέντε σειρές, δηλαδή όταν έρχεται ο ανοδικός παλµός της πέµπτης σειράς, ο απαριθµητής σειρών παράγει το σήµα EOL και ταυτόχρονα παράγεται και το σήµα LOCKED. Με το σήµα LOCKED, ενεργοποιούνται οι Buffers του Address Bus, >RAM1 και >RAM2, αφού γίνεται ENABLE = 0 και οι τα δεδοµένα µπορούν να διαβαστούν από τις µνήµες, όταν γίνει CS8 = 0, αφού τότε γίνεται OE_RAM1 = 0 και WE_RAM1 = 1. Σύµφωνα µε το διάγραµµα χρονισµών φαίνεται ότι το κύκλωµα το οποίο υλοποιεί το CPLD κάνει την επιθυµητή λειτουργία.

33 Σχήµα : ιάγραµµα χρονισµών του CPLD 32

34 ιαδικασία προγραµµατισµού του CPLD Για να φορτωθεί η εσωτερική λογική του CPLD από τον υπολογιστή στο CPLD, χρησιµοποιείται το Parallel Cable III της Xilinx [7]. Το καλώδιο αποτελείται από ένα κύκλωµα, που διατίθεται δωρεάν στην ιστοσελίδα της Xilinx [8], και το οποίο κατασκευάστηκε για να γίνει το configuration του CPLD. Η αγορά αυτού του καλωδίου κοστίζει περίπου 150 Ευρώ, ενώ η κατασκευή του κόστισε µόλις 10 Ευρώ. Τα ολοκληρωµένα από τα οποία αποτελείται το κύκλωµα είναι δυο buffers και ένας αντιστροφέας Schmitt-Trigger [9], ο οποίος χρησιµοποιείται για καλύτερη απόδοση των σηµάτων του υπολογιστή στο κύκλωµα, και προπαντός του CLK (ρολογιού). Το κύκλωµα περιέχει ορισµένα φίλτρα RC στις εξόδους των buffers και LED, από τα οποία το πράσινο δείχνει την ύπαρξη τάσης τροφοδοσίας, ενώ το κόκκινο, όταν αναβοσβήνει δηλώνει ότι γίνεται ο προγραµµατισµός του CPLD. Για την τροφοδοσία του κυκλώµατος υπάρχει ένας σταθεροποιητής τάσης στα 5V 78L05, µε µέγιστο ρεύµα εξόδου 100mA. Το πλήρες σχηµατικό του καλωδίου φαίνεται στο σχήµα Σχήµα : Σχηµατικό του Parallel Cable III

35 34 Το καλώδιο συνδέεται µε την παράλληλη θύρα του υπολογιστή για να δέχεται σήµατα τα οποία προγραµµατίζουν το CPLD. Η άλλη υποδοχή του κυκλώµατος συνδέεται µε το σηµείο της πλακέτας που υπάρχει η υποδοχή για JTAG (σχήµα ) και έχει την ονοµασία Cable, όπου βγαίνουν όλα τα σήµατα του CPLD που είναι απαραίτητα για τον προγραµµατισµό του. Οι παραπάνω συνδεσµολογίες φαίνονται στο σχήµα Σχήµα Σχήµα

36 A A B B C C D D mux6to3 VSYNC1 VSYNC2 HREF1 HREF2 PCLK1 PCLK2 CAMERA_SEL VSYNC HREF PCLK IBUF IBUF IBUF IBUF IBUF IBUF OBUF OBUF OBUF OBUF AND2 AND2 OBUF OBUF OR2B1 A2(7) A2(6) A2(5) A2(4) A2(3) A2(2) A2(1) A2(0) A1(7) A1(6) A1(5) A1(4) A1(3) A1(2) A1(1) A1(0) OBUF OBUF OBUF OBUF OBUF OBUF cam_fsm END_OF_LINES VSYNC R_W START RESET_G LOCKED READY READING RESET INV OBUF OBUF OBUF IBUF IBUF IBUF IBUF IBUF dmux2to4 CAMERA_SEL LOCKED CS8 BUF_CAM1 BUF_CAM2 BUF_CON1 BUF_CON2 countseires READING CLK READY RESET_G VSYNC O_BUS(7:0) EOL countsthles HREF CLK RESET RESET_G VSYNC O_BUS(7:0) E OBUFE8 E OBUFE8 Title: Name: Date: Sheet of CPLD Digital Circu 23/10/ VSYNC1 VSYNC2 HREF1 HREF2 PCLK1 PCLK2 CSP_RAM1 CSP_RAM2 A2(7) A2(6) A2(5) A2(4) A2(3) A2(2) A2(1) A2(0) A1(7) A1(6) A1(5) A1(4) A1(3) A1(2) A1(1) A1(0) BUF_CON2 BUF_CON1 BUF_CAM2 BUF_CAM1 WE_RAM1 WE_RAM2 OE_RAM1 OE_RAM2 READY READING ENABLE LOCKED RESET CAM_SEL RESET_G R_W START CS8

37 ΑΠΟΜΟΝΩΤΕΣ ΜΝΗΜΗΣ Το ολοκληρωµένο MC74HC541 είναι ένας οκταπλός buffer, ο οποίος επιτρέπει τη διέλευση των σηµάτων από την είσοδό του προς την έξοδο, µόνο όταν υπάρχει χαµηλή τάση και στα δυο σήµατα ΟΕ1 και ΟΕ2 ενεργοποίησης της εξόδου (output enable), τα οποία είναι active-low. Αν ένα από τα σήµατα OE1 ή OE2 είναι 1, τότε όλες οι έξοδοι είναι tri-stated. Το λογικό διάγραµµα του ολοκληρωµένου δίνεται στο σχήµα [10], στο οποίο φαίνεται ότι οι είσοδοι και οι έξοδοι βρίσκονται στις δυο πλευρές του έτσι ώστε να βελτιστοποιείται η διάταξη του τυπωµένου κυκλώµατος. Σχήµα 2.6.1: Λογικό διάγραµµα του buffer Σχήµα 2.6.1: Πίνακας αληθείας του buffer

38 ΜΝΗΜΕΣ RAM Οι RAM που χρησιµοποιήθηκαν είναι η σειρά HM628511HC, µνήµες 4-Mbit υψηλής ταχύτητας static RAM, οργανωµένες σε 512 kλέξεις των 8-bit. Είναι κατάλληλες για την συγκεκριµένη εφαρµογή γιατί πληρούν τις απαιτήσεις του συστήµατος που είναι υψηλή ταχύτητα, υψηλής πυκνότητας µνήµη και κατανοµή 8- bit. Η λειτουργία της µνήµης εξηγείται από τον πίνακα λειτουργίας [11]. Τα σήµατα που ορίζουν την λειτουργία της µνήµης είναι τα CS, OE, WE τα οποία είναι αρνητικής λογικής. Για να γραφούν δεδοµένα στη µνήµη, είναι απαραίτητο αυτή να είναι ενεργοποιηµένη, δηλαδή το σήµα CS να είναι λογικό µηδέν. Στη συνέχεια όταν γίνει το σήµα WE λογικό µηδέν στέλνονται τα δεδοµένα στις εισόδους δεδοµένων ενώ οι διευθύνσεις στις οποίες θα εγγραφούν τα δεδοµένα στέλνονται στις εισόδους διευθύνσεων. Αντίστοιχη διαδικασία ακολουθείται για να διαβαστούν δεδοµένα, µε τη διαφορά ότι πρέπει το σήµα OE να γίνει λογικό µηδέν, ενώ το σήµα WE να είναι στο λογικό ένα. Πίνακας 2.7.1: Πίνακας λειτουργίας της µνήµης

39 Η ΠΛΑΚΕΤΑ ΑΝΑΠΤΥΞΗΣ ΥΛΙΚΟΥ MEGA332 Σηµαντικό κοµµάτι της λειτουργίας του κυκλώµατος αποτελεί η πλακέτα MEGA332, στην οποία περιέχεται και ο Μ/Ρ MC68332 της Motorola. Η πλακέτα αυτή είναι µια Πλακέτα Ανάπτυξης Υλικού ( Evaluation Board) και προσφέρει, εκτός από τον Μ/Ρ, πολλά ηλεκτρονικά στοιχεία, για την ευκολότερη λειτουργία και την αύξηση των δυνατοτήτων του Μ/Ρ. Προσφέρει επίσης πρόσβαση στα pins του Μ/Ρ µέσω των δυο connectors, τον πάνω (upper) και τον κάτω (lower). Στο σχήµα φαίνεται η πλακέτα συνδεδεµένη στο lower connector µε το modem IF232, το οποίο χρησιµεύει για την επικοινωνία του επεξεργαστή µε τον υπολογιστή, µε τον οποίο συνδέεται σε µια σειριακή θύρα του. Lower Connector Upper Connector Σχήµα Τα σήµατα του Μ/Ρ που χρησιµοποιούνται στην επικοινωνία µε το σύστηµα ελέγχου για τις κάµερες, δηλαδή τα σήµατα αλληλεπίδρασης µε το CPLD, και τα σήµατα του I 2 C δίαυλου λαµβάνονται από τον lower connector, επειδή εκεί υπάρχουν όλα τα κανάλια της TPU του Μ/Ρ. Όπως φαίνεται στο σχήµα 2.8.2, µε ένα καλώδιο γίνεται η σύνδεση του lower connector, στα pins που ενδιαφέρουν, µε το σηµείο της πλακέτας που έχει την ονοµασία TPU. Στον πίνακα δίνονται τα pins του MEGA332 που ανήκουν στον lower connector και χρησιµοποιούνται και η ονοµασία τους στο κύκλωµα.

40 38 Pin Signal Name Pin Signal Name 33 TP14 START 34 TP15 R/W 35 TP12 RESET 36 TP13 CAM_SEL 37 TP10 LOCKED 38 TP11 RESET_G 51 TP6 SCL 52 TP7 SDA Πίνακας TPU cable Σχήµα Η συνδεσµολογία αυτή εξυπηρετεί στη σύνδεση των Data Bus και Address Bus µε τους αντίστοιχους τους Μ/Ρ. Στον πίνακα παρουσιάζονται τa pins του MEGA332 στον upper connector που χρησιµοποιούνται, από τα οποία τα D8,D9, D15 αντιστοιχούν στον Data Bus και τα A0,A1, A15 στον Address Bus. Pin Signal Pin Signal Pin Signal Pin Signal Pin Signal 7 A5 8 A1 9 A2 20 A3 21 A4 22 A6 23 A7 24 A8 27 D8 28 D9 29 D10 30 D11 31 D12 32 D13 33 D14 34 D15 35 A0 36 A9 37 A10 38 A11 39 A12 40 A13 41 A14 42 A15 48 CS 8 Πίνακας 2.8.2

41 ΤΡΟΦΟ ΟΣΙΑ Για τη λειτουργία του κυκλώµατος χρειάζεται τάση 5V. Τα περισσότερα ολοκληρωµένα και η πλακέτα MEGA332 επιβάλλουν η τάση τροφοδοσίας τους να µην έχει διακυµάνσεις µεγαλύτερες από ±5%. Έτσι οι δυο πλακέτες δεν µπορούν να τροφοδοτηθούν από απλό µετασχηµατιστή εναλλασσόµενου σε 5V, γιατί έχει πολύ µεγάλες διακυµάνσεις στην έξοδό του. Για να ξεπεραστεί αυτό το εµπόδιο, κατασκευάστηκε ένα απλό κύκλωµα µε ένα σταθεροποιητή στα 5V (σχήµα 2.9.2), ο οποίος δέχεται στην είσοδο σταθερή τάση 5V έως 18V και δίνει στην έξοδο 5V µε διακύµανση ±4%. Στο σχήµα φαίνεται το κύκλωµα, στο οποίο χρησιµοποιείται και µια ψήκτρα για την αποφυγή υπερθέρµανσης του σταθεροποιητή. Το ολοκληρωµένο αυτό είναι τριών ακροδεκτών εκ των οποίων ο πρώτος ακροδέκτης είναι η είσοδος, ο δεύτερος είναι η τάση αναφοράς () και ο τρίτος παρέχει τα 5V. Το ρεύµα εξόδου µπορεί να φτάσει χωρίς ψύξη το 1Α. Σχήµα Σχήµα 2.9.2

42 40 ΚΕΦΑΛΑΙΟ 3: ΛΟΓΙΣΜΙΚΟ (SOFTWARE) 3.1 Γενική περιγραφή Για να ξεκινήσει η διαδικασία µεταφοράς ενός frame από µια από τις κάµερες στον M/P, όπως περιγράφηκε και στο διάγραµµα χρονισµών του CPLD, χρειάζεται να σταλθούν στο CPLD ορισµένα σήµατα που θα θεωρηθούν ως εκκίνηση της διαδικασίας. Χρειάζεται δηλαδή να γίνει το R/W 1 και να σταλθεί ένας παλµός στο START από τον Μ/Ρ. Αυτά τα σήµατα και όλα τα σήµατα που προέρχονται από τον M/Ρ και ανήκουν στον upper και τον lower connector ελέγχονται µέσω του software. Εποµένως το software παίζει το ίδιο σηµαντικό ρόλο στο σύστηµα όσο το hardware. Στο κεφάλαιο αυτό θα περιγραφεί το software που γράφτηκε για να υλοποιήσει την διαδικασία της µεταφοράς ενός frame καθώς και το software που χρησιµοποιείται για την ανίχνευση ακµών στο frame. Το software είναι γραµµένο σε γλώσσα προγραµµατισµού ANSI-C, σε συνεργασία µε κάποιες εντολές του Μ/Ρ MC Απαραίτητο εργαλείο για την συγγραφή του software είναι ο συµβολοµεταφραστής (compiler) ECO-C, ο οποίος µεταφράζει τον κώδικα γραµµένο σε ANSI-C, παρουσιάζει τα τυχόν σφάλµατα και δίνει ένα αρχείο σε κώδικα µηχανής, το οποίο µπορεί να φορτωθεί στον Μ/Ρ. Μια πολύ χρήσιµη λειτουργία την οποία προσφέρει ο ECO-C είναι η απευθείας πρόσβαση στους καταχωρητές της TPU, οι οποίοι περιγράφονται στην παράγραφο 3.2.2, µε τη χρήση εντολών του τύπου INTERN.tpu.hsrr1 = 0x3000, όπου tpu είναι η µονάδα του επεξεργαστή που ενδιαφέρει, hsrr1 είναι ο καταχωρητής στον οποίο γράφεται η δεκαεξαδική (0x) τιµή Ένα σηµαντικό µειονέκτηµα του compiler είναι ότι λειτουργεί µόνο σε MS- DOS και επίσης δεν λειτουργεί σε Windows XP. Όσον αφορά τη χρήση του, για να µεταφραστεί το αρχείο του προγράµµατος και να παραχθεί ένα αρχείο µε κατάληξη.tm, χρησιµοποιείται η εντολή ecoc filename.c o filename.tm. Για να φορτωθεί το αρχείο, κατάληξης.tm, στον Μ/Ρ χρησιµοποιείται η εντολή download filename.tm.

43 ΕΙΣΑΓΩΓΗ ΣΤΗΝ TPU Γενικά Η µονάδα TPU (Time Processor Unit) του MC68332 είναι ένας ηµιαυτόνοµος συν-µικροεπεξεργαστής, σχεδιασµένος για χρονικό έλεγχο. Λειτουργεί ταυτόχρονα µε την κεντρική µονάδα επεξεργασίας (CPU), επεξεργάζεται µικροεντολές, λειτουργεί ως είσοδος ή έξοδος και προσπελαύνει δεδοµένα χωρίς την παρέµβαση της CPU. Συνεπώς για κάθε χρονικό συµβάν, ο χρόνος προγραµµατισµού και εξυπηρέτησης της CPU εξαλείφεται. Η TPU περιλαµβάνει ένα σύνολο προ-προγραµµατισµένων συναρτήσεων σε µικροκώδικα, αποθηκευµένες στην µνήµη ROM (Read Only Memory). Παρακάτω δίνονται ορισµένα σηµαντικά χαρακτηριστικά της TPU: Υποστήριξη εξοµοίωσης (emulation): Η TPU χρησιµοποιεί µια ενσωµατωµένη µονάδα RAM (TPURAM) για αποθήκευση µικροκώδικα, αντί για την ROM. Στην κατάσταση εξοµοίωσης δεν µειώνεται η απόδοση της, καθώς οι συναρτήσεις εκτελούνται µε την ίδια ταχύτητα που εκτελούνται οι αποθηκευµένες στην ROM. Ορθογωνικότητα των καναλιών: Όλα τα κανάλια της TPU περιέχουν πανοµοιότυπο υλικό (hardware) και είναι λειτουργικά ισοδύναµα. Έτσι, οποιοδήποτε κανάλι µπορεί να ρυθµιστεί ώστε να εκτελεί οποιαδήποτε συνάρτηση. Ενδοεπικοινωνία των καναλιών: Η αυτονοµία της TPU αυξάνεται από το γεγονός ότι ένα κανάλι µπορεί να ελέγχει άλλα κανάλια και ότι διαφορετικές συναρτήσεις µπορούν να αλληλεπιδρούν. Οι εξωτερικοί ακροδέκτες που συνδέονται µε την TPU είναι οι 16 ακροδέκτες των καναλιών και ο ακροδέκτης του T2CLK, όπως φαίνονται στο σχήµα [12]. Σχήµα 3.2.1

44 Περιγραφή των καταχωρητών Στην παράγραφο αυτή θα περιγραφούν οι καταχωρητές της TPU, µε τον προγραµµατισµό των οποίων, µπορεί να καθοριστεί πλήρως η λειτουργία της TPU και κάθε ενός από τα 16 κανάλια της. Όλοι οι καταχωρητές έχουν µήκος 16 bits και είναι προσβάσιµοι µόνο µε εγγραφές λέξεων των 16 bits, µε εξαίρεση τον καταχωρητή κατάστασης των διακοπών (CISR) που είναι προσβάσιµος µε εγγραφή byte. Αν γραφεί µόνο ένα byte σε έναν καταχωρητή, τότε το άλλο byte παίρνει την τιµή $FF (δεκαεξαδικό). TPUMCR Ο καταχωρητής προγραµµατισµού της µονάδας TPU (TPU Module Configuration Register) ελέγχει τις παραµέτρους που καθορίζουν τα χαρακτηριστικά της µονάδας. Σχήµα 3.2.2: TPUMCR CIER Ο καταχωρητής ενεργοποίησης διακοπών (Channel Interrupt Enable Register) ενεργοποιεί τις διακοπές σε κάποιο κανάλι της TPU αν το αντίστοιχο bit του είναι 1. Αν ενεργοποιηθούν οι διακοπές σε ένα κανάλι, η παραγωγή της διακοπής ελέγχεται στον καταχωρητή CISR (Channel Interrupt Status Register), ο οποίος όµως δεν θα περιγραφεί επειδή στη συγκεκριµένη εργασία δεν χρειάστηκε η χρήση διακοπών, έτσι ο καταχωρητής αυτός λαµβάνει την τιµή $0000.

45 43 Σχήµα 3.2.3: CIER CFSR[0:3] Οι καταχωρητές επιλογής συνάρτησης (Channel Function Select Registers) παρέχουν ένα πεδίο 4 bit σε κάθε κανάλι για την επιλογή της συνάρτησης που θα χρησιµοποιήσει. Κάθε συνάρτηση που µπορεί να χρησιµοποιηθεί έχει το δικό της 16δικό κωδικό, που όπως θα περιγραφούν στην παράγραφο 3.3 οι συναρτήσεις DIO και I 2 C που χρησιµοποιούνται έχουν κωδικούς $2 και $1 αντίστοιχα. Σχήµα 3.2.4: CFSR[0:3] HSQR[0:1] Στους καταχωρητές αυτούς (Host Sequence Registers) µπορούν να καθοριστούν κάποιες λεπτοµέρειες σχετικά µε την ακριβή λειτουργία κάθε συνάρτησης, παρέχοντας δύο bit για κάθε κανάλι. Η σηµασία των bits αυτών

46 44 εξαρτάται από την συνάρτηση η οποία έχει καθοριστεί για λειτουργία σε κάθε κανάλι. Οι καταχωρητές αυτοί είναι προσβάσιµοι από την TPU µόνο για διάβασµα, ενώ από την CPU µπορούν να εγγραφούν και να διαβαστούν. Σχήµα 3.2.5: HSQR[0:1] HSRR[0:1] Οι καταχωρητές εξυπηρέτησης αιτήσεων (Host Service Request Registers) επιλέγουν την λειτουργία την οποία θα εκτελέσει η επιλεγµένη συνάρτηση σε ένα συγκεκριµένο κανάλι. Η έννοια των τιµών που θέτονται στους καταχωρητές εξαρτάται από την επιλεγµένη συνάρτηση. Αν σε ένα πεδίο των καταχωρητών έχει εγγραφεί %00 σηµαίνει ότι εκείνο το κανάλι δεν έχει ζητηθεί καµία λειτουργία σε. Για να γίνει µια νέα αίτηση σε ένα κανάλι, πρέπει πρώτα η TPU να έχει µηδενίσει το πεδίο του αντίστοιχου καναλιού σε %00. Σχήµα 3.2.6: HSRR[0:1]

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2013

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2013 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2013 ΤΕΧΝΟΛΟΓΙΑ (Ι) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Μικροϋπολογιστές

Διαβάστε περισσότερα

Η συχνότητα f των παλµών 0 και 1 στην έξοδο Q n είναι. f Qn = 1/(T cl x 2 n+1 )

Η συχνότητα f των παλµών 0 και 1 στην έξοδο Q n είναι. f Qn = 1/(T cl x 2 n+1 ) ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 9 ΥΑ ΙΚΟΙ ΑΠΑΡΙΘΜΗΤΕΣ Σκοπός: Η µελέτη της λειτουργίας των απαριθµητών. Υλοποίηση ασύγχρονου απαριθµητή 4-bit µε χρήση JK Flip-Flop. Κατανόηση της αλλαγής του υπολοίπου

Διαβάστε περισσότερα

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM). Μνήμες Ένα από τα βασικά πλεονεκτήματα των ψηφιακών συστημάτων σε σχέση με τα αναλογικά, είναι η ευκολία αποθήκευσης μεγάλων ποσοτήτων πληροφοριών, είτε προσωρινά είτε μόνιμα Οι πληροφορίες αποθηκεύονται

Διαβάστε περισσότερα

ΡΟΜΠΟΤΙΚΗ. ΕΡΓΑΣΙΑ ΠΑΝΩ ΣΤΗΝ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΝΧΤ ΚΑΙ ΤΑ ΠΡΩΤΟΚΟΛΛΑ ΕΠΙΚΟΙΝΩΝΙΑΣ BLUETOOTH, I2C και serial communication

ΡΟΜΠΟΤΙΚΗ. ΕΡΓΑΣΙΑ ΠΑΝΩ ΣΤΗΝ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΝΧΤ ΚΑΙ ΤΑ ΠΡΩΤΟΚΟΛΛΑ ΕΠΙΚΟΙΝΩΝΙΑΣ BLUETOOTH, I2C και serial communication ΡΟΜΠΟΤΙΚΗ ΕΡΓΑΣΙΑ ΠΑΝΩ ΣΤΗΝ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΝΧΤ ΚΑΙ ΤΑ ΠΡΩΤΟΚΟΛΛΑ ΕΠΙΚΟΙΝΩΝΙΑΣ BLUETOOTH, I2C και serial communication ΜΠΑΝΤΗΣ ΑΝΤΩΝΙΟΣ 533 ΤΣΙΚΤΣΙΡΗΣ ΔΗΜΗΤΡΙΟΣ 551 ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΤΟΥ ΡΟΜΠΟΤ LEGO NXT Το ρομπότ

Διαβάστε περισσότερα

ΑΡΧΙΤΕΚΤΟΝΙΚΗ HARDWARE ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΑΡΧΙΤΕΚΤΟΝΙΚΗ HARDWARE ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΕΦΑΛΑΙΟ 7ο ΑΡΧΙΤΕΚΤΟΝΙΚΗ HARDWARE ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Γενικό διάγραμμα υπολογιστικού συστήματος Γενικό διάγραμμα υπολογιστικού συστήματος - Κεντρική Μονάδα Επεξεργασίας ονομάζουμε

Διαβάστε περισσότερα

Ι ΑΣΚΩΝ ΚΑΘΗΓΗΤΗΣ: ΚΑΘΗΓΗΤΗΣ ΕΦΑΡΜΟΓΩΝ. ΤΕΙ ΥΤΙΚΗΣ ΜΑΚΕ ΟΝΙΑΣ d.fotiadis@kastoria.teikoz.gr

Ι ΑΣΚΩΝ ΚΑΘΗΓΗΤΗΣ: ΚΑΘΗΓΗΤΗΣ ΕΦΑΡΜΟΓΩΝ. ΤΕΙ ΥΤΙΚΗΣ ΜΑΚΕ ΟΝΙΑΣ d.fotiadis@kastoria.teikoz.gr Ι ΑΣΚΩΝ ΚΑΘΗΓΗΤΗΣ: ΦΩΤΙΑ ΗΣ Α. ΗΜΗΤΡΗΣ M.Sc. ΚΑΘΗΓΗΤΗΣ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ Τ.Ε. ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ (Σ.Τ.ΕΦ.) ΤΕΙ ΥΤΙΚΗΣ ΜΑΚΕ ΟΝΙΑΣ d.fotiadis@kastoria.teikoz.gr Ασύγχρονη σειριακή

Διαβάστε περισσότερα

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ. ΚΕΦΑΛΑΙΟ 4ο ΜΝΗΜΕΣ. (c) Αμπατζόγλου Γιάννης, Ηλεκτρονικός Μηχανικός, καθηγητής ΠΕ17

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ. ΚΕΦΑΛΑΙΟ 4ο ΜΝΗΜΕΣ. (c) Αμπατζόγλου Γιάννης, Ηλεκτρονικός Μηχανικός, καθηγητής ΠΕ17 ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΕΦΑΛΑΙΟ 4ο ΜΝΗΜΕΣ Μνήμες (Memory) - Είναι ημιαγώγιμα κυκλώματα που μπορούν να αποθηκεύσουν ένα σύνολο από δυαδικά ψηφία (bit). - Μια μνήμη αποθηκεύει λέξεις (σειρές από bit). - Σε κάθε

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2014

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2014 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 201 ΤΕΧΝΟΛΟΓΙΑ (Ι) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Μικροϋπολογιστές

Διαβάστε περισσότερα

Συλλογή & Επεξεργασία Δεδομένων Εργαστήριο 5. Ρυθμίζοντας τη Φορά Περιστροφής. Σύστημα Συλλογής & Επεξεργασίας Μετρήσεων

Συλλογή & Επεξεργασία Δεδομένων Εργαστήριο 5. Ρυθμίζοντας τη Φορά Περιστροφής. Σύστημα Συλλογής & Επεξεργασίας Μετρήσεων Σκοπός Συλλογή & Επεξεργασία Δεδομένων Εργαστήριο 5 Ρυθμίζοντας τη Φορά Περιστροφής DC Κινητήρα. Σύστημα Συλλογής & Επεξεργασίας Μετρήσεων Βασική δομή ενός προγράμματος στο LabVIEW. Εμπρόσθιο Πλαίσιο (front

Διαβάστε περισσότερα

Αρχιτεκτονική υπολογιστών

Αρχιτεκτονική υπολογιστών 1 Ελληνική Δημοκρατία Τεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου Αρχιτεκτονική υπολογιστών Ενότητα 3 : Μια άποψη του κορυφαίου επιπέδου λειτουργίας και διασύνδεσης του υπολογιστή Καρβούνης Ευάγγελος Η έννοια

Διαβάστε περισσότερα

Εισαγωγή στην Πληροφορική

Εισαγωγή στην Πληροφορική Εισαγωγή στην Πληροφορική Χειµερινό Εξάµηνο 2006-07 ρ. Παναγιώτης Χατζηδούκας (Π..407/80) Εισαγωγή στην Πληροφορική 1 Γενικές πληροφορίες Εισαγωγή στην Πληροφορική ιδασκαλία: Παναγιώτης Χατζηδούκας Email:

Διαβάστε περισσότερα

Κεφάλαιο 4 Σύνδεση Μικροεπεξεργαστών και Μικροελεγκτών ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ

Κεφάλαιο 4 Σύνδεση Μικροεπεξεργαστών και Μικροελεγκτών ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ Κεφάλαιο 4 Σύνδεση Μικροεπεξεργαστών και Μικροελεγκτών ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ 1. Παρακάτω δίνονται μερικοί από τους ακροδέκτες που συναντάμε στην πλειοψηφία των μικροεπεξεργαστών. Φτιάξτε έναν πίνακα που να

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2012

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2012 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2012 ΤΕΧΝΟΛΟΓΙΑ (Ι) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Μικροϋπολογιστές

Διαβάστε περισσότερα

ΣΥΣΚΕΥΕΣ ΑΠΟΘΗΚΕΥΣΗΣ (ΜΝΗΜΗ)

ΣΥΣΚΕΥΕΣ ΑΠΟΘΗΚΕΥΣΗΣ (ΜΝΗΜΗ) ΣΥΣΚΕΥΕΣ ΑΠΟΘΗΚΕΥΣΗΣ (ΜΝΗΜΗ) Συσκευές αποθήκευσης Ένας υπολογιστής προκειµένου να αποθηκεύσει δεδοµένα χρησιµοποιεί δύο τρόπους αποθήκευσης: Την Κύρια Μνήµη Τις συσκευές µόνιµης αποθήκευσης (δευτερεύουσα

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 ΑΠΑΝΤΗΣΕΙΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 ΑΠΑΝΤΗΣΕΙΣ ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 Μάθημα : Μικροϋπολογιστές Τεχνολογία Τ.Σ. Ι, Θεωρητικής κατεύθυνσης Ημερομηνία

Διαβάστε περισσότερα

Σελίδα 1 από 11. Απαντήσεις στο φυλλάδιο 57 Ερώτηση: 1 η : Οι ακροδέκτες αυτοί χρησιµοποιούνται για:

Σελίδα 1 από 11. Απαντήσεις στο φυλλάδιο 57 Ερώτηση: 1 η : Οι ακροδέκτες αυτοί χρησιµοποιούνται για: Σελίδα 1 από 11 Απαντήσεις στο φυλλάδιο 57 Ερώτηση: 1 η : Οι ακροδέκτες αυτοί χρησιµοποιούνται για: την επικοινωνία, µε τα υπόλοιπα ολοκληρωµένα κυκλώµατα του υπολογιστικού συστήµατος. την παροχή τροφοδοσίας

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2008

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2008 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2008 Τεχνολογία Ι Θεωρητικής Κατεύθυνσης Τεχνικών Σχολών Μάθημα : Μικροϋπολογιστές

Διαβάστε περισσότερα

ΑΝΑLOG TO DIGITAL CONVERTER (ADC)

ΑΝΑLOG TO DIGITAL CONVERTER (ADC) ΑΝΑLOG TO DIGITAL CONVERTER (ADC) O ADC αναλαμβάνει να μετατρέψει αναλογικές τάσεις σε ψηφιακές ώστε να είναι διαθέσιμες εσωτερικά στο μικροελεγκτή για επεξεργασία. Η αναλογική τάση που θέλουμε να ψηφιοποιηθεί

Διαβάστε περισσότερα

Χρ. Καβουσιανός Επίκουρος Καθηγητής

Χρ. Καβουσιανός Επίκουρος Καθηγητής Σχεδίαση Μνηµών Χρ. Καβουσιανός Επίκουρος Καθηγητής Εισαγωγή Η Μνήµη είναι ένας πίνακας από θέσεις αποθήκευσης συγκεκριµένου µεγέθους, κάθε µία από τις οποίες έχει µία διακριτή διεύθυνση Θέση 0 Θέση 1

Διαβάστε περισσότερα

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο ΤΕΙ Δυτικής Ελλάδας Τμήμα Μηχανικών Πληροφορικής ΤΕ Εργαστήριο Σχεδίασης Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων «Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο 2016-2017 Διάλεξη 4 η :

Διαβάστε περισσότερα

Κεφάλαιο 1.5: Τα βασικά μέρη ενός υπολογιστή

Κεφάλαιο 1.5: Τα βασικά μέρη ενός υπολογιστή Κεφάλαιο 1.5: Τα βασικά μέρη ενός υπολογιστή 1.5.1 Ανάλυση των μερών ενός υπολογιστή Μονάδα συστήματος Είναι το κουτί του υπολογιστή το οποίο φαίνεται αρκετά συμπαγές, αλλά στην πραγματικότητα αποτελείται

Διαβάστε περισσότερα

Ψηφιακή Λογική Σχεδίαση

Ψηφιακή Λογική Σχεδίαση Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν

Διαβάστε περισσότερα

ΕΙΔΙΚΟΤΗΤΑ: ΤΕΧΝΙΚΟΣ ΕΦΑΡΜΟΓΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ ΜΑΘΗΜΑ: ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

ΕΙΔΙΚΟΤΗΤΑ: ΤΕΧΝΙΚΟΣ ΕΦΑΡΜΟΓΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ ΜΑΘΗΜΑ: ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ ΕΙΔΙΚΟΤΗΤΑ: ΤΕΧΝΙΚΟΣ ΕΦΑΡΜΟΓΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ ΜΑΘΗΜΑ: ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ (Τμήματα Υπολογιστή) ΕΚΠΑΙΔΕΥΤΗΣ:ΠΟΖΟΥΚΙΔΗΣ ΚΩΝΣΤΑΝΤΙΝΟΣ ΤΜΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΟΥ ΥΠΟΛΟΓΙΣΤΗ Κάθε ηλεκτρονικός υπολογιστής αποτελείται

Διαβάστε περισσότερα

7.1 Θεωρητική εισαγωγή

7.1 Θεωρητική εισαγωγή ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 7 ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΜΑΝ ΑΛΩΤΕΣ FLIP FLOP Σκοπός: Η κατανόηση της λειτουργίας των βασικών ακολουθιακών κυκλωµάτων. Θα µελετηθούν συγκεκριµένα: ο µανδαλωτής (latch)

Διαβάστε περισσότερα

Μάθημα 3.2: Κεντρική Μονάδα Επεξεργασίας

Μάθημα 3.2: Κεντρική Μονάδα Επεξεργασίας Κεφάλαιο 3 ο Αρχιτεκτονική Υπολογιστών Μάθημα 3.: Κεντρική Μονάδα Επεξεργασίας Όταν ολοκληρώσεις το κεφάλαιο θα μπορείς: Να σχεδιάζεις την εσωτερική δομή της ΚΜΕ και να εξηγείς τη λειτουργία των επιμέρους

Διαβάστε περισσότερα

Κεφάλαιο 3 Αρχιτεκτονική Ηλεκτρονικού Τμήματος (hardware) των Υπολογιστικών Συστημάτων ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ

Κεφάλαιο 3 Αρχιτεκτονική Ηλεκτρονικού Τμήματος (hardware) των Υπολογιστικών Συστημάτων ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ Κεφάλαιο 3 Αρχιτεκτονική Ηλεκτρονικού Τμήματος (hardware) των Υπολογιστικών Συστημάτων ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ 1. Τι εννοούμε με τον όρο υπολογιστικό σύστημα και τι με τον όρο μικροϋπολογιστικό σύστημα; Υπολογιστικό

Διαβάστε περισσότερα

Το εσωτερικό ενός PC. Τεχνολογία Η/Υ & Πληροφοριών - 05 Κεντρική μονάδα Χουρδάκης Μανόλης

Το εσωτερικό ενός PC. Τεχνολογία Η/Υ & Πληροφοριών - 05 Κεντρική μονάδα Χουρδάκης Μανόλης Το εσωτερικό ενός PC 1 Το κουτί του PC (περίβλημα) περιέχει όλα τα βασικά μέρη του συστήματος Δύο κατηγορίες κουτιών: Desktop και Tower Mini tower Midi tower Full tower Κεντρική μονάδα Ο τύπος του κουτιού

Διαβάστε περισσότερα

WDT και Power Up timer

WDT και Power Up timer Ο ΜΙΚΡΟΕΛΕΓΚΤΗΣ PIC O μικροελεγκτής PIC κατασκευάζεται από την εταιρεία Microchip. Περιλαμβάνει τις τρεις βασικές κατηγορίες ως προς το εύρος του δίαυλου δεδομένων (Data Bus): 8 bit (σειρές PIC10, PIC12,

Διαβάστε περισσότερα

8.1 Θεωρητική εισαγωγή

8.1 Θεωρητική εισαγωγή ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 8 ΣΤΟΙΧΕΙΑ ΜΝΗΜΗΣ ΚΑΤΑΧΩΡΗΤΕΣ Σκοπός: Η µελέτη της λειτουργίας των καταχωρητών. Θα υλοποιηθεί ένας απλός στατικός καταχωρητής 4-bit µε Flip-Flop τύπου D και θα µελετηθεί

Διαβάστε περισσότερα

Ενότητα 4. Εισαγωγή στην Πληροφορική. Αναπαράσταση δεδοµένων. Αναπαράσταση πληροφορίας. υαδικοί αριθµοί. Χειµερινό Εξάµηνο 2006-07

Ενότητα 4. Εισαγωγή στην Πληροφορική. Αναπαράσταση δεδοµένων. Αναπαράσταση πληροφορίας. υαδικοί αριθµοί. Χειµερινό Εξάµηνο 2006-07 Ενότητα 4 Εισαγωγή στην Πληροφορική Κεφάλαιο 4Α: Αναπαράσταση πληροφορίας Κεφάλαιο 4Β: Επεξεργαστές που χρησιµοποιούνται σε PCs Χειµερινό Εξάµηνο 2006-07 ρ. Παναγιώτης Χατζηδούκας (Π..407/80) Εισαγωγή

Διαβάστε περισσότερα

Μάθημα 8: Επικοινωνία Συσκευών με τον Επεξεργαστή

Μάθημα 8: Επικοινωνία Συσκευών με τον Επεξεργαστή Μάθημα 8: Επικοινωνία Συσκευών με τον Επεξεργαστή 8.1 Τακτική σάρωση (Polling) Ας υποθέσουμε ότι έχουμε ένα πληκτρολόγιο συνδεδεμένο σε ένα υπολογιστικό σύστημα. Το πληκτρολόγιο είναι μια μονάδα εισόδου.

Διαβάστε περισσότερα

Εφαρµογές Πληροφορικής Υπολογιστών. Κεφάλαιο 3 Το υλικό του υπολογιστή

Εφαρµογές Πληροφορικής Υπολογιστών. Κεφάλαιο 3 Το υλικό του υπολογιστή Κεφάλαιο 3 Το υλικό του υπολογιστή Εισαγωγή Τµήµατα του Η/Υ καιοργάνωση Μονάδα Κεντρικής Μνήµης Κεντρική Μονάδα Επεξεργασίας (CPU) Μονάδα Εισόδου Εξόδου ίαυλοι Επικοινωνίας Εναλλακτικές αρχιτεκτονικές

Διαβάστε περισσότερα

Μάθημα 3.8 Τεχνικές μεταφοράς δεδομένων Λειτουργία τακτικής σάρωσης (Polling) Λειτουργία Διακοπών DMA (Direct Memory Access)

Μάθημα 3.8 Τεχνικές μεταφοράς δεδομένων Λειτουργία τακτικής σάρωσης (Polling) Λειτουργία Διακοπών DMA (Direct Memory Access) Μάθημα 3.8 Τεχνικές μεταφοράς δεδομένων Λειτουργία τακτικής σάρωσης (Polling) Λειτουργία Διακοπών DMA (Direct Memory Access) Μελετώντας το μάθημα θα μπορείς να ξέρεις τη λειτουργία του Polling να ξέρεις

Διαβάστε περισσότερα

Αρχιτεκτονική υπολογιστών

Αρχιτεκτονική υπολογιστών 1 Ελληνική Δημοκρατία Τεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου Αρχιτεκτονική υπολογιστών Ενότητα 5 : Η Εσωτερική Μνήμη Καρβούνης Ευάγγελος Τρίτη, 01/12/2015 Οι τύποι μνήμης με ημιαγωγούς 2 2 Η λειτουργία

Διαβάστε περισσότερα

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο ΤΕΙ Δυτικής Ελλάδας Τμήμα Μηχανικών Πληροφορικής ΤΕ Εργαστήριο Σχεδίασης Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων «Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο 2016-2017 Διάλεξη 5 η :

Διαβάστε περισσότερα

Μικροεπεξεργαστές - Μικροελεγκτές Ψηφιακά Συστήματα

Μικροεπεξεργαστές - Μικροελεγκτές Ψηφιακά Συστήματα Μικροεπεξεργαστές - Μικροελεγκτές Ψηφιακά Συστήματα 1. Ποια είναι η σχέση της έννοιας του μικροεπεξεργαστή με αυτή του μικροελεγκτή; Α. Ο μικροεπεξεργαστής εμπεριέχει τουλάχιστο έναν μικροελεγκτή. Β. Ο

Διαβάστε περισσότερα

Εισαγωγή στην επιστήμη των υπολογιστών. Υλικό Υπολογιστών Κεφάλαιο 5ο Οργάνωση υπολογιστών

Εισαγωγή στην επιστήμη των υπολογιστών. Υλικό Υπολογιστών Κεφάλαιο 5ο Οργάνωση υπολογιστών Εισαγωγή στην επιστήμη των υπολογιστών Υλικό Υπολογιστών Κεφάλαιο 5ο Οργάνωση υπολογιστών 1 Οργάνωση υπολογιστών ΚΜΕ Κύρια Μνήμη Υποσύστημα εισόδου/εξόδου 2 Κεντρική Μονάδα Επεξεργασίας (ΚΜΕ) R1 R2 ΑΛΜ

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007 Μάθημα : Ψηφιακά Ηλεκτρονικά Τεχνολογία ΙΙ Τεχνικών Σχολών, Θεωρητικής Κατεύθυνσης

Διαβάστε περισσότερα

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ 1) Οι απαριθμητές ή μετρητές (counters) είναι κυκλώματα που

Διαβάστε περισσότερα

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1 ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Καταχωρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Καταχωρητές Παράλληλης Φόρτωσης Καταχωρητές

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 ΑΠΑΝΤΗΣΕΙΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 ΑΠΑΝΤΗΣΕΙΣ ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 Μάθημα : Μικροϋπολογιστές Τεχνολογία Τ.Σ. Ι, Θεωρητικής κατεύθυνσης Ημερομηνία

Διαβάστε περισσότερα

Συλλογή & Επεξεργασία Δεδομένων Εργαστήριο 2 USB και Σειριακή Επικοι- νωνία Σ Σειριακή Επικοινωνία

Συλλογή & Επεξεργασία Δεδομένων Εργαστήριο 2 USB και Σειριακή Επικοι- νωνία Σ Σειριακή Επικοινωνία Συλλογή & Επεξεργασία Δεδομένων Εργαστήριο 2 USB και Σειριακή Επικοινωνία. Σειριακή Επικοινωνία USB Σύνδεση / Πρωτόκολλο Σκοπός Εντολή επιλογής (if) Εντολή Επανάληψης (while) Πίνακες 1 Μέρος Α : Σκοπός

Διαβάστε περισσότερα

Κεφάλαιο 1.6: Συσκευές αποθήκευσης

Κεφάλαιο 1.6: Συσκευές αποθήκευσης Κεφάλαιο 1.6: Συσκευές αποθήκευσης 1.6.1 Συσκευές αποθήκευσης Μνήμη τυχαίας προσπέλασης - RAM Η μνήμη RAM (Random Access Memory Μνήμη Τυχαίας Προσπέλασης), κρατεί όλη την πληροφορία (δεδομένα και εντολές)

Διαβάστε περισσότερα

ΣΤΑΤΙΚΕΣ ΚΑΙ ΔΥΝΑΜΙΚΕΣ ΜΝΗΜΕΣ ΤΥΧΑΙΑΣ ΠΡΟΣΠΕΛΑΣΗΣ (Static and Dynamic RAMs). ΔΙΑΡΘΡΩΣΗ ΤΟΥ ΜΑΘΗΜΑΤΟΣ ΘΕΜΑΤΙΚΕΣ ΕΝΟΤΗΤΕΣ

ΣΤΑΤΙΚΕΣ ΚΑΙ ΔΥΝΑΜΙΚΕΣ ΜΝΗΜΕΣ ΤΥΧΑΙΑΣ ΠΡΟΣΠΕΛΑΣΗΣ (Static and Dynamic RAMs). ΔΙΑΡΘΡΩΣΗ ΤΟΥ ΜΑΘΗΜΑΤΟΣ ΘΕΜΑΤΙΚΕΣ ΕΝΟΤΗΤΕΣ ΣΤΑΤΙΚΕΣ ΚΑΙ ΔΥΝΑΜΙΚΕΣ ΜΝΗΜΕΣ ΤΥΧΑΙΑΣ ΠΡΟΣΠΕΛΑΣΗΣ (Static and Dynamic RAMs). ΔΙΑΡΘΡΩΣΗ ΤΟΥ ΜΑΘΗΜΑΤΟΣ ΘΕΜΑΤΙΚΕΣ ΕΝΟΤΗΤΕΣ ΒΑΣΙΚΑ ΣΤΟΙΧΕΙΑ ΗΜΙΑΓΩΓΙΚΩΝ ΜΝΗΜΩΝ. ΒΑΣΙΚΗ ΛΕΙΤΟΥΡΓΙΑ RAM CMOS. ΤΥΠΟΙ ΚΥΤΤΑΡΩΝ ΑΡΧΕΣ

Διαβάστε περισσότερα

Το υλικό του υπολογιστή

Το υλικό του υπολογιστή Το υλικό του υπολογιστή Ερωτήσεις 1. Τι αντιλαμβάνεστε με τον όρο υλικό; Το υλικό(hardware) αποτελείται από το σύνολο των ηλεκτρονικών τμημάτων που συνθέτουν το υπολογιστικό σύστημα, δηλαδή από τα ηλεκτρονικά

Διαβάστε περισσότερα

Σελίδα 1 από 12. Απαντήσεις στο φυλλάδιο 55. Ερώτηση 1 η : Ένα υπολογιστικό σύστηµα αποτελείται από:

Σελίδα 1 από 12. Απαντήσεις στο φυλλάδιο 55. Ερώτηση 1 η : Ένα υπολογιστικό σύστηµα αποτελείται από: Σελίδα 1 από 12 Απαντήσεις στο φυλλάδιο 55 Ερώτηση 1 η : Ένα υπολογιστικό σύστηµα αποτελείται από: (α) Κεντρική Μονάδα Επεξεργασίας. (β) Κύρια Μνήµη. (γ) Μονάδες εισόδου. (δ) Μονάδες εξόδου. (ε) Βοηθητική

Διαβάστε περισσότερα

ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS)

ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS) ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS) Αντικείμενο της άσκησης: H σχεδίαση και η χρήση ασύγχρονων απαριθμητών γεγονότων. Με τον όρο απαριθμητές ή μετρητές εννοούμε ένα ακολουθιακό κύκλωμα με FF, οι καταστάσεις

Διαβάστε περισσότερα

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 18: Διαδικασία Σχεδίασης Ψηφιακών Συστηµάτων - Επανάληψη

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 18: Διαδικασία Σχεδίασης Ψηφιακών Συστηµάτων - Επανάληψη ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 18: Διαδικασία Σχεδίασης Ψηφιακών Συστηµάτων - Επανάληψη ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy) Περίληψη

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2015

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2015 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2015 ΤΕΧΝΟΛΟΓΙΑ (Ι) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Μικροϋπολογιστές

Διαβάστε περισσότερα

Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level)

Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level) Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level) Απαντήσεις 1. Η παραγγελία είναι σάντουιτς ή ένα σουβλάκι και τηγανητές πατάτες η οποία μπορεί να αναλυθεί ως σάντουιτς ή (σουβλάκι και τηγανητές πατάτες)

Διαβάστε περισσότερα

Στοιχεία αρχιτεκτονικής μικροεπεξεργαστή

Στοιχεία αρχιτεκτονικής μικροεπεξεργαστή Στοιχεία αρχιτεκτονικής μικροεπεξεργαστή Αριθμός bit δίαυλου δεδομένων (Data Bus) Αριθμός bit δίαυλου διευθύνσεων (Address Bus) Μέγιστη συχνότητα λειτουργίας (Clock Frequency) Τύποι εντολών Αριθμητική

Διαβάστε περισσότερα

Συστήματα Μικροϋπολογιστών

Συστήματα Μικροϋπολογιστών Συστήματα Μικροϋπολογιστών Είσοδος / Έξοδος Δεδομένων Υπεύθυνος Μαθήματος: K. ΠΕΚΜΕΣΤΖΗ Άδεια Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης Creative Commons. Για εκπαιδευτικό υλικό, όπως

Διαβάστε περισσότερα

Τμήμα Λογιστικής. Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές. Μάθημα 8. 1 Στέργιος Παλαμάς

Τμήμα Λογιστικής. Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές. Μάθημα 8. 1 Στέργιος Παλαμάς ΤΕΙ Ηπείρου Παράρτημα Πρέβεζας Τμήμα Λογιστικής Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές Μάθημα 8 Κεντρική Μονάδα Επεξεργασίας και Μνήμη 1 Αρχιτεκτονική του Ηλεκτρονικού Υπολογιστή Μονάδες Εισόδου Κεντρική

Διαβάστε περισσότερα

K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops

K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops K24 Ψηφιακά Ηλεκτρονικά 9: TEI Πελοποννήσου Σχολή Τεχνολογικών Εφαρμογών Τμήμα Μηχανικών Πληροφορικής ΤΕ ΤΕΧΝΟΛΟΓΙΚΟ Περιεχόμενα 1 2 3 Γενικά Ύστερα από τη μελέτη συνδυαστικών ψηφιακών κυκλωμάτων, θα μελετήσουμε

Διαβάστε περισσότερα

ΠΛΗΡΟΦΟΡΙΚΗ 4 ο Μάθημα. Το Υλικό του Υπολογιστή

ΠΛΗΡΟΦΟΡΙΚΗ 4 ο Μάθημα. Το Υλικό του Υπολογιστή ΠΛΗΡΟΦΟΡΙΚΗ 4 ο Μάθημα Το Υλικό του Υπολογιστή Ηλεκτρονικός Υπολογιστής Πουλιέται οπουδήποτε (ακόμη και σε Super Market) Είναι παντού Ο φορητός έχει τις ίδιες δυνατότητες με τον επιτραπέζιο Γίνονται μικρότεροι

Διαβάστε περισσότερα

Ενσωματωμένα Συστήματα

Ενσωματωμένα Συστήματα Ενσωματωμένα Συστήματα Ενότητα: ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ Νο 13 Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών

Διαβάστε περισσότερα

- Εισαγωγή - Επίπεδα μνήμης - Ολοκληρωμένα κυκλώματα μνήμης - Συσκευασίες μνήμης προσωπικών υπολογιστών

- Εισαγωγή - Επίπεδα μνήμης - Ολοκληρωμένα κυκλώματα μνήμης - Συσκευασίες μνήμης προσωπικών υπολογιστών Μάθημα 4.5 Η Μνήμη - Εισαγωγή - Επίπεδα μνήμης - Ολοκληρωμένα κυκλώματα μνήμης - Συσκευασίες μνήμης προσωπικών υπολογιστών Όταν ολοκληρώσεις το μάθημα αυτό θα μπορείς: Να αναφέρεις τα κυριότερα είδη μνήμης

Διαβάστε περισσότερα

26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ

26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2009 Καταχωρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Καταχωρητές Παράλληλης

Διαβάστε περισσότερα

Οργάνωση Υπολογιστών (ΙI)

Οργάνωση Υπολογιστών (ΙI) Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 2016-17 Οργάνωση Υπολογιστών (ΙI) (κύρια και κρυφή μνήμη) http://mixstef.github.io/courses/csintro/ Μ.Στεφανιδάκης Ένα τυπικό

Διαβάστε περισσότερα

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers) ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers) ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy) Περίληψη q Καταχωρητές Παράλληλης

Διαβάστε περισσότερα

Έλεγχος με Μικροϋπολογιστές Εργαστήριο ενσωματωμένων συστημάτων

Έλεγχος με Μικροϋπολογιστές Εργαστήριο ενσωματωμένων συστημάτων Εργαστήριο ενσωματωμένων συστημάτων Παρουσίαση 1: Εισαγωγή στα ενσωματωμένα συστήματα (embedded systems) Εργαστήριο Αυτομάτου Ελέγχου Ενσωματωμένα συστήματα (Embedded Systems) Ενσωματωμένα συστήματα (Embedded

Διαβάστε περισσότερα

Διασύνδεση Εισόδου-Εξόδου

Διασύνδεση Εισόδου-Εξόδου Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2016-17 Διασύνδεση Εισόδου-Εξόδου (συσκευές και ) http://mixstef.github.io/courses/comparch/ Μ.Στεφανιδάκης Διασυνδετικοί : Αναλαμβάνουν

Διαβάστε περισσότερα

Ελίνα Μακρή

Ελίνα Μακρή Ελίνα Μακρή elmak@unipi.gr Μετατροπή Αριθμητικών Συστημάτων Πράξεις στα Αριθμητικά Συστήματα Σχεδίαση Ψηφιακών Κυκλωμάτων με Logism Άλγεβρα Boole Λογικές Πύλες (AND, OR, NOT, NAND, XOR) Flip Flops (D,

Διαβάστε περισσότερα

ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ ΜΕ ΧΡΗΣΗ ΥΠΟΛΟΓΙΣΤΩΝ (E-CAD) ΑΚΑΔΗΜΑΪΚΟ ΕΤΟΣ Χ. Βέργος Καθηγητής

ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ ΜΕ ΧΡΗΣΗ ΥΠΟΛΟΓΙΣΤΩΝ (E-CAD) ΑΚΑΔΗΜΑΪΚΟ ΕΤΟΣ Χ. Βέργος Καθηγητής ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ ΜΕ ΧΡΗΣΗ ΥΠΟΛΟΓΙΣΤΩΝ (E-CAD) ΑΚΑΔΗΜΑΪΚΟ ΕΤΟΣ 2013 2014 Χ. Βέργος Καθηγητής ΕΡΓΑΣΙΑ ΕΞΑΜΗΝΟΥ Σκοπός της φετινής εργασίας εξαμήνου είναι η σχεδίαση ενός Συστήματος Απεικόνισης Χαρακτήρων

Διαβάστε περισσότερα

Μάθημα 3: Αρχιτεκτονική Υπολογιστών

Μάθημα 3: Αρχιτεκτονική Υπολογιστών Μάθημα 3: Αρχιτεκτονική Υπολογιστών 3.1 Περιφερειακές μονάδες και τμήμα επεξεργασίας Στην καθημερινή μας ζωή ερχόμαστε συνέχεια σε επαφή με υπολογιστές. Ο υπολογιστής είναι μια συσκευή που επεξεργάζεται

Διαβάστε περισσότερα

Σημειώσεις : Χρήστος Μουρατίδης. Κάντε κλικ για έναρξη

Σημειώσεις : Χρήστος Μουρατίδης. Κάντε κλικ για έναρξη Σημειώσεις : Χρήστος Μουρατίδης Κάντε κλικ για έναρξη Γενική εικόνα Στο σχήμα βλέπουμε μία γενική εικόνα του εσωτερικού της Κεντρική Μονάδας του υπολογιστή: Τροφοδοτικό Είναι μία ηλεκτρική μικροσυσκευή,

Διαβάστε περισσότερα

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΕΦΑΡΜΟΓΕΣ ΚΑΤΑΧΩΡΗΤΩΝ ΟΛΙΣΘΗΣΗΣ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΕΦΑΡΜΟΓΕΣ ΚΑΤΑΧΩΡΗΤΩΝ ΟΛΙΣΘΗΣΗΣ ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΕΦΑΡΜΟΓΕΣ ΚΑΤΑΧΩΡΗΤΩΝ ΟΛΙΣΘΗΣΗΣ ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ Στο διπλανό σχήμα φαίνεται το διάγραμμα ακροδεκτών

Διαβάστε περισσότερα

Διασυνδετικοί Δίαυλοι. Τι διασυνδέει ένας δίαυλος; Μεταφορά δεδομένων. Διασύνδεση Εισόδου-Εξόδου. Μ.Στεφανιδάκης

Διασυνδετικοί Δίαυλοι. Τι διασυνδέει ένας δίαυλος; Μεταφορά δεδομένων. Διασύνδεση Εισόδου-Εξόδου. Μ.Στεφανιδάκης Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2014-15 Διασύνδεση Εισόδου-Εξόδου (συσκευές και ) http://www.ionio.gr/~mistral/tp/comparch/ Μ.Στεφανιδάκης Διασυνδετικοί : Αναλαμβάνουν την

Διαβάστε περισσότερα

Κύρια μνήμη. Μοντέλο λειτουργίας μνήμης. Ένα τυπικό υπολογιστικό σύστημα σήμερα. Οργάνωση Υπολογιστών (ΙI)

Κύρια μνήμη. Μοντέλο λειτουργίας μνήμης. Ένα τυπικό υπολογιστικό σύστημα σήμερα. Οργάνωση Υπολογιστών (ΙI) Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 015-16 Οργάνωση Υπολογιστών (ΙI) (κύρια και ) http://di.ionio.gr/~mistral/tp/csintro/ Μ.Στεφανιδάκης Ένα τυπικό υπολογιστικό

Διαβάστε περισσότερα

Δομή Ηλεκτρονικού υπολογιστή

Δομή Ηλεκτρονικού υπολογιστή Δομή Ηλεκτρονικού υπολογιστή Η κλασσική δομή του μοντέλου που πρότεινε το 1948 ο Von Neumann Κεντρική Μονάδα Επεξεργασίας Είσοδος Αποθήκη Αποθήκη - Έξοδος Εντολών Δεδομένων Κλασσικό μοντέλο Von Neumann

Διαβάστε περισσότερα

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Κεφάλαιο 7 i: Καταχωρητές Περίληψη Καταχωρητές Παράλληλης Φόρτωσης Καταχωρητές Ολίσθησης Σειριακή Φόρτωση Σειριακή Ολίσθηση Καταχωρητές Ολίσθησης Παράλληλης Φόρτωσης

Διαβάστε περισσότερα

Κυκλώματα αποθήκευσης με ρολόι

Κυκλώματα αποθήκευσης με ρολόι Κυκλώματα αποθήκευσης με ρολόι Latches και Flip-Flops Γιώργος Δημητρακόπουλος Τμήμα Επιστήμης Υπολογιστών Πανεπιστήμιο Κρήτης 1 Γιατί χρειαζόμαστε τα ρολόγια Συνδιαστική λογική Η έξοδος εξαρτάται μόνο

Διαβάστε περισσότερα

ΑΣΚΗΣΗ 8 ΚΑΤΑΧΩΡΗΤΕΣ - REGISTERS

ΑΣΚΗΣΗ 8 ΚΑΤΑΧΩΡΗΤΕΣ - REGISTERS ΑΣΚΗΣΗ 8 ΚΑΤΑΧΩΡΗΤΕΣ - REGISTERS Αντικείμενο της άσκησης: Η σχεδίαση και λειτουργία συστημάτων προσωρινής αποθήκευσης (Kαταχωρητές- Registers). Για την αποθήκευση μιας πληροφορίας του ενός ψηφίου (bit)

Διαβάστε περισσότερα

Μάθημα 4: Κεντρική Μονάδα Επεξεργασίας

Μάθημα 4: Κεντρική Μονάδα Επεξεργασίας Μάθημα 4: Κεντρική Μονάδα Επεξεργασίας 4.1 Γενικά Ο υπολογιστής επεξεργάζεται δεδομένα ακολουθώντας βήμα βήμα, τις εντολές ενός προγράμματος. Το τμήμα του υπολογιστή, που εκτελεί τις εντολές και συντονίζει

Διαβάστε περισσότερα

Οργάνωση Υπολογιστών (IΙI)

Οργάνωση Υπολογιστών (IΙI) Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 2016-17 Οργάνωση Υπολογιστών (IΙI) (συσκευές εισόδου-εξόδου) http://mixstef.github.io/courses/csintro/ Μ.Στεφανιδάκης Ένα τυπικό

Διαβάστε περισσότερα

*Ένας υπολογιστής είναι στην πραγματικότητα ένα σύστημα πολλών μερών που συνεργάζονται μεταξύ τους.

*Ένας υπολογιστής είναι στην πραγματικότητα ένα σύστημα πολλών μερών που συνεργάζονται μεταξύ τους. Ένας υπολογιστής είναι στην πραγματικότητα ένα σύστημα πολλών μερών που συνεργάζονται μεταξύ τους. *Τα φυσικά μέρη που μπορούμε να δούμε και να αγγίξουμε ονομάζονται συνολικά υλικό (hardware). * * υπερυπολογιστές

Διαβάστε περισσότερα

15 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ

15 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ ΑΡΧΗ 1ΗΣ ΣΕΛΙ ΑΣ ΠΑΝΕΛΛΑ ΙΚΕΣ ΕΞΕΤΑΣΕΙΣ ΗMEΡΗΣΙΩΝ ΚΑΙ ΕΣΠΕΡΙΝΩΝ ΕΠΑΓΓΕΛΜΑΤΙΚΩΝ ΛΥΚΕΙΩΝ (ΟΜΑ Α A ) ΚΑΙ ΜΑΘΗΜΑΤΩΝ ΕΙ ΙΚΟΤΗΤΑΣ ΕΠΑΓΓΕΛΜΑΤΙΚΩΝ ΛΥΚΕΙΩΝ (ΟΜΑ Α Β ) ΤΕΤΑΡΤΗ 18 ΙΟΥΝΙΟΥ 2014 ΕΞΕΤΑΖΟΜΕΝΟ ΜΑΘΗΜΑ:

Διαβάστε περισσότερα

Το ολοκληρωμένο κύκλωμα μιας ΚΜΕ. «Φέτα» ημιαγωγών (wafer) από τη διαδικασία παραγωγής ΚΜΕ

Το ολοκληρωμένο κύκλωμα μιας ΚΜΕ. «Φέτα» ημιαγωγών (wafer) από τη διαδικασία παραγωγής ΚΜΕ Το ολοκληρωμένο κύκλωμα μιας ΚΜΕ Η Κεντρική Μονάδα Επεξεργασίας (Central Processing Unit -CPU) ή απλούστερα επεξεργαστής αποτελεί το μέρος του υλικού που εκτελεί τις εντολές ενός προγράμματος υπολογιστή

Διαβάστε περισσότερα

ΕΙΣΑΓΩΓΗ. Αρχιτεκτονική Η/Υ ΗΜΟΣ ΜΠΟΛΑΝΑΚΗΣ

ΕΙΣΑΓΩΓΗ. Αρχιτεκτονική Η/Υ ΗΜΟΣ ΜΠΟΛΑΝΑΚΗΣ ΕΙΣΑΓΩΓΗ Θέµατα ❸Συστήµατα Η/Υ (αναφορά) ❸Γλώσσα υπολογιστών ❸Γλώσσες προγραµµατισµού (low-high level) ❸Low level VS high level programming ❸Βασικά µέρη Η/Υ ❸Μικροϋπολογιστές (µc µp) ❸Αρχιτεκτονική µικροελεγκτών

Διαβάστε περισσότερα

Μνήμη και Προγραμματίσιμη Λογική

Μνήμη και Προγραμματίσιμη Λογική Μνήμη και Προγραμματίσιμη Λογική Η μονάδα μνήμης είναι ένα στοιχείο κυκλώματος στο οποίο μεταφέρονται ψηφιακές πληροφορίες προς αποθήκευση και από το οποίο μπορούμε να εξάγουμε αποθηκευμένες πληροφορίες

Διαβάστε περισσότερα

- Δομή πλαισίου Ethernet - Πλαίσια Ethernet μεγάλου μεγέθους (Jumbo frames)

- Δομή πλαισίου Ethernet - Πλαίσια Ethernet μεγάλου μεγέθους (Jumbo frames) 2.4.2 Διευθύνσεις Ελέγχου πρόσβασης στο Μέσο (MAC) - Δομή πλαισίου Ethernet - Πλαίσια Ethernet μεγάλου μεγέθους (Jumbo frames) 1 / 37 Φυσική διεύθυνση Κάθε κόμβος σε ένα δίκτυο Ethernet έχει μια φυσική

Διαβάστε περισσότερα

ε. Ένα κύκλωμα το οποίο παράγει τετραγωνικούς παλμούς και απαιτείται εξωτερική διέγερση ονομάζεται ασταθής πολυδονητής Λ

ε. Ένα κύκλωμα το οποίο παράγει τετραγωνικούς παλμούς και απαιτείται εξωτερική διέγερση ονομάζεται ασταθής πολυδονητής Λ ΑΡΧΗ 1ΗΣ ΣΕΛΙΔΑΣ Γ ΤΑΞΗ ΕΠΑΛ (ΟΜΑΔΑ Α ) & ΜΑΘΗΜΑΤΩΝ ΕΙΔΙΚΟΤΗΤΑΣ ΕΠΑΛ (ΟΜΑΔΑ Β ) ΣΑΒΒΑΤΟ 16/04/2016 - ΕΞΕΤΑΖΟΜΕΝΟ ΜΑΘΗΜΑ: ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ (ΣΥΣΤΗΜΑΤΑ ΨΗΦΙΑΚΩΝ ΗΛΕΚΤΡΟΝΙΚΩΝ) ΣΥΝΟΛΟ ΣΕΛΙΔΩΝ: ΠΕΝΤΕ (5) ΕΝΔΕΙΚΤΙΚΕΣ

Διαβάστε περισσότερα

Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS

Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS Γενικές Γραμμές Ακολουθιακή Λογική Μεταστάθεια S-R RLatch h( (active high h&l low) S-R Latch with Enable Latch Flip-Flop Ασύγχρονοι είσοδοι PRESET

Διαβάστε περισσότερα

ΤΜΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΟΥ ΥΠΟΛΟΓΙΣΤΗ

ΤΜΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΟΥ ΥΠΟΛΟΓΙΣΤΗ ΤΜΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΟΥ ΥΠΟΛΟΓΙΣΤΗ Τα τμήματα ενός ηλεκτρονικού υπολογιστή είναι: 1. Επεξεργαστής 2. Μνήμη RAM και ROM 3. Κάρτα γραφικών 4. Μητρική Πλακέτα 5. Σκληρός Δίσκος 6. DVD / Blue Ray 7. Τροφοδοτικό

Διαβάστε περισσότερα

ΑΣΚΗΣΗ 9. Tα Flip-Flop

ΑΣΚΗΣΗ 9. Tα Flip-Flop ΑΣΚΗΣΗ 9 Tα Flip-Flop 9.1. ΣΚΟΠΟΣ Η κατανόηση της λειτουργίας των στοιχείων μνήμης των ψηφιακών κυκλωμάτων. Τα δομικά στοιχεία μνήμης είναι οι μανδαλωτές (latches) και τα Flip-Flop. 9.2. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ

Διαβάστε περισσότερα

7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Μονάδες Μνήµης

7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Μονάδες Μνήµης 7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Εισαγωγή Καταχωρητής: είναι µία οµάδα από δυαδικά κύτταρα αποθήκευσης και από λογικές πύλες που διεκπεραιώνουν την µεταφορά πληροφοριών. Οι µετρητές είναι

Διαβάστε περισσότερα

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία ιάλεξη 5

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία ιάλεξη 5 ΗΜΥ 100 Εισαγωγή στην Τεχνολογία ιάλεξη 5 22 Σεπτεµβρίου, 2006 Γεώργιος Έλληνας Επίκουρος Καθηγητής ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ ΤΑ ΘΕΜΑΤΑ

Διαβάστε περισσότερα

«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο Μηχανές Πεπερασμένων Καταστάσεων

«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο Μηχανές Πεπερασμένων Καταστάσεων «Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο 2016-2017 Μηχανές Πεπερασμένων Καταστάσεων Παρασκευάς Κίτσος http://diceslab.cied.teiwest.gr Επίκουρος Καθηγητής Tμήμα Μηχανικών Πληροφορικής ΤΕ

Διαβάστε περισσότερα

Μάθημα 7: Μικροϋπολογιστικό Σύστημα και Μνήμες

Μάθημα 7: Μικροϋπολογιστικό Σύστημα και Μνήμες Μάθημα 7: Μικροϋπολογιστικό Σύστημα και Μνήμες 7.1 Αρχιτεκτονική μνημών σε υπολογιστικό σύστημα Σε ένα υπολογιστικό σύστημα υπάρχουν συνήθως περισσότερες από μία μνήμες. Επειδή η χωρητικότητα ενός μόνο

Διαβάστε περισσότερα

Ηλεκτρονικοί Υπολογιστές Δ Εξάμηνο

Ηλεκτρονικοί Υπολογιστές Δ Εξάμηνο AEN ΗΠΕΙΡΟΥ ΣΧΟΛΗ ΠΛΟΙΑΡΧΩΝ Ηλεκτρονικοί Υπολογιστές Δ Εξάμηνο ΘΕΩΡΙΑ 3 η Διάλεξη ΧΑΣΑΝΗΣ ΒΑΣΙΛΕΙΟΣ ΥΠΟΛΟΓΙΣΤΙΚΟ ΣΥΣΤΗΜΑ Υπολογιστικό σύστημα: Ένα δυναμικό σύστημα που: Χρησιμοποιείται για επίλυση προβλημάτων

Διαβάστε περισσότερα

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων Τµήµα Επιστήµης Υπολογιστών Χειµερινό Εξάµηνο

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων Τµήµα Επιστήµης Υπολογιστών Χειµερινό Εξάµηνο ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων Τµήµα Επιστήµης Υπολογιστών Χειµερινό Εξάµηνο 2006-2007 Εκφώνηση Εργαστηρίου Στο εργαστήριο του µαθήµατος σας ζητείται να σχεδιάσετε, να υλοποιήσετε και να επαληθεύσετε

Διαβάστε περισσότερα

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ ΠΛΗ21 ΟΣΣ#2 14 Δεκ 2008 ΠΑΤΡΑ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ 7-segment display 7-segment display 7-segment display Αποκωδικοποιητής των 7 στοιχείων (τμημάτων) (7-segment decoder) Κύκλωμα αποκωδικοποίησης του στοιχείου

Διαβάστε περισσότερα

Αρχιτεκτονική Μνήµης

Αρχιτεκτονική Μνήµης ΕΣ 08 Επεξεργαστές Ψηφιακών Σηµάτων Αρχιτεκτονική Μνήµης Τµήµα Επιστήµη και Τεχνολογίας Τηλεπικοινωνιών Πανεπιστήµιο Πελοποννήσου Βιβλιογραφία Ενότητας Kuo [2005]: Chapters 3 & 4 Lapsley [2002]: Chapter

Διαβάστε περισσότερα

7 η διάλεξη Ακολουθιακά Κυκλώματα

7 η διάλεξη Ακολουθιακά Κυκλώματα 7 η διάλεξη Ακολουθιακά Κυκλώματα 1 2 3 4 5 6 7 Παραπάνω βλέπουμε ακολουθιακό κύκλωμα σχεδιασμένο με μανταλωτές διαφορετικής φάσης. Παρατηρούμε ότι συνδυαστική λογική μπορεί να προστεθεί μεταξύ και των

Διαβάστε περισσότερα

ΑΣΚΗΣΗ 6 ΠΟΛΥΠΛΕΚΤΕΣ (MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMUX)

ΑΣΚΗΣΗ 6 ΠΟΛΥΠΛΕΚΤΕΣ (MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMUX) ΑΣΚΗΣΗ 6 ΠΟΛΥΠΛΕΚΤΕΣ (MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMUX) Αντικείμενο της άσκησης: Η κατανόηση των εννοιών πολύπλεξης - απόπλεξης, η σχεδίαση σε επίπεδο πυλών ενός πολυπλέκτη και εφαρμογές με τα ολοκληρωμένα κυκλώματα

Διαβάστε περισσότερα

Εργαστηριακή Άσκηση 4: Ιεραρχική σχεδίαση και προσχεδιασμένοι πυρήνες

Εργαστηριακή Άσκηση 4: Ιεραρχική σχεδίαση και προσχεδιασμένοι πυρήνες Εργαστηριακή Άσκηση 4: Ιεραρχική σχεδίαση και προσχεδιασμένοι πυρήνες Στην 4 η εργαστηριακή άσκηση θα ασχοληθούμε με την ιεραρχική σχεδίαση. Συγκεκριμένα θα μάθουμε να σχεδιάζουμε απλές οντότητες τις οποίες

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 Μάθημα : Ψηφιακά Ηλεκτρονικά Τεχνολογία ΙΙ, Θεωρητικής Κατεύθυνσης Ημερομηνία

Διαβάστε περισσότερα

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων Τµήµα Επιστήµης Υπολογιστών Χειµερινό Εξάµηνο

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων Τµήµα Επιστήµης Υπολογιστών Χειµερινό Εξάµηνο ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων Τµήµα Επιστήµης Υπολογιστών Χειµερινό Εξάµηνο 2006-2007 Εκφώνηση Εργαστηρίου Στο εργαστήριο του µαθήµατος σας ζητείται να σχεδιάσετε, να υλοποιήσετε και να επαληθεύσετε

Διαβάστε περισσότερα

Μαλούτα Θεανώ Σελίδα 1

Μαλούτα Θεανώ Σελίδα 1 ΕΦΑΡΜΟΓΕΣ ΠΛΗΡΟΦΟΡΙΚΗΣ Α' ΛΥΚΕΙΟΥ ΕΝΟΤΗΤΑ 1η ΕΡΩΤΗΣΕΙΣ ΘΕΩΡΙΑΣ 1. Τι ονομάζουμε υλικό και τι λογισμικό ενός υπολογιστικού συστήματος; 2. Τι είναι α) η μητρική πλακέτα ( motherboard), β) η κεντρική μονάδα

Διαβάστε περισσότερα

(Ιούνιος 2001 ΤΕΕ Ηµερήσιο) Σε κάθε µία από τις παρακάτω περιπτώσεις, να

(Ιούνιος 2001 ΤΕΕ Ηµερήσιο) Σε κάθε µία από τις παρακάτω περιπτώσεις, να Κεεφάάλλααι ιοο:: 3Β ο Τίττλλοοςς Κεεφααλλααί ίοουυ: : Αρχιτεκτονική Ηλ/κου Τµήµατος των Υπολ. Συστηµάτων (Ιούνιος 2001 ΤΕΕ Ηµερήσιο) Σε κάθε µία από τις παρακάτω περιπτώσεις, να αναφέρετε τις τιµές των

Διαβάστε περισσότερα