1. ΕΙΣΑΓΩΓΗ 1.1 ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ ΜΕ ΑΝΑΛΟΓΙΚΕΣ ΚΑΙ ΨΗΦΙΑΚΕΣ ΜΕΘΟΔΟΥΣ ΠΛΕΟΝΕΚΤΗΜΑΤΑ ΜΕΙΟΝΕΚΤΗΜΑΤΑ

Μέγεθος: px
Εμφάνιση ξεκινά από τη σελίδα:

Download "1. ΕΙΣΑΓΩΓΗ 1.1 ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ ΜΕ ΑΝΑΛΟΓΙΚΕΣ ΚΑΙ ΨΗΦΙΑΚΕΣ ΜΕΘΟΔΟΥΣ ΠΛΕΟΝΕΚΤΗΜΑΤΑ ΜΕΙΟΝΕΚΤΗΜΑΤΑ"

Transcript

1 1. ΕΙΣΑΓΩΓΗ 1.1 ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ ΜΕ ΑΝΑΛΟΓΙΚΕΣ ΚΑΙ ΨΗΦΙΑΚΕΣ ΜΕΘΟΔΟΥΣ ΠΛΕΟΝΕΚΤΗΜΑΤΑ ΜΕΙΟΝΕΚΤΗΜΑΤΑ ΕΞΕΛΙΞΗ ΟΛΟΚΛΗΡΩΜΕΝΩΝ ΚΥΚΛΩΜΑΤΩΝ ΤΕΧΝΟΛΟΓΙΑ ΚΑΤΑΣΚΕΥΗΣ ΤΑΞΙΝΟΜΗΣΗ ΨΗΦΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ GATES FLIPFLOPS MUX (input data + select inputs) ALU (select a function) MICROPROCESSOR (programmable)

2 ΤΡΟΠΟΙ ΥΛΟΠΟΙΗΣΗΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ HARD WIRED LOGIC (gates) STRUCTURED LOGIC (PROM + Counter) CUSTOM DESIGNED SYSTEMS ASIC USER SPECIFIC INTEGRATED CIRCUIT APPLICATION SPECIFIC STANDARD PRODUCT FPGA SOC - PSOC MICROPROCESSOR MICROCONTROLLER DSP PC SYSTEMS

3 ΚΡΙΤΗΡΙΑ ΕΠΙΛΟΓΗΣ ΚΑΤΑΛΛΗΛΟΥ ΨΗΦΙΑΚΟΥ ΣΥΣΤΗΜΑΤΟΣ Απαιτούμενη υπολογιστική ισχύς (ταχύτητα επεξεργασίας, ακρίβεια υπολογισμών, πολυπλοκότητα διαδικασίας) Μέγεθος μνήμης Φυσικές διαστάσεις συστήματος Ευελιξία σε αλλαγές Κατανάλωση ισχύος Αξιοπιστία Κόστος Δυνατότητες προσωπικού Για προγραμματιζόμενα ψηφιακά συστήματα μία επιπρόσθετη παράμετρος είναι η κατανομή των λειτουργιών ανάμεσα στο υλικό και το λογισμικό.

4 1.2 ΓΕΝΙΚΕΥΜΕΝΗ ΑΠΕΙΚΟΝΙΣΗ ΤΩΝ ΔΙΑΦΟΡΩΝ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΜΟΝΤΕΛΩΝ Περιγραφή με τέσσερις τύπους λειτουργικών μονάδων : επεξεργαστής εντολών (instruction processor): λειτουργική μονάδα που ερμηνεύει τις εντολές (όταν αυτές υπάρχουν στο μοντέλο υπολογισμού). επεξεργαστής δεδομένων (data processor): λειτουργική μονάδα που μετασχηματίζει τα δεδομένα, συνήθως με τρόπους που ανταποκρίνονται στις αριθμητικές και λογικές πράξεις (ALU). ιεραρχία μνήμης (memory hierarchy): ιεραρχική δομή μνήμης δεδομένων ή εντολών. διακόπτης (switch): μια συσκευή που συνδέει τις λειτουργικές μονάδες μεταξύ τους (όχι πάντα). Δες slides

5 Η γενικευμένη μηχανή von Neumann Η μηχανή von Neumann αποτελείται από έναν επεξεργαστή εντολών (IP), έναν επεξεργαστή δεδομένων (DP) και δύο ιεραρχικές δομές μνήμης. Σ' αυτή τη μηχανή δεν υπάρχει κάποιος ειδικός διακόπτης. Ο επεξεργαστής εντολών συνδέεται με την μνήμη εντολών από την οποία δέχεται εντολές. Επίσης συνδέεται και με τον επεξεργαστή δεδομένων, στον οποίο στέλνει πληροφορίες για τις λειτουργίες που πρέπει να εκτελεστούν και τις ετικέτες των μεταβλητών πάνω στις οποίες θα εκτελεστούν, ενώ παίρνει από τον DP πληροφορίες κατάστασης.

6 Αν επιθυμούμε να δηλώσουμε την ακριβή σειρά των βημάτων, πρέπει να προχωρήσουμε στο δεύτερο επίπεδο απεικόνισης της ροής πληροφορίας και να παραστήσουμε τις διάφορες λειτουργίες σαν καταστάσεις σ' ένα διάγραμμα καταστάσεων. Σ' αυτό το δεύτερο επίπεδο ο επεξεργαστής εντολών (IP) μπορεί να παρασταθεί όπως στο σχ.2, στο οποίο κάθε κατάσταση παριστάνει μια λειτουργία και τα βέλη παριστάνουν τις εξαρτήσεις ανάμεσα στις καταστάσεις. Οι διακεκομμένες γραμμές παριστάνουν επικοινωνία ανάμεσα στον επεξεργαστή εντολών και τις άλλες λειτουργικές μονάδες. Αν φανταστούμε ένα token τοποθετημένο σε μια κατάσταση, τότε αυτό το διάγραμμα καταστάσεων μαζί με την θέση του συμβόλου μας δίνει μια πλήρη περιγραφή για το τι κάνει ο επεξεργαστής εντολών οποιαδήποτε χρονική στιγμή. Το token έπειτα ακολουθεί τα βέλη ανάμεσα στις καταστάσεις κινούμενο κυκλικά στο βρόχο μια φορά για κάθε εκτελούμενη εντολή.

7 Ο επεξεργαστής δεδομένων (DP) εκτελεί τα ακόλουθα βήματα (σχ. 3) : 1. Λαμβάνει έναν τύπο εντολής από τον επεξεργαστή εντολών. 2. Λαμβάνει ετικέτες τελεστών από τον επεξεργαστή εντολών. 3. Δίνει εντολή στη DM (ξεχωριστή από την IM) να δώσει τις τιμές των τελεστών 4. Λαμβάνει τις τιμές των τελεστών από τη μνήμη. 5. Εκτελεί την απαιτούμενη λειτουργία (φάση εκτέλεσης). 6. Παρέχει την τιμή του αποτελέσματος στη μνήμη

8 Mε βάση τα διαγράμματα καταστάσεων μπορεί να σχεδιασθούν διατάξεις αύξησης της επίδοσης (ταχύτητας υπολογισμών) διευθέτηση των διαγραμμάτων καταστάσεων ώστε το token να χρειάζεται λιγότερο χρόνο για να διανύσει το βρόχο. Δεν παράγεται μια καινούρια διάταξη αρχιτεκτονικής. Για παράδειγμα, στον επεξεργαστή δεδομένων οι λειτουργίες: 1) να πληροφορήσει τον επεξεργαστή εντολών για την κατάσταση που προέκυψε από το αποτέλεσμα και 2) να αποθηκεύσει το αποτέλεσμα αυτό στην ιεραρχία μνήμης, είναι ανεξάρτητες. Για το λόγο αυτό μπορούν να συμβούν ταυτόχρονα. Έτσι παίρνουμε το βελτιωμένο διάγραμμα καταστάσεων που φαίνεται στο σχήμα 4.

9 να επιτρέπονται περισσότερα από ένα token και άρα περισσότερα ενεργά βήματα κάθε φορά. Είναι η μέθοδος της διοχέτευσης ( pipelining). Ας υποθέσουμε ότι ο αριθμός των επιπέδων (βαθμίδων επεξεργασίας) σ' ένα διάγραμμα καταστάσεων είναι n. Αν κάθε επίπεδο χρειάζεται τον ίδιο χρόνο, έστω t, τότε ο χρόνος που χρειάζεται για να εκτελεστεί μια εντολή είναι n t. Αν επιτρέψουμε σε n tokens να βρίσκονται ταυτόχρονα στο διάγραμμα, είναι σαν να παριστάνουμε n διαφορετικές εντολές σε διάφορα στάδια εκτέλεσης. Ο χρόνος που χρειάζεται η εκτέλεση κάθε εντολής είναι επίσης n t. Ωστόσο, ο μέσος ρυθμός ολοκλήρωσης των εντολών είναι 1/t εντολές ανά μονάδα χρόνου. Έτσι έχουμε πετύχει n φορές μεγαλύτερη ταχύτητα στη μηχανή μας, με την προϋπόθεση ότι υπάρχουν πάντοτε n tokens στο διάγραμμα καταστάσεων. Βέβαια, υπάρχουν κίνδυνοι (hazards) στη λειτουργία αυτού του συστήματος π.χ. οι εντολές διακλαδώσεων και μεταφοράς του προγράμματος σε άλλο σημείο, οι εξωτερικές διακοπές και η ανάγκη ταυτόχρονης προσπέλασης των ίδιων δεδομένων. Τα pipelines έχουν και μια άλλη ενδιαφέρουσα ιδιότητα. Ας υποδιαιρέσουμε κάθε μία εκ των καταστάσεων του διαγράμματος σε δύο υποκαταστάσεις. Τότε η κάθε υποκατάσταση θα χρειάζεται χρόνο t/2. Αν τώρα παραστήσουμε 2n tokens στο διάγραμμα καταστάσεων, τότε μια εντολή ολοκληρώνεται σε t/2 μονάδες χρόνου αυξάνοντας το ρυθμό ολοκλήρωσης των εντολών σε 2/t εντολές ανά μονάδα χρόνου. Έτσι έχουμε συνολική επιτάχυνση 2n. Υποδιαιρώντας το κάθε επίπεδο μπορούμε να αυξήσουμε κι άλλο το ρυθμό ολοκλήρωσης των εντολών, όμως γίνεται πιο πολύπλοκος ο χειρισμός απρόβλεπτων αλληλεπιδράσεων. Αυτή είναι η μέθοδος superpipelining.

10 πολλαπλές λειτουργικές μονάδες που συνδέονται με κατάλληλους μηχανισμούς (διακόπτες) και επιτρέπουν παράλληλη δραστηριότητα. Η πιο απλή δυνατότητα επανάληψης είναι οι επεξεργαστές πινάκων (array processors). Ένας τυπικός επεξεργαστής πινάκων αποτελείται από μια μονάδα εντολών, η οποία εκπέμπει εντολές σε μια ομάδα εξαρτημένων επεξεργαστών δεδομένων. Καθένας από τους εξαρτημένους επεξεργαστές εκτελεί την εντολή στις διευθύνσεις των ορισμάτων που βρίσκονται στη μνήμη του. Ο array processor είναι μία μηχανή με έναν επεξεργαστή εντολών, μια μνήμη εντολών, πολλούς επεξεργαστές δεδομένων και αντίστοιχο αριθμό από μνήμες δεδομένων. Οι συνδέσεις μεταξύ των λειτουργικών μονάδων γίνονται χρησιμοποιώντας διακόπτες (abstract switches), που μπορούν να υλοποιηθούν με διαφορετικούς τρόπους όπως: με διαύλους (buses), δυναμικούς διακόπτες (dynamic switches) ή με στατικά δίκτυα διασύνδεσης (static interconnection networks). Τέσσερα διαφορετικά σχήματα διακοπτών συνδέουν τις λειτουργικές μονάδες: 1-προς-1 (1 : 1) : Μια απλή λειτουργική μονάδα του ενός τύπου συνδέεται άμεσα με μια μονάδα άλλου τύπου (μέσω των AB, DB, CB). n-προς-n (n : n) : Η i μονάδα από μια ομάδα λειτουργικών μονάδων συνδέεται με τη i μονάδα μιας άλλης. Αυτός ο τύπος διακόπτη είναι 1 προς 1 σύνδεση που επαναλαμβάνεται n φορές. 1-προς-n (1 : n) : Μια λειτουργική μονάδα συνδέεται με όλες τις n συσκευές μιας άλλης ομάδας λειτουργικών μονάδων. n-με-n (n x n) : Κάθε συσκευή από μια ομάδα λειτουργικών μονάδων μπορεί να επικοινωνήσει με οποιαδήποτε συσκευή από μια δεύτερη ομάδα και αντιστρόφως.

11 ΠΑΡΑΔΕΙΓΜΑΤΑ ΜΗΧΑΝΩΝ ΜΕ ΠΟΛΛΑΠΛΕΣ ΛΕΙΤΟΥΡΓΙΚΕΣ ΜΟΝΑΔΕΣ Όλοι οι array processors έχουν έναν διακόπτη 1-προς-n, ο οποίος συνδέει τον επεξεργαστή εντολών με τους επεξεργαστές δεδομένων. Μπορούν να διακριθούν δύο οικογένειες array processors βασισμένες στους τύπους των διακοπτών που χρησιμοποιούνται για να συνδέσουν τους επεξεργαστές δεδομένων με τις ιεραρχικές μνήμες δεδομένων. Ο πρώτος τύπος φαίνεται στο σχ.5. Εδώ η βασική σύνδεση επεξεργαστή δεδομένων - μνήμης δεδομένων είναι n-προς-n και επιπρόσθετα μπορεί να υπάρχουν συνδέσεις μεταξύ των επεξεργαστών δεδομένων τύπου n-με-n. n:n

12 Ο δεύτερος τύπος φαίνεται στο σχ.6. Σ' αυτή την περίπτωση η σύνδεση επεξεργαστή δεδομένων - μνήμης δεδομένων είναι n-με-n, ενώ δεν υπάρχει σύνδεση μεταξύ των επεξεργαστών δεδομένων.

13 1.3. ΤΑΞΙΝΟΜΗΣΗ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΜΟΝΤΕΛΩΝ Το υπολογιστικό μοντέλο είναι το πλαίσιο εκτέλεσης που υπαγορεύει τη σειρά ενεργοποίησης των μονάδων υπολογισμού και τον τρόπο που θα τροφοδοτηθούν τα δεδομένα σ' αυτές. Περιλαμβάνει τις ακόλουθες αφηρημένες έννοιες : τα βασικά στοιχεία ενός υπολογισμού (τελεστές) το μοντέλο περιγραφής του προβλήματος (γλώσσα προγραμματισμού) το μοντέλο εκτέλεσης (αρχιτεκτονική υπολογιστή) Οι μονάδες υπολογισμού είναι αφηρημένες ομάδες συναρτήσεων οι οποίες εκτελούν λειτουργίες πάνω στα ορίσματά τους και παράγουν κάποια αποτελέσματα. Στους υπολογιστές τύπου Von Neumann, αυτές οι μονάδες είναι οι εντολές προγραμμάτων

14 Η έννοια του υπολογιστικού μοντέλου βρίσκεται σ' ένα ανώτερο, πιο αφηρημένο επίπεδο από τις έννοιες της γλώσσας προγραμματισμού και της αρχιτεκτονικής υπολογιστών. Η γλώσσα προγραμματισμού μπορεί να θεωρηθεί σαν το εργαλείο προδιαγραφών που πραγματοποιεί τη διατύπωση μιας υπολογιστικής εργασίας μέσω ενός συγκεκριμένου υπολογιστικού μοντέλου. Η αρχιτεκτονική υπολογιστών μπορεί να περιγραφεί σαν το εργαλείο που υλοποιεί ένα υπολογιστικό μοντέλο ή που εκτελεί μια δεδομένη υπολογιστική εργασία, η οποία έχει εκφραστεί με τη βοήθεια της γλώσσας προγραμματισμού του συγκεκριμένου μοντέλου.

15 Η ταξινόμηση των υπολογιστικών μοντέλων χρησιμοποιεί σαν βάση δύο μηχανισμούς που υπάρχουν σε κάθε υπολογιστή: το μηχανισμό ελέγχου και το μηχανισμό δεδομένων. Μηχανισμοί ελέγχου είναι ο μηχανισμός που αποφασίζει πώς θα προχωρήσει ο υπολογισμός, δηλαδή ποιες υπολογιστικές μονάδες πρέπει να ενεργοποιηθούν και πότε θα ξεκινήσει η εκτέλεσή της κάθε υπολογιστικής εργασίας. Κατηγορίες: τον οδηγούμενο από εντολές (control driven) τον οδηγούμενο από δεδομένα εισόδου (data driven) τον οδηγούμενο από αίτημα εκτέλεσης ενός υπολογισμού (demand driven) Μηχανισμοί Δεδομένων Ορίζουν τον τρόπο με τον οποίο οι υπολογιστικές μονάδες ανταλλάσσουν δεδομένα μεταξύ τους. Κατηγορίες : τα κοινά δεδομένα (shared data) η ανταλλαγή μηνυμάτων (message passing).

16 1.3.1 ΜΗΧΑΝΙΣΜΟΙ ΕΛΕΓΧΟΥ Control Driven Κάθε μονάδα υπολογισμού καθορίζει η ίδια τον μοναδικό διάδοχό της. Ένα πρόβλημα κωδικοποιείται σε μια συγκεκριμένη σειρά από εντολές οι οποίες αποθηκεύονται στη μνήμη. Οι εντολές διαβάζονται και εκτελούνται διαδοχικά προκαλώντας αλλαγές στα δεδομένα. Υπάρχει μια κεντρική συσκευή ελέγχου της διαδοχής, γνωστή ως απαριθμητής προγράμματος. Ο control driven μηχανισμός ελέγχου χρησιμοποιείται στους συμβατικούς υπολογιστές όπου οι μονάδες υπολογισμού είναι οι εντολές προγράμματος. Αυτές είναι ενεργοί πράκτορες που μετατρέπουν τα παθητικά δεδομένα.

17 Data Driven Δηλώνει μια οργάνωση υπολογισμών σύμφωνα με την οποία οι μονάδες υπολογισμού περιμένουν παθητικά να γίνει διαθέσιμος κάποιος συνδυασμός ορισμάτων τους. Ο παράγοντας κλειδί που οδηγεί την εκτέλεση είναι η διαθεσιμότητα των δεδομένων. Λέγοντας οδηγούμενο από τα δεδομένα εννοούμε οδηγούμενο από τη διαθεσιμότητα τους. Η μονάδα υπολογισμού ενεργοποιείται αν και μόνον αν τα ορίσματα είναι διαθέσιμα. Η εκτέλεση παράγει κάποια αποτελέσματα τα οποία οδηγούνται σε αυστηρά καθορισμένες μονάδες κατανάλωσης. Μηχανισμός παράλληλος από τη φύση του. Ο παραλληλισμός αναχαιτίζεται μόνο από άμεσες εξαρτήσεις των δεδομένων. του

18 Demand Driven Μια μονάδα υπολογισμού εκτελείται μόνο όταν το αποτέλεσμα της πρόκειται να χρησιμοποιηθεί από άλλη μονάδα. Η απαίτηση ενός αποτελέσματος αρχίζει την εκτέλεση εκείνης της μονάδας υπολογισμού που θα παράγει το συγκεκριμένο επιθυμητό αποτέλεσμα. Το κύριο πλεονέκτημα του : η δυνατότητα περιορισμού της ποσότητας των υπολογισμών καθώς εκτελούνται μόνο εκείνοι οι υπολογισμοί που χρειάζονται για να παράγουν την απαιτούμενη έξοδο. Μειονέκτημα : στην περίπτωση που έχουμε σύστημα πολυεπεξεργασίας, κάποιοι επεξεργαστές μπορεί να παραμένουν αδρανείς τη στιγμή που θα μπορούσαν να χρησιμοποιηθούν για μια χρήσιμη εργασία που δεν είναι άμεσα απαιτούμενη.

19 1.3.2 ΜΗΧΑΝΙΣΜΟΙ ΔΕΔΟΜΕΝΩΝ Shared Data Τοποθέτηση στη μνήμη ενός μοναδικού αντίγραφου του ορίσματος προσπελάσιμο από όλες τις μονάδες υπολογισμού (διαμεριζόμενη μνήμη). Message passing Το πέρασμα μηνυμάτων προϋποθέτει ένα αντίγραφο του ορίσματος για κάθε μονάδα υπολογισμού. Κάθε φορά που ένα όρισμα πρέπει να χρησιμοποιηθεί σε μια άλλη μονάδα αντιγράφεται και το αντίγραφο στέλνεται σαν μήνυμα στη μονάδα προορισμού.

20 1.4 ΤΑΞΙΝΟΜΗΣΗ ΚΑΤΆ Flynn Ο Flynn ανέπτυξε μια πιο απλή ταξινόμηση για τα υπολογιστικά μοντέλα στηριζόμενη στις ροές εντολών και δεδομένων. Συγκεκριμένα οι αρχιτεκτονικές ταξινομούνται σύμφωνα με τον αριθμό των εντολών και των δεδομένων που μπορούν να επεξεργαστούν ταυτόχρονα, οπότε έχουμε τις εξής κατηγορίες: SISD (single instruction, single data) Έτσι ορίζονται οι σειριακοί υπολογιστές οι οποίοι εφαρμόζουν μια εντολή σ' ένα δεδομένο MISD (multiple instruction, single data) Θεωρητικά περιλαμβάνει πολλούς επεξεργαστές που εφαρμόζουν διαφορετικές εντολές σε ένα τελεστέο. Αυτή η υποθετική δυνατότητα έχει κριθεί ανέφικτη. SIMD (single instruction, multiple data) Περιλαμβάνει πολλούς επεξεργαστές που εκτελούν την ίδια εντολή σε διαφορετικά δεδομένα. MIMD (multiple instruction, multiple data) Περιλαμβάνει πολλούς επεξεργαστές που εκτελούν αυτοδύναμα διάφορες εντολές σε διάφορα δεδομένα.

21 1.5. ΤΑΞΙΝΟΜΗΣΗ ΠΑΡΑΛΛΗΛΩΝ ΥΣ Σε κάθε υπολογιστικό κόμβο (Processing Element, PE) ενός συστήματος μπορούμε να θεωρήσουμε 4 επίπεδα ελέγχου, ανάλογα με το μέγεθος του προβλήματος (coarse and fine grained granularity), καθώς μεταβαίνουμε από το πρόγραμμα εφαρμογής, στο process, στο thread: Job (program) task (process) loop (thread) instruction. Σε όλα τα επίπεδα μπορούμε να θεωρήσουμε κάποιο μηχανισμό παραλληλοποίησης. Παραδείγματα : Στο επίπεδο job ένας αριθμός προγραμμάτων εκτελείται παράλληλα (multiprogramming) αντί σειριακά (batch). Στο επίπεδο task, κάθε task ανατίθεται σε ένα κόμβο (ΡΕ) ενός συστήματος κοινής (διαμεριζόμενης) μνήμης. Το λειτουργικό σύστημα ενεργοποιεί τα ενεργά tasks και τα τοποθετεί σε μία ουρά. Με το κατάλληλο δίκτυο διασύνδεσης (ΙΝ), η ουρά προσπελαύνεται από όλα τα ΡΕ.

22 Παρόμοια κατάσταση μπορεί να θεωρηθεί και για το thread, όπου το κύριο πρόβλημα είναι η βελτίωση του χρόνου αλλαγής του πλαισίου εργασίας (context switch). Συνήθως υλοποιείται σε μηχανές κοινής μνήμης. Στο επίπεδο instruction αναφέρονται οι μηχανισμοί Instruction Level Parallelism, (ILP). Πιο λεπτομερής περιγραφή στο κεφάλαιο 2.5 Γενικά στον μηχανισμό παραλληλοποίησης εκτέλεσης διακρίνουμε δύο επίπεδα ΠΑΡΑΛΛΗΛΟΠΟΙΗΣΗ ΣΕ ΕΠΙΠΕΔΟ ΕΝΤΟΛΗΣ (ILP) Γραμμή διοχέτευσης εντολών (instruction pipeline). Αξιοποίηση της χρονικής παραλληλοποίησης (βελτίωση του εύρους ζώνης) των κύκλων μηχανής διαδοχικών εντολών. Arithmetic pipeline. Παράλληλη εκτέλεση των επί μέρους λειτουργιών των πράξεων κινητής υποδιαστολής για διαφορετικά δεδομένα. Υλοποίηση περισσότερων ALU με την αντίστοιχη μονάδα διοχέτευσης των εντολών (superscalar). Διαφορετικοί επεξεργαστές για CPU και Ι / Ο.

23 1.5.2 ΠΑΡΑΛΛΗΛΟΠΟΙΗΣΗ ΣΕ ΕΠΙΠΕΔΟ ΕΠΕΞΕΡΓΑΣΤΗ Η παράλληλη αρχιτεκτονική στο επίπεδο επεξεργαστή σκοπό έχει την υλοποίηση ενός υψηλού επιπέδου προγραμματιστικού περιβάλλοντος για την ανάπτυξη λύσεων παράλληλου προγραμματισμού. Αυτό επιτυγχάνεται με την χρήση πολλαπλών επεξεργαστών (απλών ή περίπλοκων) οι οποίοι συνεργάζονται για την επίλυση του προβλήματος με ταυτόχρονη χρησιμοποίησή τους. Τυπικά παραδείγματα Array machines. Αξιοποίηση πολλαπλών συγχρονισμένων ALU για υλοποίηση χωρικής παραλληλοποίησης. Multiprocessor systems. Αξιοποίηση πολλαπλών επεξεργαστών σε ασύγχρονη επικοινωνία και με πιθανή χρήση κοινών πόρων.

24 Κύρια χαρακτηριστικά : Μεγάλος αριθμός (ίσως ετερογενών) επεξεργαστών, Επέκταση όχι με κόστος πολύ μεγαλύτερο του γραμμικού και με αύξηση ταχύτητας όχι πολύ μικρότερης της γραμμικής. Χρήση για επίλυση ενός προβλήματος κάθε φορά (σε αντίθεση με τα δίκτυα υπολογιστών) Απαραίτητη η κατάλληλη διάταξη μεταφοράς πληροφορίας ανάμεσα στα ΡΕ για το συγκεκριμένο πρόβλημα. Μεγιστοποίηση της παραλληλοποίησης επιτυγχάνεται με αύξηση του bandwidth μνήμης και ΡΕ. Αύξηση του bandwidth επιτυγχάνεται με κατάλληλη αποθήκευση των δεδομένων έτσι ώστε να μειωθούν οι συγκρούσεις στην προσπέλαση μνήμης (κατάλληλη δομή συνδέσεων).

25 Τύποι αρχιτεκτονικών παράλληλων ΥΣ Αυξάνοντας τον αριθμό των επεξεργαστών εντολών και των επεξεργαστών δεδομένων, δημιουργούνται μ' αυτόν τον τρόπο πολλαπλές "ίνες" (threads) ελέγχου. Αυτή είναι η προσέγγιση που γίνεται στις παράλληλες μηχανές von Neumann και από την οποία προκύπτουν δύο διαφορετικοί τύποι αρχιτεκτονικών: Τα χαλαρά συνδεδεμένα συστήματα (loosely coupled) αποτελούνται από ένα σετ επεξεργαστών, καθένας με τη δική του τοπική μνήμη. Η επικοινωνία λαμβάνει χώρα με σαφή αίτηση ενός επεξεργαστή προς έναν άλλο, μέσω ενός δικτύου διασυνδέσεων (interconnection network) και με τη χρήση μηνυμάτων (message passing). Τα στενά συνδεδεμένα συστήματα (tightly coupled) αποτελούνται από ένα σετ επεξεργαστών (processing elements, ΡΕ) συνδεδεμένο με ένα σετ μνημών μέσω ενός δυναμικού διακόπτη (ΙΝ). Οποιοσδήποτε επεξεργαστής μπορεί να προσπελάσει οποιαδήποτε θέση μέσα στις μνήμες. Η επικοινωνία και ο συγχρονισμός μεταξύ των διεργασιών επιτυγχάνονται με τη χρήση κοινών μεταβλητών (shared variables).

26 Ολες οι παραπάνω αρχιτεκτονικές είναι βασικά οι MIMD αρχιτεκτονικές, όπως ταξινομήθηκαν από τον Flynn ΧΑΡΑΚΤΗΡΙΣΤΙΚΑ : Οι MIMD χρησιμοποιούν πολλούς επεξεργαστές που εκτελούν ανεξάρτητες ροές εντολών προσπελαύνοντας τοπικά δεδομένα. Οι MIMD υποστηρίζουν παράλληλες λύσεις χρησιμοποιώντας επεξεργαστές που λειτουργούν με ασύγχρονο τρόπο (αντί της σύγχρονης λειτουργίας των SIMD). Ο συγχρονισμός εκτελείται είτε στο επίπεδο συστήματος (multicomputer system, shared bus, distributed memory, message passing, loosely coupled) είτε στο επίπεδο επικοινωνίας των επεξεργαστών με κοινή μνήμη (multiprocessor system, shared memory, tightly coupled). Η διασύνδεση υλοποιείται διαμέσου ενός δικτύου διασύνδεσης (interconnection network, IN). H πρώτη κατηγορία χρησιμοποιείται στις περιπτώσεις που τα προγράμματα μπορούν να χωρισθούν σε ανεξάρτητες εργασίες, οι οποίες εκτελούνται με μικρό όγκο επικοινωνίας (ανταλλαγή δεδομένων με μεταγωγή πακέτων) ή παραλληλοποίηση στο επίπεδο προγράμματος (coarse grained problems). Στην δεύτερη κατηγορία όλοι μαζί οι επεξεργαστές συνεργάζονται είτε για την εκτέλεση των διαδικασιών ενός προγράμματος (multitasking) ή πολλών τμημάτων μίας διαδικασίας (multithreading). Χρησιμοποιούνται σε fine grained problems.

27 Ανακεφαλαιώνοντας μπορεί κανείς να θεωρήσει ότι καθώς κινούμαστε από το Network Link Operating System Link System Memory Link στο CPU Link Μετακινούμαστε από Loosely coupled systems σε Tightly coupled systems.

28 ΜΕΘΟΔΟΙ ΕΠΙΚΟΙΝΩΝΙΑΣ ΣΕ DISTRIBUTED MEMORY ARCHITECTURES Οι αρχιτεκτονικές κατανεμημένης μνήμης συνδέουν επεξεργαστικούς κόμβους (που αποτελούνται από έναν αυτόνομο επεξεργαστή και την τοπική του μνήμη) μέσω ενός δικτύου διασύνδεσης (Channel and arbiter switch). Οι κόμβοι ανταλλάσσουν δεδομένα στέλνοντας μηνύματα μέσω του δικτύου διασύνδεσης (cluster computing). Κατασκευάστηκαν αρχικά σε μια προσπάθεια να δημιουργηθεί μια αρχιτεκτονική πολυεπεξεργασίας χρησιμοποιώντας μεγάλο αριθμό επεξεργαστών για τις απαιτήσεις μεγάλων επιστημονικών εφαρμογών που χαρακτηρίζονται από αναφορές σε τοπικά δεδομένα. Προτάθηκαν διάφορες τοπολογίες δικτύου διασύνδεσης (static or direct interconnection networks) για να υποστηρίξουν την αρχιτεκτονική επεκτασιμότητα και να παρέχουν ικανοποιητική απόδοση για παράλληλα προγράμματα με διαφορετικά πρότυπα επικοινωνίας μεταξύ των επεξεργαστών. PE0 LM0 PEn IN (MESSAGE TRANSFER SYSTEM) LMn

29 ΜΕΘΟΔΟΙ ΕΠΙΚΟΙΝΩΝΙΑΣ ΣΕ SHARED-MEMORY ARCHITECTURES Οι αρχιτεκτονικές κοινής μνήμης βασίζονται στην συνεργασία των επεξεργαστών παρέχοντας μια καθολική, κοινή μνήμη στην οποία απευθύνεται κάθε επεξεργαστής. Οι υπολογιστές με κοινή μνήμη δεν έχουν τα προβλήματα που αντιμετωπίζουν οι αρχιτεκτονικές με το πέρασμα μηνυμάτων, όμως πρέπει να λυθούν άλλα προβλήματα όπως ο συγχρονισμός στην προσπέλαση δεδομένων και η συνάφεια (coherency) της μνήμης cache. Η συνεργασία των επεξεργαστών με κοινή μνήμη απαιτεί ατομικούς μηχανισμούς συγχρονισμού για να αποτρέψει μια διεργασία από την προσπέλαση ενός δεδομένου που χρησιμοποιείται ακόμη από μια άλλη. Τυπικά κάθε επεξεργαστής σε μια αρχιτεκτονική με κοινή μνήμη έχει επίσης μια τοπική μνήμη που χρησιμοποιείται σαν κρυφή μνήμη (cache). Έτσι, σε μια δεδομένη στιγμή μπορούν να υπάρχουν πολλά αντίγραφα των ίδιων δεδομένων της κοινής μνήμης στις κρυφές μνήμες διαφόρων επεξεργαστών. Το πρόβλημα της συνάφειας της κρυφής μνήμης συνίσταται στη διαθεσιμότητα κάθε φορά της πιο πρόσφατης τιμής μίας συγκεκριμένης μεταβλητής.

30 PE0 PEn IN M0 Mn Κύρια προβλήματα : Η σχεδίαση του κατάλληλου ΙΝ (dynamic interconnection network) Η οργάνωση κοινής μνήμης (Χρήση της εντολής TAS, Test And Set, για την υλοποίηση ενός απλού μηχανισμού συγχρονισμού)) Το πρωτόκολλο συνάφειας κρυφής μνήμης.

31 2. ΣΧΕΔΙΑΣΗ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ (ΥΣ) 2.1 Ποσοτικά στοιχεία για την σχεδίαση Υπολογιστικών Συστημάτων (ΥΣ) Ο χρήστης ενδιαφέρεται για τον Χρόνο εκτέλεσης - execution time : texe texe = t user CPU + tos CPU + t disc access + t main memory access + ti/o π.χ. UNIX time command 90.7u 12.9s 2:39 65% user (secs) system (secs) elapsed time cpu utilization System performance = Elapsed time = 2:39 min CPU performance = CPU user time = 90,7 secs

32 ΚΥΡΙΕΣ ΛΕΙΤΟΥΡΓΙΕΣ ΥΣ Processing : Integer arithmetic Floating point arithmetic Search Data Structures Graphics Communication : Registers Cache levels Main Hard disc I/O devices Another CPU (multiprocessor) IRQ (Interrupt ReQuest)

33 Ανάλογα με την εφαρμογή, καθορίζονται οι στόχοι σχεδίασης ενός ΥΣ Desktop Βελτιστοποίηση του λόγου Κόστος / Επίδοση Server Βελτιστοποίηση αξιοπιστίας, επεκτασιμότητας, bandwidth Embedded Βελτιστοποίηση τιμής και κατανάλωσης ισχύος

34

35 2.2 Τα επίπεδα ΥΣ Επίπεδο Επίπεδο Επίπεδο Ψηφιακής μικροπρογραμματισμού Αρχιτεκτονικής Λογικής HARDWARE συνόλου εντολών (ISA) FIRMWARE Επίπεδο Λειτουργικού Συστήματος SOFTWARE Επίπεδο ΓΧΕ Επίπεδο ΓΥΕ Επίπεδο εφαρμογής

36 Εφαρμογή Πρόγραμμα εφαρμογής ΓΥΕ (compiler, interpreter) SOFTWARE Σύστημα ΓΧΕ (assembler) Λειτουργικό σύστημα FIRMWARE Μικροπρόγραμμα HARDWARE Ηλεκτρονικά κυκλώματα Οσο κινούμαστε στην υλοποίηση λειτουργιών από το software στο hardware έχουμε ΑΥΞΗΣΗ ΤΑΧΥΤΗΤΑΣ ΑΥΞΗΣΗ ΚΟΣΤΟΥΣ ΜΕΙΩΣΗ ΕΥΕΛΙΞΙΑΣ

37 ΑΝΑΜΕΣΑ ΣΤΑ ΕΠΙΠΕΔΑ ΕΝΟΣ ΥΣ ΔΙΑΚΡΙΝΟΥΜΕ ΤΡΙΑ ΒΑΣΙΚΑ ΕΠΙΠΕΔΑ INTERFACING ΠΟΥ ΘΕΤΟΥΝ ΕΙΔΙΚΕΣ ΑΠΑΙΤΗΣΕΙΣ ΣΤΗΝ CPU Επίπεδα INTERFACING COMPILER ΑΠΑΙΤΗΣΕΙΣ Απεικόνιση δεδομένων Σετ εντολών ΓΧΕ Τρόποι προσπέλασης Κλήση συναρτήσεων διαδικασιών Πέρασμα παραμέτρων OS Συγχρονισμός διαδικασιών Προστασία διαδικασιών Virtual memory - MMU (Memory Management Unit) HARDWARE IRQ, I / O, Exceptions Επίπεδο πλακέτας Συστήματα διαύλων Επίπεδο σασί Μεταφορά δεδομένων Επίπεδο Ι / Ο Bus arbitration (> 1 masters)

38 Επιπρόσθετα κάθε νέο μοντέλο CPU πρέπει να αντέχει στο χρόνο λαμβάνοντας υπόψη τις αλλαγές σε ΤΕΧΝΟΛΟΓΙΑ HARDWARE (IC, RAM, DISKS) ΤΕΧΝΟΛΟΓΙΑ SOFTWARE ΠΕΔΙΑ ΕΦΑΡΜΟΓΗΣ. ΟΙ ΑΛΛΑΓΕΣ Στο HARDWARE έχουν σχέση με την αύξηση του αριθμού των transistors ανά cm2, της χωρητικότητας της περιφερειακής μνήμης και την αύξηση της ταχύτητας επεξεργασίας. ΟΙ ΑΛΛΑΓΕΣ Στο SOFTWARE αναφέρονται στην αύξηση του μεγέθους προγραμμάτων και δεδομένων (απαιτούν ΑΒ με μεγαλύτερο εύρος) και στην εισαγωγή νέων γλωσσών προγραμματισμού.

39 ΕΚΤΟΣ ΌΜΩΣ ΑΠΌ ΤΗΝ ΣΧΕΔΙΑΣΗ ΤΗΣ CPU ΠΡΕΠΕΙ ΝΑ ΣΧΕΔΙΑΣΘΟΥΝ ΚΑΤΑΛΛΗΛΑ ΚΑΙ ΤΑ ΙΕΡΑΡΧΙΚΑ ΕΠΙΠΕΔΑ ΜΝΗΜΗΣ (ΔΟΜΗ ΚΑΙ ΜΕΓΕΘΟΣ) Η ΔΟΜΗ ΤΟΥ Ι / 0 Η ΥΠΟΣΤΗΡΙΞΗ ΓΙΑ ΔΙΚΤΥΑ Η ΥΠΟΣΤΗΡΙΞΗ ΓΙΑ ΕΙΔΙΚΕΣ ΕΦΑΡΜΟΓΕΣ (π.χ.multimedia (MMX))

40 Εξετάζοντας ιστορικά την δομή των ΥΣ το συμπέρασμα που εξάγεται είναι ότι η σχεδίαση και ανάπτυξη τους καθορίστηκε με βάση τις παραμέτρους : Κόστος μνήμης (οι απαιτήσεις για μικρό μήκος εντολών και προγράμματα με μικρό αριθμό εντολών, καθορίζουν την μορφή της CU της CΡU) Επιθυμητές εντολές επεξεργασίας δεδομένων (καθορίζουν την μορφή της ALU της CPU) Τύπους δεδομένων (καθορίζουν την οργάνωση μνήμης και τους τρόπους προσπέλασης) Εντολές ελέγχου ροής προγράμματος (καθορίζουν την οργάνωση της μονάδας ελέγχου (CU), την οργάνωση της μονάδας διοχέτευσης ώστε με ειδικούς μηχανισμούς να επιταχύνεται η εκτέλεση τους) Η πρώτη μέθοδος που εφαρμόστηκε για να δώσει λύση στα προβλήματα πυκνότητας κώδικα, εισαγωγής περισσότερων τρόπων προσπέλασης και σχεδίασης ειδικών εντολών (σχεδίαση CPU με διαφορετικά σετ εντολών με σκοπό την προσαρμογή του σετ εντολών στην συγκεκριμένη εφαρμογή ή στη συγκεκριμένη ΓΥΕ) ήταν ο μικροπρογραμματισμός. Eξετάζοντας την κατανομή εντολών σε προγράμματα σε ΓΥΕ και ΓΧΕ λαμβάνουμε σημαντικά συμπεράσματα για την σχεδίαση της CPU.

41 2.3 Αξιολόγηση των χαρακτηριστικών των προγραμμάτων Μελετώντας τις εντολές προγραμμάτων σε γλώσσα υψηλού επιπέδου (ΓΥΕ) και σε γλώσσα χαμηλού επιπέδου (ΓΧΕ) ανακαλύπτεται το σημασιολογικό κενό ανάμεσα τους. Η συχνότητα κατανομής των εντολών στις διάφορες κατηγορίες είναι διαφορετική. Πρέπει να εξετασθούν προγράμματα σε διαφορετικές ΓΥΕ με τα αντίστοιχα σε ΓΧΕ που προκύπτουν από τον μεταγλωττιστή ΜΕ ΣΚΟΠΟ ΤΗΝ ΣΧΕΔΙΑΣΗ ΤΗΣ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ ΤΟΥ ΥΣ ΕΤΣΙ ΏΣΤΕ ΣΥΧΝΑ ΧΡΗΣΙΜΟΠΟΙΟΥΜΕΝΕΣ ΕΝΤΟΛΕΣ ΝΑ ΕΚΤΕΛΟΥΝΤΑΙ ΤΑΧΥΤΕΡΑ ΚΑΙ ΝΑ ΚΑΤΑΛΑΜΒΑΝΟΥΝ ΛΙΓΟΤΕΡΟ ΧΩΡΟ.

42 2.3.1 ΣΤΑΤΙΚΗ ΚΑΙ ΔΥΝΑΜΙΚΗ ΣΥΧΝΟΤΗΤΑ κατανομής εντολών, τύπων δεδομένων και τρόπων προσπέλασης Στατική : Όπως εμφανίζονται στο πρόγραμμα (Κατανάλωση θέσεων) Δυναμική : Όπως εκτελούνται ( t exe ) Π.χ. για FORTRAN Eντολή % Στατική No of operands %Στατική % Δυναμική Assignment ,3 IF 14,5 2 15,2 20,4 GOTO 13 >2 4,8 13,3 CALL 8 CONTINUE 5 Ενώ για PASCAL Assignment 37,1 CΑLL 31,6 ΔΙΑΦΟΡΕΤΙΚΗ ΣΥΧΝΟΤΗΤΑ ΤΗΣ CALL IF 19,8 FORTRAN KΑΙ PASCAL

43 Για PASCAL, συχνότητα κατανομής τύπων δεδομένων Τύπος Στατική Δυναμική Σταθερά 40 32,8 0 24,8 24,8 Βαθμωτή μεταβλητή 35,6 41, ,8 Μεταβλητή πίνακα 9,3 9,2 2 4,1 47,9 Πεδίο δομής 7,1 11, ,8 68,7 Κλήση συνάρτησης 4,8 1, ,8 95,5 Μεμονωμένα πεδία 3,2 3,3 > Σταθερά % 4,5 Αθροιστικά ΕΠΟΜΕΝΩΣ ΤΟ 95,5 % ΤΩΝ ΣΤΑΘΕΡΩΝ ΜΠΟΡΕΙ ΝΑ ΑΠΟΘΗΚΕΥΘΕΙ ΣΕ ΈΝΑ BYTE. ΧΡΗΣΗ ΤΗΣ ΑΠΕΥΘΕΙΑΣ (IMMEDIATE) ΠΡΟΣΠΕΛΑΣΗΣ

44 Συχνότητα εμφάνισης εντολών γλώσσας 68Κ για PASCAL σε UNIX Εντολή Δυναμική συχνότητα εμφάνισης Δυναμική κατανομή χρόνου εκτέλεσης MOVE (Assignment) 32,85 36,86 Bcc (IF, While..) 23,4 18,23 AL 12,18 13,64 CMP (IF, FOR ) 7,86 7,61 Shift / Rotate (subfields) 3,25 3,19 Test (IF, FΟR ) 3,09 2,92 LINK / UNLNK (Linked lists) 2,76 3,15 CLR (Init) 2,69 3,93 Υπόλοιπες 11,92 10,47 Δεύτερη στήλη : Πόσο συχνά εμφανίζεται κάθε εντολή Τρίτη στήλη : % ολικού χρόνου εκτέλεσης (διαφορετικοί κύκλοι μηχανής)

45 Συχνότητα κατανομής τρόπων προσπέλασης (ΤΠ) του 68Κ Ο 68Κ διαθέτει μοντέλο προγραμματισμού τύπου σετ γενικών καταχωρητών Τρόπος προσπέλασης Source EA Destination EA Κανένας (implicit) 35,4 17,28 Αμεση καταχωρητή 12,5 49,48 Εμμεση καταχωρητή 8,24 14,5 Βάσης 22,83 10,94 Σχετική 0,42 - Απ Ευθείας 7,77 - Σωρού 3,08 4,93 (με κόκκινο σημειώνονται οι πιο συχνά εμφανιζόμενοι ΤΠ) ΕΑ : Effective Address, Τελική τιμή διεύθυνσης) Ολες οι παραπάνω στατιστικές αναλύσεις μπορούν να οδηγήσουν σε συμπεράσματα για την συχνότητα εμφάνισης εντολών, τρόπων προσπέλασης, τύπου δεδομένων, format εντολών, κλήσης διαδικασιών και απαιτήσεων των μεταγλωττιστών.

46 2.3.2 ΔΙΕΡΕΥΝΗΣΗ ΑΠΛΩΝ ΚΑΙ ΓΡΗΓΟΡΩΝ ΕΝΤΟΛΩΝ ΚΑΙ ΤΩΝ ΑΠΑΙΤΗΣΕΩΝ ΠΟΥ ΘΕΤΟΥΝ ΚΛΗΣΕΙΣ ΔΙΑΔΙΚΑΣΙΩΝ ΚΑΙ COMPILERS A) ΔΙΕΡΕΥΝΗΣΗ ΑΠΛΩΝ ΚΑΙ ΓΡΗΓΟΡΩΝ ΕΝΤΟΛΩΝ Απλές λειτουργίες Συχνότητα δυναμικής εμφάνισης εντολών στον 68Κ Kατηγορίες i % Εντολές AL % Εντολές SUBR % MOVE 32,85 +, -, Λ, V 11,47 JSR 1,69 BR/JMP 15,58 * 0,58 RTS 1,69 DBR 8,37 / 0,13 LINK / ULNK 2,76 CMP/TST 10,95 SH / ROT 3,25 Eντολές AL 16,31 ΕXtend Sign 0,88 Εντολές SUBR 6,14 BIT 0,22 CLR 2,69 12,06 % των εντολών απαιτούν LD, PUSH EA 4,25 πιο περίπλοκη αποκωδικοποίηση SET COND 0,37

47 Απλοί τρόποι προσπέλασης (ΤΠ) Κύριοι TΠ Source EA Destination EA Implied 35,1 17,28 Register Dir. 12,5 49,48 Register Ind. 30,17 25,44 Από αυτούς για Source EA το 16,82% και για Destination EA το 19,74% απαιτούν περισσότερους του ενός κύκλους μηχανής (πιο περίπλοκη μονάδα ελέγχου). Σταθερές μικρού μεγέθους Το 95,5% προσπέλασης σταθερών αναφέρονται σ ένα byte (slide 43). Υλοποίηση εντολής επεξεργασίας δεδομένων με εύρος ένα byte. Μέγεθος Μεταβλητών Σε CPU των 32 bit, 5,2% των εντολών LOAD / STORE αναφέρονται σε 8 bit μεταβλητές. Υλοποίηση CPU με προσπέλαση μόνο 32 bit μεταβλητών και χρήση κατάλληλου μεταγλωττιστή (δυνατότητα εκτέλεσης πράξεων σε 4 αριθμούς των 8 bit ταυτόχρονα).

48 Υλοποίηση εντολών με μικρό αριθμό διαφορετικών format (opcode, displacement) Αυτό οδηγεί σε απλούστερη μονάδα ελέγχου. Δυνατότητα για ταχύτερο CLK. Π.χ. Σε ένα πρόγραμμα 1Μ εντολών (i), το 80% είναι απλές και το 20% περίπλοκες. CPU B υλοποιεί μόνο τις απλές εντολές. Ταχύτερο CLK. Απλούστερη μονάδα ελέγχου με pipeline. CPU κ.μ. απλών i κ.μ. περίπλοκων i CLK (ns) texe (s) A ,48 B 1 14 (με χρήση SUBR) 75 0,27 B) ΑΠΑΙΤΗΣΕΙΣ ΑΠΌ ΚΛΗΣΗ ΔΙΑΔΙΚΑΣΙΩΝ ΕΝΤΟΛΗ % i ΓΥΕ % i assembly % προσπελάσεων στη μνήμη Pascal C Pascal C Pascal C Assign If Call / Return Loop Υπόλοιπες Ενώ 40% i ΓΥΕ είναι τύπου assign, το 40% του texe ανήκει σε i call return. ΕΠΟΜΕΝΩΣ απαιτείται υποστήριξη τους από το hardware.

49 Μόνο 1,25 % των διαδικασιών απαιτούν περισσότερες των 6 μεταβλητές. Μόνο 6,7 % των διαδικασιών απαιτούν περισσότερες των 6 τοπικών βαθμωτών μεταβλητών. ΕΠΟΜΕΝΩΣ το μέγεθος της στοίβας για την ενεργοποίηση της εγγραφής (data allocation activation record) διατηρείται σε μικρό μέγεθος. Το βάθος κλήσης ένθετων υπορουτίνων είναι μικρό. ΕΠΟΜΕΝΩΣ μπορεί να χρησιμοποιηθούν καταχωρητές για τις παραμέτρους και τοπικές μεταβλητές των διαδικασιών. Μετρήσεις της συχνότητας της δυναμικής χρήσης των τύπων δεδομένων Τύπος Βαθμωτό Ακέρ. Σταθερά Πίνακας / Δομή Pascal (%) C (%) Παρατηρήσεις Το 80% είναι τοπικές (σε registers) Σε μία εντολή με immediate ΤΠ 90% είναι καθολικές (όχι σε registers) ΕΠΟΜΕΝΩΣ 0,58 * 0,8% = 46,4% των προσπελάσεων δεδομένων μπορεί να

50 Γ) ΑΠΑΙΤΗΣΕΙΣ ΑΠΌ ΜΕΤΑΓΛΩΤΙΣΤΕΣ Οι εντολές ΓΧΕ μπορεί να είναι παρόμοιες με αντίστοιχες ΓΥΕ, αλλά δεν υλοποιούνται με τον ίδιο τρόπο σε όλες τις ΓΥΕ. Σε CPU με μεγάλο αριθμό εντολών ΓΧΕ, είναι δύσκολο να γίνει case analysis ποια ακολουθία εντολών θα οδηγήσει σε ταχύτερο κώδικα. ΓΕΝΙΚΟ ΣΥΜΠΕΡΑΣΜΑ : ΟΙ ΠΡΟΣΠΑΘΕΙΕΣ ΓΙΑ ΜΕΙΩΣΗ ΤΟΥ ΣΗΜΟΣΙΟΛΟΓΙΚΟΥ ΚΕΝΟΥ ΑΝΑΜΕΣΑ ΣΕ ΓΧΕ ΚΑΙ ΓΥΕ ΜΕ ΤΗΝ ΠΡΟΣΘΗΚΗ ΠΙΟ ΠΕΡΙΠΛΟΚΩΝ ΕΝΤΟΛΩΝ ΚΑΙ ΜΗΧΑΝΙΣΜΩΝ ΕΛΕΓΧΟΥ ΔΕΝ ΟΔΗΓΟΥΝ ΚΑΤA ΑΝΑΓΚΗ ΣΕ ΒΕΛΤΙΩΣΗ ΤΗΣ ΕΠΙΔΟΣΗΣ Με βάση αυτό η εναλλακτική δομή της CPU μπορεί να γίνει πιο απλή αποφεύγοντας την υλοποίηση από το hardware εντολών που δεν εμφανίζονται συχνά. Αυτό σημαίνει μεταφορά λειτουργιών από το hardware στο software. Υλοποίηση CPU με μικρότερο σετ εντολών, αλλά με γρηγορότερο χρόνο εκτέλεσης.

51 Για παράδειγμα Η αρχική υλοποίηση του RISC στηρίχθηκε στα συμπεράσματα που βγήκαν από τις παρατηρήσεις και την στατιστική ανάλυση των προγραμμάτων : Απλές εντολές Απλοί τρόποι προσπέλασης Σταθερές μικρού μεγέθους Μικρός αριθμός διαφορετικών τύπων δεδομένων Συχνή εμφάνιση κλήσης διαδικασιών Σημαντικός αριθμός τοπικών μεταβλητών Χρήση κατάλληλων compilers για την υλοποίηση περίπλοκων εντολών Oι βασικές αρχές λειτουργίας των RISC είναι : Εντολές ενός κ.μ. με κατάλληλη σχεδίαση της μονάδας διοχέτευσης Μεγάλος αριθμός καταχωρητών Εντολές με ίδιο format Αρχιτεκτονική Harvard

52 2.4 Στάδια σχεδίασης της CPU Βελτίωση των επιδόσεων στα διάφορα στάδια σχεδίασης της CPU Instruction Set Architecture : Σετ εντολών Τρόποι προσπέλασης Μοντέλο προγραμματισμού Λειτουργική οργάνωση και Λογική σχεδίαση (Τρόπος υλοποίησης ΑLU, Kαταχωρητών, μονάδας ελέγχου, DB, AB, CB, χρονισμού, συγχρονισμού) Κατασκευή ( Τεχνολογία ΟΚ, κατανάλωση ισχύος, ψύξη) ΑΠΑΡΑΙΤΗΤΗ Η ΓΝΩΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗΣ ΜΕΤΑΓΛΩΤΤΙΣΤΩΝ ΛΕΙΤΟΥΡΓΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

53 Για παράδειγμα η εξέλιξη των μικροεπεξεργαστών από το 1971

54 MIPS 10000

55

56

57 Intel core duo

58

59 Instruction Set Architecture Ιι Λειτουργική οργάνωση και Λογική σχεδίαση Ci Κατασκευή Tc Oπου Ιι : Πόσες φορές εμφανίζεται η εντολή i. Εξαρτάται από το σετ εντολών και τον μεταγλωττιστή για τις Ν διαφορετικές εντολές, 1 i N Ci : Μέση τιμή κύκλων μηχανής ανά εντολή Tc : Χρόνος κύκλου μηχανής texe = Tc * (Ii * Ci) ΝΑ = Ιι όπου ΝΑ το σύνολο των εντολών σ ένα πρόγραμμα texe = CPI * NA* Tc όπου CPI : Clock Cycles per Instruction CPI = ( Ii * Ci) / ΝΑ Το CPI θα πρέπει να υπολογίζεται από πραγματικά benchmarks για να

60 ΠΑΡΑΔΕΙΓΜΑΤΑ 2) Υλοποίηση ειδικής εντολής «διακλάδωση με συνθήκη», CBR (Compare and BRanch). Η CPU Α διαθέτει μικρότερη περίοδο (TclkA) ρολογιού (κατά 25%) επειδή η μονάδα ελέγχου είναι απλούστερη της CPU Β CPU Εντολή A Β κ.μ. Συχνότητα εμφάνισης CΡΙ texe CMP 1 20% 1,2 1,2NATclkA BR 2 20% Υπόλοιπες 1 60% CBR 2 25% 1,25 1,25ΝΑΤclkA Υπόλοιπες 1 75% ΕΠΟΜΕΝΩΣ Η CPU Α ΠΑΡΑΜΕΝΕΙ ΤΑΧΥΤΕΡΗ ΤΗΣ CPU Β ΚΑΙ ΩΣ ΕΚ ΤΟΥΤΟΥ Η ΥΛΟΠΟΙΗΣΗ ΤΗΣ ΕΝΤΟΛΗΣ CBR ΔΕΝ ΒΕΛΤΙΩΝΕΙ ΤΟΝ ΧΡΟΝΟ ΕΚΤΕΛΕΣΗΣ ΠΡΟΓΡΑΜΜΑΤΟΣ Αν όμως η διαφορά στα δύο ρολόγια ήταν 10%, τότε για την CPU Β = 1,1NATclkA, οπότε και η επιλογή υλοποίησης της CBR κρίνεται texe

61 2) Εστω μια CPU (Α) όπου η προσπέλαση μνήμης γίνεται μόνο με LD / ST εντολές (LOAD / STORE μηχανή, RISC), ενώ όλες οι υπόλοιπες εντολές προσπελαύνουν τα δεδομένα μέσω καταχωρητών. Λειτουργία Συχνότητα κ.μ. ALU 43 1 LD 21 2 ST 12 2 BR 24 2 To 25% των εντολών ALU χρησιμοποιεί δεδομένα που δεν είναι αποθηκευμένα σε καταχωρητή (απαιτείται η προσπέλαση μνήμης). Εστω ότι δημιουργείται μια CPU (Β) με εντολή ALU τύπου Καταχωρητή Μνήμης (απαιτεί 2 κ.μ.). Λόγω διαφορετικών καθυστερήσεων στη μονάδα διοχέτευσης η εντολή BR από 2 κ.μ. απαιτεί τώρα 3 κ.μ. CPI A = [0,43*1+0,21*2+0,12*2+0,24*2] / 1 = 1.57 t exe A= 1,57*N A*t CLK CPI B = [(0,43-(0,25*0,43))*1+(0,25*0,43)*2+ (0,21-(0,25*0,43))*2+ 0,12*2+0,24*3] / [1-(0,25*0,43)] = 1,908 t = 1,908* (0,8925*N )*t = 1,703 *N *t ΔΕΝ ΥΠΑΡΧΕΙ ΒΕΛΤΙΩΣΗ

62 2.5 Μηχανισμοί επιτάχυνσης texe = (Ii * Ci) * Tc Instruction Set Architecture Ειδικής χρήσης RISC / CISC Λειτουργική οργάνωση και Λογική σχεδίαση Latency (texe) (Παραλληλοποίηση) Mονάδα μνήμης Μονάδα εκτέλεσης Κατασκευή Bandwidth (Pipelining) Mονάδα μνήμης Μονάδα εκτέλεσης CLK Βαθμός ολοκλήρωσης

63 2.5.1 Κατασκευή LSI - VLSI Αύξηση της συχνότητας του CLK Κατανάλωση ισχύος H DRAM κατέχει σημαντικό ρόλο στην σχεδίαση ΥΣ. Το κόστος της οδήγησε στην υλοποίηση διαφορετικών επιπέδων κρυφής μνήμης, σημαντικό μέγεθος της οποίας βρίσκεται στην CPU σε συνδυασμό με την αύξηση του εύρους του DB Instruction Set Architecture Αρχιτεκτονικές ειδικού τύπου ανάλογα με την εφαρμογή (Microcontroller, DSP, Multimedia, Java, Fuzzy, Neural) RISC - CISC Reconfigurable instruction set, Programmable System On Chip (PSOC)

64 2.5.3 Λειτουργική οργάνωση και Λογική σχεδίαση Κύρια Μνήμη Fetch i ΜΜU CPU Execute i MMU : Memory Management Unit Μονάδα μνήμης texe = tacc = f( τύπου μνήμης) tacc (καταχωρητή) < tacc (κρυφής μνήμης) < tacc (κύριας μνήμης) Επομένως το texe της μονάδας μνήμης βελτιώνεται με : Αύξηση αριθμού καταχωρητών π.χ. RISC Σετ καταχωρητών (register windows), ένα για κάθε διαδικασία (επιτάχυνση Context switch) Εισαγωγή i Cache, D Cache Bandwidth DB Διαφύλλωση (Interleaving) της κύριας μνήμης

65

66 t AV,MEM = t HIT + (ρυθμός αστοχίας) * (t HIT + t RAM) t HIT = χρόνος προσπέλασης κρυφής μνήμης ΚΡΥΦΗ ΜΝΗΜΗ 70% of references hit in cache, t AV,MEM = 8,8 Cache hits take one cycle Main memory references take 25 cycles MM 30 MC Small Fast Average Access Time Big Slow Big Slow Hit Rate 60 MM

67 Moνάδα εκτέλεσης texe Υλοποίηση ταχύτερων μονάδων πολλαπλασιασμού και διαίρεσης FPU Bandwidth Pipelining fetch i Fetch i Decode i Operand fetch Execute Store results Pipelining execute i (Arithmetic pipeline) π.χ. FP πρόσθεση CMP exp Ευθυγράμμιση μέτρου + Μέτρων Κανονικοποίηση Παραλληλοποίηση fetch i (VLIW, Multiprocessing) Παραλληλοποίηση execute i (εύρος DB, >1 μονάδες execute i δηλαδή superscalar μηχανές)

68 Η παράλληλη εκτέλεση εντολών απαιτεί: προσδιορισμό των σχέσεων εξάρτησης μεταξύ των εντολών, επαρκείς πόρους υλικού για την εκτέλεση πολλών λειτουργιών παράλληλα στρατηγικές καθορισμού πότε μια λειτουργία είναι έτοιμη για εκτέλεση, τεχνικές για να διαβιβαστούν οι τιμές από τη μια λειτουργία σε άλλη. Ως εκ τούτου εισάγονται μηχανισμοί όπως : Out of order execution Branch prediction

69 Α) PIPELINING (ΔΙΟΧΕΤΕΥΣΗ) Pipelining is like a car assembly line. There are many people working at the same time, but they are not all working on the same car. Each person is working on a different car. Assume there are 4 stations for working on a car: put in engine, put on doors and hood, put on wheels, and paint car. Each station takes 5 minutes to complete its action. Each car has to go through each station. Suppose there was only 1 person working. This person would have to do the work at all the stations. He would move along with the car to each new station. It would take 20 minutes to complete one car. Time Engine 5 min Car 1 10 min 15 min 20 min Doors Wheels Paint Car 1 Car 1 Car 1

70 Now, suppose there are 4 people working on the assembly line, one at each station. As soon as a car is done at one station, it moves to the next station. Because each station can work on a different car, it is possible to be working on 4 cars at the same time. It still takes 20 minutes to complete a car. However, if someone is observing the output of the assembly line, it would appear that the first car takes 20 minutes, but then each succeeding car would only takes 5 minutes to complete. It would take only 35 minutes to complete 4 cars. Time Engine 5 min Car 1 10 min Car 2 Car 1 15 min Car 3 Car 2 Car 1 20 min Car 4 Car 3 Car 2 Car 1 Car 4 Car 3 Car 2 Car 4 Car 3 25 min 30 min 35 min Doors Wheels Paint Car 4

71

72 Κίνδυνοι (αστοχία) στο pipeline (Pipeline Hazards) Κίνδυνοι : καταστάσεις οι οποίες εμποδίζουν την εκτέλεση της επόμενης εντολής. Η αναβολή όμως της εκτέλεσης της εντολής μειώνει τις επιδόσεις. Κατηγορίες αστοχιών: Κίνδυνοι δομής (structural hazards) : εμφανίζονται σαν ανικανότητα του υλικού να υποστηρίξει το συνδυασμό των εντολών στην παράλληλη εκτέλεση (όπως βρίσκονται στο pipeline). Εχουμε σύγκρουση για χρήση κοινών πόρων. Κίνδυνοι δεδομένων (data hazards) : εμφανίζονται όταν μια εντολή εξαρτάται από το αποτέλεσμα μιας άλλης εντολής, η οποία όμως δεν έχει ακόμη τερματίσει (βρίσκεται στο pipeline). Κίνδυνοι ελέγχου (control hazards) : προκύπτουν από την είσοδο στο pipeline εντολών διακλάδωσης με ή χωρίς συνθήκη. Αυτές οι καταστάσεις μπορούν να προκαλέσουν καθυστέρηση της εκτέλεσης των εντολών στο pipeline.

73 It was assumed that each stage takes the same amount of time as all other stages. In reality this is not the case. Assume that Fetch, Decode, and Save stages take 1 cycle to complete, but that Execute takes 2 cycles. It would take 8 cycles (not 5) to complete an instruction using pipelining. The Execute stage would slow down all the other stages. In a pipeline, the Cycles Fetch (1 cycle) 1 Inst 1 2 Wasted 3 Inst 2 Decode (1 cycle) Execute (2 Save (1 cycles) cycle) Inst 1 4 Wasted 5 Inst 2 Thus in a pipeline, Inst time spent in each stage is the same for all stages, and is determined by the slowest stage. Inst 2 Inst 1 8 Wasted 9 Inst 2 It would take 8 cycles to complete the first instruction, and then an instruction would complete every 2 cycles after that.

74 Β) SUPERSCALAR MACHINE If there were two separate execution units (EU) that could work independently of each other, then it would be possible to speed up the pipeline. Each EU takes 2 cycles to complete, but the units can be overlapped. All the odd instructions would wind up in EU1, and all the even instructions would wind up in EU2. It now takes 5 cycles to complete the first instruction, and then an instruction completes every cycle after that. Cycles Fetch 1 cycle 1 Inst 1 2 Inst 2 Inst 1 3 Inst 3 Inst 2 4 Inst 4 Inst Decode 1 cycle Inst 4 Execute 1 2 cycles Execute 2 2 cycles Save 1 cycle Inst 2 Inst 1 Inst 4 Inst 2 Inst 1 Inst 3 7 Inst 3 8 Inst 4 Working in parallel

75

76 Γ) Very Long Instruction Word (VLIW) (a) A CPU pipeline. (b) A sequence of VLIW instructions. (c) An instruction stream with bundles marked.

77 (b) 5 units (Integer, Integer, Floating point, Load, Store): Each one requires one opcode and a pair of operands. Opcode, register selection and memory address need 6, 5, 32 bits respectively. Thus each VLIW contains 134 bits. If a unit is not used a NOP is inserted (c) Instead, compiler prepares bundle of compatible instructions. Thus from run time, issue of instructions is accomplished at compile time

78 2.5.4 AΡΧΕΣ ΣΧΕΔΙΑΣΜΟΥ ΣΗΜΕΡΙΝΩΝ ΥΠΟΛΟΓΙΣΤΩΝ Οι εντολές αποκωδικοποιούνται απευθείας από το υλικό, εκτός από τις σύνθετες εντολές οι οποίες αναλύονται σαν ακολουθία μικροεντολών (CISC to RISC core). Μεγιστοποίηση του ρυθμού υποβολής εντολών, με την προϋπόθεση ότι μπoρούν να εκτελούνται πολλές εντολές παράλληλα (συνάρτηση της διαθεσιμότητας πόρων). Oι εντολές δεν είναι απαραίτητο να υποβάλλονται με τη σειρά του προγράμματος (out of order execution). Μία προϋπόθεση για τον γρήγορο προσδιορισμό της διαθεσιμότητας πόρων είναι η Εύκολη αποκωδικοποίηση των εντολών, η οποία επιτυγχάνεται με εντολές που διαθέτουν κανονική (συμμετρική, regular, symmetrical) και ορθογωνική (orthogonal) μορφή, σταθερό μήκος και μικρό αριθμό πεδίων. Προσπέλαση μνήμης μόνο μέσω των εντολών LOAD STORE. Επομένως οι χρονοβόρες αυτές εντολές μπορεί να επικαλύπτονται με εντολές διαχείρισης τελεστέων που βρίσκονται σε καταχωρητές. Αυτό οδηγεί στην αναγκαιότητα για Μεγάλο αριθμός καταχωρητών (General Purpose Registers as Accummulators)

79 Αγωγός ακεραίων 10 βαθμίδων - Αγωγός κινητής υποδιαστολής 15 βαθμίδων Εκτέλεση τριών εντολών εκτός σειράς - Ταυτόχρονη εκτέλεση μέχρι και 9 μικροεντολών

80 Αγωγός ακεραίων 15 βαθμίδων - Αγωγός κινητής υποδιαστολής 30 βαθμίδων Εκτέλεση 3 εντολών εκτός σειράς - Ταυτόχρονη εκτέλεση μέχρι και 5 μικροεντολών.

81 3. ΠΕΡΙΓΡΑΦΗ ΤΟΥ ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΗ (ME) Computer on a chip O ME μπορεί να θεωρηθεί σαν ένα ενιαίο λογικό κύκλωμα το οποίο με την κατάλληλη χρήση του συνόλου εντολών μπορεί να εκτελέσει κάθε αριθμητική ή λογική συνάρτηση με την προϋπόθεση ότι υπάρχει επαρκής διαθέσιμος χρόνος και διαθέσιμος χώρος στη μνήμη. Βασικά χαρακτηριστικά του : Σύνολο εντολών Τρόποι προσπέλασης Μοντέλο προγραμματισμού (Διάταξη καταχωρητών) Ταχύτητα επεξεργασίας Μέγεθος μνήμης Κατανάλωση ισχύος Κόστος

82 Επιπρόσθετα χαρακτηριστικά του : Σήματα ελέγχου με τον έξω κόσμο (Διακοπές) Αναγνώριση σφαλμάτων υλικού και λογισμικού Επιπρόσθετο υλικό Ι/Ο Υποστήριξη σε λογισμικό Υποστήριξη σε εργαλεία ανάπτυξης Ευρεία διάθεση στην αγορά Οικογένεια μοντέλων με διαφορετικά χαρακτηριστικά Κατηγορίες Μικροεπεξεργαστών 4, 8,16,32, 64 bit Γενικής χρήσης, Μικροελεγκτές (slide 84), DSP, Επαναδιαμορφώσιμοι (Reconfigurable, PSOC (slide 85)) Μίας ή πολλών ΚΜΕ (multi-core)

83

84 Παράδειγμα : AVR microcontroller

85 Παράδειγμα : PSOC Adapt the processor to the application special function units special wiring between function units Builds on FPGA technology FPGAs are inefficient (a multiplier built from an FPGA is about 100x larger and 10x slower than a custom multiplier) Need to raise the granularity (configure ALUs, or whole processors) Memory and communication are usually the bottleneck (not addressed by configuring a lot of ALUs)

86 3.1 ΕΣΩΤΕΡΙΚΗ ΔΟΜΗ Μονάδα ελέγχου (Καλωδιωμένη, (Μηχανή Mealy ή μικροπρογραμματιζόμενη)) Read and Decode instructions, Communication with peripherals Μονάδα εκτέλεσης (ALU) Fixed point, Floating point, Number of ALUs (superscalar) 3.2 ΔΟΜΗ ΕΝΤΟΛΩΝ Τύποι εντολών Μεταφορά δεδομένων Επεξεργασία Δεδομένων (μοναδιαίες δυαδικές) Ελέγχου ροής προγράμματος (με ή χωρίς συνθήκη) Ελέγχου σημαιών κατάστασης

87 Μορφή εντολών (Πεδίο κώδικα λειτουργίας (τύπος λειτουργίας, τύπος δεδομένων, μέγεθος δεδομένων και τρόπος προσπέλασης) Πεδίο διεύθυνσης ή μετατόπισης) Μηδενικής Διεύθυνσης Μίας Διεύθυνσης (Καταχωρητής και Μνήμη) Δύο Διευθύνσεων (Δύο διευθύνσεις μνήμης ή δύο καταχωρητές) Τριών Διευθύνσεων (Συνήθως τρεις καταχωρητές)

88 3.3 ΤΥΠΟΙ ΔΕΔΟΜΕΝΩΝ Αριθμητικά Σταθερής Υποδιαστολής (Συμπλήρωμα του 2) Κινητής Υποδιαστολής (ΙΕΕΕ 754) Μη αριθμητικά Λογικά (0 ή 1) Αλφανουμερικά (ASCII) Αριθμητικό σύστημα Δυαδικοί αριθμοί Αναπαράσταση προσημασμένων αριθμών σε μορφή συμπληρώματος του δύο Χρήση κατάλληλων σημαιών του καταχωρητή καταστάσεων (SR) για αναπαράσταση μόνο θετικών αριθμών [0 255] ή προσημασμένων [ ] Δεν ισχύουν οι ιδιότητες της άλγεβρας

89 3.3.1 Negative 8-bit numbers in four systems. Σε 8-bit μικροεπεξεργαστή, η αναπαράσταση αριθμών μεγαλύτερων του byte, γίνεται με την χρήση περισσότερων byte και κατάλληλη χρήση των εντολών επεξεργασίας του ενός byte.

90 3.3.2 IEEE Floating-point Standard 754 N = (-1)S (1,F) 2 E-127 IEEE floating-point formats. (a) Single precision. (b) Double precision. Παράρτημα Β στο βιβλίο του Tanenbaum

91

92

93

94 3.3.3 The ASCII Character set Characters 0 31.

95 Characters

96 3.4 ΤΡΟΠΟΙ ΠΡΟΣΠΕΛΑΣΗΣ Καθορισμός διεύθυνσης μόνο από το πεδίο διεύθυνσης Αμεση (Immediate) Απευθείας (Direct) Εμμεση (Indirect) Καθορισμός της ενεργούς διεύθυνσης με χρήση επιπρόσθετων καταχωρητών Δεικτοδοτημένη (Indexed) Index register Βάσης (Base) Base register Σχετική (Relative) Program Counter Στοίβας (Stack) 3.5 ΜΟΝΤΕΛΟ ΠΡΟΓΡΑΜΜΑΤΙΣΜΟΥ Συσσωρευτή (Accumulator). Εντολές μίας διεύθυνσης. Mέγεθος εντολής μεγάλο, λόγω του πεδίου διεύθυνσης

97 Καταχωρητών Γενικής Χρήσης (General Purpose Registers, GPR). Ολοι οι καταχωρητές θεωρούνται ως συσσωρευτές. Mπορεί να υπάρχουν σύνολα GPR, τα οποία επιλέγονται για διαφορετικές διεργασίες μέσω ενός working register set pointer. Στοίβας (Stack). Εντολές μηδενικής διεύθυνσης Επιπλέον υπάρχουν ειδικοί καταχωρητές, με συγκεκριμένη λειτουργία (IR, PC, SP, SR) 3.6 ΑΚΡΟΔΕΚΤΕΣ ΜΕ Τροφοδοσία Ρολόϊ Δίαυλοι DB - δεδομένων (INPUT /OUTPUT) AB - Διεύθυνσης (OUTPUT)

98 CB - Ελέγχου Ελεγχος μνήμης και Περιφερειακών Συσκευών (ΠΣ) Read / Write ( R / W ) Ο/P Valid Memory Address (VMA) O/P Data Strobe (DS) O/P DaTa ACKnowledge (DTACK) I/P DMA (Direct Memory Access) Control Bus Request (BR) I/P Bus Grant (BG) O/P Bus Grant ACKnowledge (BGACK) I/P Interrupt Control Interrupt ReQuest (IRQ) Non Maskable Interrupt (NMI) Interrupt ACKnowledge (IACK) Automatic VECtoring (AVEC) I/P I/P O/P I/P

99 Σήματα Κατάστασης Program / Data ( P/ D ) System / User ( S/ U ) O/P O/P Λοιπά Σήματα 3.7 ΤΡΟΠΟΙ ΕΠΙΚΟΙΝΩΝΙΑΣ ΚΜΕ Μνήμη ΚΜΕ ΠΣ (Μέθοδος σημαιών) ΚΜΕ ΠΣ (Μέθοδος διακοπών) ΠΣ Μνήμη (Μέθοδος DMA) Bus ERRor (BERR) I/P RESET I/P HALT I/P

1. Οργάνωση της CPU 2. Εκτέλεση εντολών 3. Παραλληλία στο επίπεδο των εντολών 4. Γραμμές διοχέτευσης 5. Παραλληλία στο επίπεδο των επεξεργαστών

1. Οργάνωση της CPU 2. Εκτέλεση εντολών 3. Παραλληλία στο επίπεδο των εντολών 4. Γραμμές διοχέτευσης 5. Παραλληλία στο επίπεδο των επεξεργαστών ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ ΟΡΓΑΝΩΣΗ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Ι Γ. Τσιατούχας 2 ο Κεφάλαιο ιάρθρωση 1. Οργάνωση της 2. εντολών 3. Παραλληλία στο επίπεδο των εντολών 4. Γραμμές διοχέτευσης 5. Παραλληλία στο

Διαβάστε περισσότερα

Το ολοκληρωμένο κύκλωμα μιας ΚΜΕ. «Φέτα» ημιαγωγών (wafer) από τη διαδικασία παραγωγής ΚΜΕ

Το ολοκληρωμένο κύκλωμα μιας ΚΜΕ. «Φέτα» ημιαγωγών (wafer) από τη διαδικασία παραγωγής ΚΜΕ Το ολοκληρωμένο κύκλωμα μιας ΚΜΕ Η Κεντρική Μονάδα Επεξεργασίας (Central Processing Unit -CPU) ή απλούστερα επεξεργαστής αποτελεί το μέρος του υλικού που εκτελεί τις εντολές ενός προγράμματος υπολογιστή

Διαβάστε περισσότερα

Κεντρική Μονάδα Επεξεργασίας (ΚΜΕ) Τμήματα ΚΜΕ (CPU) Ένα τυπικό υπολογιστικό σύστημα σήμερα. Οργάνωση Υπολογιστών (Ι)

Κεντρική Μονάδα Επεξεργασίας (ΚΜΕ) Τμήματα ΚΜΕ (CPU) Ένα τυπικό υπολογιστικό σύστημα σήμερα. Οργάνωση Υπολογιστών (Ι) Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 2015-16 Οργάνωση Υπολογιστών (Ι) (η κεντρική μονάδα επεξεργασίας) http://di.ionio.gr/~mistral/tp/csintro/ Μ.Στεφανιδάκης Ένα

Διαβάστε περισσότερα

Οργάνωση Υπολογιστών (Ι)

Οργάνωση Υπολογιστών (Ι) Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 2014-15 Οργάνωση Υπολογιστών (Ι) (η κεντρική μονάδα επεξεργασίας) http://di.ionio.gr/~mistral/tp/csintro/ Μ.Στεφανιδάκης Ένα

Διαβάστε περισσότερα

Στοιχεία αρχιτεκτονικής μικροεπεξεργαστή

Στοιχεία αρχιτεκτονικής μικροεπεξεργαστή Στοιχεία αρχιτεκτονικής μικροεπεξεργαστή Αριθμός bit δίαυλου δεδομένων (Data Bus) Αριθμός bit δίαυλου διευθύνσεων (Address Bus) Μέγιστη συχνότητα λειτουργίας (Clock Frequency) Τύποι εντολών Αριθμητική

Διαβάστε περισσότερα

; Γιατί είναι ταχύτερη η λήψη και αποκωδικοποίηση των εντολών σταθερού μήκους;

; Γιατί είναι ταχύτερη η λήψη και αποκωδικοποίηση των εντολών σταθερού μήκους; Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2015-16 Αρχιτεκτονικές Συνόλου Εντολών (ΙΙ) (Δομή Εντολών και Παραδείγματα) http://di.ionio.gr/~mistral/tp/comparch/ Μ.Στεφανιδάκης Αρχιτεκτονική

Διαβάστε περισσότερα

ΚΕΦΑΛΑΙΟ 2: Χειρισµός εδοµένων

ΚΕΦΑΛΑΙΟ 2: Χειρισµός εδοµένων ΚΕΦΑΛΑΙΟ 2: Χειρισµός εδοµένων 2.1 Αρχιτεκτονική Υπολογιστών 2.1 Αρχιτεκτονική Υπολογιστών 2.2 Γλώσσα Μηχανής 2.3 Εκτέλεση προγράµµατος 2.4 Αριθµητικές και λογικές εντολές 2.5 Επικοινωνία µε άλλες συσκευές

Διαβάστε περισσότερα

ΕΦΑΡΜΟΓΕΣ ΠΛΗΡΟΦΟΡΙΚΗΣ. Α Γενικού Λυκείου (Μάθημα Επιλογής)

ΕΦΑΡΜΟΓΕΣ ΠΛΗΡΟΦΟΡΙΚΗΣ. Α Γενικού Λυκείου (Μάθημα Επιλογής) ΕΦΑΡΜΟΓΕΣ ΠΛΗΡΟΦΟΡΙΚΗΣ Α Γενικού Λυκείου (Μάθημα Επιλογής) Σύγχρονα Υπολογιστικά Συστήματα τους υπερυπολογιστές (supercomputers) που χρησιμοποιούν ερευνητικά εργαστήρια τα μεγάλα συστήματα (mainframes)

Διαβάστε περισσότερα

Μικροεπεξεργαστές - Μικροελεγκτές Ψηφιακά Συστήματα

Μικροεπεξεργαστές - Μικροελεγκτές Ψηφιακά Συστήματα Μικροεπεξεργαστές - Μικροελεγκτές Ψηφιακά Συστήματα 1. Ποια είναι η σχέση της έννοιας του μικροεπεξεργαστή με αυτή του μικροελεγκτή; Α. Ο μικροεπεξεργαστής εμπεριέχει τουλάχιστο έναν μικροελεγκτή. Β. Ο

Διαβάστε περισσότερα

Ενσωµατωµένα Υπολογιστικά Συστήµατα (Embedded Computer Systems)

Ενσωµατωµένα Υπολογιστικά Συστήµατα (Embedded Computer Systems) Ενσωµατωµένα Υπολογιστικά Συστήµατα (Embedded Computer Systems) Μαθηµα 2 ηµήτρης Λιούπης 1 Intel SA-1110 µc StrongARM core. System-on-Chip. Εξέλιξη των SA-110 και SA-1100. 2 ARM cores ARM: IP (intellectual

Διαβάστε περισσότερα

Αρχιτεκτονική Επεξεργαστών Ψ.Ε.Σ

Αρχιτεκτονική Επεξεργαστών Ψ.Ε.Σ ΕΣ 08 Επεξεργαστές Ψηφιακών Σηµάτων Αρχιτεκτονική Επεξεργαστών Ψ.Ε.Σ Βιβλιογραφία Ενότητας Kehtarnavaz [2005]: Chapter 3 Kuo [2005]: Chapters 1 & 4-5 Lapsley [2002]: Chapter 4 Hayes [2000]: Κεφάλαιo 8

Διαβάστε περισσότερα

Ενότητα 4. Εισαγωγή στην Πληροφορική. Αναπαράσταση δεδοµένων. Αναπαράσταση πληροφορίας. υαδικοί αριθµοί. Χειµερινό Εξάµηνο 2006-07

Ενότητα 4. Εισαγωγή στην Πληροφορική. Αναπαράσταση δεδοµένων. Αναπαράσταση πληροφορίας. υαδικοί αριθµοί. Χειµερινό Εξάµηνο 2006-07 Ενότητα 4 Εισαγωγή στην Πληροφορική Κεφάλαιο 4Α: Αναπαράσταση πληροφορίας Κεφάλαιο 4Β: Επεξεργαστές που χρησιµοποιούνται σε PCs Χειµερινό Εξάµηνο 2006-07 ρ. Παναγιώτης Χατζηδούκας (Π..407/80) Εισαγωγή

Διαβάστε περισσότερα

ΚΕΦΑΛΑΙΟ 2: Χειρισμός Δεδομένων

ΚΕΦΑΛΑΙΟ 2: Χειρισμός Δεδομένων ΚΕΦΑΛΑΙΟ 2: Χειρισμός Δεδομένων 2.1 Αρχιτεκτονική Υπολογιστών 2.2 Γλώσσα Μηχανής 2.3 Εκτέλεση προγράμματος 2.4 Αριθμητικές και λογικές εντολές 2.5 Επικοινωνία με άλλες συσκευές 2.6 Άλλες αρχιτεκτονικές

Διαβάστε περισσότερα

ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2

ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2 ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2 7ο μάθημα: Κρυφές μνήμες (cache) - εισαγωγή Αρης Ευθυμίου Πηγές διαφανειών: συνοδευτικές διαφάνειες αγγλικης εκδοσης του βιβλιου Σύστημα μνήμης! Η μνήμη είναι σημαντικό

Διαβάστε περισσότερα

Προχωρηµένα Θέµατα Αρχιτεκτονικής

Προχωρηµένα Θέµατα Αρχιτεκτονικής Προχωρηµένα Θέµατα Αρχιτεκτονικής Μάθηµα 2 ο : Instruction Set Principles and Examples Μάθηµα 2 ο Προχωρηµένα Θέµατα Αρχιτεκτονικής 1 Σχεδιασµός Συνόλου Εντολών Θέµατα που θα συζητηθούν ιαφορετικές επιλογές

Διαβάστε περισσότερα

Εργαστήριο 3 ΟΡΓΑΝΩΣΗ ΤΗΣ ΚΜΕ. Εισαγωγή

Εργαστήριο 3 ΟΡΓΑΝΩΣΗ ΤΗΣ ΚΜΕ. Εισαγωγή Εισαγωγή Εργαστήριο 3 ΟΡΓΑΝΩΣΗ ΤΗΣ ΚΜΕ Σκοπός του εργαστηρίου είναι να γνωρίσουµε την εσωτερική δοµή και αρχιτεκτονική της κεντρικής µονάδας επεξεργασίας, να κατανοήσουµε τον τρόπο µε τον οποίο λειτουργεί

Διαβάστε περισσότερα

Πολυπύρηνοι επεξεργαστές Multicore processors

Πολυπύρηνοι επεξεργαστές Multicore processors Πολυπύρηνοι επεξεργαστές Multicore processors 1 Μετάβαση στους πολυπύρηνους(1) Απόδοση των µονοεπεξεργαστών 25% ετήσια βελτίωση της απόδοσης από το 1978 έως το 1986 Κυρίως από την εξέλιξη της τεχνολογίας

Διαβάστε περισσότερα

ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ

ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ ΜΑΘΗΜΑ 3 ο ΛΕΙΤΟΥΡΓΙΚΗ ΔΟΜΗ ΥΠΟΛΟΓΙΣΤΗ ΒΑΣΙΚΗ ΜΟΝΑΔΑ ΜΝΗΜΗ & CPU Λειτουργική Δομή Αρχιτεκτονική Von Neumann Όλοι οι υπολογιστές ακολουθούν την αρχιτεκτονική κατά Von-Neumann

Διαβάστε περισσότερα

Τμήμα Λογιστικής. Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές. Μάθημα 8. 1 Στέργιος Παλαμάς

Τμήμα Λογιστικής. Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές. Μάθημα 8. 1 Στέργιος Παλαμάς ΤΕΙ Ηπείρου Παράρτημα Πρέβεζας Τμήμα Λογιστικής Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές Μάθημα 8 Κεντρική Μονάδα Επεξεργασίας και Μνήμη 1 Αρχιτεκτονική του Ηλεκτρονικού Υπολογιστή Μονάδες Εισόδου Κεντρική

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2015

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2015 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2015 ΤΕΧΝΟΛΟΓΙΑ (Ι) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Μικροϋπολογιστές

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 ΑΠΑΝΤΗΣΕΙΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 ΑΠΑΝΤΗΣΕΙΣ ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 Μάθημα : Μικροϋπολογιστές Τεχνολογία Τ.Σ. Ι, Θεωρητικής κατεύθυνσης Ημερομηνία

Διαβάστε περισσότερα

Σύγχρονες Αρχιτεκτονικές Υπολογιστών

Σύγχρονες Αρχιτεκτονικές Υπολογιστών ΧΑΡΟΚΟΠΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ & ΤΗΛΕΜΑΤΙΚΗΣ Σύγχρονες Αρχιτεκτονικές Υπολογιστών ΑΚΑ ΗΜΑΪΚΟ ΕΤΟΣ 2014-2015 Αρχιτεκτονική Συνόλου Εντολών (Instruction Set Architecture-ISA) 1 Ένας υπολογιστής

Διαβάστε περισσότερα

Το υλικό του υπολογιστή

Το υλικό του υπολογιστή Το υλικό του υπολογιστή Ερωτήσεις 1. Τι αντιλαμβάνεστε με τον όρο υλικό; Το υλικό(hardware) αποτελείται από το σύνολο των ηλεκτρονικών τμημάτων που συνθέτουν το υπολογιστικό σύστημα, δηλαδή από τα ηλεκτρονικά

Διαβάστε περισσότερα

ΠΛΕ- 027 Μικροεπεξεργαστές 9ο μάθημα: Αρχιτεκτονική συστήματος μνήμης: Κρυφές μνήμες εισαγωγή

ΠΛΕ- 027 Μικροεπεξεργαστές 9ο μάθημα: Αρχιτεκτονική συστήματος μνήμης: Κρυφές μνήμες εισαγωγή ΠΛΕ- 027 Μικροεπεξεργαστές 9ο μάθημα: Αρχιτεκτονική συστήματος μνήμης: Κρυφές μνήμες εισαγωγή Αρης Ευθυμίου Σύστημα μνήμης Η μνήμη είναι σημαντικό κομμάτι ενός υπολογιστή Επηρεάζει κόστος, ταχύτητα, κατανάλωση

Διαβάστε περισσότερα

ΑΣΚΗΣΕΙΣ ΠΟΛΛΑΠΛΗΣ ΕΠΙΛΟΓΗΣ ΓΙΑ ΤΗ ΘΕΩΡΙΑ

ΑΣΚΗΣΕΙΣ ΠΟΛΛΑΠΛΗΣ ΕΠΙΛΟΓΗΣ ΓΙΑ ΤΗ ΘΕΩΡΙΑ ΑΣΚΗΣΕΙΣ ΠΟΛΛΑΠΛΗΣ ΕΠΙΛΟΓΗΣ ΓΙΑ ΤΗ ΘΕΩΡΙΑ Άσκηση 1 Ένας επεξεργαστής (ΚΜΕ) υποστηρίζει 371 εντολές. Πόσα bit θα πρέπει να είναι ο καταχωρητής εντολής (ελάχιστη τιμή); (α) 4 bit (β) 16 bit (γ) 1 bit (δ)

Διαβάστε περισσότερα

Εντολές γλώσσας μηχανής

Εντολές γλώσσας μηχανής Εντολές γλώσσας μηχανής Στον υπολογιστή MIPS η εντολή πρόσθεσε τα περιεχόμενα των καταχωρητών 17 και 20 και τοποθέτησε το αποτέλεσμα στον καταχωρητή 9 έχει την μορφή: 00000010001101000100100000100000 Πεδία

Διαβάστε περισσότερα

ΠΛΕ- 027 Μικροεπεξεργαστές 6ο μάθημα: Αρχιτεκτονική πυρήνα: υλοποίηση με διοχέτευση

ΠΛΕ- 027 Μικροεπεξεργαστές 6ο μάθημα: Αρχιτεκτονική πυρήνα: υλοποίηση με διοχέτευση ΠΛΕ- 027 Μικροεπεξεργαστές 6ο μάθημα: Αρχιτεκτονική πυρήνα: υλοποίηση με διοχέτευση Αρης Ευθυμίου Απόδοση απλής υλοποίησης Υλοποίηση ενός κύκλου είναι πολύ αργή κάθε κύκλος είναι τόσο μεγάλος όσο χρειάζεται

Διαβάστε περισσότερα

ΠΕΡΙΕΧΟΜΕΝΑ. 1.1. Υλικό και Λογισμικό.. 1 1.2 Αρχιτεκτονική Υπολογιστών.. 3 1.3 Δομή, Οργάνωση και Λειτουργία Υπολογιστών 6

ΠΕΡΙΕΧΟΜΕΝΑ. 1.1. Υλικό και Λογισμικό.. 1 1.2 Αρχιτεκτονική Υπολογιστών.. 3 1.3 Δομή, Οργάνωση και Λειτουργία Υπολογιστών 6 ΠΕΡΙΕΧΟΜΕΝΑ 1. Εισαγωγή στην Δομή, Οργάνωση, Λειτουργία και Αξιολόγηση Υπολογιστών 1.1. Υλικό και Λογισμικό.. 1 1.2 Αρχιτεκτονική Υπολογιστών.. 3 1.3 Δομή, Οργάνωση και Λειτουργία Υπολογιστών 6 1.3.1 Δομή

Διαβάστε περισσότερα

i Στα σύγχρονα συστήματα η κύρια μνήμη δεν συνδέεται απευθείας με τον επεξεργαστή

i Στα σύγχρονα συστήματα η κύρια μνήμη δεν συνδέεται απευθείας με τον επεξεργαστή Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2015-16 Τεχνολογίες Κύριας (και η ανάγκη για χρήση ιεραρχιών μνήμης) http://di.ionio.gr/~mistral/tp/comparch/ Μ.Στεφανιδάκης i Στα σύγχρονα

Διαβάστε περισσότερα

Εισαγωγή στην επιστήμη των υπολογιστών. Υλικό Υπολογιστών Κεφάλαιο 5ο Οργάνωση υπολογιστών

Εισαγωγή στην επιστήμη των υπολογιστών. Υλικό Υπολογιστών Κεφάλαιο 5ο Οργάνωση υπολογιστών Εισαγωγή στην επιστήμη των υπολογιστών Υλικό Υπολογιστών Κεφάλαιο 5ο Οργάνωση υπολογιστών 1 Οργάνωση υπολογιστών ΚΜΕ Κύρια Μνήμη Υποσύστημα εισόδου/εξόδου 2 Κεντρική Μονάδα Επεξεργασίας (ΚΜΕ) R1 R2 ΑΛΜ

Διαβάστε περισσότερα

Συστήματα Παράλληλης & Κατανεμημένης Επεξεργασίας

Συστήματα Παράλληλης & Κατανεμημένης Επεξεργασίας Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Συστήματα Παράλληλης & Κατανεμημένης Επεξεργασίας Ενότητα 2: Αρχιτεκτονικές Von Neuman, Harvard. Κατηγοριοποίηση κατά Flynn. Υπολογισμός απόδοσης Συστημάτων

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 ΑΠΑΝΤΗΣΕΙΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 ΑΠΑΝΤΗΣΕΙΣ ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 Μάθημα : Μικροϋπολογιστές Τεχνολογία Τ.Σ. Ι, Θεωρητικής κατεύθυνσης Ημερομηνία

Διαβάστε περισσότερα

Αρχιτεκτονική Υπολογιστών

Αρχιτεκτονική Υπολογιστών Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Αρχιτεκτονική Υπολογιστών Ενότητα 13: (Μέρος Α ) Ενσωματωμένα Συστήματα Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής

Διαβάστε περισσότερα

Εφαρμογές μικροελεγκτών

Εφαρμογές μικροελεγκτών Μικροελεγκτές Έναν ορισμό που θα μπορούσαμε να δώσουμε για τους μικροελεγκτές είναι ο εξής: Μικροελεγκτής είναι ένα προγραμματιζόμενο ολοκληρωμένο κύκλωμα το οποίο διαθέτει επεξεργαστή, μνήμη, διάφορα

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2014

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2014 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 201 ΤΕΧΝΟΛΟΓΙΑ (Ι) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Μικροϋπολογιστές

Διαβάστε περισσότερα

Εφαρµογές Πληροφορικής Υπολογιστών. Κεφάλαιο 3 Το υλικό του υπολογιστή

Εφαρµογές Πληροφορικής Υπολογιστών. Κεφάλαιο 3 Το υλικό του υπολογιστή Κεφάλαιο 3 Το υλικό του υπολογιστή Εισαγωγή Τµήµατα του Η/Υ καιοργάνωση Μονάδα Κεντρικής Μνήµης Κεντρική Μονάδα Επεξεργασίας (CPU) Μονάδα Εισόδου Εξόδου ίαυλοι Επικοινωνίας Εναλλακτικές αρχιτεκτονικές

Διαβάστε περισσότερα

ΕΙΣΑΓΩΓΗ στους Η/Υ. Δρ. Β Σγαρδώνη. Τμήμα Τεχνολογίας Αεροσκαφών ΤΕΙ ΣΤΕΡΕΑΣ ΕΛΛΑΔΑΣ. Χειμερινό Εξάμηνο 2013-14

ΕΙΣΑΓΩΓΗ στους Η/Υ. Δρ. Β Σγαρδώνη. Τμήμα Τεχνολογίας Αεροσκαφών ΤΕΙ ΣΤΕΡΕΑΣ ΕΛΛΑΔΑΣ. Χειμερινό Εξάμηνο 2013-14 ΕΙΣΑΓΩΓΗ στους Η/Υ Τμήμα Τεχνολογίας Αεροσκαφών ΤΕΙ ΣΤΕΡΕΑΣ ΕΛΛΑΔΑΣ Δρ. Β Σγαρδώνη Χειμερινό Εξάμηνο 2013-14 Εισαγωγικές Έννοιες Τι είναι ένας ηλεκτρονικός υπολογιστής ; Ιστορία των Η/Υ Αρχιτεκτονική των

Διαβάστε περισσότερα

Κεφάλαιο 1ο. 1.1.5 Πολυπρογραμματισμός 1.1.6 Πολυδιεργασία 1.2.2. Κατηγορίες Λειτουργικών Συστημάτων

Κεφάλαιο 1ο. 1.1.5 Πολυπρογραμματισμός 1.1.6 Πολυδιεργασία 1.2.2. Κατηγορίες Λειτουργικών Συστημάτων Κεφάλαιο 1ο 1.1.5 Πολυπρογραμματισμός 1.1.6 Πολυδιεργασία 1.2.2. Κατηγορίες Λειτουργικών Συστημάτων http://leitourgika-systhmata-epal-b.ggia.info Creative Commons License 3.0 Share-Alike Πολυπρογραμματισμός

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2012

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2012 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2012 ΤΕΧΝΟΛΟΓΙΑ (Ι) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Μικροϋπολογιστές

Διαβάστε περισσότερα

ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2

ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2 ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2 10ο μάθημα: Ορια παραλληλίας επιπέδου εντολής και πολυνηματικοί επεξεργαστές Αρης Ευθυμίου Πηγές διαφανειών: συνοδευτικές διαφάνειες αγγλικης εκδοσης του βιβλιου Ορια

Διαβάστε περισσότερα

ΠΕΡΙΕΧΟΜΕΝΑ. Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ

ΠΕΡΙΕΧΟΜΕΝΑ. Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ ΠΕΡΙΕΧΟΜΕΝΑ Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ 1.1 Εισαγωγή...11 1.2 Τα κύρια αριθμητικά Συστήματα...12 1.3 Μετατροπή αριθμών μεταξύ των αριθμητικών συστημάτων...13 1.3.1 Μετατροπή ακέραιων

Διαβάστε περισσότερα

O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control)

O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control) O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control) 4 κατηγορίες εντολών: Σχεδίαση datapath Αριθμητικές-λογικές εντολές (add, sub, slt κλπ) R Type Εντολές αναφοράς στη μνήμη (lw,

Διαβάστε περισσότερα

Αρχιτεκτονική Eckert-von Neumann. Πως λειτουργεί η ΚΜΕ; Κεντρική μονάδα επεξεργασίας [3] ΕΠΛ 031: ΕΙΣΑΓΩΓΗ ΣΤΟΝ ΠΡΟΓΡΑΜΜΑΤΙΣΜΟ

Αρχιτεκτονική Eckert-von Neumann. Πως λειτουργεί η ΚΜΕ; Κεντρική μονάδα επεξεργασίας [3] ΕΠΛ 031: ΕΙΣΑΓΩΓΗ ΣΤΟΝ ΠΡΟΓΡΑΜΜΑΤΙΣΜΟ Αρχιτεκτονική Eckert-von Neumann εισόδου μεταφορά δεδομένων από έξω προς τον Η/Υ εξόδου μεταφορά δεδομένων από τον Η/Υ προς τα έξω ΕΠΛ 031: ΕΙΣΑΓΩΓΗ ΣΤΟΝ ΠΡΟΓΡΑΜΜΑΤΙΣΜΟ Κύκλος Μηχανής κεντρικός έλεγχος/πράξεις

Διαβάστε περισσότερα

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM). Μνήμες Ένα από τα βασικά πλεονεκτήματα των ψηφιακών συστημάτων σε σχέση με τα αναλογικά, είναι η ευκολία αποθήκευσης μεγάλων ποσοτήτων πληροφοριών, είτε προσωρινά είτε μόνιμα Οι πληροφορίες αποθηκεύονται

Διαβάστε περισσότερα

Εργαστήριο ΙΑΧΕΙΡΙΣΗ ΜΝΗΜΗΣ

Εργαστήριο ΙΑΧΕΙΡΙΣΗ ΜΝΗΜΗΣ Εισαγωγή Εργαστήριο ΙΑΧΕΙΡΙΣΗ ΜΝΗΜΗΣ Σκοπός του εργαστηρίου είναι να κατανοήσουµε τους τρόπους προσπέλασης της µνήµης (µέθοδοι διευθυνσιοδότησης) σε ένα υπολογιστικό σύστηµα. Η Μνήµη 1 Ψηφιακή Λογική 4

Διαβάστε περισσότερα

ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ. ΜΑΘΗΜΑ 4 ο ΟΡΓΑΝΩΣΗ ΤΗΣ ΜΝΗΜΗΣ ΠΕΡΙΦΕΡΕΙΑΚΗ ΜΝΗΜΗ

ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ. ΜΑΘΗΜΑ 4 ο ΟΡΓΑΝΩΣΗ ΤΗΣ ΜΝΗΜΗΣ ΠΕΡΙΦΕΡΕΙΑΚΗ ΜΝΗΜΗ ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ ΜΑΘΗΜΑ 4 ο ΟΡΓΑΝΩΣΗ ΤΗΣ ΜΝΗΜΗΣ ΠΕΡΙΦΕΡΕΙΑΚΗ ΜΝΗΜΗ ΧΕΙΜΩΝΑΣ 2009 ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ 1 Γενική οργάνωση του υπολογιστή Ο καταχωρητής δεδομένων της μνήμης (memory data register

Διαβάστε περισσότερα

Ερωτήσεις θεωρίας MY. Μέρος Α. Υλικό.

Ερωτήσεις θεωρίας MY. Μέρος Α. Υλικό. Ερωτήσεις θεωρίας MY Μέρος Α. Υλικό. 1. Η μνήμη ROM είναι συνδυαστικό ή ακολουθιακό κύκλωμα; 2. α) Να σχεδιαστεί μία μνήμη ROM που να δίνει στις εξόδους της το πλήθος των ημερών του μήνα, ο αριθμός του

Διαβάστε περισσότερα

Κεφάλαιο 7 Ιεραρχία Μνήμης (Memory Hierarchy)

Κεφάλαιο 7 Ιεραρχία Μνήμης (Memory Hierarchy) Κεφάλαιο 7 Ιεραρχία Μνήμης (Memory Hierarchy) 1 Συστήματα Μνήμης Η οργάνωση του συστήματος μνήμης επηρεάζει τη λειτουργία και απόδοση ενός μικροεπεξεργαστή: Διαχείριση μνήμης και περιφερειακών (Ι/Ο) απότολειτουργικόσύστημα

Διαβάστε περισσότερα

Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές

Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές 1 ο Εξάμηνο Σπουδών, Χειμερινό Εξάμηνο 2012/13 Τμήμα Εφαρμοσμένων Μαθηματικών, Πανεπιστήμιο Κρήτης Διδάσκων: Χαρμανδάρης Ευάγγελος, email: vagelis@tem.uoc.gr Ιστοσελίδα

Διαβάστε περισσότερα

Διασυνδετικοί Δίαυλοι. Τι διασυνδέει ένας δίαυλος; Μεταφορά δεδομένων. Διασύνδεση Εισόδου-Εξόδου. Μ.Στεφανιδάκης

Διασυνδετικοί Δίαυλοι. Τι διασυνδέει ένας δίαυλος; Μεταφορά δεδομένων. Διασύνδεση Εισόδου-Εξόδου. Μ.Στεφανιδάκης Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2014-15 Διασύνδεση Εισόδου-Εξόδου (συσκευές και ) http://www.ionio.gr/~mistral/tp/comparch/ Μ.Στεφανιδάκης Διασυνδετικοί : Αναλαμβάνουν την

Διαβάστε περισσότερα

ΜΥΥ- 402 Αρχιτεκτονική Υπολογιστών ARM και x86

ΜΥΥ- 402 Αρχιτεκτονική Υπολογιστών ARM και x86 ΜΥΥ- 402 Αρχιτεκτονική Υπολογιστών ARM και x86 Αρης Ευθυμίου Το σημερινό μάθημα! Λυση του lab02! Αρχιτεκτονική ARM σε τι μοιάζει και σε τι διαφέρει από τον MIPS! Αρχιτεκτονική x86 μια γρήγορη ματιά στη

Διαβάστε περισσότερα

Το «κλειστό» σύστημα. Ανοικτές επικοινωνίες... Εισαγωγή στην Τεχνολογία της Πληροφορικής. Εισαγωγή στην τεχνολογία της πληροφορικής

Το «κλειστό» σύστημα. Ανοικτές επικοινωνίες... Εισαγωγή στην Τεχνολογία της Πληροφορικής. Εισαγωγή στην τεχνολογία της πληροφορικής ΕΘΝΙΚΟ ΚΑΙ ΚΑΠΟΔΙΣΤΡΙΑΚΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΑΘΗΝΩΝ Εισαγωγή στην Τεχνολογία της Πληροφορικής ΓΙΩΡΓΟΣ Ν. ΓΙΑΝΝΟΠΟΥΛΟΣ Λέκτορας στο Πανεπιστήμιο Αθηνών gyannop@law.uoa.gr Το «κλειστό» σύστημα ΕΙΣΟΔΟΣ ΕΠΕΞΕΡΓΑΣΙΑ

Διαβάστε περισσότερα

2. Τεχνολογία επεξεργαστών

2. Τεχνολογία επεξεργαστών Κεφάλαιο 2: Τεχνολογία επεξεργαστών 21 2. Τεχνολογία επεξεργαστών 2.1 Επιλογές στη σχεδίαση επεξεργαστών Η κεντρική μονάδα επεξεργασίας (Central Processing Unit CPU) ή επεξεργαστής αποτελεί την καρδιά

Διαβάστε περισσότερα

Ψηφιακή Λογική Σχεδίαση

Ψηφιακή Λογική Σχεδίαση Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν

Διαβάστε περισσότερα

Λειτουργικά Συστήματα (διαχείριση επεξεργαστή, μνήμης και Ε/Ε)

Λειτουργικά Συστήματα (διαχείριση επεξεργαστή, μνήμης και Ε/Ε) Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 2015-16 Λειτουργικά Συστήματα (διαχείριση επεξεργαστή, και Ε/Ε) http://di.ionio.gr/~mistral/tp/csintro/ Μ.Στεφανιδάκης Τι είναι

Διαβάστε περισσότερα

Αρχιτεκτονική υπολογιστών

Αρχιτεκτονική υπολογιστών 1 Ελληνική Δημοκρατία Τεχνολογικό Εκπαιδευτικό Ίδρυμα Αρχιτεκτονική υπολογιστών Ενότητα 12 : Δομή και Λειτουργία της CPU 2/2 Φώτης Βαρζιώτης 2 Ανοιχτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Τμήμα Μηχανικών Πληροφορικής

Διαβάστε περισσότερα

Τι είναι ένα λειτουργικό σύστημα (ΛΣ); Μια άλλη απεικόνιση. Το Λειτουργικό Σύστημα ως μέρος του υπολογιστή

Τι είναι ένα λειτουργικό σύστημα (ΛΣ); Μια άλλη απεικόνιση. Το Λειτουργικό Σύστημα ως μέρος του υπολογιστή Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 2014-15 Λειτουργικά Συστήματα (διαχείριση επεξεργαστή, και Ε/Ε) http://di.ionio.gr/~mistral/tp/csintro/ Μ.Στεφανιδάκης Τι είναι

Διαβάστε περισσότερα

ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ. Κεφάλαιο 3

ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ. Κεφάλαιο 3 ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ Κεφάλαιο 3 Κεντρική Μονάδα Επεξεργασίας Κεντρική Μονάδα Επεξεργασίας Μονάδα επεξεργασίας δεδομένων Μονάδα ελέγχου Μονάδα επεξεργασίας δεδομένων Δομή Αριθμητικής Λογικής Μονάδας

Διαβάστε περισσότερα

ΚΕΦΑΛΑΙΟ 2: Χειρισµός Δεδοµένων

ΚΕΦΑΛΑΙΟ 2: Χειρισµός Δεδοµένων ΚΕΦΑΛΑΙΟ 2: Χειρισµός Δεδοµένων 2.1 Αρχιτεκτονική Υπολογιστών 2.2 Γλώσσα Μηχανής 2.3 Εκτέλεση προγράµµατος 2.4 Αριθµητικές και λογικές εντολές 2.5 Επικοινωνία µε άλλες συσκευές 2.6 Άλλες αρχιτεκτονικές

Διαβάστε περισσότερα

Σύστημα διασύνδεσης και. διαδικασία εισόδου-εξόδου

Σύστημα διασύνδεσης και. διαδικασία εισόδου-εξόδου ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ Κεφάλαιο 6 Σύστημα διασύνδεσης και διαδικασία εισόδου-εξόδου Τι είναι αρτηρία (Bus) ; Ένα σύνολο γραμμών διασύνδεσης Πρωτόκολλο (protocol) Περιγραφή Πρωτοκόλλου χρονικό διάγραμμα

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2008

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2008 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2008 Τεχνολογία Ι Θεωρητικής Κατεύθυνσης Τεχνικών Σχολών Μάθημα : Μικροϋπολογιστές

Διαβάστε περισσότερα

Αρχιτεκτονική Υπολογιστών

Αρχιτεκτονική Υπολογιστών Βασικές Πηγές: Αρχιτεκτονική Υπολογιστών Εισαγωγή Αρχιτεκτονική Υπολογιστών: μια Δομημένη Προσέγγιση, Α. Tanenbaum, Vrije Universiteit, Amsterdam. Computer Architecture and Engineering, K. Asanovic, CS1/2-52,

Διαβάστε περισσότερα

ΗΥ 232. Οργάνωση και Σχεδίαση Υπολογιστών. Διάλεξη 1. Εισαγωγή στο μάθημα. Νίκος Μπέλλας Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων

ΗΥ 232. Οργάνωση και Σχεδίαση Υπολογιστών. Διάλεξη 1. Εισαγωγή στο μάθημα. Νίκος Μπέλλας Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων ΗΥ 232 Διάλεξη 1 Εισαγωγή στο μάθημα Νίκος Μπέλλας Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων Διδάσκων: Οργανωτικά Θέματα Νίκος Μπέλλας, Κτήριο Γκλαβάνη, Γραφείο Β3.7, 2 ος όροφος Προσωπική ιστοσελίδα:

Διαβάστε περισσότερα

Κύρια μνήμη. Μοντέλο λειτουργίας μνήμης. Ένα τυπικό υπολογιστικό σύστημα σήμερα. Οργάνωση Υπολογιστών (ΙI)

Κύρια μνήμη. Μοντέλο λειτουργίας μνήμης. Ένα τυπικό υπολογιστικό σύστημα σήμερα. Οργάνωση Υπολογιστών (ΙI) Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 015-16 Οργάνωση Υπολογιστών (ΙI) (κύρια και ) http://di.ionio.gr/~mistral/tp/csintro/ Μ.Στεφανιδάκης Ένα τυπικό υπολογιστικό

Διαβάστε περισσότερα

Λειτουργικά Συστήματα Ι. Καθηγήτρια Παπαδάκη Αναστασία

Λειτουργικά Συστήματα Ι. Καθηγήτρια Παπαδάκη Αναστασία Λειτουργικά Συστήματα Ι Καθηγήτρια Παπαδάκη Αναστασία 2013 1 Ηλεκτρονικός Υπολογιστής αποτελείται: 1. Από Υλικό Hardware (CPUs, RAM, Δίσκοι), & 2. Λογισμικό - Software Και μπορεί να εκτελέσει διάφορες

Διαβάστε περισσότερα

Προγραμματισμός και Χρήση Ηλεκτρονικών Υπολογιστών - Βασικά Εργαλεία Λογισμικού

Προγραμματισμός και Χρήση Ηλεκτρονικών Υπολογιστών - Βασικά Εργαλεία Λογισμικού ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΧΗΜΙΚΩΝ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΙΚΟ ΚΕΝΤΡΟ Προγραμματισμός και Χρήση Ηλεκτρονικών Υπολογιστών - Βασικά Εργαλεία Λογισμικού Μάθημα 2ο Aντώνης Σπυρόπουλος v2_061015 Οροι που

Διαβάστε περισσότερα

Τ.Ε.Ι. ΗΠΕΙΡΟΥ ΣΧΟΛΗ ΔΙΟΙΚΗΣΗΣ ΚΑΙ ΟΙΚΟΝΟΜΙΑΣ ΤΜΗΜΑ ΤΗΛΕΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΔΙΟΙΚΗΣΗΣ ΣΥΝΕΡΓΑΣΤΗΚΑΝ ΡΟΚΑ ΑΦΡΟΔΙΤΗ ΣΩΤΗΡΑΚΟΥ ΣΤΑΜΑΤΙΑ ΦΕΒΡΟΥΑΡΙΟΣ 2006

Τ.Ε.Ι. ΗΠΕΙΡΟΥ ΣΧΟΛΗ ΔΙΟΙΚΗΣΗΣ ΚΑΙ ΟΙΚΟΝΟΜΙΑΣ ΤΜΗΜΑ ΤΗΛΕΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΔΙΟΙΚΗΣΗΣ ΣΥΝΕΡΓΑΣΤΗΚΑΝ ΡΟΚΑ ΑΦΡΟΔΙΤΗ ΣΩΤΗΡΑΚΟΥ ΣΤΑΜΑΤΙΑ ΦΕΒΡΟΥΑΡΙΟΣ 2006 ΣΥΝΕΡΓΑΣΤΗΚΑΝ ΡΟΚΑ ΑΦΡΟΔΙΤΗ ΣΩΤΗΡΑΚΟΥ ΣΤΑΜΑΤΙΑ ΒΑΣΙΚΕΣ ΜΟΝΑΔΕΣ ΤΩΝ ΕΠΕΞΕΡΓΑΣΤΕΣ Μονάδες εκτέλεσης Αρχεία εγγραφών Έλεγχο λογικής ΜΝΗΜΗ ROM RAM ΣΥΣΤΗΜΑ ΕΙΣΟΔΟΥ-ΕΞΟΔΟΥ(I/O) ΕΠΙΤΡΕΠΕΙ ΣΤΟΝ ΕΠΕΞΕΡΓΑΣΤΗ ΚΑΙ

Διαβάστε περισσότερα

Αρχιτεκτονική Υπολογιστών II 16-2-2012. Ενδεικτικές απαντήσεις στα θέματα των εξετάσεων

Αρχιτεκτονική Υπολογιστών II 16-2-2012. Ενδεικτικές απαντήσεις στα θέματα των εξετάσεων Αρχιτεκτονική Υπολογιστών II 6 --0 Ενδεικτικές απαντήσεις στα θέματα των εξετάσεων Θέμα. Τι γνωρίζετε για την τοπικότητα των αναφορών και ποιών μονάδων του υπολογιστή ή τεχνικών η απόδοση εξαρτάται από

Διαβάστε περισσότερα

Γλώσσες Προγραμματισμού Μεταγλωττιστές

Γλώσσες Προγραμματισμού Μεταγλωττιστές Γλώσσες Προγραμματισμού Μεταγλωττιστές Πανεπιστήμιο Μακεδονίας Τμήμα Εφαρμοσμένης Πληροφορικής Ηλίας Σακελλαρίου Δομή Γλώσσες Προγραμματισμού Εισαγωγικά Γλώσσα Μηχανής Γλώσσες υψηλού επιπέδου Μεταγλωττιστές

Διαβάστε περισσότερα

Γενικά Στοιχεία Ηλεκτρονικού Υπολογιστή

Γενικά Στοιχεία Ηλεκτρονικού Υπολογιστή Γενικά Στοιχεία Ηλεκτρονικού Υπολογιστή 1. Ηλεκτρονικός Υπολογιστής Ο Ηλεκτρονικός Υπολογιστής είναι μια συσκευή, μεγάλη ή μικρή, που επεξεργάζεται δεδομένα και εκτελεί την εργασία του σύμφωνα με τα παρακάτω

Διαβάστε περισσότερα

ΣΤΑΤΙΚΕΣ ΚΑΙ ΔΥΝΑΜΙΚΕΣ ΜΝΗΜΕΣ ΤΥΧΑΙΑΣ ΠΡΟΣΠΕΛΑΣΗΣ (Static and Dynamic RAMs). ΔΙΑΡΘΡΩΣΗ ΤΟΥ ΜΑΘΗΜΑΤΟΣ ΘΕΜΑΤΙΚΕΣ ΕΝΟΤΗΤΕΣ

ΣΤΑΤΙΚΕΣ ΚΑΙ ΔΥΝΑΜΙΚΕΣ ΜΝΗΜΕΣ ΤΥΧΑΙΑΣ ΠΡΟΣΠΕΛΑΣΗΣ (Static and Dynamic RAMs). ΔΙΑΡΘΡΩΣΗ ΤΟΥ ΜΑΘΗΜΑΤΟΣ ΘΕΜΑΤΙΚΕΣ ΕΝΟΤΗΤΕΣ ΣΤΑΤΙΚΕΣ ΚΑΙ ΔΥΝΑΜΙΚΕΣ ΜΝΗΜΕΣ ΤΥΧΑΙΑΣ ΠΡΟΣΠΕΛΑΣΗΣ (Static and Dynamic RAMs). ΔΙΑΡΘΡΩΣΗ ΤΟΥ ΜΑΘΗΜΑΤΟΣ ΘΕΜΑΤΙΚΕΣ ΕΝΟΤΗΤΕΣ ΒΑΣΙΚΑ ΣΤΟΙΧΕΙΑ ΗΜΙΑΓΩΓΙΚΩΝ ΜΝΗΜΩΝ. ΒΑΣΙΚΗ ΛΕΙΤΟΥΡΓΙΑ RAM CMOS. ΤΥΠΟΙ ΚΥΤΤΑΡΩΝ ΑΡΧΕΣ

Διαβάστε περισσότερα

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1 ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Καταχωρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Καταχωρητές Παράλληλης Φόρτωσης Καταχωρητές

Διαβάστε περισσότερα

"Σχεδίαση και Υλοποίηση Μονάδας Επεξεργασίας για Αριθμούς 8-bit με την Γλώσσα VHDL και το Λογισμικό Quartus II" ΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ

Σχεδίαση και Υλοποίηση Μονάδας Επεξεργασίας για Αριθμούς 8-bit με την Γλώσσα VHDL και το Λογισμικό Quartus II ΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΣΕΡΡΩΝ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ & ΕΠΙΚΟΙΝΩΝΙΩΝ "Σχεδίαση και Υλοποίηση Μονάδας Επεξεργασίας για Αριθμούς 8-bit με την Γλώσσα VHDL και το Λογισμικό

Διαβάστε περισσότερα

Αρχιτεκτονική Υπολογιστών

Αρχιτεκτονική Υπολογιστών Αρχιτεκτονική Υπολογιστών Εισαγωγή Βασικές Πηγές: Αρχιτεκτονική Υπολογιστών: μια Δομημένη Προσέγγιση, Α. Tanenbaum, Vrije Universiteit, Amsterdam. Computer Architecture and Engineering, K. Asanovic, CS1/2-52,

Διαβάστε περισσότερα

ΚΥΠΡΙΑΚΗ ΕΤΑΙΡΕΙΑ ΠΛΗΡΟΦΟΡΙΚΗΣ CYPRUS COMPUTER SOCIETY ΠΑΓΚΥΠΡΙΟΣ ΜΑΘΗΤΙΚΟΣ ΔΙΑΓΩΝΙΣΜΟΣ ΠΛΗΡΟΦΟΡΙΚΗΣ 6/5/2006

ΚΥΠΡΙΑΚΗ ΕΤΑΙΡΕΙΑ ΠΛΗΡΟΦΟΡΙΚΗΣ CYPRUS COMPUTER SOCIETY ΠΑΓΚΥΠΡΙΟΣ ΜΑΘΗΤΙΚΟΣ ΔΙΑΓΩΝΙΣΜΟΣ ΠΛΗΡΟΦΟΡΙΚΗΣ 6/5/2006 Οδηγίες: Να απαντηθούν όλες οι ερωτήσεις. Ολοι οι αριθμοί που αναφέρονται σε όλα τα ερωτήματα είναι μικρότεροι το 1000 εκτός αν ορίζεται διαφορετικά στη διατύπωση του προβλήματος. Διάρκεια: 3,5 ώρες Καλή

Διαβάστε περισσότερα

Εισαγωγή στην επιστήµη των υπολογιστών. Υλικό Υπολογιστών Κεφάλαιο 5ο Οργάνωση υπολογιστών

Εισαγωγή στην επιστήµη των υπολογιστών. Υλικό Υπολογιστών Κεφάλαιο 5ο Οργάνωση υπολογιστών Εισαγωγή στην επιστήµη των υπολογιστών Υλικό Υπολογιστών Κεφάλαιο 5ο Οργάνωση υπολογιστών Εισαγωγή Θα δούµε την οργάνωση ενός υπολογιστή Στον επόµενο µάθηµα θα δούµε πως συνδέονται πολλοί Η/Υ για να σχηµατίσουν

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2013

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2013 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2013 ΤΕΧΝΟΛΟΓΙΑ (Ι) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Μικροϋπολογιστές

Διαβάστε περισσότερα

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ. ΚΕΦΑΛΑΙΟ 4ο ΜΝΗΜΕΣ. (c) Αμπατζόγλου Γιάννης, Ηλεκτρονικός Μηχανικός, καθηγητής ΠΕ17

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ. ΚΕΦΑΛΑΙΟ 4ο ΜΝΗΜΕΣ. (c) Αμπατζόγλου Γιάννης, Ηλεκτρονικός Μηχανικός, καθηγητής ΠΕ17 ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΕΦΑΛΑΙΟ 4ο ΜΝΗΜΕΣ Μνήμες (Memory) - Είναι ημιαγώγιμα κυκλώματα που μπορούν να αποθηκεύσουν ένα σύνολο από δυαδικά ψηφία (bit). - Μια μνήμη αποθηκεύει λέξεις (σειρές από bit). - Σε κάθε

Διαβάστε περισσότερα

- Εισαγωγή - Επίπεδα μνήμης - Ολοκληρωμένα κυκλώματα μνήμης - Συσκευασίες μνήμης προσωπικών υπολογιστών

- Εισαγωγή - Επίπεδα μνήμης - Ολοκληρωμένα κυκλώματα μνήμης - Συσκευασίες μνήμης προσωπικών υπολογιστών Μάθημα 4.5 Η Μνήμη - Εισαγωγή - Επίπεδα μνήμης - Ολοκληρωμένα κυκλώματα μνήμης - Συσκευασίες μνήμης προσωπικών υπολογιστών Όταν ολοκληρώσεις το μάθημα αυτό θα μπορείς: Να αναφέρεις τα κυριότερα είδη μνήμης

Διαβάστε περισσότερα

Προγραμματισμός Υπολογιστών

Προγραμματισμός Υπολογιστών Προγραμματισμός Υπολογιστών Βασικές γνώσεις Κ. Βασιλάκης, ΣΤΕΦ, ΤΕΙ Κρήτης Η Πληροφορική και τα εργαλεία της Παροχή έγκαιρης και έγκυρης πληροφόρησης. Καταχώριση στοιχείων Αποθήκευση Επεξεργασία ψηφιακών

Διαβάστε περισσότερα

Παράλληλη Επεξεργασία

Παράλληλη Επεξεργασία Παράλληλη Επεξεργασία Φροντιστήριο: Εισαγωγή στο OpenMP Εργαστήριο Πληροφοριακών Συστημάτων Υψηλής Επίδοσης Parallel and Distributed Systems Group Τι είναι το OpenMP Πρότυπο Επέκταση στη C/C++ και τη Fortran

Διαβάστε περισσότερα

ΜΥΥ- 402 Αρχιτεκτονική Υπολογιστών Φροντιστήριο: MIPS assembly

ΜΥΥ- 402 Αρχιτεκτονική Υπολογιστών Φροντιστήριο: MIPS assembly ΜΥΥ- 402 Αρχιτεκτονική Υπολογιστών Φροντιστήριο: MIPS assembly Αρης Ευθυμίου Το σημερινό μάθημα! Σύνταξη εντολών! Θέματα σχετικά με τη προσπέλαση, οργάνωση μνήμης διευθύνση για κάθε byte διευθύνσεις λέξεων

Διαβάστε περισσότερα

ΗΥ 232 Οργάνωση και Σχεδίαση Υπολογιστών. Διάλεξη 13. Εξαιρέσεις και Διακοπές (Exceptions and Interrupts)

ΗΥ 232 Οργάνωση και Σχεδίαση Υπολογιστών. Διάλεξη 13. Εξαιρέσεις και Διακοπές (Exceptions and Interrupts) ΗΥ 232 Οργάνωση και Σχεδίαση Υπολογιστών Διάλεξη 13 Εξαιρέσεις και Διακοπές (Exceptions and Interrupts) Νίκος Μπέλλας Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων Οργάνωση και Σχεδίαση Υπoλογιστών

Διαβάστε περισσότερα

ΜΥΥ- 402 Αρχιτεκτονική Υπολογιστών Μεταγλώτιση, σύνδεση

ΜΥΥ- 402 Αρχιτεκτονική Υπολογιστών Μεταγλώτιση, σύνδεση ΜΥΥ- 402 Αρχιτεκτονική Υπολογιστών Μεταγλώτιση, σύνδεση Αρης Ευθυμίου Ανακοινώσεις! Βαθμοί: 1ης εργαστηριακής άσκησης Βαθμός 0 χωρίς σχόλια δεν έχω πάρει την άσκηση! ελέγξτε μήπως δεν το στέλνετε στο σωστό

Διαβάστε περισσότερα

(Ιούνιος 2001 ΤΕΕ Ηµερήσιο) Σε κάθε µία από τις παρακάτω περιπτώσεις, να

(Ιούνιος 2001 ΤΕΕ Ηµερήσιο) Σε κάθε µία από τις παρακάτω περιπτώσεις, να Κεεφάάλλααι ιοο:: 3Β ο Τίττλλοοςς Κεεφααλλααί ίοουυ: : Αρχιτεκτονική Ηλ/κου Τµήµατος των Υπολ. Συστηµάτων (Ιούνιος 2001 ΤΕΕ Ηµερήσιο) Σε κάθε µία από τις παρακάτω περιπτώσεις, να αναφέρετε τις τιµές των

Διαβάστε περισσότερα

Αρχιτεκτονική υπολογιστών

Αρχιτεκτονική υπολογιστών 1 Ελληνική Δημοκρατία Τεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου Αρχιτεκτονική υπολογιστών Ενότητα 5 : Η Εσωτερική Μνήμη Φώτης Βαρζιώτης 2 Ανοιχτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ηπείρου Τμήμα Μηχανικών Πληροφορικής

Διαβάστε περισσότερα

ΠΡΟΛΟΓΟΣ... xxi ΣΗΜΕΙΩΣΗ ΠΡΟΣ ΤΟΝ ΔΙΔΑΣΚΟΝΤΑ... xxiv ΣΗΜΕΙΩΣΗ ΠΡΟΣ ΤΟΝ ΑΝΑΓΝΩΣΤΗ... xxv ΣΗΜΕΙΩΣΗ ΠΡΟΣ ΤΟΥΣ ΦΟΙΤΗΤΕΣ... xxv

ΠΡΟΛΟΓΟΣ... xxi ΣΗΜΕΙΩΣΗ ΠΡΟΣ ΤΟΝ ΔΙΔΑΣΚΟΝΤΑ... xxiv ΣΗΜΕΙΩΣΗ ΠΡΟΣ ΤΟΝ ΑΝΑΓΝΩΣΤΗ... xxv ΣΗΜΕΙΩΣΗ ΠΡΟΣ ΤΟΥΣ ΦΟΙΤΗΤΕΣ... xxv ΠΙΝΑΚΑΣ ΠΕΡΙΕΧΟΜΕΝΩΝ ΠΡΟΛΟΓΟΣ... xxi ΣΗΜΕΙΩΣΗ ΠΡΟΣ ΤΟΝ ΔΙΔΑΣΚΟΝΤΑ... xxiv ΣΗΜΕΙΩΣΗ ΠΡΟΣ ΤΟΝ ΑΝΑΓΝΩΣΤΗ... xxv ΣΗΜΕΙΩΣΗ ΠΡΟΣ ΤΟΥΣ ΦΟΙΤΗΤΕΣ... xxv ΚΕΦΑΛΑΙΟ 0 ΙΣΤΟΡΙΚΗ ΑΝΑΔΡΟΜΗ... 1 0.1. Ιστορία των υπολογιστικών

Διαβάστε περισσότερα

Αρχιτεκτονική Υπολογιστών

Αρχιτεκτονική Υπολογιστών Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Αρχιτεκτονική Υπολογιστών Ενότητα 6: Διασωλήνωση Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών http://arch.icte.uowm.gr/mdasyg

Διαβάστε περισσότερα

Εισαγωγή στην Αρχιτεκτονική Η/Υ

Εισαγωγή στην Αρχιτεκτονική Η/Υ Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2014-15 Εισαγωγή στην Αρχιτεκτονική (θεμελιώδεις αρχές λειτουργίας των υπολογιστών) http://di.ionio.gr/~mistral/tp/comparch/ Μ.Στεφανιδάκης

Διαβάστε περισσότερα

Κεφάλαιο 1 Ε Π Α Ν Α Λ Η Ψ Η

Κεφάλαιο 1 Ε Π Α Ν Α Λ Η Ψ Η Κεφάλαιο 1 Ε Π Α Ν Α Λ Η Ψ Η Αρχές Δικτύων Επικοινωνιών Σελ. 9-50 Γεώργιος Γιαννόπουλος ΠΕ19, ggiannop (at) sch.gr http://diktya-epal-b.ggia.info/ Creative Commons License 3.0 Share-Alike Σύνδεση από σημείο

Διαβάστε περισσότερα

10. Με πόσους και ποιους τρόπους μπορεί να αναπαρασταθεί ένα πρόβλημα; 11. Περιγράψτε τα τρία στάδια αντιμετώπισης ενός προβλήματος.

10. Με πόσους και ποιους τρόπους μπορεί να αναπαρασταθεί ένα πρόβλημα; 11. Περιγράψτε τα τρία στάδια αντιμετώπισης ενός προβλήματος. 1. Δώστε τον ορισμό του προβλήματος. 2. Σι εννοούμε με τον όρο επίλυση ενός προβλήματος; 3. Σο πρόβλημα του 2000. 4. Σι εννοούμε με τον όρο κατανόηση προβλήματος; 5. Σι ονομάζουμε χώρο προβλήματος; 6.

Διαβάστε περισσότερα

Τμήμα Χρηματοοικονομικής & Ελεγκτικής ΤΕΙ Ηπείρου Παράρτημα Πρέβεζας. Πληροφορική Ι. Μάθημα 5 ο Οργάνωση Υπολογιστών. Δρ.

Τμήμα Χρηματοοικονομικής & Ελεγκτικής ΤΕΙ Ηπείρου Παράρτημα Πρέβεζας. Πληροφορική Ι. Μάθημα 5 ο Οργάνωση Υπολογιστών. Δρ. Τμήμα Χρηματοοικονομικής & Ελεγκτικής ΤΕΙ Ηπείρου Παράρτημα Πρέβεζας Πληροφορική Ι Μάθημα 5 ο Οργάνωση Υπολογιστών Δρ. Γκόγκος Χρήστος Υποσυστήματα αυτόνομου υπολογιστή Κεντρική Μονάδα Επεξεργασίας (CPU)

Διαβάστε περισσότερα

MIPS Interactive Learning Environment. MILE Simulator. Version 1.0. User's Manual

MIPS Interactive Learning Environment. MILE Simulator. Version 1.0. User's Manual MILE Simulator Version 1.0 User's Manual Νοέμβριος, 2011 Περιεχόμενα 1. Εισαγωγή στον προσομοιωτή...2 1.1 Εγκατάσταση...2 1.2 Βοήθεια Διευκρινήσεις...2 2. Ξεκινώντας με τον προσομοιωτή...3 2.1 Το memory

Διαβάστε περισσότερα

Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2007-08 Εισαγωγή στην Αρχιτεκτονική Η/Υ (θεμελιώδεις αρχές λειτουργίας των υπολογιστών) http://www.ionio.gr/~mistral/tp/comparch/ Μ.Στεφανιδάκης

Διαβάστε περισσότερα

Συστοιχία Επιτόπια Προγραμματιζόμενων Πυλών Field Programmable Gate Arrays (FPGAs)

Συστοιχία Επιτόπια Προγραμματιζόμενων Πυλών Field Programmable Gate Arrays (FPGAs) Συστοιχία Επιτόπια Προγραμματιζόμενων Πυλών Field Programmable Gate Arrays (FPGAs) Οι προγραμματιζόμενες λογικές διατάξεις (PLDs Programmable Logic Devices) είναι ψηφιακά ολοκληρωμένα κυκλώματα (ICs) που

Διαβάστε περισσότερα

ΕΣ 08 Επεξεργαστές Ψηφιακών Σηµάτων. Βιβλιογραφία Ενότητας

ΕΣ 08 Επεξεργαστές Ψηφιακών Σηµάτων. Βιβλιογραφία Ενότητας ΕΣ 08 Επεξεργαστές Ψηφιακών Σηµάτων Βελτιστοποίηση κώδικα σε επεξεργαστές ΨΕΣ Τµήµα Επιστήµη και Τεχνολογίας Τηλεπικοινωνιών Πανεπιστήµιο Πελοποννήσου Βιβλιογραφία Ενότητας Kehtarnavaz [2005]: Chapter

Διαβάστε περισσότερα

Αρχιτεκτονική Υπολογιστών

Αρχιτεκτονική Υπολογιστών Αρχιτεκτονική Υπολογιστών Παραλληλισμός Βασικές Πηγές: Αρχιτεκτονική Υπολογιστών: μια Δομημένη Προσέγγιση, Α. Tanenbaum, Vrije Universiteit, Amsterdam. Computer Architecture and Engineering, K. Asanovic,

Διαβάστε περισσότερα

Τμήμα Οικιακής Οικονομίας και Οικολογίας. Οργάνωση Υπολογιστών

Τμήμα Οικιακής Οικονομίας και Οικολογίας. Οργάνωση Υπολογιστών Οργάνωση Υπολογιστών Οργάνωση υπολογιστών ΚΜΕ Κύρια Μνήμη Υποσύστημα εισόδου/εξόδου Κεντρική Μονάδα Επεξεργασίας (ΚΜΕ) R1 R2 ΑΛΜ R3 I Καταχωρητές PC Κεντρική Μονάδα Επεξεργασίας Αριθμητική και λογική μονάδα

Διαβάστε περισσότερα

Επιστημονικοί Υπολογισμοί - Μέρος ΙΙΙ: Παράλληλοι Υπολογισμοί

Επιστημονικοί Υπολογισμοί - Μέρος ΙΙΙ: Παράλληλοι Υπολογισμοί Επιστημονικοί Υπολογισμοί - Μέρος ΙΙΙ: Παράλληλοι Υπολογισμοί Χαρμανδάρης Βαγγέλης, Τμήμα Εφαρμοσμένων Μαθηματικών Πανεπιστήμιο Κρήτης, Εαρινό Εξάμηνο 2013/14 Κεφάλαιο 4: Παράλληλοι Αλγόριθμοι Ταξινόμηση

Διαβάστε περισσότερα

Σχεδίαση και Υλοποίηση Μηχανισμού Μεταφοράς Δεδομένων από Συσκευές Αποθήκευσης σε Δίκτυο Myrinet, Χωρίς τη Μεσολάβηση της Ιεραρχίας Μνήμης

Σχεδίαση και Υλοποίηση Μηχανισμού Μεταφοράς Δεδομένων από Συσκευές Αποθήκευσης σε Δίκτυο Myrinet, Χωρίς τη Μεσολάβηση της Ιεραρχίας Μνήμης Σχεδίαση και Υλοποίηση Μηχανισμού Μεταφοράς Δεδομένων από Συσκευές Αποθήκευσης σε Δίκτυο Myrinet, Χωρίς τη Μεσολάβηση της Ιεραρχίας Μνήμης Αναστάσιος Α. Νάνος ananos@cslab.ntua.gr Επιβλέπων: Νεκτάριος

Διαβάστε περισσότερα