Καταχωρητές-Ολισθητές

Transcript

1 Καταχωρητές-Ολισθητές

2 Registers Καταχωρητής των n bit (n-bit register) είναι ένα σύνολο από n φλιπ-φλοπ με κοινό ρολόι στα οποία μπορούν να αποθηκευτούν δυαδικές πληροφορίες.

3

4 Σχεδίαση καταχωρητή των 4-bit με D flip-flop θετικής ακμής πυροδότησης x x 3 x 2 x 1 x 0 D D D D Q 3 Q 2 Q 1 Q 0 z 3 z 2 z 1 z 0 z

5 2à1 πολυπλέκτης x 0 0 s z 2à 1 MUX z 0 x 0 x x 1 s

6 Σχεδίαση καταχωρητή του 1 bit με είσοδο παράλληλης φόρτωσης και είσοδο μηδενισμού με D flip-flop θετικής πυροδότησης και 2à1 πολυπλέκτες x i LD 1 MUX 0 CLR LD Q t 1 X 0 z i 0 CLR CLR D Q 0 0 Q t x i z i x i z i

7 Σχεδίαση καταχωρητή των 4 bit με είσοδο παράλληλης φόρτωσης και είσοδο μηδενισμού με D flip-flop θετικής πυροδότησης και 2à1 πολυπλέκτες x x 3 x 2 x 1 x 0 LD CLR MUX MUX MUX MUX D D D D CLR CLR CLR CLR Q Q Q Q z 3 z 2 z 1 z 0 z

8 Λογικό σύμβολο καταχωρητή με παράλληλη φόρτωση x n Καταχωρητής n z LD CLR

9 Καταχωρητής ολίσθησης Ένας καταχωρητής ολίσθησης των n-bit (n-bit shift-register) είναι ένας καταχωρητής που επιτρέπει τη μεταφορά δεδομένων μεταξύ των γειτονικών στοιχείων μνήμης που τον αποτελούν. Η μεταφορά δεδομένων μπορεί να είναι προς τη μία κατεύθυνση (προς τα αριστερά ή προς τα δεξιά) ή και προς τις δύο κατευθύνσεις ανάλογα με την τιμή των εισόδων ελέγχου.

10 Σχεδίαση ολισθητή των 4 bit από αριστερά προς τα δεξιά με σειριακή φόρτωση χρησιμοποιώντας D flip-flop αρνητικής ακμής πυροδότησης Σειριακή Είσοδος x r D 3 Q 3 D 2 Q 2 D 1 Q 1 D 0 Q 0 Σειριακή Έξοδος z

11 Kυματομορφές των εξόδων των φλιπ-φλοπ για τους 5 πρώτους ωρολογιακούς παλμούς για x r =1. x r Q 3 Q 2 Q 1 Q 0, z

12 Σχεδίαση με D flip-flop αρνητικής ακμής πυροδότησης ολισθητή από δεξιά προς τα αριστερά των 4 bit με σειριακή φόρτωση Σειριακή Έξοδος z Σειριακή Είσοδος x l D 3 Q 3 D 2 Q 2 D 1 Q 1 D 0 Q 0

13 Καταχωρητής ολίσθησης σειριακής-εισόδου, παράλληλης εξόδου των 4-bit Σειριακή Είσοδος x r D 3 Q 3 D 2 Q 2 D 1 Q 1 D 0 Q 0 z 3 z 2 z 1 z 0 z

14 Απαριθμητές

15 Απαριθμητές Στην ψηφιακή σχεδίαση με τον όρο απαριθμητής (counter) εννοούμε ακολουθιακά κυκλώματα που αποθηκεύουν και εμφανίζουν πόσες φορές έχει συμβεί ένα γεγονός, συνήθως σε σχέση με ένα σήμα ωρολογίου. Οι απαριθμητές κατασκευάζονται με flip-flop και λογικές πύλες.

16

17 Σύγχρονοι και ασύγχρονοι απαριθμητές Ανάλογα με τον τρόπο που εφαρμόζονται οι παλμοί στις εισόδους ωρολογίου των φλιπ-φλοπ που τους αποτελούν οι απαριθμητές διακρίνονται σε ασύγχρονους και σύγχρονους.

18 Κατηγορίες απαριθμητών Οι απαριθμητές διακρίνονται σε κατηγορίες ανάλογα με τον αριθμό των καταστάσεων και τον κώδικα που χρησιμοποιείται για την αναπαράσταση των εξόδων τους. Ορισμένες από αυτές αναφέρονται στην συνέχεια. Απαριθμητές mod-2 n. Οι απαριθμητές αυτοί αποτελούνται από n φλιπ-φλοπ και έχουν 2 n καταστάσεις. Δεκαδικοί απαριθμητές. Οι απαριθμητές αυτοί έχουν δέκα καταστάσεις και η έξοδός τους κωδικοποιείται σε κάποιον δεκαδικό κώδικα (BCD, Excess-3). Απαριθμητές κώδικα Gray. Οι απαριθμητές αυτοί έχουν 2 n καταστάσεις οι οποίες κωδικοποιούνται ώστε οι διαδοχικές καταστάσεις να διαφέρουν κατά ένα ψηφίο (κώδικας Gray).

19 Ασύγχρονοι Απαριθμητές

20 Ασύγχρονος αύξων απαριθμητής των 2 bit (mod 4) Μέτρηση Q 1 Q

21 Έξοδος του T φλιπ-φλοπ αρνητικής ακμής πυροδότησης για T=1 1 T Q Q' T=1 Q

22 Σχεδίαση αύξοντα ασύγχρονου απαριθμητή των 2 bit με Τ flipflop αρνητικής ακμής πυροδότησης Q 0 Q T 0 Q 0 T 1 Q1 CP CP z 0 z 1

23 Ασύγχρονος αύξων απαριθμητής των 3 bit (mod 8) Μέτρηση Q 2 Q 1 Q

24 Ασύγχρονος αύξων απαριθμητής των 3 bit Q 0 Q 1 Q 2

25 Σχεδίαση αύξοντα ασύγχρονου απαριθμητή των 3 bit με Τ flip-flop αρνητικής ακμής πυροδότησης 1 MSB T 0 Q 0 T 1 Q 1 T 2 Q 2 FF 0 FF 1 FF 2 z 0 z 1 z 2

26 Ασύγχρονος φθίνων απαριθμητής των 2 bit (mod 4) Q 1 Q

27 Σχεδίαση φθίνοντα ασύγχρονου απαριθμητή των 2 bit με Τ flipflop αρνητικής ακμής πυροδότησης Q 0 Q 1

28 Σχεδίαση ασύγχρονου φθίνοντα απαριθμητή των 2 bit (mod 4) με D flip-flop πυροδότηση στην αρνητική ακμής πυροδότησης 1 1 T 0 Q 0 T 1 Q 1 CP Q 0 CP z 0 z 1

29 Ασύγχρονος φθίνων απαριθμητής των 3 bit Μέτρηση Q 2 Q 1 Q

30 Ασύγχρονος φθίνων απαριθμητής των 3 bit Q 0 Q 1 Q 2

31 Σχεδίαση ασύγχρονου φθίνοντα απαριθμητή των 3 bit με Τ φλιπφλοπ αρνητικής ακμής πυροδότησης 1 MSB T 0 Q 0 T 1 Q 1 T 2 Q 2 FF 0 FF 1 FF 2 Q Q 0 Q1 2 z 0 z 1 z 2

32 Σύγχρονοι Απαριθμητές

33 Σχεδίαση με T flip-flop αρνητικής ακμής πυροδότησης αύξοντα σύγχρονου δυαδικού απαριθμητή των 2 bit (mod 4). Q 1 Q

34 Q 0 Q 1 H έξοδος Q 0 αλλάζει σε κάθε αρνητική ακμή των παλμών του ωρολογίου (). Η έξοδος Q 1 αλλάζει στις αρνητικές ακμές των παλμών του ωρολογίου όταν Q 0 =1. Τ 0 = 1 Τ 1 = Q 0

35 Σχεδίαση με T flip-flop αρνητικής ακμής πυροδότησης αύξοντα σύγχρονου δυαδικού απαριθμητή των 2 bit (mod 4). 1 T 0 Q 0 T 1 Q 1

36 Σχεδίαση χρησιμοποιώντας T flip-flop αρνητικής ακμής πυροδότησης αύξοντα σύγχρονου δυαδικού απαριθμητή των 3 bit (mod 8) Q 2 Q 1 Q

37 Κυματομορφές εξόδου Q 0 Q 1 Q 2

38 Η έξοδος Q 0 αλλάζει σε κάθε αρνητική ακμή των παλμών του ωρολογίου (). Η έξοδος Q 1 αλλάζει στις αρνητικές ακμές των παλμών του ωρολογίου όταν Q 0 =1. Η Q 2 στις αρνητικές ακμές των παλμών του ωρολογίου όταν Q 1 =Q 0 =1. Δηλαδή, Τ 0 = 1 Τ 1 = Q 0 Τ 2 = Q 1 Q 0

39 Σχεδίαση σύγρονου φθίνοντα απαριθμητή των 3 bit με Τ φλιπφλοπ αρνητικής ακμής πυροδότησης 1 T 0 Q 0 T 1 Q 1 T 2 Q 2

40 Σχεδίαση σύγχρονου φθίνοντα δυαδικού απαριθμητή των 3 bit (mod 8) με T flip-flop αρνητικής ακμής πυροδότησης Q 2 Q 1 Q

41 Q 0 Q 1 Q 2 Τ 0 = 1 Τ 1 = Τ 2 = Q 0 Q1 Q 0

42 Σχεδίαση φθίνοντα σύγχρονου δυαδικού απαριθμητή των 3 bit (mod 8) με T flip-flop αρνητικής ακμής πυροδότησης 1 T 0 Q 0 T 1 Q 1 T 2 Q 2 Q Q 0 1

43 ΑΣΚΗΣΕΙΣ 10.1 Να δοθούν οι έξοδοι των καταχωρητή που δίδεται στην συνέχεια μετά την εφαρμογή παλμού ωρολογίου στην είσοδο D D D D Q 3 Q 2 Q 1 Q

44 10.2 Να δοθούν οι έξοδοι των D φλιπ-φλοπ κατά την διαδοχική εφαρμογή 4 παλμών ωρολογίου D 3 Q 1 D 2 Q 0

45 Υπόδειξη D=1 Q 0 Q 1

46 10.3 Να σχεδιασθεί ένας καταχωρητής των 4-bit χρησιμοποιώντας JK flip-flop αρνητικής ακμής πυροδότησης. Έχετε στην διάθεσή σας εκτός από τα JK flip-flop και τις βασικές λογικές πύλες.

47 10.4 Να σχεδιασθεί ένας καταχωρητής των 3 bit με δυνατότητα ολίσθησης από αριστερά προς τα δεξιά και παράλληλης φόρτωσης. Ο καταχωρητής περιέχει 2 εισόδους ελέγχου λειτουργίας Shift και Load και λειτουργεί σύμφωνα με τον ακόλουθο πίνακα. Shift load Λειτουργία καταχωρητή 0 0 Καμία αλλαγή 0 1 Παράλληλη φόρτωση δεδομένων 1 Χ Δεξιά ολίσθηση Έχετε στη διάθεσή σας D flip-flop θετικής ακμής πυροδότησης καθώς και 4à1 πολυπλέκτες.

48 Υπόδειξη x 3 x 2 x 1 x 0 x r MUX MUX MUX MUX c 1 c 0 D Q D Q D Q D Q z 3 z 2 z 1 z 0

49 10.5 Να δοθει η έξοδος z i του καταχωρητή των 1-bit χρησιμοποιώντας SR flip-flop. Έχετε στην διάθεσή σας εκτός από τα SR flip-flop και τις βασικές λογικές πύλες. x i LD CLR 1 MUX D CLR Q 0 z i

50 10.6 Να σχεδιασθεί χρησιμοποιώντας T flip-flop αρνητικής ακμής πυροδότησης ένας αύξων ασύγχρονος δυαδικός απαριθμητής των 4 bit (mod 16) Να σχεδιασθεί χρησιμοποιώντας JK flip-flop αρνητικής ακμής πυροδότησης ένας αύξων ασύγχρονος δυαδικός απαριθμητής των 2 bit (mod 8) Να σχεδιασθεί χρησιμοποιώντας JK flip-flop αρνητικής ακμής πυροδότησης ένας αύξων ασύγχρονος δυαδικός απαριθμητής των 3 bit (mod 8).

51 10.19 Να σχεδιασθεί χρησιμοποιώντας T flip-flop αρνητικής ακμής πυροδότησης ένας αύξων σύγχρονος δυαδικός απαριθμητής των 4 bit (mod 16) Να σχεδιασθεί χρησιμοποιώντας JK flip-flop αρνητικής ακμής πυροδότησης ένας αύξων σύγχρονος δυαδικός απαριθμητής των 2 bit (mod 8) Να σχεδιασθεί χρησιμοποιώντας JK flip-flop αρνητικής ακμής πυροδότησης ένας αύξων σύγχρονος δυαδικός απαριθμητής των 3 bit (mod 16).