ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2

Transcript

1 ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2 7ο μάθημα: Κρυφές μνήμες (cache) - εισαγωγή Αρης Ευθυμίου Πηγές διαφανειών: συνοδευτικές διαφάνειες αγγλικης εκδοσης του βιβλιου

2 Σύστημα μνήμης! Η μνήμη είναι σημαντικό κομμάτι ενός υπολογιστή! Επηρεάζει κόστος, ταχύτητα, κατανάλωση ισχύος! Διάφορες τεχνολογίες μνήμης Παλιά: π.χ. μαγνητική μνήμη πυρήνα Σκληροί δίσκοι (μαγνητικοί) Δίσκοι CD, DVD, Blue- Ray (οπτικοί) Δυναμική RAM (ηλεκτρονική) Στατική RAM (ηλεκτρονική) Μνήμη Flash (ηλεκτρονική)! Μόνιμη ή προσωρινή (vola_le); 2

3 Ταχύτητα μνήμης! Καθυστέρηση (latency) για μία προσπέλαση σε πόση ώρα θα έρθει η τιμή μιας μεταβλητής λέγεται και χρόνος προσπέλασης! Ρυθμός μεταφοράς (bandwidth) Αριθμός bytes ανα δευτερόλεπτο! Προσπέλαση γίνεται πάνω από μία φορά ανά εντολή μία για την προσκόμιση της εντολής άλλη μία αν η εντολή είναι load, store! Η καθυστέρηση δεν μπορεί να «κρύβεται» από μεγάλο ρυθμό μεταφοράς για πολύ εντολές: ποινή διακλάδωσης δεδομένα: εξαρτήσεις 3

4 Ιεραρχία μνήμης! Σε όλες τις τεχνολογίες μνήμης, η χωρητικότητα (και το χαμηλό κόστος) «συναγωνίζονται» την ταχύτητα όσο πιο μεγάλη (και φτηνή ανά bit), τόσο πιο αργή! Αλλά, ιδανικά, θέλουμε και τα δύο!! Λύση: ιεραρχία μνήμης! Γρήγορη μνήμη κοντά στον επεξεργαστή και μικρή γιατί το κόστος είναι μεγάλο! Μεγάλη μνήμη πιο μακριά και αργή για να μην είναι απαγορευτικά ακριβή 4

5 Αρχή της τοπικότητας αναφορών! Τα προγράμματα προσπελαύνουν μόνο μικρά τμήματα της μνήμης κάθε στιγμή Διευθύνσεις επαναλήψεις Εντολές Στοίβα κλήση υπορουτίνας παράμετροι επιστροφή υπορουτίνας Δεδομένα μεταβλητές Χρόνος 5

6 Είδη τοπικότητας αναφορών! Στο χρόνο: μια διεύθυνση που προσπελαύνεται τη χρονική στιγμή t έχει μεγάλη πιθανότητα να ξαναπροσπελαστεί σε χρόνο t+δ temporal locality! Στο χώρο: όταν μια διεύθυνση α προσπελαστεί τη χρονική στιγμή t, με μεγάλη πιθανότητα, μια διεύθυνση α±θ θα προσπελαστεί σε χρόνο t+δ spa_al locality 6

7 Εκμετάλευση της ιδιότητας! Οταν μια διεύθυνση μνήμης προσπελαύνεται! Το υλικό τοποθετεί σε υψηλότερες (κοντά στον πυρήνα) θέσεις της ιεραρχίας μνήμης τα δεδομένα,εντολές που αντιστοιχούν στη διεύθυνση! και άλλα/άλλες που αντιστοιχούν σε γειτονικές διευθύνσεις το σύνολο των δεδομένων που μεταφέρεται λέγεται γραμμή κρυφής μνήμης (line ή block) Address Address Core Data CACHE Data Main Memory 7

8 Οι 4 ερωτήσεις! Block placement: Πού θα τοποθετηθεί η γραμμή;! Block iden_fica_on: Πώς θα βρούμε μια γραμμή;! Block replacement: Ποιά γραμμή θα αντικατασταθεί;! Write strategy: Τί γίνεται με τις εγγραφές; 8

9 Τοποθέτηση γραμμών Block Number Memory Set Number Cache τοποθέτηση γραµµής 12 Fully (2-way) Set Direct Associative Associative Mapped οπουδήποτε οπουδήποτε µόνο στη στο set 0 θέση 4 (12 mod 4) (12 mod 8) 9

10 Πώς βρίσκουμε μια γραμμή;! Πολλές γραμμές της μνήμης μπορούν να τοποθετηθούν σε κάθε θέση της κρυφής μνήμης! Για να τις ξεχωρίσουμε χρειάζεται μια ετικέτα διεύθυνσης (address tag) ώστε να μπορούμε να ελέγξουμε αν τα δεδομένα που ζητάει ο πυρήνας βρίσκονται στην κρυφή μνήμη (ευστοχία hit) ή όχι (αστοχία miss) αποθηκεύεται μαζί με τα δεδομένα Η διεύθυνση της πρώτης λέξης είναι η ετικέτα όλης της γραμμής! Χρειάζεται 1 valid bit για να ξεχωρίζουν οι «άδειες» γραμμές! Αν χρησιμοποιήσουμε μέρος της διεύθυνσης για να βρούμε τη θέση της γραμμής, τότε το tag είναι μικρότερο! direct mapped, k- way associa_ve 10

11 Τμήματα διεύθυνσης Block address Tag Index Block offset! Block offset διεύθυνση byte μέσα στη γραμμή! Index διεύθυνση του set! Tag τμήμα της διεύθυνσης που δεν χρησιμοποιείται, άρα αποθηκεύεται και συγκρίνεται 11

12 Αντικατάσταση γραμμής! Γενικά η κρυφή μνήμη είναι πάντα «γεμάτη» Κάθε αστοχία πρέπει να αντικαταστήσει μια υπάρχουσα γραμμή! Ιδανικά θα πρέπει να αντικαταστήσουμε τη γραμμή που θα χρειαστούμε πιο μακριά στο μέλλον χρειάζεται πρόβλεψη! Συνηθισμένες στρατηγικές αντικατάστασης: τυχαία (random) Least Recently Used (LRU): καλές επιδόσεις, δύσκολη υλοποίηση για μεγάλα set First in, first out (FIFO): μοιάζει με LRU, ευκολότερη υλοποίηση 12

13 Οργάνωση direct mapped Tag Index Block Offset byte offset t V Tag k Data Block b 2 k lines = t HIT Data Word 13

14 Εγγραφές! Η προσπέλαση και σύγκριση των tags δεν μπορεί να γίνει παράλληλα με τη πρόσβαση στα δεδομένα! Οι εγγραφές αφορούν μέρος της γραμμής Πολιτικές εγγραφής:! Write- through εγγραφή και στη κρυφή μνήμη και στο επόμενο επίπεδο! Write- back εγγραφή μόνο στη κρυφή μνήμη. Εγγραφές στο επόμενο επίπεδο μόνο όταν αντικατασταθεί η γραμμή 14

15 Write- back! Μία αστοχία ανάγνωσης μπορεί να προκαλέσει μια εγγραφή σε κατώτερο επίπεδο! Dirty- bit περιορίζει τις εγγραφές στο επόμενο επίπεδο μόνο στις απαραίτητες! Δυσκολίες συνοχής μνήμης: διαφορετικές τιμές σε διαφορετικά επίπεδα μνήμης! Λιγότερη «κίνηση» στην έξοδο της κρυφής μνήμης! Write- buffer: (συνήθως για write- though) προσωρινή αποθήκευση για εγγραφές μέχρι να αποθηκευθούν στο επόμενο επίπεδο διαφορετικοί από store- buffer 15

16 Write alloca_on! Συχνά τα δεδομένα που γράφονται δεν χρειάζονται άμμεσα π.χ. αρχικοποίηση πινάκων! Δύο επιλογές:! Write- allocate η γραμμή τοποθετείται στη κρυφή μνήμη όπως στις αναγνώσεις χρήσιμο αν αργότερα γίνει και ανάγνωση! no- write allocate η εγγραφή προσπερνάει τη κρυφή μνήμη 16

17 Ξεχωριστές κρυφές μνήμες! Οι κρυφές μνήμες μπορεί να είναι κοινές για εντολές και δεδομένα ή ξεχωριστές! Κοινές κρυφές μνήμες αποτελούν δομικό κίνδυνο σε κάθε κύκλο προσκομίζεται 1 εντολή και πολλές φορές χρειάζεται και προσπέλαση δεδομένων! Στο πρώτο επίπεδο κρυφή μνήμης είναι ξεχωριστές για εντολές και δεδομένα! Το πλεονέκτημα των κοινών κρυφών μνημών είναι ότι μοιράζεται η χωρητικότητα δυναμικά 17

18 The Opteron data cache! Χωρητικότητα: 64Κ! Μέγεθος γραμμής: 64- byte! 2- way associa_ve, LRU, write- back, write- allocate! Διευθύνσεις 48- bit (virtual) 40- bit physical! Block offset:?! Index:? 18

19 The Opteron $ schema_c 19

20 Αστοχίες στον Opteron! Μετά τη σύγκριση, αν δεν βρεθεί η γραμμή, 64 bytes προσκομίζονται από το επόμενο επίπεδο! Καθυστέρηση: 7 κύκλοι για τα πρώτα 8 bytes και μετά 2 κύκλοι για κάθε 8 bytes ο δίαυλος (bus) μεταφέρει 8 bytes παράλληλα! Αντικατάσταση: LRU κάθε προσπέλαση ανανεώνει κάποια bit πληροφορίας 20

21 Write- back στον Opteron! Η κρυφή μνήμη του Opteron είναι write- back! Κρατάει ένα dirty bit ανά γραμμή για να μπορεί να αγνοεί καθαρές γραμμές όταν αντικαθιστούνται! Οταν χρειάζεται αντικατάσταση η «γραμμή θύμα» κρατιέται στο Vic_m Buffer μέχρι 4 γραμμές αδειάζει όποτε βρεθεί ευκαιρία 21

22 Αλγόριθμοι LRU! Κάθε θέση γραμμής κρατάει πληροφορίες για το χρόνο τελευταίας προσπέλασης επιπλέον του tag, dirty, valid πρέπει να ανανεώνεται (ανάγνωση, εγγραφή) σε κάθε προσπέλαση χωρίς να επηρεάσει το κύκλο ρολογιού! Προσεγγιστικές μέθοδοι για μεγάλη associa_vity

23 Μέτρα επίδοσης! Hit rate: κλάσμα των προσπελάσεων που ευστοχούν στη κρυφή μνήμη! Miss rate: 1 Hit rate! Miss penalty: χρόνος τοποθέτησης μιας γραμμής από κατώτερο επίπεδο ιεραρχίας μνήμης στη κρυφή μνήμη! Hit _me: χρόνος προσπέλασης κρυφής μνήμης (περιλαμβάνει τη σύγκριση tag) 23

24 Επίδοση επεξεργαστή! CPU _me = IC CPI CC! Το CPI, όπως το ξέραμε μέχρι τώρα περιλαμβάνει το hit _me στη κρυφή μνήμη! θεωρούσαμε ότι hit _me = 1! Οι αστοχίες μνήμης προκαλούν αύξηση στο ιδανικό CPI! CPU _me = IC (CPI core + memory stall cycles) CC Memory stall cycles = Memory accesses Program = Instructions Program Misses Instruction Miss rate Miss penalty Miss penalty 24

25 Μέτρα επίδοσης (2) Ισοδύναμο μέτρο: misses/instruc_on Memory accesses Program Miss rate = Instructions Program Misses Instruction Misses Instruction = Miss rate Memory accesses Instruction 25

26 Παράδειγμα! I- cache miss rate = 2%! D- cache miss rate = 4%! Miss penalty = 100 cycles! Base CPI (ideal cache) = 2! Load & stores αποτελούν το 36% των εντολών Miss cycles ανά εντολή: miss rate miss penalty! I- cache: = 2! D- cache: = 1.44! Πραγματικό CPI = = 5.44! Ιδανικό CPI=2 άρα στη πραγματικότητα το σύστημα είναι 5.44/2 =2.72 φορές πιο αργό από το ιδανικό 26

27 Μέσος χρόνος προσπέλασης! Περιλαμβάνει και το χρόνο ευστοχίας κατάλληλο μέτρο για όλο το σύστημα μνήμης! Average Memory Access Time (AMAT) AMAT = Hit _me + Miss rate Miss penalty %Instruc_ons * (Hit _me + Instr miss rate * Miss penalty) + %Data * (Hit _me + Data miss rate * Miss penalty)! Παράδειγμα κύκλος ρολογιού CPU: 1ns, hit _me = 1 κύκλος, miss penalty = 20 κύκλοι, I- cache miss rate = 5% AMAT = = 2 κύκλοι = 2ns Δεν είναι πάντα ακέραιος αριθμός κύκλων, γιατί είναι μέσος όρος 27

28 Παράδειγμα! Σύγκριση: Ξεχωριστές κρυφές μνήμες 16ΚΒ I$, 16KB D$ Κοινή κρυφή μνήμη 32ΚΒ! Misses ανά 1000 εντολές: I$ (16ΚΒ) , D$ (16ΚΒ) 40.9, Unified (32ΚΒ) 43.3! 36% εντολών προσπελαύνουν δεδομένα! 74% των προσπελάσεων μνήμης είναι για προσκόμιση εντολών! Hit _me = 1 κύκλος! Miss penalty = 100 κύκλοι! Load/store χρειάζεται 1 επιπλέον κύκλο για κοινή κρυφή μνήμη! Ποιό σύστημα έχει μικρότερο συνολικό miss rate?! Ποιό σύστημα έχει μικρότερο ΑΜΑΤ? 28

29 Λύση! Miss rate (I$) = (3.82/1000)/1.0 = 0.004! Miss rate (D$) = (40.9/1000)/0.36 = 0.114! Miss rate (Unified) = 43.3/1000/( ) = ! Split caches rate = 0.74* *0.114 = ! Η κοινή είναι κάπως καλύτερη! ΑΜΑΤsplit = 0.74*( *100) *( *100)=3.76! AMATunified = 0.74*( *100)+0.26*( *100) =

30 Παράδειγμα! Εξετάζουμε 2 διαφορετικές οργανώσεις cache: direct- mapped, 2- way set associa_ve 128KB, block/line size 64 bytes 65ns miss penalty 1.4 memory references / instruc_on CPIexe = 1.6 hit _me = 1 cycle! Direct mapped: clock cycle = 0.35ns miss rate = 2.1%! 2- way assoc: clock cycle = 1.35*0.35ns=0.4725ns miss rate = 1.9% 30

31 Λύση! ΑΜΑΤ = Hit _me + miss rate * Miss penalty! AMAT dm = *65 = 1.72ns! AMAT 2w = 1.35* *65=1.71ns! CPU _me = IC (CPI exe + Misses/Instruc_on * miss penalty) * clock cycle _me! CPU dm = IC*(1.6* *1.4*65)=2.47*IC! CPU 2w = IC*(1.6*0.35* *1.4*65)=2.49*IC! CPU 2w = 1.01*CPU dm 31

32 Επίδοση επεξεργαστή και ΑΜΑΤ! Ποιά είναι η σχέση ΑΜΑΤ και απόδοσης επεξεργαστή?! Υπάρχουν και άλλοι λόγοι που προκαλούν memory stalls π.χ. ένα περιφερειακό προσπελαύνει τη μνήμη! Εξαρτάται και από το είδος επεξεργαστή εκτέλεση εκτός σειράς κρύβει μέρος των memory stalls! Για OOO επεξεργαστές Memory stall cycles = Instruction Misses (Total miss latency - Overlapped miss latency) Instruction 32

33 Παράδειγμα! Direct- mapped caches, όπως το προηγούμενο παράδειγμα! Ο ένας επεξεργαστής είναι OOO: 30% των 65ns miss penalty επικαλύπτεται ο κύκλος ρολογιού μεγαλώνει *

34 Λύση! AMAT OOO = 0.35* *0.7*65) = 1.43ns! AMAT inorder = *65 = 1.72ns! CPU OOO = IC * (1.6*0.35* *1.4*0.7*65)=2.09*IC! CPU dm = IC*(1.6* *1.4*65)=2.47*IC! CPU dm = 1.18 * CPU OOO 34

35 Βελτιστοποίηση κρυφής μνήμης! AMAT = Hit _me + Miss rate * Miss penalty! Μείωση του miss rate μεγαλύτερο μέγεθος γραμμής μεγαλύτερη χωρητικότητα κρυφής μνήμης μεγαλύτερη associa_vity! Μείωση του miss penalty πολλαπλά επίπεδα κρυφών μνημών προτεραιότητα στις αναγνώσεις! Μείωση του hit _me αποσύνδεση μετάφρασης διεύθυνσης από την προσπέλαση της κρυφής μνήμης 35

36 Είδη αστοχιών τα τρία C! Compulsory (cold start) η πρώτη προσπέλαση σε μια γραμμή! Capacity Δεν χωράει ολόκληρο το working set ενός προγράμματος Κάποιες γραμμές αντικαθίστανται και επαναπροσκομίζονται! Conflict (collision) Για όλες τις οργανώσεις εκτός fully- associa_ve Αντικαταστάσεις εξαιτίας της μεθόδου τοποθέτησης: πολλές γραμμές αντιστοιχούν στο ίδιο set 36

37 Τα τρία C 37

38 Τα τρία C 38

39 Μεγάλες γραμμές! Εκμετάλευση της spa_al locality! Μείωση των compulsory misses! Αύξηση του Miss penalty περισσότερος χρόνος μεταφοράς! Αύξηση conflict misses περισσότερες γραμμές αντιστοιχούν στα, λιγότερα πλέον, set 39

40 Μεγάλες γραμμές 10% 4K Miss rate 5% 16K 64K 0% 256K Block size 40

41 Μεγάλες γραμμές! Δεν υπάρχει λόγος αύξησης μεγέθους γραμμής όταν αυξάνει το miss rate ή το ΑΜΑΤ! Το βέλτιστο μέγεθος γραμμής είναι συχνά συνάρτηση της χωρητικότητας της κρυφής μνήμης, της καθυστέρησης και του ρυθμού μεταφοράς του υπόλοιπου συστήματος μνήμης! Μεγάλη καθυστέρηση και μεγάλος ρυθμός μεταφοράς ευνοούν μεγάλες γραμμές για μικρή αύξηση miss penalty η cache παίρνει πιο πολλά bytes 41