Τέτοιες λειτουργίες γίνονται διαμέσου του

Transcript

1 Για κάθε εντολή υπάρχουν δυο βήματα που πρέπει να γίνουν: Προσκόμιση της εντολής (fetch) από τη θέση που δείχνει ο PC Ανάγνωση των περιεχομένων ενός ή δύο καταχωρητών Τέτοιες λειτουργίες γίνονται διαμέσου του Datapath Ο έλεγχος του Datapath γίνεται διαμέσου της μονάδας ελέγχου (Control)

2 Data PC Instr. Instr. Memory # # # s Data Memory Data Instr. PC Add Instr. Memory a. memory b. Program counter c. Adder

3 Add PC 4 Instr. Instr. Memory Fetch reg. 1 control Instru ction reg. 2 data 1 zero Write reg. data 2 result RegWrite R-Type s

4 Instru ction reg. 1 reg. 2 Write reg. data 1 res. MemWrite data 2 data RegWrite Mem 16 Sign 32 Extent Load/Store s PC + 4 Add Branch target reg. 1 Instru ction reg. 2 Write reg. data 1 zero To Branch Control Logic data 2 shift left by 2 RegWrite Branch s

5 Instru ction reg. 1 reg. 2 data 1 Write reg. data 2 RegWrite M U X res. MemWrite data M U X Mem R type & Load/Store s PC Instru ction Memory reg. 1 reg. 2 Write reg. data 1 data 2 RegWrite M U X res. MemWrite data M U X Mem 4 Add R type, Load/Store and Fetch

6 PC Instru ction Memory reg. 1 reg. 2 Wit Write reg. data 1 data 2 RegWrite M U X res. MemWrite data M U X Mem Add Shift left 2 Add M U X R type, Load/Store, Branch and Fetch control input Function 000 And 001 Or 010 Add 110 Subtract 111 Set-on-less-than

7 opcode Op operation Function code Desired action control Input LW 00 load word xxxxxx add 010 SW 00 store word xxxxxx add 010 Branch equal 01 branch equal xxxxxx subtract 110 R-type 10 add add 010 R-type 10 subtract subtract 110 R-type 10 AND and 000 R-type 10 OR or 001 R-type 10 set-on-lessthan set-on-lessthan 111 Op1 Op0 F5 F4 F3 F2 F1 F0 Operation 0 0 x x x x x x 010 x 1 x x x x x x x x x x x x x x x x x x x x x X: Don t Care

8 R-type π.χ. add rd,rs,rt 0 rs rt rd shumpt funct Load/Store π.χ. lw rt, immediate(rs) 35/43 rs rt immediate Branch π.χ beq rs,rt,immediate 4 rs rt immediate Signal name Effect when deasserted Effect when asserted Mem None Data memory contents at the read address are put on read data output. MemWrite None Data memory contents at address given by write address is replaced by Src The second operand comes from the second register file output. RegDst The register destination number for the Write register comes from the rt field. value on write data input. The second operand is the signextended lower 16-bits of the instruction. The register destination number for the Write register comes from the rd field. RegWrite None The register on the Write register PCSrc MemtoReg The PC is replaced by the output of the adder that computes the value of PC+4. The value fed to the register write data input comes from the. input is written into with the value on the write data input. The PC is replaced by the output of the adder that computes the branch target. The value fed to the register write data input comes from the data memory.

9 Reg Memto Reg Mem Mem Branch Dst Src Reg Write Write Op1 Op0 R-format lw sw x 1 x beq x 0 x

10 R-format lw sw beq Op Op Op Inputs Op Op Op RegDst 1 0 x x Src MemtoReg 0 1 x x RegWrite Outputs Mem MemWrite Branch Op Op

11 Type R-format Load word Store word Branch Jump fetch fetch fetch fetch fetch Functional units used by the type Access Access Access Access access Memory access Memory access access CPU execution time = count x CPI x Clock cycle time type memory read operation Data memory write Total Frequency of Use R-format ns 49% Load word ns 22% Store word ns 11% Branch ns 16% Jump 10 10ns 2% Σταθερός κύκλος CPU clock cycle=40ns Μεταβλητός κύκλος CPU clock cycle = 40x22% + 35x11% + 30x49% + 25x16% + 10x2%= 31.6 ns. Βελτίωση 40/31.6=1.27

12 Κάθε εντολή εκτελείται σε περισσότερους από ένα κύκλους ρολογιού Γίνεται επαναχρησιμοποίηση μονάδων Απαιτούνται περισσότεροι πολυπλέκτες και ενδιάμεσοι καταχωρητές

13 ΚΥΚΛΟΣ 1 (ίδιος για όλες τις εντολές) IR Memory[PC] PC PC+4 ΚΥΚΛΟΣ 2 (ίδιος για όλες τις εντολές) Ανάγνωση καταχωρητών: read RF [rs], RF[rt] Υπολογισμός της διεύθυνσης Branch: Target [PC+4]+4*Imm16 Αποκωδικοποίηση του Opcode, αναγνώριση της εντολής ΚΥΚΛΟΣ 3 (διαφέρει ανάλογα με την εντολή) Ανηεντολήείναι/LW/SW: πράξη Αν η εντολή είναι jump: PC Imm26 Αν η εντολή είναι Branch: : συγκρίνει τα περιεχόμενα των δύο καταχωρητών αφαιρώντας τα. Αν το αποτέλεσμα είναι 0 (zero flag) τότε: PC Target ΚΥΚΛΟΣ 4 (διαφέρει ανάλογα με την εντολή) Ανηεντολήείναι: Το αποτέλεσμα της πηγαίνει σε κάποιο καταχωρητή: RF[rd/rt] Ανηεντολήείναιηlw: Το αποτέλεσμα της είναι μία θέση μνήμης, από την οποία πρέπει να διαβάσουμε: Memory : read M [] Αν η εντολή είναι η sw: Το αποτέλεσμα της είναι μία θέση μνήμης, στην οποία πρέπει να γράψουμε το περιεχόμενο κάποιου καταχωρητή: Memory Write: M[] RF[rt] ΚΥΚΛΟΣ 5(μόνο για την lw) Το περιεχόμενο της μνήμης που διαβάσαμε στον 4ο κύκλο οδηγείται σε κάποιο καταχωρητή: Memory : RF[rt] M[]

14 Ρυθμο-Απόδοση (Throughput)? Καθυστέρηση για 1 εντολή? (Latency)? - Διαμοιράζει την λογική σε στάδια με καταχωρητές - Κάθε στάδιο ενεργεί σε διαφορετική εντολή - Σε κάθε κύκλο ρολογιού μεταφέρονται δεδομένα από το ένα στάδιο στο επόμενο

15 Ρυθμο-Απόδοση (Throughput)? Καθυστέρηση για 1 εντολή? (Latency)?