ΠΡΟΣΟΜΟΙΩΣΗ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ
|
|
- Σωφρονία Αργυριάδης
- 9 χρόνια πριν
- Προβολές:
Transcript
1 ΠΡΟΣΟΜΟΙΩΣΗ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ 1
2 Computer Architecture Processor Design Single thread pipeline, branch prediction Multiple threads SMT resource allocation, threads scheduling Ετερογενείς αρχιτεκτονικές General Purpose Computing, Gaming, and Entertainment Devices Cell (PS3) Intel Sandy Bridge, Ivy Bridge, Haswell AMD Fusion, AMD APUs (Jaguar in PS4) Intel Stellarton (Atom E600C + Alter FPGA) ARM (big.little) HSA architectures 2
3 Ιεραρχία μνήμης Multiple levels Cache sharing NUMA Computer Architecture Coherence Protocols Παράλληλα συστήματα Coherence, Δίκτυα διασύνδεσης Compilers, automatic parallelization Programming Models, synchronization costs, locks, computation and communication oveheads 3
4 Τρόποι Υλοποίησης Χρήση υπαρχόντων μηχανημάτων Μεγάλο κόστος» Oracle SPARC Enterprise T5120 server (2*16*8=256 threads, 512GB mem) ~ 64K $ (2014)» Intel Sandy Bridge E (4 * 8 cores, 64 threads) ~ 15K $ (2013) Αδυναμία παρέμβασης στο υλικό τους» pipeline, caches, interconnection network Περιορισμένη δυνατότητα παρακολούθησης και μετρήσεων» performance counters λίγοι, μικρό documentation Περιορισμός στο σήμερα» μελλοντικές αρχιτεκτονικές (π.χ. chip με 100 ή 1000 threads) ; Λύση : Simulation (προσομοίωση) 4
5 Τι είναι ο simulator; Ένα εργαλείο που αναπαράγει τη «συμπεριφορά» ενός υπολογιστικού συστήματος. Γιατί να χρησιμοποιήσουμε ένα simulator; Πληροφορίες σχετικά με την εσωτερική λειτουργία» Performance Analysis Δυνατότητα ανάπτυξης λογισμικού για μη διαθέσιμες (ή και μη υπαρκτές) πλατφόρμες Προβλέψεις απόδοσης για διαφορετικές αρχιτεκτονικές. 5
6 Simulator taxonomy Architecture simulators Functional Performance / Timing Trace-driven Execution-driven Trace-driven Execution-driven User code Full system 6
7 Functional vs. Timing Simulators Functional Simulators Visible architectural state Προσομοίωση της λειτουργικότητας των εντολών (instructions semantics and functionality), μεταβολή του state (registers, memory) Σωστό program output Κύριος σκοπός: Software development and/or emulation Timing Simulators Microarchitecture details Λεπτομερής υλοποίηση των διαφορετικών δομών (pipeline, branch predictors, interconnection networks, memory hierachy, etc) Χρονισμός γεγονότων, προκειμένου να υπολογισθεί ο χρόνος εκτέλεσης του προγράμματος Functional simulation πολύ πιο γρήγορο 7
8 Trace vs. Execution-driven Simulators Trace Simulators Εκτέλεση της εφαρμογής σε πραγματική πλατφόρμα trace (instruction, address, ) Τα traces χρησιμοποιούνται σαν inputs του simulator Execution-driven Simulators O simulator εκτελεί την εφαρμογή Διατήρηση application state και architecture state Trace-driven simulation συνήθως πιο γρήγορο Διατήρηση μόνο του architecture state, δεν εκτελούνται όλοι οι υπολογισμοί Τα traces επιτρέπουν την προσομοίωση proprietary applications & input sets. Πρόβλημα : Τα traces δεν μπορούν να συλλάβουν/φανερώσουν την δυναμική συμπεριφορά της εφαρμογής 8
9 User code vs. Full system simulators User code Simulators Προσομοίωση μόνο του κώδικα της εφαρμογής System calls και I/O εκτελούνται με functional simulation Συνήθως το functional emulation πραγματοποιείται από το host OS» host OS = target OS Full system Simulators Προσομοίωση της εφαρμογής Προσομοίωση του OS Προσομοίωση των devices (disks, network, etc.) 9
10 The Zen of architecture simulators Accuracy Speed Flexibility Δεν υπάρχει ο τέλειος simulator FPGA prototypes Γρήγορα, ακριβή, αλλά έλλειψη ευελιξίας Λεπτομερή software μοντέλα Ακριβή, ευέλικτα, αλλά αργά Αφηρημένα software μοντέλα Γρήγορα, ευέλικτα αλλά όχι ακριβή 10
11 Speed vs. Accuracy 11
12 Παράδειγμα χρόνων προσομοίωσης (1) spec2k with gcc and small inputs Time Ratio to Native Ratio to Functional Native 1,054s sim-fast 2m 47s 158x 1 sim-outorder 1h 11m 07s 4,029x 25x simics 7m 41s 437x 1 w/ruby 11h 27m 25s 39,131x 89x w/ruby + Opal 43h 13m 41s 147,648x 338x 12
13 Παράδειγμα χρόνων προσομοίωσης (2) Οι πραγματικές εφαρμογές παίρνουν ώρες σε πραγματικά μηχανήματα Χρειαζόμαστε αρκετά μεγάλες ταχύτητες για να τρέξουμε ένα σημαντικό κομμάτι αυτών των εφαρμογών. 13
14 Απαιτήσεις Προσομοίωση Αρχιτεκτονικής (1) Γενικότητα (Generality)» Μπορεί το εργαλείο να αναλύσει τα workloads?» Parallel Systems, Multithreading, Multiple address spaces, OS code, Network Systems, etc. Πρακτικότητα (Practicality)» Μπορεί το εργαλείο να χρησιμοποιηθεί αποδοτικά;» Host assumptions, compiler assumptions, OS modifications, workload language assumptions Εφαρμοσιμότητα (Applicability)» Μπορεί το εργαλείο να απαντήσει στα ερωτήματα μας;» Restricted state that can be monitored, restrictions on parameter visibility, restricted length of observations. 14
15 Προσομοίωση Αρχιτεκτονικής (2) Πλεονεκτήματα Early availability Ευκολία χρήσης» Πλήρης διαφάνεια και ευκολία παρακολούθησης και μετρήσεων» Διαφορετικά επίπεδα λεπτομέρειας και ακρίβειας Pipelines, caches, branch predictors, Hardware devices (timer, drives, cards, )» Έλεγχος καινοτόμων προτάσεων/ιδεών Κόστος» Open source (Free)» Academic licenses (Free ή μικρό κόστος για support) 15
16 Προκλήσεις Προσομοίωση Αρχιτεκτονικής (3) Χρόνος ανάπτυξης των μοντέλων (modeling time) Έλεγχος ορθότητας μοντέλων (validation) Ταχύτητα προσομοίωσης Ενεργό ερευνητικό πεδίο Πληθώρα επιλογών WindRiver Simics (x86, SPARC, MIPS, Leon, ARM ) AMD SimNow (x86) Simplescalar (Alpha, PISA, ARM, x86) SimFlex MARSSx86 SniperSim 16
17 Επιλογή περιβάλλοντος προσομοίωσης Κριτήρια Επιλογής Modularity simulator Extensibility simulator Επίπεδο ακρίβειας simulator Ταχύτητα simulator Μέγεθος του design space που θέλουμε να μελετήσουμε Επιλογή κατάλληλων benchmarks 17
18 Στατιστικά Προσομοίωσης(1) Ο σκοπός ενός timing simulation είναι η συγκέντρωση πληροφοριών και μέτρηση διαφόρων μεγεθών IPC Memory access cycles On-chip network contention Τα προγράμματα παρουσιάζουν διαφορετικές φάσεις Initialization phase Main phase Wrap-up phase Πότε παίρνουμε τα στατιστικά που μας ενδιαφέρουν; 18
19 Στατιστικά Προσομοίωσης(2) Η προσομοίωση είναι ένα single-thread process Ακόμα και αν προσομοιώνουμε ένα παράλληλο σύστημα Η ταχύτητα προσομοίωσης δε βελτιώνεται πια με την τεχνολογία Παράλληλα συστήματα τρέχουν πολλαπλές προσομοιώσεις ταυτόχρονα. Δεν μπορούμε να φτιάξουμε γρήγορους simulators Δεν προσομοιώνουμε ολόκληρο το σύστημα Δεν προσομοιώνουμε ολόκληρη την εφαρμογή 19
20 Στατιστικά Προσομοίωσης(3) Προσομοίωση μικρότερου συστήματος π.χ. 16 cores αντί για 1024 Δεν εκθέτει θέματα κλιμακωσιμότητας (scalability)» Ανταγωνισμός για shared resources» Conflicts» Race conditions Προσομοίωση μικρότερης εφαρμογής π.χ. Matrix multiply 1K x 1K αντί για 1Μ x 1M Δεν εξετάζει τα όρια του hardware» To working set χωράει στις caches» Capacity/conflict issues» Λιγότερη επαναχρησιμοποιίηση data/code» Initialization vs. steady state 20
21 Στατιστικά Προσομοίωσης 21
22 Τεχνικές Προσομοίωσης Sampling Προσομοίωση τυχαίων σημείων της εφαρμογής Fast-forwarding Μέχρι να φτάσουμε στο sample point Warm-up Γρήγορη προσομοίωση πριν τη φάση των μετρήσεων Checkpointing Αποθήκευση architectural state πριν το sample Phase detection Επιλογή των samples μετά από ανάλυση της εφαρμογής 22
23 Simulation sampling N instructions (total benchmark execution) Στατιστική προσέγγιση Εξετάσουμε αντιπροσωπευτικά δείγματα U Actual simulator measurement Μαθηματική προσέγγιση confidence margin (eg. 95%) confidence interval (eg. +/- 2.5) Δυο προσεγγίσεις σχετικά με την επιλογή δειγμάτων Systematic sampling» Sample every N instructions Random sampling 23
24 Simulation warm-up N instructions (total benchmark execution) Functional simulation Warm-up of large structures W Detailed simulator warm-up U Actual simulator measurement Δεν μπορούμε να προσομοιώσουμε σωστά αν έχουμε empty architecture state Caches invalid state Branch predictor, TLB,... Operating system state» Files open / close, read / write pointers,... Χρειάζεται κάποιος χρόνος για warm-up Όσο μεγαλύτερη η δομή, τόσο μεγαλύτερος ο χρόνος 24
25 Checkpointing and Sampling N instructions (total benchmark execution) Functional simulation Warm-up of large structures W Detailed simulator warm-up U Actual simulator measurement Restore checkpoint state Αποθήκευση warmed-up state πριν από κάθε sample functional simulation overhead time vs more detailed simulations Παράλληλη προσομοίωση όλων των samples 25
26 Non-random sampling Η κάθε εφαρμογή εμφανίζει φάσεις οι οποίες πολλές φορές επαναλμβάνονται Επιλογή σωστών samples Υποθέτουμε ότι η συμπεριφορά της εφαρμογής εξαρτάται άμεσα από την εκτέλεση του static code. Κάθε φάση αντιστοιχίζεται σε ένα static section του κώδικα 26
27 Simpoints - Basic Block Vectors Μετράμε τις εκτελέσεις για κάθε basic block Για ολόκληρη την εκτέλεση Για την εκτέλεση Ν εντολών (π.χ. Ν = 100 million) Συγκρίνουμε το sample BBV με το global BBV Manhattan distance Euclidean distance H σύγκριση των BBV αποκαλύπτει επίσης τις περιοδικότητες στην εκτέλεση μιας εφαρμογής Initialization phase Repetitive intervals 27
28 Simpoints Επιλογή Simpoints To πιο αντιπροσωπευτικό ΒΒV μπορεί να είναι μακριά Μεγάλος χρόνος fast-forward Επιλογή κάποιου sample νωρίτερα Μοναδικό sample; Ένα από κάθε phase Tα samples είναι architecture dependent O ίδιος κώδικας με διαφορετικό compiler έχει το ίδιο BBV. 28
29 Multithreaded simulation Τα τυχαία samples από πολλαπλά threads μπορεί να μη συμπίπτουν χρονικά Το «κάθετο» sample δεν εγγυάται σωστή «ευθυγράμμιση» Η ταχύτητα του κάθε thread διαφέρει κατά τη διάρκεια:» Functional simulation» Warm-up» Simulation Το Fast-forward μετριέται σε instructions όχι χρόνοτ 29
30 Sniper Multi-core Simulator Συνεργασία μεταξύ Intel (Intel Exascience Lab), IMEC και 5 βελγικών πανεπιστημίων Σκοπός : Μελέτη του καιρού του διαστήματος ως HPC workload. 30
31 Sniper : A fast and accurate simulator Hybrid simulation Analytical interval core model Micro-architecture structure simulation (branch predictors, caches, NoC) Multi/Many-core systems running multithreaded & multiprogrammed workloads Παράλληλος simulator 31
32 Interval Model Sniper : Top Features Superscalar OOO, ILP, MLP CPI Stacks & Visualization Parallel simulation X86_64, SSE2 support Thread scheduling & migration DVFS support Modern branch predictors Pthreads, OpenMP, TBB, OpenCL, MPI 32
33 User-level Ιδανικός για HPC Sniper : Limitations Όχι τόσο για workloads με αρκετό OS interaction High-abstraction core model Όχι κατάλληλος για τη μοντελοποίηση όλων των συνεπειών εξαιτίας αλλαγών στο επίπεδο του core Ιδανικός για memory subsystem ή NoC Μόνο x86 33
34 Sniper : Cycle stacks for parallel applications Ετερογενείς συμπεριφορές των threads μιας ομογενούς εφαρμογής; 34
35 Sniper : Cycle stacks for scaling behavior DRAM bound 35
36 Sniper : Cycle stacks for scaling behavior DRAM bound sync increases by 20% 36
37 Snipersim Demo 37
ΠΡΟΣΟΜΟΙΩΣΗ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ. Διαφάνειες από το MicroArch 35 Tutorial του Simics
ΠΡΟΣΟΜΟΙΩΣΗ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ Διαφάνειες από το MicroArch 35 Tutorial του Simics http://www.cs.pitt.edu/~cho/cs2410/currentsemester/handouts/simics cho/cs2410/currentsemester/handouts/simics_tutorial.pdftutorial.pdf
ΠΡΟΣΟΜΟΙΩΣΗ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ
ΠΡΟΣΟΜΟΙΩΣΗ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ 1 Computer Architecture Processor Design Single thread pipeline, branch prediction Multiple threads SMT resource allocation, threads scheduling Ετερογενείς αρχιτεκτονικές General
ΠΡΟΟΜΟΙΩΗ ΑΡΧΙΣΕΚΣΟΝΙΚΗ
ΠΡΟΟΜΟΙΩΗ ΑΡΧΙΣΕΚΣΟΝΙΚΗ 1 Δηζαγσγή Θέκαηα Δλδηαθέξνληνο Αξρηηεθηνληθήο Υπνινγηζηώλ Σρεδίαζε επεμεξγαζηή» 1 thread pipeline, branch prediction» n threads SMT resource allocation, threads scheduling Δηεξνγελείο
ΠΡΟΟΜΟΙΩΗ ΑΡΧΙΣΕΚΣΟΝΙΚΗ
ΠΡΟΟΜΟΙΩΗ ΑΡΧΙΣΕΚΣΟΝΙΚΗ Εηζαγσγή Έξεπλα ζηελ Αξρηηεθηνληθή Τπνινγηζηώλ ρεδίαζε επεμεξγαζηή γηα ηελ εθηέιεζε 1 thread (pipeline, branch prediction) ρεδίαζε γηα ηελ εθηέιεζε n threads (SMT resource allocation,
KOIOS SUMMER INTERNSHIP NETWORKS ON CHIP (NoC)
KOIOS SUMMER INTERNSHIP NETWORKS ON CHIP (NoC) ΑΝΔΡΕΑΣ ΠΡΟΔΡΟΜΟΥ prodromou.andreas@ucy.ac.cy ΚΑΘΗΓΗΤΕΣ: ΓΙΩΡΓΟΣ ΕΛΛΗΝΑΣ ΧΡΥΣΟΣΤΟΜΟΣ ΝΙΚΟΠΟΥΛΟΣ ΘΕΟΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Αρχικοί στόχοι Οι πρώτοι στόχοι ήταν:
ΠΡΟΟΜΟΙΩΗ ΑΡΧΙΣΕΚΣΟΝΙΚΗ
ΠΡΟΟΜΟΙΩΗ ΑΡΧΙΣΕΚΣΟΝΙΚΗ Διαφάνειες από το MicroArch 35 Tutorial του Simics http://www.cs.pitt.edu/~cho/cs2410/currentsemester/handouts/simics_tutorial.pdf Εηζαγσγή Αξρηηεθηνληθή Τπνινγηζηώλ ρεδίαζε επεμεξγαζηή
ΤΕΧΝΙΚΕΣ ΑΥΞΗΣΗΣ ΤΗΣ ΑΠΟΔΟΣΗΣ ΤΩΝ ΥΠΟΛΟΓΙΣΤΩΝ I
ΤΕΧΝΙΚΕΣ ΑΥΞΗΣΗΣ ΤΗΣ ΑΠΟΔΟΣΗΣ ΤΩΝ ΥΠΟΛΟΓΙΣΤΩΝ I MIPS Η MIPS (Microprocessor without Interlocked Pipeline Stages) είναι μία αρχιτεκτονική συνόλου εντολών (ISA) γλώσσας μηχανής που αναπτύχθηκε από την εταιρεία
Λειτουργικά Συστήματα. Εισαγωγή
Λειτουργικά Συστήματα Εισαγωγή Λειτουργικά Συστήματα Ι 4/10/2016 Περιληπτικά Στο σημερινό μάθημα θα δούμε ποια είναι η θέση του Λειτουργικού Συστήματος στην οργάνωση ενός ηλεκτρονικού υπολογιστή. Σπύρος
Κεφάλαιο 1 Αφαιρετικότητα και Τεχνολογία Υπολογιστών (Computer Abstractions and Technology)
Κεφάλαιο 1 Αφαιρετικότητα και Τεχνολογία Υπολογιστών (Computer Abstractions and Technology) 1 Υπολογιστές Οι υπολογιστές μπορούν να χωριστούν σε τρεις κατηγορίες, βάση της εφαρμογής τους: Επιτραπέζιοι
Ενσωµατωµένα Υπολογιστικά Συστήµατα (Embedded Computer Systems)
Ενσωµατωµένα Υπολογιστικά Συστήµατα (Embedded Computer Systems) Μαθηµα 2 ηµήτρης Λιούπης 1 Intel SA-1110 µc StrongARM core. System-on-Chip. Εξέλιξη των SA-110 και SA-1100. 2 ARM cores ARM: IP (intellectual
Τεχνικές για διαμοιρασμό φορτίου και μακροεντολές Broadcast - Scatter για αποδοτικές πολύ-επεξεργαστικές εφαρμογές
Τεχνικές για διαμοιρασμό φορτίου και μακροεντολές Broadcast - Scatter για αποδοτικές πολύ-επεξεργαστικές εφαρμογές Μίλτος Δ. Γραμματικάκης, Αντώνης Παπαγρηγορίου, Πολύδωρος Πετράκης, Γεώργιος Κορνάρος,
ΘΕΜΑ PROJECT COMPILER FLAGS ΤΡΑΧΑΝΗΣ ΔΗΜΗΤΡΗΣ 6108 ΤΡΑΧΑΝΗΣ ΓΕΩΡΓΙΟΣ 5789
ΘΕΜΑ PROJECT COMPILER FLAGS ΤΡΑΧΑΝΗΣ ΔΗΜΗΤΡΗΣ 6108 ΤΡΑΧΑΝΗΣ ΓΕΩΡΓΙΟΣ 5789 Γενικά Οι compilers προσφέρουν μία σειρά από τεχνικές βελτιστοποίησης Στόχοι: Αύξηση ταχύτητας εκτέλεσης Μείωση μεγέθους Εφικτές
Chapter 4 (1) Αξιολόγηση και κατανόηση της απόδοσης
Chapter 4 (1) Αξιολόγηση και κατανόηση της απόδοσης Διαφάνειες διδασκαλίας από το πρωτότυπο αγγλικό βιβλίο (4 η έκδοση), μετάφραση: Καθ. Εφαρμογών Νικόλαος Πετράκης, Τμήματος Ηλεκτρονικών Μηχανικών του
Υ- 01 Αρχιτεκτονική Υπολογιστών Πολυεπεξεργαστές
Υ- 01 Αρχιτεκτονική Υπολογιστών Πολυεπεξεργαστές Αρης Ευθυμίου Το σημερινό μάθημα! Εισαγωγή σε παράλληλα συστήματα Ταξινόμιση κατά Flynn Μέθοδοι επικοινωνίας: shared memory, message passing Δίκτυα διασύνδεσης!
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ Ε Ρ Γ Α Σ ΤΗΡΙΟ ΥΠΟΛ Ο Γ Ι Σ ΤΙ Κ Ω Ν Σ Υ Σ ΤΗ ΜΑ ΤΩΝ w w w. c s l a b.
Αρχιτεκτονική υπολογιστών
1 Ελληνική Δημοκρατία Τεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου Αρχιτεκτονική υπολογιστών Ενότητα 4 : Κρυφή Μνήμη Καρβούνης Ευάγγελος Δευτέρα, 30/11/2015 Χαρακτηριστικά Θέση Χωρητικότητα Μονάδα Μεταφοράς
Πολυπύρηνοι επεξεργαστές Multicore processors
Πολυπύρηνοι επεξεργαστές Multicore processors 1 Μετάβαση στους πολυπύρηνους(1) Απόδοση των µονοεπεξεργαστών 25% ετήσια βελτίωση της απόδοσης από το 1978 έως το 1986 Κυρίως από την εξέλιξη της τεχνολογίας
Εικονικοποίηση. Αρχιτεκτονική Υπολογιστών 5ο Εξάμηνο,
Εικονικοποίηση Αρχιτεκτονική Υπολογιστών 5ο Εξάμηνο, 2016-2017 Εικονικοποίηση - Σύνοψη Γενικά Οργάνωση VMM Τεχνικές Εικονικοποίησης Εικονικοποίηση Μνήμης Live Migration Εικονικοποίηση - Σύνοψη Γενικά Οργάνωση
ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2
ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2 Πολυπύρηνοι επεξεργαστές, μέρος 2 Αρης Ευθυμίου Πηγές διαφανειών: συνοδευτικές διαφάνειες αγγλικης εκδοσης του βιβλιου Cache coherence & scalability! Τα πρωτόκολλα
Chapter 4 ( ή 1 στο βιβλίο σας)
Η διασύνδεση Υλικού και λογισμικού David A. Patterson και John L. Hennessy Chapter 4 ( ή 1 στο βιβλίο σας) Αξιολόγηση και κατανόηση της απόδοσης Δέκατη (10 η ) δίωρη διάλεξη. Διαφάνειες διδασκαλίας από
Αρχιτεκτονική Υπολογιστών. ηµήτρης Γκιζόπουλος Καθηγητής
Αρχιτεκτονική Υπολογιστών ΙI ηµήτρης Γκιζόπουλος Καθηγητής Γενικά ηµήτρης Γκιζόπουλος, Καθηγητής http://www.di.uoa.gr/~dgizop γραφείο Α32 ιδασκαλία στο αµφιθέατρο Α2 ευτέρα 11 00 13 00 Πέµπτη 13 00 15
Διαφορές single-processor αρχιτεκτονικών και SoCs
13.1 Τα συστήματα και η επικοινωνία μεταξύ τους γίνονται όλο και περισσότερο πολύπλοκα. Δεν μπορούν να περιγραφούνε επαρκώς στο επίπεδο RTL καθώς αυτή η διαδικασία γίνεται πλέον αρκετά χρονοβόρα. Για αυτό
Υπερβαθμωτή (superscalar) Οργάνωση Υπολογιστών
Υπερβαθμωτή (superscalar) Οργάνωση Υπολογιστών 1 Περιορισμοί των βαθμωτών αρχιτεκτονικών Μέγιστο throughput: 1 εντολή/κύκλο ρολογιού (IPC 1) Υποχρεωτική ροή όλων των (διαφορετικών) τύπων εντολών μέσα από
ΠΕΡΙΓΡΑΦΗ ΥΛΙΚΟΥ AVR 1. ΕΙΣΑΓΩΓΗ 1.1 ΓΕΝΙΚΗ ΔΟΜΗ 1.2 ΟΙΚΟΓΕΝΕΙΕΣ 1.3 ΤΥΠΟΙ 1.4 ΕΡΓΑΛΕΙΑ
ΠΕΡΙΓΡΑΦΗ ΥΛΙΚΟΥ AVR 1. ΕΙΣΑΓΩΓΗ 1.1 ΓΕΝΙΚΗ ΔΟΜΗ 1.2 ΟΙΚΟΓΕΝΕΙΕΣ 1.3 ΤΥΠΟΙ 1.4 ΕΡΓΑΛΕΙΑ Oι βασικές αρχές λειτουργίας των RISC είναι : Εντολές ενός κ.μ. με κατάλληλη σχεδίαση της μονάδας διοχέτευσης Μεγάλος
ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2
ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2 10ο μάθημα: Ορια παραλληλίας επιπέδου εντολής και πολυνηματικοί επεξεργαστές Αρης Ευθυμίου Πηγές διαφανειών: συνοδευτικές διαφάνειες αγγλικης εκδοσης του βιβλιου Ορια
Ηλεκτρονικοί Υπολογιστές Δ Εξάμηνο
AEN ΗΠΕΙΡΟΥ ΣΧΟΛΗ ΠΛΟΙΑΡΧΩΝ Ηλεκτρονικοί Υπολογιστές Δ Εξάμηνο ΘΕΩΡΙΑ 3 η Διάλεξη ΧΑΣΑΝΗΣ ΒΑΣΙΛΕΙΟΣ ΥΠΟΛΟΓΙΣΤΙΚΟ ΣΥΣΤΗΜΑ Υπολογιστικό σύστημα: Ένα δυναμικό σύστημα που: Χρησιμοποιείται για επίλυση προβλημάτων
Παραλληλισμός σε επίπεδο εντολών
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2015-16 Παραλληλισμός σε επίπεδο εντολών (Pipelining και άλλες τεχνικές αύξησης απόδοσης) http://di.ionio.gr/~mistral/tp/comparch/ Μ.Στεφανιδάκης
Περιορισμοί των βαθμωτών αρχιτεκτονικών
Άδεια Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης Creative Commons. Για εκπαιδευτικό υλικό, όπως εικόνες, που υπόκειται σε άδεια χρήσης άλλου τύπου, αυτή πρέπει να αναφέρεται ρητώς. Περιορισμοί
Προχωρηµένα Θέµατα Αρχιτεκτονικής
Προχωρηµένα Θέµατα Αρχιτεκτονικής Fundamentals of Computer Design. Λιούπης Αύξηση απόδοσης µικροεπεξεργαστών Αύξηση των παρεχόµενων στο χρήστη δυνατοτήτων Κυριαρχία των βασισµένων σε µικροεπεξεργαστές
Κεντρική Μονάδα Επεξεργασίας. Επανάληψη: Απόδοση ΚΜΕ. ΚΜΕ ενός κύκλου (single-cycle) Παραλληλισμός σε επίπεδο εντολών. Υπολογιστικό σύστημα
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2016-17 Παραλληλισμός σε επίπεδο εντολών (Pipelining και άλλες τεχνικές αύξησης απόδοσης) http://mixstef.github.io/courses/comparch/ Μ.Στεφανιδάκης
Εισαγωγή. Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. και Μηχανικών Υπολογιστών Εργαστήριο Υπολογιστικών Συστημάτων
Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. και Μηχανικών Υπολογιστών Εργαστήριο Υπολογιστικών Συστημάτων Εισαγωγή 9 ο Εξάμηνο Περιεχόμενο μαθήματος Ζητήματα παράλληλων αρχιτεκτονικών Κατηγορίες
Αρχιτεκτονική Υπολογιστών
Γιώργος Δημητρίου Ενότητα 1 η : Βασικές Αρχές Αρχιτεκτονικής Η/Υ Σύγχρονοι Μικροεπεξεργαστές Intel 6-core i7 (Gulftown) 2010, >1 billion transistors Απόδοση Μικροεπεξεργαστών V Μετρήσεις με μετροπρογράμματα
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών Κρυφές Μνήμες. (οργάνωση, λειτουργία και απόδοση)
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2016-17 Κρυφές Μνήμες (οργάνωση, λειτουργία και απόδοση) http://mixstef.github.io/courses/comparch/ Μ.Στεφανιδάκης Ιεραρχία συχνά και το
Ιεραρχία Μνήμης. Ιεραρχία μνήμης και τοπικότητα. Σκοπός της Ιεραρχίας Μνήμης. Κρυφές Μνήμες
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2016-17 Κρυφές Μνήμες (οργάνωση, λειτουργία και απόδοση) http://mixstef.github.io/courses/comparch/ Μ.Στεφανιδάκης Για βελτίωση της απόδοσης
Πολυνηματικές Αρχιτεκτονικές. «Μη-Παραδοσιακός» Παραλληλισμός
Πολυνηματικές Αρχιτεκτονικές & «Μη-Παραδοσιακός» Παραλληλισμός Πολυνηματικοί επεξεργαστές Στοχεύουν: throughput πολυπρογραμματιζόμενων φορτίων latency πολυνηματικών εφαρμογών Πρόκληση: latency μονο-νηματικών,
ΕΠΛ 605: ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ ΧΕΙΜΕΡΙΝΟ ΕΞΑΜΗΝΟ 2018 ΕΡΓΑΣΙΑ 3 (13/10/2018) Ηµεροµηνία Παράδοσης δεύτερου µέρους: 18/10/2018
ΕΠΛ 605: ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ ΧΕΙΜΕΡΙΝΟ ΕΞΑΜΗΝΟ 2018 ΕΡΓΑΣΙΑ 3 (13/10/2018) Ηµεροµηνία Παράδοσης δεύτερου µέρους: 18/10/2018 Ηµεροµηνία Παράδοσης πρώτου µέρους: 25/10/2018 Θα πρέπει να παραδώσετε
Αρχιτεκτονική Υπολογιστών
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Αρχιτεκτονική Υπολογιστών Ενότητα 13: (Μέρος Γ ) Συστήματα Παράλληλης & Κατανεμημένης Επεξεργασίας Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Εργαστήριο Ψηφιακών
SMPcache. Ένα εργαλείο για προσομοίωση-οπτικοποίηση κρυφής μνήμης (Cache)
SMPcache Ένα εργαλείο για προσομοίωση-οπτικοποίηση κρυφής μνήμης (Cache) 1. Βασικές ρυθμίσεις του συστήματος: δημιουργία μια δικής μας σύνθεσης συστήματος. Το SMPcache είναι ένα εργαλείο με το οποίο μπορούμε
Συστήματα μνήμης και υποστήριξη μεταφραστή για MPSoC
Συστήματα μνήμης και υποστήριξη μεταφραστή για MPSoC Πλεονεκτήματα MPSoC Είναι ευκολότερο να σχεδιαστούν πολλαπλοί πυρήνες επεξεργαστών από τον σχεδιασμό ενός ισχυρότερου και πολύ πιο σύνθετου μονού επεξεργαστή.
Το λειτουργικό σύστημα. Προγραμματισμός II 1
Το λειτουργικό σύστημα Προγραμματισμός II 1 lalis@inf.uth.gr Συστήματα υπολογιστών Ειδικού σκοπού συστήματα για μια συγκεκριμένη εφαρμογή η εφαρμογή είναι γνωστή εκ των προτέρων περιορισμένοι υπολογιστικοί
Συστήματα σε Ολοκληρωμένα Κυκλώματα
Συστήματα σε Ολοκληρωμένα Κυκλώματα Κεφάλαιο 4: Αρχιτεκτονική των Embedded Μικροεπεξεργαστών Διδάσκων: Καθηγητής Οδυσσέας Κουφοπαύλου Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών ΕΙΣΑΓΩΓΗ Παρουσιάζεται
ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2
ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2 11ο μάθημα: πολυπύρηνοι επεξεργαστές, μέρος 1 Αρης Ευθυμίου Πηγές διαφανειών: συνοδευτικές διαφάνειες αγγλικης εκδοσης του βιβλιου Παράλληλη επεξεργασία Στο προηγούμενο
Υ- 01 Αρχιτεκτονική Υπολογιστών Πολυεπεξεργαστές, 2ο μέρος
Υ- 01 Αρχιτεκτονική Υπολογιστών Πολυεπεξεργαστές, 2ο μέρος Αρης Ευθυμίου Το σημερινό μάθημα! Cache coherence directory protocols! Memory consistency! MulG- threading 2 Cache coherence & scalability! Τα
Αρχιτεκτονική Υπολογιστών
Αρχιτεκτονική Υπολογιστών Παραλληλισμός Βασικές Πηγές: Αρχιτεκτονική Υπολογιστών: μια Δομημένη Προσέγγιση, Α. Tanenbaum, Vrije Universiteit, Amsterdam. Computer Architecture and Engineering, K. Asanovic,
ΜΑΘΗΜΑ: Εισαγωγή στις Αρχές της Επιστήμης των Η/Υ. 1 η ΘΕΜΑΤΙΚΗ ΕΝΟΤΗΤΑ: ΒΑΣΙΚΕΣ ΕΝΝΟΙΕΣ
ΜΑΘΗΜΑ: Εισαγωγή στις Αρχές της Επιστήμης των Η/Υ 1 η ΘΕΜΑΤΙΚΗ ΕΝΟΤΗΤΑ: ΒΑΣΙΚΕΣ ΕΝΝΟΙΕΣ Στόχος Θεματικής Ενότητας Οι μαθητές να περιγράφουν τους βασικούς τομείς της Επιστήμης των Υπολογιστών και να μπορούν
Parallel Implementation of John Conway s Game of Life
Parallel Implementation of John Conway s Game of Life Μπεχτσούδης Ανέστης - mpechtsoud@ceid.upatras.gr Abstract: Στην παρούσα εργασία πραγματοποιήθηκαν παράλληλες υλοποιήσεις σε μοντέλο κοινής μνήμης του
GPGPU. Grover. On Large Scale Simulation of Grover s Algorithm by Using GPGPU
GPGPU Grover 1, 2 1 3 4 Grover Grover OpenMP GPGPU Grover qubit OpenMP GPGPU, 1.47 qubit On Large Scale Simulation of Grover s Algorithm by Using GPGPU Hiroshi Shibata, 1, 2 Tomoya Suzuki, 1 Seiya Okubo
Επιτεύγµατα των Λ.Σ.
Επιτεύγµατα των Λ.Σ. ιεργασίες ιαχείριση Μνήµης Ασφάλεια και προστασία δεδοµένων Χρονοπρογραµµατισµός & ιαχείρηση Πόρων οµή Συστήµατος ιεργασίες Ένα πρόγραµµα σε εκτέλεση Ένα στιγµιότυπο ενός προγράµµατος
Αρχιτεκτονική Υπολογιστών Ι (ένα)
Αρχιτεκτονική Υπολογιστών Ι (ένα) Σπύρος Ξεργιάς ΕΔΙΠ Δημήτρης Γκιζόπουλος Καθηγητής Γενικά Σπύρος Ξεργιάς, ΕΔΙΠ http://www.di.uoa.gr/~xergias γραφείο Α33a Διδασκαλία στο αμφιθέατρο Δευτέρα 13 00-15 00
Διαδίκτυο των Αντικειμένων - IoT.
Διαδίκτυο των Αντικειμένων - IoT sdima@ece.upatras.gr ΑΠΟΚΤΗΣΗ ΑΚΑΔΗΜΑΪΚΗΣ ΔΙΔΑΚΤΙΚΗΣ ΕΜΠΕΙΡΙΑΣ ΣΕ ΝΕΟΥΣ ΕΠΙΣΤΗΜΟΝΕΣ ΚΑΤΟΧΟΥΣ ΔΙΔΑΚΤΟΡΙΚΟΥ ΣΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ (ΦΚ/MIS) Ε.655/ 5001184. sdima@ece.upatras.gr
Εισαγωγή. Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. και Μηχανικών Υπολογιστών Εργαστήριο Υπολογιστικών Συστημάτων
Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. και Μηχανικών Υπολογιστών Εργαστήριο Υπολογιστικών Συστημάτων Εισαγωγή 9 ο Εξάμηνο Περιεχόμενο μαθήματος Ζητήματα παράλληλων αρχιτεκτονικών Κατηγορίες
Εικονική Μνήμη (Virtual Μemory)
ΗΥ 431 Αρχιτεκτονική Παραλλήλων Συστημάτων Διάλεξη 16 Εικονική Μνήμη (Virtual Μemory) Νίκος Μπέλλας Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Η/Υ Απλό πείραμα int *data = malloc((1
Το λειτουργικό σύστημα. Προγραμματισμός II 1
Το λειτουργικό σύστημα Προγραμματισμός II 1 lalis@inf.uth.gr Συστήματα υπολογιστών Ειδικού σκοπού συστήματα για μια συγκεκριμένη εφαρμογή περιορισμένοι υπολογιστικοί / αποθηκευτικοί πόροι δεν τίθεται θέμα
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟ ΛΟ ΓΙ ΣΤΙ ΚΩΝ ΣΥΣΤΗΜΑΤΩΝ www. c sl a b. ec e. n t ua. gr
Chapter 6 Αύξηση της απόδοσης με διοχέτευση (pipeline)
Chapter 6 Αύξηση της απόδοσης με διοχέτευση (pipeline) Διαφάνειες διδασκαλίας από το πρωτότυπο αγγλικό βιβλίο (4 η έκδοση), μετάφραση: Καθ. Εφαρμογών Νικόλαος Πετράκης, Τμήματος Ηλεκτρονικών Μηχανικών
Παράλληλος Προγραμματισμός με OpenCL
Παράλληλος Προγραμματισμός με OpenCL Συστήματα Παράλληλης Επεξεργασίας 9ο εξάμηνο, ΣΗΜΜΥ Εργαστήριο Υπολογιστικών Συστημάτων (CSLab) Δεκέμβριος 2017 1 Γενικά για OpenCL 2 Platform Model 3 Execution Model
Περιεχόμενο μαθήματος
Περιεχόμενο μαθήματος Ζητήματα παράλληλων αρχιτεκτονικών Κατηγορίες παράλληλων αρχιτεκτονικών Δίκτυα διασύνδεσης Παράλληλος προγραμματισμός Σχεδιασμός παράλληλων προγραμμάτων Ζητήματα υλοποίησης: προγραμματιστικά
Multi Cycle Datapath. Αρχιτεκτονική Υπολογιστών. 5ο εξάμηνο ΣΗΜΜΥ ακ. έτος: Νεκ. Κοζύρης
Αρχιτεκτονική Υπολογιστών 5ο εξάμηνο ΣΗΜΜΥ ακ. έτος: 2014-2015 Νεκ. Κοζύρης nkoziris@cslab.ece.ntua.gr Multi Cycle Datapath http://www.cslab.ece.ntua.gr/courses/comparch/ Άδεια Χρήσης Το παρόν εκπαιδευτικό
i Στα σύγχρονα συστήματα η κύρια μνήμη δεν συνδέεται απευθείας με τον επεξεργαστή
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2015-16 Τεχνολογίες Κύριας (και η ανάγκη για χρήση ιεραρχιών μνήμης) http://di.ionio.gr/~mistral/tp/comparch/ Μ.Στεφανιδάκης i Στα σύγχρονα
ΛΕΙΤΟΥΡΓΙΚΑ ΣΥΣΤΗΜΑΤΑ ΕΙΣΑΓΩΓΗ
ΛΕΙΤΟΥΡΓΙΚΑ ΣΥΣΤΗΜΑΤΑ Διάλεξη 1 ΕΙΣΑΓΩΓΗ Οι διαφάνειες έχουν καθαρά επικουρικό χαρακτήρα στην παρουσίαση των διαλέξεων του μαθήματος. Δεν αντικαθιστούν σε καμία περίπτωση την παρακάτω βιβλιογραφία που
Processor-Memory (DRAM) ιαφορά επίδοσης
Processor-Memory (DRAM) ιαφορά επίδοσης µproc 6%/yr 98 98 982 983 984 985 986 987 988 989 99 99 992 993 994 995 996 997 998 999 2 2 22 23 24 25 Performance Processor-Memory Performance Gap: (grows 5% /
Υ- 01 Αρχιτεκτονική Υπολογιστών Εισαγωγή
Υ- 01 Αρχιτεκτονική Υπολογιστών Εισαγωγή Αρης Ευθυμίου Το σημερινό μάθημα Οργανωτικά/διαδικαστικά του μαθήματος θέματα που θα καλύψουμε οργάνωση/βαθμολογία Εισαγωγή μέτρα επίδοσης υπολογιστών χρόνος εκτέλεσης
Λειτουργικά Συστήματα (Λ/Σ)
Λειτουργικά Συστήματα (Λ/Σ) Βασικές Έννοιες Λειτουργικών Συστημάτων Βασίλης Σακκάς 13/11/2013 1 ΒασικέςΈννοιεςΛ/Σ Η επικοινωνία μεταξύ Λ/Σ και των προγραμμάτων του χρήστη γίνεται μέσω του συνόλου των «εκτεταμένων
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ Ε Ρ Γ Α Σ ΤΗΡΙΟ ΥΠΟΛ Ο Γ Ι Σ ΤΙ Κ Ω Ν Σ Υ Σ ΤΗ ΜΑ ΤΩΝ www. c s l a b.
Πολυνηματικές Αρχιτεκτονικές
Πολυνηματικές Αρχιτεκτονικές 1 Ο Νόμος της απόδοσης των μικροεπεξεργαστών 1 Time Instructions Cycles Time = = x x Performance Program Program Instruction Cycle (instr. count) (CPI) (cycle time) Performance
(Branch Prediction Mechanisms)
Μέθοδοι Πρόβλεψης Διακλαδώσεων (Branch Prediction Mechanisms) 1 Εντολές Διακλάδωσης Περίπου 20% των εντολών είναι εντολές διακλάδωσης Πολλά στάδια μεταξύ υπολογισμού του επόμενου PC και εκτέλεσης του branch
Τέτοιες λειτουργίες γίνονται διαμέσου του
Για κάθε εντολή υπάρχουν δυο βήματα που πρέπει να γίνουν: Προσκόμιση της εντολής (fetch) από τη θέση που δείχνει ο PC Ανάγνωση των περιεχομένων ενός ή δύο καταχωρητών Τέτοιες λειτουργίες γίνονται διαμέσου
Υπερβαθµωτή Οργάνωση Υπολογιστών
Υπερβαθµωτή Οργάνωση Υπολογιστών Από τις βαθµωτές στις υπερβαθµωτές αρχιτεκτονικές αγωγού Τα όρια του Παραλληλισµού σε επίπεδο εντολών (Instruction Level Parallelism - ILP) Weiss and Smith [1984] Sohi
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΡΗΤΗΣ
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΡΗΤΗΣ Οργάνωση Υπολογιστών Εργαστήριο 14: Συνοχή (Coherence) Κρυφών Μνημών, Προχωρημένοι Επεξεργαστές (Out-of-Order, Superscalar, Multithreading, Multicores) Μανόλης Γ.Η.
ΑρχιτεκτονικήΥπολογιστών. Ι (ένα) Δημήτρης Γκιζόπουλος. Καθηγητής
ΑρχιτεκτονικήΥπολογιστών Ι (ένα) Δημήτρης Γκιζόπουλος Καθηγητής Η Βασική Εξίσωση Χρόνος προγράμματος = = εντολές κύκλοι sec x x πρόγραμμα εντολή κύκλος Γενικά 2 Γενικά Δημήτρης Γκιζόπουλος, Καθηγητής http://www.di.uoa.gr/~dgizop
ΜΕΛΕΤΗ ΗΛΕΚΤΡΟΝΙΚΟΥ ΕΞΟΠΛΙΣΜΟΥ
ΔΕΠΑΝΟΜ Α.Ε. ΔΗΜΟΣΙΑ ΕΠΙΧΕΙΡΗΣΗ ΑΝΕΓΕΡΣΗΣ ΝΟΣΗΛΕΥΤΙΚΩΝ MΟΝΑΔΩΝ Γ.Ν. ΙΩΑΝΝΙΝΩΝ «ΧΑΤΖΗΚΩΣΤΑ» Πολυδύναμο Κέντρο Αντιμετώπισης της Κρίσης των Χρηστών Ναρκωτικών και Αλκοολισμού ΜΕΛΕΤΗ ΗΛΕΚΤΡΟΝΙΚΟΥ ΕΞΟΠΛΙΣΜΟΥ
Το λειτουργικό σύστημα. Προγραμματισμός II 1
Το λειτουργικό σύστημα Προγραμματισμός II 1 lalis@inf.uth.gr Συστήματα υπολογιστών Ειδικού σκοπού συστήματα για μια συγκεκριμένη εφαρμογή η εφαρμογή είναι γνωστή εκ των προτέρων περιορισμένοι υπολογιστικοί
Συστήματα Παράλληλης & Κατανεμημένης Επεξεργασίας
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Συστήματα Παράλληλης & Κατανεμημένης Επεξεργασίας Ενότητα: Intel Parallel Studio XE 2013 Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Εργαστήριο Ψηφιακών Συστημάτων
Αρχιτεκτονικές Υπολογιστών
ΑΡΧΙΤΕΚΤΟΝΙΚΕΣ ΥΠΟΛΟΓΙΣΤΩΝ Μάθηµα: Αρχιτεκτονικές Υπολογιστών Βασικά Συστατικά ενός Υπολογιστικού Συστήµατος ( οµή Οργάνωση) ιδάσκων:αναπλ.καθ. Κ. Λαµπρινουδάκης clam@unipi.gr Αρχιτεκτονικές Υπολογιστών
Αρχιτεκτονική Υπολογιστών
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Αρχιτεκτονική Υπολογιστών Ενότητα 13: (Μέρος Γ ) Συστήματα Παράλληλης & Κατανεμημένης Επεξεργασίας Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Εργαστήριο Ψηφιακών
Εισαγωγικά & Βασικές Έννοιες
Εισαγωγικά & Βασικές Έννοιες ΙΙΙ 1 lalis@inf.uth.gr Γιατί πολλές διεργασίες/νήματα; Επίπεδο εφαρμογής Καλύτερη δόμηση κώδικα Αποφυγή μπλοκαρίσματος / περιοδικών ελέγχων Φυσική έκφραση παραλληλισμού Επίπεδο
ΕΙΣΑΓΩΓΗ στους Η/Υ. Δρ. Β Σγαρδώνη. Τμήμα Τεχνολογίας Αεροσκαφών ΤΕΙ ΣΤΕΡΕΑΣ ΕΛΛΑΔΑΣ. Χειμερινό Εξάμηνο 2013-14
ΕΙΣΑΓΩΓΗ στους Η/Υ Τμήμα Τεχνολογίας Αεροσκαφών ΤΕΙ ΣΤΕΡΕΑΣ ΕΛΛΑΔΑΣ Δρ. Β Σγαρδώνη Χειμερινό Εξάμηνο 2013-14 Εισαγωγικές Έννοιες Τι είναι ένας ηλεκτρονικός υπολογιστής ; Ιστορία των Η/Υ Αρχιτεκτονική των
Τεχνολογίες Κύριας Μνήμης
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2016-17 Τεχνολογίες Κύριας (και η ανάγκη για χρήση ιεραρχιών μνήμης) http://mixstef.github.io/courses/comparch/ Μ.Στεφανιδάκης Κύρια Μνήμη
Αρχιτεκτονικη υπολογιστων
ΤΕΙ Κρήτης Τμ. Μηχανικών Πληροφορικής Αρχιτεκτονικη υπολογιστων Τζαγκαράκης Χαράλαμπος hatzagarak@cs.teicrete.gr Εισαγωγη: ο επεξεργαστης και η γλωσσα του Eπεξεργαστής: MIPS Microprocessor Without Interlocked
Αρχιτεκτονική Υπολογιστών
Αρχιτεκτονική Υπολογιστών Παραλληλισμός Βασικές Πηγές: Αρχιτεκτονική Υπολογιστών: μια Δομημένη Προσέγγιση, Α. Tanenbaum, Vrije Universiteit, Amsterdam. Computer Architecture and Engineering, K. Asanovic,
i Throughput: Ο ρυθμός ολοκλήρωσης έργου σε συγκεκριμένο χρόνο
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 6-7 Απόδοση ΚΜΕ (Μέτρηση και τεχνικές βελτίωσης απόδοσης) http://mixstef.github.io/courses/comparch/ Μ.Στεφανιδάκης Κεντρική Μονάδα Επεξεργασίας
http://www.cslab.ece.ntua.gr/diplom/
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ KΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ http://www.cslab.ece.ntua.gr/ ιπλωµατική
Κεφάλαιο 5: Εισαγωγή στην Προσομοίωση
Κεφάλαιο 5: Εισαγωγή στην Προσομοίωση Τεχνικές Εκτίμησης Υπολογιστικών Συστημάτων Γιάννης Γαροφαλάκης Αν. Καθηγητής Προσομοίωση Τεχνικές χρήσης υπολογιστών για τη «μίμηση» των λειτουργιών διαφόρων ειδών
Dynamic Data Type Refinement Methodology
School of Electrical and Computer Engineering N.T.U.A. Embedded System Design Lazaros Papadopoulos Dynamic Data Type Refinement Methodology Άδεια Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες
Πολυνηματικές Αρχιτεκτονικές
Πολυνηματικές Αρχιτεκτονικές 1 Ο Νόμος της απόδοσης των μικροεπεξεργαστών 1 Time Instructions Cycles Time = = x x Performance Program Program Instruction Cycle (instr. count) (CPI) (cycle time) Performance
ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΙΑΣ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΔΕΥΤΕΡΗ ΠΡΟΟΔΟΣ ΣΤΗΝ ΟΡΓΑΝΩΣΗ ΣΤΟΥΣ Η/Y (ΗΥ232)
ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΙΑΣ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ Η/Υ ΔΕΥΤΕΡΗ ΠΡΟΟΔΟΣ ΣΤΗΝ ΟΡΓΑΝΩΣΗ ΣΤΟΥΣ Η/Y (ΗΥ232) Δευτέρα, 3 Νοεμβρίου 25 ΔΙΑΡΚΕΙΑ ΔΙΑΓΩΝΙΣΜΑΤΟΣ 3 ΛΕΠΤΑ Για πλήρη
Εισαγωγή. Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. και Μηχανικών Υπολογιστών Εργαστήριο Υπολογιστικών Συστημάτων
Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. και Μηχανικών Υπολογιστών Εργαστήριο Υπολογιστικών Συστημάτων Εισαγωγή 9 ο Εξάμηνο Περιεχόμενο μαθήματος Ζητήματα παράλληλων αρχιτεκτονικών Κατηγορίες
Διαδίκτυο των Αντικειμένων - IoT.
Διαδίκτυο των Αντικειμένων - IoT sdima@ece.upatras.gr ΑΠΟΚΤΗΣΗ ΑΚΑΔΗΜΑΪΚΗΣ ΔΙΔΑΚΤΙΚΗΣ ΕΜΠΕΙΡΙΑΣ ΣΕ ΝΕΟΥΣ ΕΠΙΣΤΗΜΟΝΕΣ ΚΑΤΟΧΟΥΣ ΔΙΔΑΚΤΟΡΙΚΟΥ ΣΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ (ΦΚ/MIS) Ε.655/ 5001184. sdima@ece.upatras.gr
Σειρά Ασκήσεων 13: Συνοχή (Coherence) Κρυφών Μνημών, Προχωρημένοι Επεξεργαστές (Out-of-Order, Superscalar, Multithreading, Multicores)
ΗΥ-225: Οργάνωση Υπολογιστών 1νοιξη 2013 Τμ. Επ. Υπολογιστών Πανεπιστήμιο Κρήτης Σειρά Ασκήσεων 13: Συνοχή (Coherence) Κρυφών Μνημών, Προχωρημένοι Επεξεργαστές (Out-of-Order, Superscalar, Multithreading,
Εισαγωγικά & Βασικές Έννοιες
Εισαγωγικά & Βασικές Έννοιες ΙΙΙ 1 lalis@inf.uth.gr Γιατί πολλές διεργασίες/νήματα; Επίπεδο εφαρμογής Καλύτερη δόμηση κώδικα Αποφυγή μπλοκαρίσματος / περιοδικών ελέγχων Φυσική έκφραση παραλληλισμού Επίπεδο
Κάθε functional unit χρησιμοποιείται μια φορά σε κάθε κύκλο: ανάγκη για πολλαπλό hardware = κόστος υλοποίησης!
Single-cyle υλοποίηση: Διάρκεια κύκλου ίση με τη μεγαλύτερη εντολή-worst case delay (εδώ η lw) = χαμηλή απόδοση! Αντιβαίνει με αρχή: Κάνε την πιο απλή περίπτωση γρήγορη (ίσως και εις βάρος των πιο «σύνθετων»
Επίπεδο δικτύου IP Forwading κτλ
Επίπεδο δικτύου IP Forwading κτλ (IP για που το έβαλες) Εργαστήριο Δικτύων Υπολογιστών 2014-2015 Τμήμα Μηχανικών Η/Υ και Πληροφορικής Επίπεδο δικτύου (Network layer) Επίπεδο εφαρμογής (Application layer):
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών Απόδοση ΚΜΕ. (Μέτρηση και τεχνικές βελτίωσης απόδοσης)
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2016-17 Απόδοση ΚΜΕ (Μέτρηση και τεχνικές βελτίωσης απόδοσης) http://mixstef.github.io/courses/comparch/ Μ.Στεφανιδάκης Κεντρική Μονάδα Επεξεργασίας
Πολυνηματικές Αρχιτεκτονικές
Πολυνηματικές Αρχιτεκτονικές 1 Ο Νόμος της απόδοσης των μικροεπεξεργαστών 1 Time Instructions Cycles Time = = x x Performance Program Program Instruction Cycle (instr. count) (CPI) (cycle time) Performance
Simulink. 2006 The MathWorks, Inc.
Ενότητα 4η: Μοντελοποίηση συστηµάτων µε το γραφικόπεριβάλλον SIMULINK. Εισαγωγή στο Simulink Παραδείγµατα συστηµάτων και µοντέλων µε το Simulink Ανάπτυξηµοντέλων & προσοµοίωση. Περιβάλλον & βιβλιοθήκες.
QuakeTM: Parallelizing a Complex Sequential Application Using Transactional Memory (Gajinov et al., 2009)
Quake I QuakeTM: Parallelizing a Complex Sequential Application Using Transactional Memory (Gajinov et al., 2009) Είναι όντως χρήσιμη η transactional memory σε μεγάλες εφαρμογές; Παράλληλη υλοποίηση μιας
Υ- 01 Αρχιτεκτονική Υπολογιστών Πρόβλεψη διακλάδωσης
Υ- 01 Αρχιτεκτονική Υπολογιστών Πρόβλεψη διακλάδωσης Αρης Ευθυμίου Το σημερινό μάθημα Πρόβλεψη διακλάδωσης (branch predicfon) ποιο είναι το πρόβλημα και τι προκαλεί πρόβλεψη κατεύθυνσης πρόβλεψη στόχου
Συστήµατα Παράλληλης Επεξεργασίας
http://www.cslab.ece.ntua.gr/courses/pps Εισαγωγή Νεκτάριος Κοζύρης Γιώργος Γκούµας nkoziris@cslab.ece.ntua.gr goumas@cslab.ece.ntua.gr Περιεχόµενο µαθήµατος Ζητήµατα παράλληλων αρχιτεκτονικών Κατηγορίες
Πολυνηματικές Αρχιτεκτονικές
Πολυνηματικές Αρχιτεκτονικές Όρια του ILP Θεωρούμε ένα ιδανικό επεξεργαστή Register Renaming : Άπειροι καταχωρητές Branch Prediction : Όλες οι διακλαδώσεις προβλέπονται σωστά Memory Analysis : Οι διευθύνσεις
υπηρεσίες / services ΜΕΛΕΤΗ - ΣΧΕΔΙΑΣΜΟΣ PLANNING - DESIGN ΕΜΠΟΡΙΚΗ ΜΕΛΕΤΗ COMMERCIAL PLANNING ΕΠΙΠΛΩΣΗ - ΕΞΟΠΛΙΣΜΟΣ FURNISHING - EQUIPMENT
Αρχιτεκτονικές και διακοσμητικές μελέτες, με λειτουργικό και σύγχρονο σχέδιασμό, βασισμένες στην μοναδικότητα του πελάτη. ΕΜΠΟΡΙΚΗ ΜΕΛΕΤΗ Ανάλυση των χαρακτηριστικών των προϊόντων και ένταξη του τρόπου