Yλοποίηση πρωτοτύπου πλήρως ψηφιακού ενισχυτή ηχητικών σηµάτων

Yλοποίηση πρωτοτύπου πλήρως ψηφιακού ενισχυτή ηχητικών σηµάτων Κουτσοµήτσος Σωτήρης Tάτλας Νικ. Αλέξ. Mουρτζόπουλος Ιωάννης ιπλ. Ηλ. Μηχανικός ιπλ. Ηλ. Μηχανικός Αν. Καθηγητής skoytsomht@upnet.gr ntatlas@upatras.gr mourjop@wcl.ee.upatras.gr Οµάδα Ήχου, Εργ. Ενσύρµατης Τηλεπικοινωνίας, Πανεπιστήµιο Πατρών ΠΕΡΙΛΗΨΗ Στην εργασία παρουσιάζεται η υλοποίηση πλήρως ψηφιακού ενισχυτή ηχητικών σηµάτων. Ο ενισχυτής τροφοδοτείται µε δείγµατα ήχου από πηγή ψηφιακών ηχητικών δειγµάτων µέσω της διεπαφής S/PDIF τα οποία επανακβαντίζει και διαµορφώνει κατά PWM. Το PWM σήµα ελέγχει διακοπτικό στάδιο ισχύος το οποίο οδηγεί απ ευθείας το ηχείο. Στη µελέτη αυτή αναλύεται ο σχεδιασµός του επανακβαντιστή και PWM διαµορφωτή σε γλωσσα περιγραφής υλικού Verilog καθώς και η υλοποίηση τους σε πλατφόρµα FPGA (Atmel FPSlic) µε τα κατάλληλα εργαλεία EDA. Ακόµα, παρουσιάζεται η υλοποίηση της διεπαφής S/PDIF του συστήµατος καθώς και το διακοπτικό στάδιο ισχύος. Τέλος, γίνεται αναφορά στα αποτελέσµατα από τις εργαστηριακές µετρήσεις που διεξήχθησαν και στα συµπεράσµατα που αυτές οδηγούν. Implementation of a novel all digital audio power amplifier Koutsomitsos Sotiris Tatlas Nic. Alex. Mourjopoulos John Electrical Eng., Dipl. Electrical Eng., Dipl. Assistant Prof. skoytsomht@upnet.gr ntatlas@upatras.gr mourjop@wcl.ee.upatras.gr Audio Group, Wire Communications Lab, University of Patras ABSTRACT The implementation of a novel all-digital audio power amplifier is presented. Audio samples from a digital audio source are fed into the amplifier through an S/PDIF interface, requantized and finally PWM modulated. The PWM signal controls a switching power stage that directly drives a loudspeaker. The paper focuses on the design of the requantizer and the pulse width modulator in Verilog hardware description language and their implemenation on the Atmel FPSlic FPGA platform, using the appropriate EDA tools. Furthermore, the implementation of the S/PDIF interface and the switching power stage is presented. Results and conclusions derived from laboratory measurements obtained are also given.

1. ΕΙΣΑΓΩΓΗ Στη σηµερινή εποχή κυριαρχούν οι ψηφιακές τεχνικές στην καταγραφή, επεξεργασία και αναπαραγωγή του ήχου, τα ψηφιακά µέσα αποθήκευσης (CDDA, SACD, DVD-Audio) και µετάδοσης ήχου (DAB, HDTV). Παράλληλα, η έρευνα έχει στραφεί στην υλοποίηση πλήρως ψηφιακής αλυσίδας καταγραφής και αναπαραγωγής του ήχου µε αντικατάσταση των συνηθισµένων αναλογικών ενισχυτών από ψηφιακούς. Οι ψηφιακοί ενισχυτές δέχονται τα ψηφιακά δεδοµένα ήχου χωρίς µετατροπή σε αναλογικά και, µε κατάλληλη επεξεργασία, πραγµατοποιούν ενίσχυση του σήµατος και οδήγηση των µεγαφώνων. Τα πλεονεκτήµατα της ψηφιακής ενίσχυσης έναντι της αναλογικής είναι φανερά, καθώς υλοποιείται µε αποδόσεις αρκετά µεγαλύτερες από την αναλογική(80% - 90% σε σύγκριση µε 20% - 30% που επιτυγχάνουν τα αναλογικά συστήµατα ενίσχυσης ισχύος). Έτσι, επιτρέπει την κατασκευή συσκευών υψηλής ισχύος µε µικρό όγκο, βάρος και κόστος. απαλλάσσει από την χρήση µετατροπέων ψηφιακού-σε-αναλογικό και έτσι εξαλείφονται οι παραµορφώσεις που αυτοί προκαλούν. µειώνει τις αναλογικές προσθετικές πηγές θορύβου, όπως µετατροπείς ψηφιακού-σε-αναλογικό, προενισχυτές, καλωδιώσεις µεταξύ των συσκευών, διαδοχικά στάδια κέρδους, βρόχοι ανάδρασης,κλπ. Οι τεχνολογίες για την υλοποίηση συστηµάτων ψηφιακής ενίσχυσης είναι δύο. Η πρώτη βασίζεται στη διαµόρφωση εύρους των παλµών (Pulse Width Modulation - PWM), ενώ η δεύτερη χρησιµοποιεί διαφορική διαµόρφωση τύπου Σ (Sigma Delta Modulation). Στους ενισχυτές τεχνολογίας PWM ο διαµορφωτής µετατρέπει το ψηφιακό σήµα εισόδου σε σήµα του 1-bit µε µεταβαλλόµενο χρονικό πλάτος παλµών όπως φαίνεται στο Σχήµα 1. Το σηµαντικό πλεονέκτηµα αυτής της προσέγγισης είναι ότι σε κάθε περίοδο της αρχικής δειγµατοληψίας εµφανίζεται µόνο ένας παλµός µε αποτέλεσµα η συχνότητα επανάληψης παλµών (PRF) της PWM να είναι πολύ χαµηλότερη της Σ και σταθερή. Ως αποτέλεσµα, η απόδοση των ψηφιακών ενισχυτών τύπου PWM είναι πολύ µεγαλύτερη ενώ η διαµόρφωση είναι λιγότερο ευαίσθητη σε παραµορφώσεις ολίσθησης χρονισµού τόσο της ψηφιακής παλµοσειράς όσο και του σταδίου ισχύος. Σχήµα 1: Tυπική µορφή PCM και PWM κυµατοµορφής για ηµίτονο πλάτους 0.18dB relative Full Scale, συχνότητας 5kHz.

2. ΣΧΕ ΙΑΣΜΟΣ ΨΗΦΙΑΚΟΥ ΕΝΙΣΧΥΤΗ O επανακβαντιστής και ο διαµορφωτής PCM σε PWM έχουν σχεδιαστεί στη γλώσσα περιγραφής υλικού Verilog HDL και µε τη χρήση εργαλείων αυτοµατοποίησης ηλεκτρονικού σχεδίου (EDA Tools), υλοποιούνται σε πλατφόρµα FPGA. O επανακβαντιστής µετατρέπει τα 16-bit δεδοµένα που λαµβάνει από την διεπαφή S/PDIF σε 8-bit λέξεις. Ταυτόχρονα, χρησιµοποιεί dither και µορφοποίηση θορύβου που καθιστούν το θόρυβο κβαντισµού ελάχιστα ακουστό. Τα 8-bit δεδοµένα περνούν στον διαµορφωτή PCM-σε-PWM στην έξοδο του οποίου παράγεται µια 1-bit παλµοσειρά. Η παλµοσειρά εισάγεται στον οδηγό MOSFET ο οποίος, ανάλογα µε τη λογική κατάσταση, «0» ή «1», ενεργοποιεί τα αντίστοιχα MOSFETs της γέφυρας - Η. Έτσι το σήµα της εξόδου του διαµορφωτή µετατρέπεται σε σήµα ισχύος στην έξοδο της γέφυρας Η και είναι πλέον δυνατό να οδηγηθεί σε ηχείο. Το γενικό διάγραµµα του συστήµατος φαίνεται στο Σχήµα 2. Σχήµα 2: Γενικό διάγραµµα του ψηφιακού ενισχυτή 2.1. ΕΠΑΝΑΚΒΑΝΤΙΣΤΗΣ Ο επανακβαντιστής αποτελείται από τον σειριακό σε παράλληλο καταχωρητή ολίσθησης (shift register), την γεννήτρια dither (dither generator), έναν απλό κβαντιστή (quantizer) και το φίλτρο µορφοποίησης θορύβου (noise shaper) [1]. Όπως φαίνεται στο Σχήµα 3, η είσοδος SDATA παρέχει τα δεδοµένα ήχου στον επανακβαντιστή σε σειριακή µορφή. Τα σήµατα και SCLK είναι τα σήµατα συγχρονισµού του επανακβαντιστή: το συγχρονίζει την επεξεργασία των ηχητικών δεδοµένων ( κβαντισµός, προσθήκη θορύβου dither, µορφοποίηση θορύβου), ενώ το SCLK συγχρονίζει την µετατροπή των σειριακών ηχητικών δεδοµένων σε δείγµατα των 16 bits. Οι έξοδοι PCM και ΝPCM παρέχουν τα επεξεργασµένα δείγµατα µήκους 8-bits. Εσωτερικά στον επανακβαντιστή χρησιµοποιείται αρχιτεκτονική διασωλήνωσης (pipeline), ενώ εξασφαλίζεται ότι οι αριθµητικοί υπολογισµοί γίνονται χωρίς υπερχειλίσεις. Η γεννήτρια dither παράγει θόρυβο κατανοµής ΤPDF, πλάτους 2 LSB p.p. H προσθήκη του θορύβου αυτού στο σήµα πρίν τον κβαντισµό, δίνει στον θόρυβο κβαντισµού χαρακτηριστικά λευκού θορύβου. Επιπλέον, ο θόρυβος TPDF είναι λιγότερο ακουστός σε σχέση µε άλλες κατανοµές dither καθώς συγκεντρώνει µεγάλο µέρος της ισχύος του σε υψηλές συχνότητες, ενώ είναι και υπολογιστικά οικονοµικός. Ως φίλτρο µορφοποίησης θορύβου χρησιµοποιήθηκε φίλτρο τύπου FIR, έβδοµης τάξης, ακέραιων συντελεστών από την οικογένεια φίλτρων 1 Η(z) = (1-z - 1 ) N. H υψηλή τάξη του φίλτρου δίνει ικανοποιητικό λόγο σήµατος προς θόρυβο στην περιοχή συχνοτήτων µέγιστης ακουστότητας, ενώ δεν απαιτεί υπερβολικά µεγάλη επιφάνεια στο FPGA και ανταποκρίνεται στις απαιτήσεις για ταχύτητα επεξεργασίας. Για την υλοποίηση του φίλτρου χρησιµοποιήθηκε η συνηθισµένη ευθεία δοµή FIR ( direct form FIR).

AD AD Ακουστική 2004 GRST Dither DITHER PAR_OUT SCLK GRST I2S + + 16 17 18 Q 1 Q 4 ENB ENB Q 1 Q 4 8 PCM NPCM ERR 16 SDATA FIR filter GRST DATA_IN Σχήµα 3: Εσωτερική δοµή του επανακβαντιστή 2.2. ΙΑΜΟΡΦΩΤΗΣ PWM H εσωτερική δοµή του διαµορφωτή PCM-σε-PWM φαίνεται στο Σχήµα 4. Ο διαµορφωτής βασίζεται σε πρωτότυπη τεχνική που προτάθηκε από τον Α. Φλώρο [11] αποτελείται από δύο απαριθµητές που µαζί µε τον ελεγκτή εξόδου δηµιουργούν το σήµα PWM, και τον ελεγκτή λειτουργίας που τροφοδοτείται από την γεννήτρια σηµάτων και ελέγχει τους απαριθµητές [2], [3], [4]. O ελεγκτής λειτουργίας καθορίζει τη φόρτωση και την ενεργοποίηση των απαριθµητών. Στηρίζεται σε µια απλή µηχανή πεπερασµένων καταστάσεων στην οποία είσοδοι είναι τα σήµατα ελέγχου FULL_TIME και HALF_TIME που σηµατοδοτούν την έναρξη και το µέσο της αρχικής περιόδου δειγµατοληψίας. Έξοδοι είναι τα σήµατα R_LOAD, L_LOAD, R_ENABLE και L_ENABLE που οδηγούνται στους απαριθµητές, ελέγχοντας την ενεργοποίηση και φόρτωση των απαριθµητών. Η διαδικασία έχει σχεδιαστεί έτσι ώστε όταν ο ένας απαριθµητής φορτώνεται µε δεδοµένα, ο άλλος να µετρά και αντίστροφα. Ουσιαστικά, ο αριστερός απαριθµητής περιέχει στα δεδοµένα του τους παλµούς CLOCK που πρέπει να µετρήσει µέχρι να σηµατοδοτήσει την ανοδική παρυφή του PWM, ενώ τα δεδοµένα του δεξιού απαριθµητή περιέχουν τους παλµούς που πρέπει να µετρήσει µέχρι να σηµατοδοτήσει την κάθοδο του παλµού PWM. Σχήµα 4: Εσωτερική δοµή του διαµορφωτή PWM

3. ΠΛΑΤΦΟΡΜΑ ΥΛΟΠΟΙΗΣΗΣ Η διάταξη υλοποίησης του ψηφιακού ενισχυτή αποτελείται από τρείς πλακέτες. Η πρώτη περιλαµβάνει τον ψηφιακό δέκτη και αποκωδικοποιητή S/PDIF της εταιρίας Crystal. Η δεύτερη φιλοξενεί το FPGA AT94K40-FPSLIC της Atmel και κάποια κυκλώµατα υποστήριξης [5]. Η τρίτη υλοποιεί το στάδιο ισχύος µε τέσσερα MOSFETs IRF520 της Intersil, έναν οδηγό MOSFET της ίδιας εταιρείας και τα απαραίτητα ηλεκτρονικά στοιχεία [12]. Στο Σχήµα 5 φαίνεται το σχεδιάγραµµα της διάταξης. Crystal CS8414 έκτης S/PDIF SDATA SCK Atmel AT94K40 FPSLIC Eπανακβαντιστής & PWM διαµορφωτής PWM HIP4080A AHO ALO BHO BLO V+ 4x IRF520 V- oδηγός Σχήµα 5: ιάγραµµα υλοποίησης ψηφιακού ενισχυτή γέφυρα-η +5V +5V +5V >=1 >=1 >=1 >=1 S/PDIF +5V D A M3 RXP M2 M1 E2 M0 E1 F2 E0 F1 RXN F0 VERF ERF CS8414 SEL CBL FILT MCK C SCK U FCK SDATA D A OSC Σχήµα 6: Κυκλωµατικό διάγραµµα διεπαφής S/PDIF Το κυκλωµατικό διάγραµµα της διεπαφής S/PDIF δείχνεται στο Σχήµα 6. Το κύριο στοιχείο του κυκλώµατος διεπαφής S/PDIF είναι ο ψηφιακός δέκτης CS8414. Tα δεδοµένα λαµβάνονται από την οµοαξονική είσοδο Κ1 µε την αντίσταση R1 να ρυθµίζει την αντίσταση εισόδου του κυκλώµατος στα 75Ω ώστε να αποφεύγονται φαινόµενα ανάκλασης στη µεταφορά του σήµατος µέσω του καλωδίου. Ο ψηφιακός δέκτης λαµβάνει τα δεδοµένα S/PDIF στις εισόδους RXP και RXN και από αυτά εξάγει τα ηχητικά δεδοµένα στην γραµµή SDATA καθώς και τα σήµατα χρονισµού των δεδοµένων µέσω βρόχου κλειδωµένης φάσης (PLL). O πυκνωτής C3 και η αντίσταση R3 στην είσοδο FILT είναι απαραίτητοι για τη λειτουργία του φίλτρου

που περιέχεται στο PLL του δέκτη. Ο διακόπτης S1 επιτρέπει τη ρύθµιση της µορφής των δεδοµένων εξόδου µε την οδήγηση ενός λογικού «0» ή «1» στις εισόδους M0-M3 του δέκτη µέσω των πυλών OR. Τα απαραίτητα σήµατα MCK, SCK, και SDATA οδηγούνται στους ακροδέκτες Κ3 ώστε να είναι δυνατό να συνδεθούν στο FPGA µε κατάλληλα καλώδια. Το σήµα PWM από την έξοδο του διαµορφωτή οδηγείται στο στάδιο εξόδου τάξης D, το οποίο αποτελείται από έναν οδηγό MOSFET και τέσσερα transistors τύπου MOSFET συνδεδεµένα σε διάταξη γέφυρας-η [6]. Το κυκλωµατικό διάγραµµα του σταδίου εξόδου φαίνεται στο Σχήµα 7. Στην είσοδο IN+ οδηγείται το σήµα της PWM ενώ στην IN- ένα σήµα τάσης αναφοράς. Όταν για τις εισόδους IN+ και IN- του οδηγού ισχύει IN+>IN- τότε οι έξοδοι AHO και BLO παράγουν λογικό «1» οδηγώντας τα Q1 και Q4, αρα στο φορτίο εφαρµόζεται θετική τάση. Αντίθετα όταν IN+<IN-, οδηγούνται τα Q2 και Q3 και στο φορτίο εφαρµόζεται αρνητική τάση. Σχήµα 7: Κυκλωµατικό διάγραµµα σταδίου εξόδου Στην υλοποίηση, τόσο ο οδηγός όσο και τα transistors τροφοδούνται από τάση 12V. Τα transistors τύπου MOSFET άγουν µέγιστο ονοµαστικό ρεύµα 9.2A και λειτουργούν υπό µέγιστη τάση 100V και µέγιστη συχνότητα περίπου 16MHz, ενώ ο οδηγός λειτουργεί σε γραµµές τάσης 8-80V DC. Αυτό καθιστά φανερό ότι είναι δυνατό να έχουµε πολύ µεγαλύτερη ισχύ εξόδου χωρίς αύξηση του όγκου της υλοποίησης. Το µόνο που πρέπει να ληφθεί υπόψη είναι η ψύξη των transistors και του οδηγού MOSFET. 4. MΕΤΡΗΣΕΙΣ Οι µετρήσεις στο σύστηµα του ψηφιακού ενισχυτή έγιναν ακουστικά, η σύνδεση του ενισχυτή µε το σύστηµα µετρήσεων MLSSA πραγµατοποιείται µέσω ηχείου και µικροφώνου, τα οποία, φυσικά, επηρεάζουν σε ένα βαθµό την τελική µέτρηση [7]. Ως είσοδος χρησιµοποιήθηκε ηµίτονο συχνότητας 1kHz. Το σχήµα 8 παρουσιάζει την µέτρηση φάσµατος ισχύος του ψηφιακού ενισχυτή. ιακρίνεται καθαρά η συχνότητα του 1kHz και αρµονικές παραµορφώσεις σε ακέραια πολλαπλάσια της συχνότητας εισόδου. Φανερή είναι και η συγκέντρωση θορύβου στις υψηλές συχνότητες λόγω του φίλτρου µορφοποίησης θορύβου. Στο σχήµα 9 δείχνεται η χρονική απόκριση του ενισχυτή στο ίδιο ηµίτονο. Οι κορυφές του ηµιτόνου αναπαράγονται µε ακρίβεια όπως και οι µεταβάσεις του σήµατος από τα αρνητικά στα θετικά.

Σχήµα 8: Ακουστική µέτρηση φάσµατος ισχύος σε είσοδο ηµιτόνου 1kHz Σχήµα 9: Xρονική απόκριση του ενισχυτή σε ηµίτονο 1kHz 5. ΣΥΜΠΕΡΑΣΜΑΤΑ Στην παρούσα εργασία σχεδιάστηκε και υλοποιήθηκε ένας πλήρως ψηφιακός ενισχυτής ηχητικών σηµάτων. O λόγος σήµατος προς θόρυβο των 70dB είναι αναµενόµενος για την ακρίβεια των 8-bits στο σήµα ηµιτόνου που χρησιµοποιήθηκε στις δοκιµές. Οι έντονες παραµορφώσεις σε συχνότητες πολλαπλάσιες της συχνότητας εισόδου οφείλονται στην διαµόρφωση κατά PWM. Παραµορφώσεις σε συχνότητες που προκύπτουν από συνδυασµό της συχνότητας εισόδου και της συχνότητας δειγµατοληψίας οφείλονται σε ενδοδιαµόρφωση. Οι παρατηρούµενες παραµορφώσεις συµφωνούν µε τις αναµενόµενες από την θεωρητική µελέτη στα [8], [9] µε µικρές αποκλίσεις να παρουσιάζονται λόγω της ακουστικής µέτρησης. Η ταχύτητα του διαµορφωτή PWM στην παρούσα υλοποίηση είναι στα 22.491ΜΗz. εδοµένου ότι κάθε αύξηση της ανάλυσης στην PCM κατά 1 bit συνεπάγεται διπλασιασµό της ταχύτητας διαµόρφωσης, περαιτέρω βελτιώσεις στην ηχητική ποιότητα του σήµατος εξόδου είναι εύκολα δυνατές ακόµη και στις

τεχνολογίες FPGAs και PLDs. Οι συγγραφείς προτείνουν υπερδειγµατοληψία x4 του σήµατος πρίν τη διαµόρφωση και εφαρµογή του αλγορίθµου jither [10], [11]. Η απόδοση του συστήµατος κυµαίνεται µεταξύ 80-90% και είναι δυνατό µε προσεκτική σχεδίαση να φτάσει το 95%. Επιπλέον, το στάδιο ισχύος αποτελείται από transistors τύπου MOSFET τα οποία είναι δυνατό να ολοκληρωθούν για χαµηλή ισχύ µε τεχνολογίες CMOS ή BiCMOS και να ελεγχθούν οι ικανότητες οδήγησης, η κατανάλωση, η αντίσταση εξόδου. Τα παραπάνω, σε συνδυασµό µε την απλότητα της αρχιτεκτονικής, καθιστούν εφικτή την σχεδίαση και υλοποίηση του ψηφιακού ενισχυτή σε χαµηλή ισχύ ώστε να χρησιµοποιείται σε φορητές συσκευές (κινητά τηλέφωνα, συσκευές αναπαραγωγής συµπιεσµένων φορµά όπως MP3, WMA) και σε συσκευές υποβοήθησης της ακοής. 6. ΕΥΧΑΡΙΣΤΙΕΣ Οι συγγραφείς θα ήθελαν να ευχαριστήσουν την Atmel Hellas για την παροχή του εξοπλισµού και ιδιαίτερα τους Ανδρέα Φλώρο (System Concepts Group) και Παναγιώτη Ρόζο (Hardware Group) για τις πολύτιµες συµβουλές τους στην υλοποίηση του ψηφιακού ενισχυτή. 7. ΑΝΑΦΟΡΕΣ [1] J.M. Goldberg and M.B. Sandler, Noise Shaping and Pulse-Width Modulation for an All-Digital Audio Power Amplifier," J. Audio Eng. Soc., vol. 39, no. 6, pp. 449-460, June 1991. [2] Φλώρος Ανδρέας, ιαµόρφωση ηχητικών σηµάτων κατά PWM για υλοποίηση πλήρως ψηφιακών ενισχυτών, ιδακτορική διατριβή, Πάτρα 2001. [3] A.C. Floros, J. N. Mourjopoulos, Analytic Derivation of Audio PWM Signals and Spectra, J. Audio Eng. Soc., Vol. 46, No. 7/8, pp. 621-633, July/Aug. 1998. [4] K. Nielsen, "High-Fidelity PWM-Based Amplifier Concept for Active Loudspeaker Systems with Very Low Energy Consumption", J. Audio Eng. Soc., vol. 45, No 7/8, pp.554-570, Jul./Aug. 1997. [5] Atmel Corporation, 5K-40K Gates of AT40K FPGA with 8-bit AVR Microcontroller, up to 36K Bytes of SRAM and On-chip JTAG ICE,Rev.1138F, 2002. [6] Application Note 9324 (HIP4080AIP), Intersil 1996 [7] Maximum Length Sequence System Analyzer, Reference Manual, Version 10A, DRA Laboratories [8] A.C. Floros, J. N. Mourjopoulos, On the Nature of Digital Audio PWM Distortions, Audio Eng. Soc. 108 th Convention, preprint 5123, Feb. 2000. [9] A.C. Floros, J. N. Mourjopoulos, A Study of the Distortions and Audibility of PCM to PWM Mapping, Audio Eng. Soc. 104 th Convention, preprint 4669, May. 1998. [10] A.C. Floros, J. N. Mourjopoulos, D. E. Tsoukalas, Jither: The Effects of Jitter and Dither for 1-bit Audio PWM Signals, Audio Eng. Soc. 106 th Convention, preprint 4656, May. 1999. [11] A. Floros, N. A. Tatlas and J. Mourjopoulos, "A Distortion-free PWM Coder for All-digital Audio Amplifiers", presented at the Audio Engineering Society 110th Convention, Amsterdam, May 2001. [12] Application Note 9324 (HIP4080AIP), Intersil