Συστήματα σε Ολοκληρωμένα Κυκλώματα

Σχετικά έγγραφα
Κεντρική Μονάδα Επεξεργασίας

ΤΕΧΝΙΚΕΣ ΑΥΞΗΣΗΣ ΤΗΣ ΑΠΟΔΟΣΗΣ ΤΩΝ ΥΠΟΛΟΓΙΣΤΩΝ I

ΠΛΕ- 027 Μικροεπεξεργαστές 6ο μάθημα: Αρχιτεκτονική πυρήνα: υλοποίηση με διοχέτευση

i Όλες οι σύγχρονες ΚΜΕ είναι πολυπλοκότερες!

1. Οργάνωση της CPU 2. Εκτέλεση εντολών 3. Παραλληλία στο επίπεδο των εντολών 4. Γραμμές διοχέτευσης 5. Παραλληλία στο επίπεδο των επεξεργαστών

Chapter 6 Αύξηση της απόδοσης με διοχέτευση (pipeline)

Διάλεξη 12 Καθυστερήσεις (Stalls)

Διάλεξη 12 Καθυστερήσεις (Stalls) Εκκενώσεις Εντολών (Flushing)

Παραλληλισμός σε επίπεδο εντολών

Κεντρική Μονάδα Επεξεργασίας. Επανάληψη: Απόδοση ΚΜΕ. ΚΜΕ ενός κύκλου (single-cycle) Παραλληλισμός σε επίπεδο εντολών. Υπολογιστικό σύστημα

Αρχιτεκτονική Υπολογιστών

Παραλληλισµός Εντολών (Pipelining)

Το ολοκληρωμένο κύκλωμα μιας ΚΜΕ. «Φέτα» ημιαγωγών (wafer) από τη διαδικασία παραγωγής ΚΜΕ

Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών Απόδοση ΚΜΕ. (Μέτρηση και τεχνικές βελτίωσης απόδοσης)

30 min κάθε «φάση» Pipeline: Ένα παράδειγµα από.τη καθηµερινή ζωή. 1. Πλυντήριο. 2. Στεγνωτήριο. 3. ίπλωµα. 4. αποθήκευση. προσέγγιση για 4.

Οργάνωση επεξεργαστή (2 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

Διοχέτευση (Pipeline)

Αρχιτεκτονική Υπολογιστών

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

Υ- 01 Αρχιτεκτονική Υπολογιστών Υπόβαθρο: Διοχέτευση

ΕΙΔΙΚΟΤΗΤΑ: ΤΕΧΝΙΚΟΣ ΕΦΑΡΜΟΓΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ ΜΑΘΗΜΑ: ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

2η ΑΣΚΗΣΗ ΣΤΗΝ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ Ακ. έτος , 5ο Εξάμηνο Σχολή ΗΜ&ΜΥ

Μηχανοτρονική. Τμήμα Μηχανικών Παραγωγής και Διοίκησης 7 ο Εξάμηνο,

Επανάληψη Σύστημα Διασωλήνωσης (Pipelining) Κεφάλαιο 4 - Σύστημα ιασωλήνωσης

Αρχιτεκτονική Υπολογιστών

Αρχιτεκτονικές Συνόλου Εντολών

Αρχιτεκτονική Μνήµης

Συστήματα σε Ολοκληρωμένα Κυκλώματα

Οργάνωση Υπολογιστών ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΡΗΤΗΣ. Εργαστήριο 10: Επίδοση Επεξεργαστών, CPI. Μανόλης Γ.Η. Κατεβαίνης

Αρχιτεκτονική Μνήμης

Η διασύνδεση Υλικού και λογισμικού David A. Patterson και John L. Hennessy. Chapter 5. Ο επεξεργαστής: διαδρομή δεδομένων και μονάδα ελέγχου

Πανεπιστήμιο Θεσσαλίας Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων

i Throughput: Ο ρυθμός ολοκλήρωσης έργου σε συγκεκριμένο χρόνο

Κεφάλαιο 6 Βελτίωση Απόδοσης με Διασωλήνωση (Enhancing Performance with Pipelining)

Μικροαρχιτεκτονική του LC3

και η µονάδα ελέγχου (control) O επεξεργαστής: Η δίοδος δεδοµένων (datapath) Εντολές διακλάδωσης (branch beq, bne) I Type Σχεδίαση datapath

Γενική οργάνωση υπολογιστή «ΑΒΑΚΑ»

Αρχιτεκτονική Υπολογιστών

ΕΠΛ221: Οργάνωση Υπολογιστών και Συμβολικός Προγραμματισμός Κεφ. 4: O επεξεργαστής Σύστημα Διασωλήνωσης (Pipelining)

Κεφάλαιο 4. Ο επεξεργαστής. Οργάνωση και Σχεδίαση Υπολογιστών Η ιασύνδεση Υλικού και Λογισµικού, 4 η έκδοση

Pipeline: Ένα παράδειγμα από.τη καθημερινή ζωή. 30 min κάθε «φάση»

Αρχιτεκτονική Υπολογιστών. ηµήτρης Γκιζόπουλος Καθηγητής

Είναι το «μυαλό» του υπολογιστή μας. Αυτός κάνει όλους τους υπολογισμούς και τις πράξεις. Έχει δική του ενσωματωμένη μνήμη, τη λεγόμενη κρυφή

ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ MHXANIKO MHXANIK I O I Η/ Η Υ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ Γ. Τσιατούχας ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ

Κάθε functional unit χρησιμοποιείται μια φορά σε κάθε κύκλο: ανάγκη για πολλαπλό hardware = κόστος υλοποίησης!

Ενσωµατωµένα Υπολογιστικά Συστήµατα (Embedded Computer Systems)

; Γιατί είναι ταχύτερη η λήψη και αποκωδικοποίηση των εντολών σταθερού μήκους;

Εισαγωγή στα Συστήματα Ψηφιακής Επεξεργασίας Σήματος

Υπερβαθµωτή Οργάνωση Υπολογιστών

ΗΥ425 Αρχιτεκτονική Υπολογιστών. Προχωρημένες Τεχνικές Pipelining. Ιάκωβος Μαυροειδής

Φόρμα Σχεδιασμού Διάλεξης (ημ/α:15/10/07, έκδοση:0.1 ) 1. Κωδικός Μαθήματος : 2. Α/Α Διάλεξης : 1 1. Τίτλος : 1. Εισαγωγή στην Αρχιτεκτονική Η/Υ

Μάθημα 3.2: Κεντρική Μονάδα Επεξεργασίας

Αρχιτεκτονική Επεξεργαστών Ψ.Ε.Σ

; Τι περιέχεται στη συσκευασία ενός μικροεπεξεργαστή σήμερα;

Multi Cycle Datapath. Αρχιτεκτονική Υπολογιστών. 5ο εξάμηνο ΣΗΜΜΥ ακ. έτος: Νεκ. Κοζύρης

Διάλεξη 11 Προώθηση (Forwarding)

ΠΛΕ- 027 Μικροεπεξεργαστές 8ο μάθημα: Παραλληλία επιπέδου εντολής

O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control)

ΗΥ 232 Οργάνωση και Σχεδίαση Υπολογιστών. Διάλεξη 13. Διακλαδώσεις. Νίκος Μπέλλας Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Η/Υ

ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΙΑΣ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΔΕΥΤΕΡΗ ΠΡΟΟΔΟΣ ΣΤΗΝ ΟΡΓΑΝΩΣΗ ΣΤΟΥΣ Η/Y (ΗΥ232)

Εισαγωγή στην Επιστήμη των Υπολογιστών

*Ένας υπολογιστής είναι στην πραγματικότητα ένα σύστημα πολλών μερών που συνεργάζονται μεταξύ τους.

CS425 Computer Systems Architecture

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

Υλοποίηση Mικροεπεξεργαστή MIPS -16

Αρχιτεκτονική Υπολογιστών

Chapter 4 ( ή 1 στο βιβλίο σας)

Οργάνωση επεξεργαστή (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

Θέματα Μεταγλωττιστών

Αρχιτεκτονική Υπολογιστών

Chapter 4 (1) Αξιολόγηση και κατανόηση της απόδοσης

Ασκήσεις στα Προηγμένα Θέματα Αρχιτεκτονικής Υπολογιστών

Application Operating System. Datapath & Control/Memory. Digital Design Circuit Design. Layout

Α. Δίνονται οι. (i) στη. πρέπει να. πιο. (ii) $a0. $s0 θα πρέπει να. αποθήκευση. αυξάνει τον. f: sub sll add sub jr. h: addi sw sw.

Υπερβαθμωτή (superscalar) Οργάνωση Υπολογιστών

Θέµατα Φεβρουαρίου

Αρχιτεκτονικές Συνόλου Εντολών (ΙΙ)

Εργαστήριο 3 ΟΡΓΑΝΩΣΗ ΤΗΣ ΚΜΕ. Εισαγωγή

Δυναμική Δρομολόγηση Εντολών (Dynamic Scheduling)

ΠΛΕ- 027 Μικροεπεξεργαστές 7ο μάθημα: Αρχιτεκτονική πυρήνα: Πρόβλεψη διακλάδωσης, Εξαιρέσεις

Περιορισμοί των βαθμωτών αρχιτεκτονικών

Εικονική Μνήμη (Virtual Μemory)

Αρχιτεκτονική υπολογιστών

Ειδική Επιστημονική Εργασία. Σχεδίαση και υλοποίηση Θέσεως Εργασίας ενός Εργαστηρίου DSPs από Απόσταση για Λήψη και Επεξεργασία Εικόνας

2 η Ενδιάμεση Εξέταση Λύσεις/Απαντήσεις

Ας ξεκινήσουμε. Macro-instructions. (Assembly level) Micro-instructions Main memory. (micro-code)

ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ

Διαφορές single-processor αρχιτεκτονικών και SoCs

Κεφάλαιο 4: Pipelining 75

Pipelined Datapath, Hazards and Forwarding

ProcSim οδηγίες χρήσης.

Αρχιτεκτονικη υπολογιστων

Αρχιτεκτονική Υπολογιστών

Οργάνωση Υπολογιστών

Τελική Εξέταση, Απαντήσεις/Λύσεις

Εισαγωγή στην Αρχιτεκτονική Η/Υ

Pipeline: Ένα παράδειγµα από.τη καθηµερινή ζωή. 30 min κάθε «φάση»

Μικροεπεξεργαστές - Μικροελεγκτές Ψηφιακά Συστήματα

Κεντρική Μονάδα Επεξεργασίας (ΚΜΕ) Τμήματα ΚΜΕ (CPU) Ένα τυπικό υπολογιστικό σύστημα σήμερα. Οργάνωση Υπολογιστών (Ι)

O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control)

Transcript:

Συστήματα σε Ολοκληρωμένα Κυκλώματα Κεφάλαιο 4: Αρχιτεκτονική των Embedded Μικροεπεξεργαστών Διδάσκων: Καθηγητής Οδυσσέας Κουφοπαύλου Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών

ΕΙΣΑΓΩΓΗ Παρουσιάζεται μια μεθοδολογία για το σχεδιασμό διασύνδεσης των μονάδων του συστήματος που ικανοποιεί τις απαιτήσεις για αξιόπιστο σχεδιασμό κάτω από τους περιορισμούς που τίθενται από το φυσικό σχεδιασμό

ΕΙΣΑΓΩΓΗ Σε αυτό το κεφάλαιο θα συζητήσουμε τα βασικά χαρακτηριστικά της αρχιτεκτονικής των MPUs τα οποία χρησιμοποιούνται σε SoCs και σε ενσωματωμένα συστήματα γενικότερα Ένας προσωπικός υπολογιστής σχεδιάζεται ώστε να εκτελεί οποιοδήποτε λογισμικό. Σε αντίθεση ένα ενσωματωμένο σύστημα εκτελεί ένα περιορισμένο αριθμό εργασιών

Εισαγωγή Οι γενικού σκοπού DSPs επιτυγχάνουν υψηλού ρυθμούς απόδοσης (MIPS/watt) σε εφαρμογές κωδικοποίησης streams δεδομένων. Ο παραλληλισμός σε επίπεδο δεδομένων σε εφαρμογές κωδικοποίησης έχει οδηγήσει τους μηχανικούς να σχεδιάζουν τους DSPs με μοντέλα very long instruction word (VLIW), τα οποία κωδικοποιούν με ένα αποδοτικό και προβλέψιμο τρόπο.

Προσωπικοί Υπολογιστές Ένας προσωπικός υπολογιστής απαιτεί γενικού σκοπού επεξεργαστή για να υποστηρίξει τις εφαρμογές

Γενικού Σκοπού Επεξεργαστές Το συγκεκριμένο embedded system μπορεί να καλύψει συγκεκριμένες λειτουργίες, αλλά η ύπαρξη όλων αυτών των ενσωματωμένων συστημάτων απαιτεί έναν γενικού σκοπού επεξεργαστή για να τα διαχειρίζεται

Γενικού Σκοπού Επεξεργαστές Τα χαρακτηριστικά ενός γενικού σκοπού επεξεργαστή είναι ο υψηλός βαθμός της ικανότητας προγραμματισμού εξαιτίας της αρχιτεκτονικής του γενικού συνόλου εντολών (instruction-set architecture-isa) η οποία υποστηρίζει αποδοτικά υψηλού επιπέδου γλώσσες όπως C/C++

Γενικού Σκοπού Επεξεργαστές Αν και υπάρχουν διαφορετικά ISAs τα οποία έχουν ευρέως εξαπλωθεί, πρακτικά η μορφή των ISAs δεν έχει αλλάξει από τη γέννηση των ηλεκτρονικών υπολογιστών τη δεκαετία 40 και 50. Ακόμη χρησιμοποιείται ενα μοντέλο ακουλουθιακής εκτέλεσης των εντολών το οποίο αναφέρεται ωςvon Neumann architecture. Στην αρχιτεκτονική Von Neumann, η επόμενη εντολή που πρόκειται να φορτωθεί ή να εκτελεστεί δίνεται από το program counter (PC). Μετά την εκτέλεση του μιας εντολής η τιμή του PC ενημερώνεται.

Γενικού Σκοπού Επεξεργαστές Η αρχιτεκτονική των γενικού σκοπού επεξεργαστών περιλαμβάνει ένα σύνολο εντολών γενικού σκοπού. Η αρχιτεκτονική αυτή δεν προσανατολίζεται προς ένα αλγόριθμο ή σύνολο εφαρμογών. Αντιθέτως υπάρχουν οι επεξεργαστές ειδικού σκοπού, όπως οι επεξεργαστές δικτύου ή οι επεξεργαστές γραφικών, οι οποίοι διαθέτουν σύνολο εντολών προσανατολισμένο προς την εφαρμογή.

EMBEDDED VERSUS HIGH- PERFORMANCE PROCESSORS Πρώτο στάδιο:instruction fetch Δεύτερο στάδιο:instruction decode Τρίτο στάδιο :execute Τέταρτο στάδιο: memory Πέμπτο Στάδιο: write back Πέντε σταδίων απλό pipeline

PIPELINING To Pipelining αυξάνει την απόδοση με την ταυτόχρονη επεξεργασία πολλαπλών εντολών διαφορετικών σταδίων Παράδειγμα στην επόμενη διαφάνεια

PIPELINING Παράλληλη εκτέλεση εντολών εξαιτίας του pipelining

PIPELINING Οι αρχιτεκτονικές των σύγχρονων και υψηλής απόδοσης επεξεργαστών είναι πολύπλοκες με ταυτόχρονη εκτέλεση πάνω των 100 εντολών

Ενσωματωμένοι και Υψηλής απόδοσης Επεξεργαστές Η διαφορά μεταξύ των ενσωματωμένων και υψηλής απόδοσης επεξεργαστών βρίσκεται στα στάδια εξέλιξής τους. Οι σύγχρονοι ενσωματωμένοι επεξεργαστές καθυστερούν περίπου 10 έτη από τα υψηλής απόδοσης αντίστοιχά τους, από την άποψη της πολυπλοκότητας.

PIPELINING Τεχνικές Η τεχνική pipilined βελτιώνει το ρυθμό απόδοσης εφόσον δεν επηρεάζεται η σειρά εκτέλεσης των εντολών Στη συνέχεια θα αναφερθούν κίνδυνοι εξαιτίας της διασωλήνωσης pipeline hazards

Data Hazards To data hazard δημιουργείται όταν μια εντολή εξαρτάται από τα δεδομένα που παράγονται από την προηγούμενη εντολή, και αυτή η εντολή δεν έχει ακόμη ολοκληρωθεί. (το αποτέλεσμα δεν έχει εγγραφεί στο αρχείο καταχωρητή) Όπως φαίνεται στο σχήμα 4-5, η instruction 2 εξαρτάται από την τιμή που παράγεται στην instruction 1, και γι αυτό πρέπει να σταματήσει το σύστημα για τρεις κύκλους ID stage.

Data Hazards Η εξάρτηση στοιχείων μεταξύ των instruction 1 και 2 μπορεί να επιλυθεί χωρίς την εισαγωγή stall cycles, εάν η τιμή που παράγεται στο τέλος του EX σταδίου από την instruction 1 παρακάμπτεται άμεσα στο instruction 2, χωρίς να περνά από το register file (Σχήμα 4-6). Μερικές φορές δεν γίνεται να εξαλειφθούν εντελώς τα stall cycles όπως φαίνεται στο Σχήμα 4-7 Η τεχνική static scheduling (Σχήμα 4-8)

BYPASSES Σχήμα 4-5 Stall cycles οι οποίοι προκύπτουν από την εξάρτηση εντολών 1 και 2

BYPASSES Σχήμα 4-6 Η διαδικασία bypassing περιορίζει-εξαλείφει τα stall cycles

BYPASSES Σχήμα 4-7

BYPASSES Σχήμα 4-8 Το Static scheduling επαναταξινομεί τις εντολές περιορίζοντας τα stall cycles

Control Hazard Το control hazard συμβαίνει όταν ο PC (program counter) δεν μπορεί να υπολογιστεί στον επόμενο κύκλο, εισάγοντας stall instruction στο IF stage. Τα Control hazards προκαλούνται από branch instructions

Structural Hazards: Οφείλονται στις συγκρούσεις των πόρων των λειτουργικών μονάδων ή της μνήμης