Ελλθνικι Δθμοκρατία Σεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου. Ψθφιακά Ηλεκτρονικά. Ενότθτα 9 : Διαδικαςία φνκεςθσ Φϊτιοσ Βαρτηιϊτθσ

Transcript

1 Ελλθνικι Δθμοκρατία Σεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου Ψθφιακά Ηλεκτρονικά Ενότθτα 9 : Διαδικαςία φνκεςθσ Φϊτιοσ Βαρτηιϊτθσ 1

2 Ανοιχτά Σμιμα Ψθφιακά Ηλεκτρονικά Ενότητα 9: Διαδικαςία φνκεςθσ Φϊτιοσ Βαρτηιϊτθσ Κακθγθτισ Εφαρμογϊν Άρτα,

3 Άδειεσ Χρήςησ Σο παρόν εκπαιδευτικό υλικό υπόκειται ςε άδειεσ χριςθσ Creative Commons. Για εκπαιδευτικό υλικό, όπωσ εικόνεσ, που υπόκειται ςε άλλου τφπου άδειασ χριςθσ, θ άδεια χριςθσ αναφζρεται ρθτϊσ. 3

4 Σκοποί ενότητασ Να αναλυκεί θ διαδικαςία ςφνκεςθσ ακολουκιακϊν κυκλωμάτων με χριςθ JK flipflop ι με Σ flip-flop. Η δυνατότθτα ςφνκεςθσ ακολουκιακϊν κυκλωμάτων. Η δυνατότθτα ανάλυςθσ τθσ ςυμπεριφοράσ ενόσ ακολουκιακοφ κυκλϊματοσ 4

5 Περιεχόμενα ενότητασ φνκεςθ με JK flip-flop φνκεςθ με Σ flip-flop Άςκθςθ 1 Άςκθςθ 2 5

6 Χρηματοδότηςη Σο ζργο υλοποιείται ςτο πλαίςιο του Επιχειρθςιακοφ Προγράμματοσ «Εκπαίδευςη και Δια Βίου Μάθηςη» και ςυγχρθματοδοτείται από τθν Ευρωπαϊκι Ζνωςθ (Ευρωπαϊκό Κοινωνικό Σαμείο) και από εκνικοφσ πόρουσ. Σο ζργο «Ανοικτά Ακαδημαϊκά Μαθήματα ςτο TEI Ηπείρου» ζχει χρθματοδοτιςει μόνο τθ αναδιαμόρφωςθ του εκπαιδευτικοφ υλικοφ. Σο παρόν εκπαιδευτικό υλικό ζχει αναπτυχκεί ςτα πλαίςια του εκπαιδευτικοφ ζργου του διδάςκοντα. 6

7 Σφνθεςη με JK flip-flop Η διαδικαςία ςφνκεςθσ χωρίσ τθ βοικεια υπολογιςτι ακολουκιακϊν κυκλωμάτων με JK flip- flop είναι ανάλογθ με αυτι που ακολουκοφμε όταν χρθςιμοποιοφμε D flip-flop. Η μόνθ διαφορά το ότι οι εξιςϊςεισ ειςόδων των flip-flop προκφπτουν από τισ επικυμθτζσ μεταβάςεισ από τθν παροφςα κατάςταςθ ςτθν επόμενθ και από τον πίνακα διζγερςθσ του J Κ flip-flop. 7

8 Σφνθεςη με JK flip-flop Ζςτω ότι κζλουμε να ςυνδζςουμε το ακολουκιακό κφκλωμα που ορίηεται από τον πίνακα καταςτάςεων και ειςόδων των JK flip-flop 8

9 Σφνθεςη με JK flip-flop τον πίνακα ζχουν περιλθφκεί επιπλζον ςτιλεσ που αφοροφν τισ ςυνκικεσ ειςόδων κάκε flipflop που προξενοφν τισ επικυμθτζσ μεταβάςεισ. Από αυτζσ τισ ςτιλεσ εξάγονται οι εξιςϊςεισ ειςόδων των flip-flop. Οι τιμζσ των ειςόδων των flip-flop προκφπτουν από τον ίδιο τον πίνακα καταςτάςεων και τον πίνακα διζγερςθσ του JK flip-flop. 9

10 Σφνθεςη με JK flip-flop Π.χ. για μια μετάβαςθ του flip-flop A Q(t) Q(t+1) J K X X 1 0 X X 0 10

11 Σφνθεςη με JK flip-flop Μια μετάβαςθ από τθν παροφςα κατάςταςθ 0 ςτθν επόμενθ κατάςταςθ 0 απαιτεί θ είςοδοσ J να είναι 0. τθν πρϊτθ γραμμι του πίνακα μεταβάςεων παρουςιάηεται ακόμα μια μετάβαςθ του flipflop B από τθν παροφςα κατάςταςθ 0 ςτθν επόμενθ κατάςταςθ 0 Oπότε γράφουμε 0 και Χ ςτθν πρϊτθ γραμμι J B και Κ Β αντίςτοιχα. 11

12 Σφνθεςη με JK flip-flop Οι τιμζσ των ςτθλϊν των ειςόδων των flip-flop του πίνακα καταςτάςεων και ειςόδων των JK flip-flop προςδιορίηουν τον πίνακα αλθκείασ που αντιςτοιχεί ςτισ εξιςϊςεισ ειςόδων των flip-flop. 12

13 Σφνθεςη με JK flip-flop τον πίνακα αλικειασ γράφονται οι τιμζσ των ςτθλϊν των ειςόδων των flip-flop ςυναρτιςει: τθσ παροφςασ κατάςταςθσ του flip-flop Α, τθσ παροφςασ κατάςταςθσ του flip-flop B τθσ ειςόδου χ. 13

14 Σφνθεςη με JK flip-flop Οι εξιςϊςεισ ειςόδων που προκφπτουν από τον πίνακα αλθκείασ απλοποιοφνται με τουσ επόμενουσ χάρτεσ. J A =x K A =Bx 14

15 Σφνθεςη με JK flip-flop J B =x K B =(A x) 15

16 Σφνθεςη με JK flip-flop Σο λογικό διάγραμμα για το ακολουκιακό κφκλωμα με JK flip-flop. 16

17 Σφνθεςη με Τ flip-flop Για τθν περιγραφι τθσ διαδικαςίασ ςφνκεςθσ κυκλωμάτων με T flip-flop, ςχεδιάηουμε ζνα δυαδικό μετρθτι. Ζνασ δυαδικόσ μετρθτισ των η bit ζχει η flipflop, επομζνωσ με αυτόν μποροφμε να μετριςουμε ςτο δυαδικό ςφςτθμα από το 0 ζωσ το 2 n

18 Σφνθεςη με Τ flip-flop Ζςτω το διάγραμμα καταςτάςεων ενόσ 3-bit μετρθτι 18

19 Σφνθεςη με Τ flip-flop οι ζξοδοι των flip-flop επαναλαμβάνουν τθ δυαδικι ακολουκία μζτρθςθσ. Η μόνθ είςοδοσ του κυκλϊματοσ είναι το ρολόι Οι ζξοδοι δίνονται απευκείασ από τθν παροφςα κατάςταςθ των flip-flop. Η επόμενθ κατάςταςθ του μετρθτι εξαρτάται μόνο από τθν παροφςα κατάςταςθ. 19

20 Σφνθεςη με Τ flip-flop Ο μετρθτισ μεταβαίνει ςτθν επόμενθ κατάςταςθ κάκε φορά που υπάρχει μετάβαςθ ςτο ςιμα του ρολογιοφ. Οι δυαδικοί μετρθτζσ καταςκευάηονται με πιο αποδοτικό τρόπο με τθ χριςθ Σ flip-flop. Επειδι τα flip-flop αλλθλοςυμπλθρϊνονται. 20

21 Σφνθεςη με Τ flip-flop Πίνακασ καταςτάςεων για τον 3-bit δυαδικό μετρθτι. 21

22 Σφνθεςη με Τ flip-flop Όταν θ παροφςα κατάςταςθ 001, Η επόμενθ κατάςταςθ είναι 010. Σο Α 2 πθγαίνει από το 0 ςτο 0, Επομζνωσ ςτο Τ Α2 κζτουμε 0, Επειδι το flip-flop Α 2 δεν πρζπει να αλλάξει τιμι. 22

23 Σφνθεςη με Τ flip-flop 23

24 Σφνθεςη με Τ flip-flop Σο Α 1 πθγαίνει από το 0 ςτο 1 επομζνωσ ςτο Τ Α1 κζτουμε 1. Όταν θ παροφςα κατάςταςθ είναι 111, ςυγκρίνεται με τθν πρϊτθ τιμι μζτρθςθσ 000. πρζπει και τα τρία flip-flop να αντιςτραφοφν. 24

25 Σφνθεςη με Τ flip-flop Οι εξιςϊςεισ ειςόδων των flip-flop απλοποιοφνται με τουσ χάρτεσ Σ Α2 =Α 1 Α 0 Σ Α1 =Α 0 25

26 Σφνθεςη με Τ flip-flop Σο Τ Α0 ζχει 1 και ςτουσ οκτϊ δυνατοφσ ελαχιςτόρουσ, επειδι το λιγότερο ςθμαντικό bit του μετρθτι αντιςτρζφεται με κάκε παλμό μζτρθςθσ. Σ Α0 =1 26

27 Σφνθεςη με Τ flip-flop Σο Λογικό διάγραμμα για τον 3-bit δυαδικό μετρθτι, ςτο οποίο για λόγουσ απλότθτασ παραλείπεται το ςιμα μθδενιςμοφ. 27

28 Ψθφιακά θλεκτρονικά-διαδικαςία φνκεςθσ-σμιμα Μθχανικϊν Πλθροφορικισ Σ.Ε. ΣΕΙ ΗΠΕΙΡΟΤ- Ανοικτά Άςκηςη 1 Ζςτω ζνα ακολουκιακό κφκλωμα με: Σρία flip-flop, τα Α, Β και C, Μια είςοδο x_in Μια ζξοδο y_out. Με διάγραμμα καταςτάςεϊν, αυτό που παρουςιάηεται ςτο παρακάτω ςχιμα. 28

29 Άςκηςη 1 29

30 Άςκηςη 1 χεδιάςτε το κφκλωμα, κεωρϊντασ τισ καταςτάςεισ που δεν χρθςιμοποιοφνται ωσ ςυνκικεσ αδιαφορίασ. Αναλφςτε το κφκλωμα που κα προκφψει, ϊςτε να εξακριβϊςετε τθ ςυμπεριφορά του, εάν βρεκεί ςε μια από τισ καταςτάςεισ που δεν χρθςιμοποιοφνται. 30

31 Άςκηςη 1 i. Χρθςιμοποιιςτε D flip-flop ςτθ ςχεδίαςι ςασ. ii. Χρθςιμοποιιςτε JK flip-flop ςτθ ςχεδίαςι ςασ. 31

32 Ψθφιακά θλεκτρονικά-διαδικαςία φνκεςθσ-σμιμα Μθχανικϊν Πλθροφορικισ Σ.Ε. ΣΕΙ ΗΠΕΙΡΟΤ- Ανοικτά Άςκηςη 2 χεδιάςτε το ακολουκιακό κφκλωμα του παρακάτω ςχιματοσ χρθςιμοποιϊντασ Σ flipflop. 32

33 Βιβλιογραφία Morris M., Ciletti M. (1984). Ψθφιακι χεδίαςθ Με ειςαγωγι ςτθ Verilog HDL. Ζκδοςθ 5 θ (2014) Εκδόςεισ Παπαςωτθρίου. Ciletti, M.D Modeling, Synthesis, and Rapid Prototyping with Verilog HDL. Upper Saddle River, NJ: Prentice Hall. Roth, C.H Fundamentals of Logic Design,6 th ed, St. Paul, MN: Brooks/Cole. 33

34 θμείωμα Αναφοράσ Copyright Σεχνολογικό Ίδρυμα Ηπείρου. Φϊτιοσ Βαρτηιϊτθσ. Ψθφιακά Ηλεκτρονικά. Ζκδοςθ: 1.0 Άρτα, Διακζςιμο από τθ δικτυακι διεφκυνςθ: Διαδικαςία φνκεςθσ, Ενότθτα 9, Σμιμα Μθχανικϊν Πλθροφορικισ Σ.Ε., ΣΕΙ ΗΠΕΙΡΟΤ - Ανοιχτά Ακαδημαϊκά Μαθήματα ςτο 34

35 θμείωμα Αδειοδότθςθσ Σο παρόν υλικό διατίκεται με τουσ όρουσ τθσ άδειασ χριςθσ Creative Commons Αναφορά Δθμιουργοφ-Μθ Εμπορικι Χριςθ-Όχι Παράγωγα Ζργα 4.0 Διεκνζσ [1] ι μεταγενζςτερθ. Εξαιροφνται τα αυτοτελι ζργα τρίτων π.χ. φωτογραφίεσ, Διαγράμματα κ.λ.π., τα οποία εμπεριζχονται ςε αυτό και τα οποία αναφζρονται μαηί με τουσ όρουσ χριςθσ τουσ ςτο «θμείωμα Χριςθσ Ζργων Σρίτων». Ο δικαιοφχοσ μπορεί να παρζχει ςτον αδειοδόχο ξεχωριςτι άδεια να χρθςιμοποιεί το ζργο για εμπορικι χριςθ, εφόςον αυτό του ηθτθκεί. [1] 35

36 Τζλοσ Ενότητασ Επεξεργαςία: Κολοβοφ Ξανθή Άρτα,

37 Διατιρθςθ θμειωμάτων Οποιαδιποτε αναπαραγωγι ι διαςκευι του υλικοφ κα πρζπει να ςυμπεριλαμβάνει: το θμείωμα Αναφοράσ το θμείωμα Αδειοδότθςθσ τθ Διλωςθ Διατιρθςθσ θμειωμάτων το θμείωμα Χριςθσ Ζργων Σρίτων (εφόςον υπάρχει) μαηί με τουσ ςυνοδευόμενουσ υπερςυνδζςμουσ. Διαδικαςία φνκεςθσ, Ενότθτα 9, Σμιμα Μθχανικϊν Πλθροφορικισ Σ.Ε., ΣΕΙ ΗΠΕΙΡΟΤ Ανοιχτά 37

38 Σζλοσ Ενότθτασ Διαδικαςία φνκεςθσ 38