ΗΜΥ 312 ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ Χειμερινό Εξάμηνο 2007 ΙΑΛΕΞΗ 20: ΙΚΤΥΑ ΟΛΟΚΛΗΡΩΜΕΝΩΝ ΚΥΚΛΩΜΑΤΩΝ
|
|
|
- Πηρω Κακριδής
- 8 χρόνια πριν
- Προβολές:
Transcript
1 ΗΜΥ 312 ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ Χειμερινό Εξάμηνο 2007 ΙΑΛΕΞΗ 20: ΙΚΤΥΑ ΟΛΟΚΛΗΡΩΜΕΝΩΝ ΚΥΚΛΩΜΑΤΩΝ ΧΑΡΗΣ ΘΕΟΧΑΡΙ ΗΣ [Προσαρμογή από Computer Architecture, a Quantitive Approach Patterson & Hennessy, 2005, UCB]
2 Το πρόβλημα διασύνδεσης Delay (psec) Interconnect delay Transistor/Gate delay Technology generation (μm) Source: Gordon Moore, Chairman Emeritus, Intel Corp. ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.2 Θεοχαρίδης, ΗΜΥ, 2007
3 Εισαγωγή Σχεδίαση Ολοκληρωμένων Συστημάτων Technological Advances today s chip can contains 100M transistors. transistor gate lengths are now in term of nano meters. approximately every 18 months the number of transistors on a chip doubles Moore s law. The Consequences components connected on a Printed Circuit Board can now be integrated onto single chip. hence the development of System-On-Chip design. ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.3 Θεοχαρίδης, ΗΜΥ, 2007
4 ίκτυα ιασύνδεσης: Περιληπτικά Τα μέσα μεταφοράς σημάτων που ενώνουν υπολογιστικές μονάδες Η τάση είναι για δικτύωση: Chip multi-processing (CMP) e.g. IBM Cell, MIT RAW, UT TRIPS MPSoCs: Philips Viper2 (TV SoC), ARM 4 32-bit processor core Off-chip: Clusters, multiprocessor servers e.g. InfiniBand Σχεδίαση με βάση ΑΠΟΔΟΣΗ Η κατανάλωση ενέργειας αποδεικνύεται δραματική όμως: Bandwidth and frequencies keep increasing RAW s network: 38% of total power Προβλήματα υπερβολικής κατανάλωσης: Heat generation, power supply cost, battery life, circuit reliability 3 3 mesh network router ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.4 Θεοχαρίδης, ΗΜΥ, 2007
5 Η εποχή του ενός δισεκατομμυρίου τρανζίστορ Feature sizes diminishing RAPIDLY into the nanometer regime Τα τρανζίστορ σχεδιάζονται με μέγεθος νανόμετρων! Αύξηση πυκνότητας τρανζίστορ σε chip Οι καθυστερήσεις πυλών μειώνονται δραστικά Όσον αφορά τα Global Wiring delays? As wire cross-sections decrease, resistance INCREASES! Photo by Intel Intel Itanium 2 (Codename Montecito) 1.7 BILLION transistors per die! Το σύστημα διασύνδεσης αφορά όλες τις πτυχές μέτρησης όπως Υλικό/AREA, Ισχύ/POWER, και αξιοπιστία/reliability Το σύστημα διασύνδεσης ΕΝ μπορεί πλέον να αγνοηθεί! ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.5 Θεοχαρίδης, ΗΜΥ, 2007
6 Οι καθυστερήσεις στην καλωδίωση δεν μπορούν να επιλυθούν εύκολα! Global w/o Repeaters Global with Repeaters Delay for Metal 1 and Global Wiring versus Feature Size (2005 ITRS) Gate Delay ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.6 Θεοχαρίδης, ΗΜΥ, 2007
7 Σχετικές Καθυστερήσεις Πυλών vs. Καλωδίων 250 nm Gate Delay Global Wiring 32 nm Global Interconnect Delays are NOT Scaling like Gate Delays! Photo by IBM ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.7 Θεοχαρίδης, ΗΜΥ, 2007
8 System-on-Chip (SoC) Επαναστατικός Σχεδιασμός ASIC design Μέχρι τώρα Physical Components Τώρα / Μέλλον System-on-Board Integration Αυξημένη πολυπλοκότητα των κυκλωμάτων IP Re-Use (Επαναχρήση) On-chip Interconnect Scalability Ικανότητα Προσθαφαίρεσης Μονάδων Design IP Blocks Logical Components System-on-Chip Integration ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.8 Θεοχαρίδης, ΗΜΥ, 2007
9 Χαρακτηριστικά των SoCs Επαναχρήση και του design και του test Hard cores: available as layouts or netlists Soft cores: Available as synthesizable HDL code SoC Design Selection and specialization of cores Example: In a processor core you may have an option of selecting number of registers Standard interfaces Plug n Play Εφαρμογή Plug the core into a predefined area and expect it to work. ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.9 Θεοχαρίδης, ΗΜΥ, 2007
10 Σημερινά Ετερογενή (Heterogeneous) SoC CPU DSP MEM Interconnection network (BUS) Embedded FPGA Dedicated IP I/O ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.10 Θεοχαρίδης, ΗΜΥ, 2007
11 On-chip Interconnect Scalability Shared-Medium, Bus-Based Architectures Segmented Bus Hierarchical Bus Ring-Based Architectures IBM Cell Microprocessor (8 cores) Crossbar-Based Architectures Sun UltraSPARC T1 (Niagara) (8 cores) Microsoft Xbox 360 CPU (by IBM) (3 cores) Nonscalable Point-to-Point Architectures Global Wiring Complexity ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.11 Θεοχαρίδης, ΗΜΥ, 2007
12 Τα Buses μας θυμίζουν Spaghetti Accelerator Bus TDM Internal Data memory DMA IF DMA Data AHB Master Bridge DMA - DATA bus 2 CORE - DATA bus CORE - program bus DMA - DATA bus 1 IF CEVA-X1620 O I/O Data Controller Core DMA Prog. AHB Slave Bridge ARM DATA - bus IF Program Controller Internal Program memory L2 SRAM I/O APB bridge TAG L2 SRAM Peripheral APB CRU TIMERS ICU PMU GPIO APB system control User peripherals User peripherals User peripherals ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.12 Θεοχαρίδης, ΗΜΥ, 2007
13 ΟεπεξεργαστήςCell Processor ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.13 Θεοχαρίδης, ΗΜΥ, 2007
14 Ο Cell Processor ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.14 Θεοχαρίδης, ΗΜΥ, 2007
15 Cell Processor (συν.) Fclock > 4 GHz. Memory bandwidth: 25.6 GBytes per second. I/O bandwidth: 76.8 GBytes per second. Performance: 256 GFLOPS (Single precision at 4 GHz). 256 GOPS (Integer at 4 GHz). 25 GFLOPS (Double precision at 4 GHz). 235 square mm. 235 million transistors. Power consumption estimated at GHz ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.15 Θεοχαρίδης, ΗΜΥ, 2007
16 Cell s Element Interconnect Bus From the trenches: D. Krolak, IBM Well, in the beginning, early in the development process, several people were pushing for a crossbar switch, and the way the bus is architected, you could actually pull out the EIB and put in a crossbar switch if you were willing to devote more silicon space on the chip to wiring. We had to find a balance between connectivity and area, and there just wasn't enough room to put a full crossbar switch in. So we came up with this ring structure which we think is very interesting. It fits within the area constraints and still has very impressive bandwidth. ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.16 Θεοχαρίδης, ΗΜΥ, 2007
17 Cell s Element Interconnect Bus 4 rings (2 ckwise + 2 counter-ckwise) No token rings, still request/grant arbitrations ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.17 Θεοχαρίδης, ΗΜΥ, 2007
18 ίαυλος (Bus) συν ( ) και κατά () Every unit attached adds parasitic capacitance, therefore electrical performance degrades with growth. Bus timing is difficult in a deep submicron process. Bus arbiter delay grows with the number of masters. The arbiter is also instancespecific. Bandwidth is limited and shared by all units attached. Bus latency is zero once arbiter has granted control. The silicon cost of a bus is near zero. Any bus is almost directly compatible with most available IPs, including software running on CPUs. The concepts are simple and well understood. ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.18 Θεοχαρίδης, ΗΜΥ, 2007
19 Μαθαίνοντας από FPGAs Universal Logic Blocks Regular layout and Interconnection resources Programmability ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.19 Θεοχαρίδης, ΗΜΥ, 2007
20 Enter the Network-on-Chip (NoC)! Replace Global Wires with a Resource-Constrained Network Structured Interconnect Layout Electrical Properties OPTIMIZED and WELL CONTROLLED NoCs are like IP Blocks for Wiring! PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.20 Θεοχαρίδης, ΗΜΥ, 2007
21 Systems-on-Chip Systems-on-Chip Networks-on-Chip ALU CORE VGA CORE DSP ADC / DAC ANALOG ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.21 Θεοχαρίδης, ΗΜΥ, 2007
22 Homogeneous SoC (MP-SoC) CPU CPU CPU CPU MEM MEM MEM MEM Interconnection network (BUS, XBAR) CPU CPU CPU CPU MEM MEM MEM MEM ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.22 Θεοχαρίδης, ΗΜΥ, 2007
23 NoC exemplified Processor Master Processor Master Processor Master Routing Node Routing Node Routing Node Global Memory Slave Processor Master Processor Master Processor Master Global I/O Slave Routing Node Routing Node Routing Node Global I/O Slave Processor Master Processor Master Processor Master Routing Node Routing Node Routing Node ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.23 Θεοχαρίδης, ΗΜΥ, 2007
24 What are Networks-on-Chip (NoC)? Processing Elements (PEs) interconnected via a packet-based network NIC NIC NIC R R R NIC b b b-bit Links NIC NIC NIC R R R Router NIC NIC NIC R R R ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.24 Θεοχαρίδης, ΗΜΥ, 2007
25 Networks On Chip Messages packetized at PE-Network Interface, routed to destinations where they are de-packetized into data. MSG Packetized Message MSG Decoded Message ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.25 Θεοχαρίδης, ΗΜΥ, 2007
26 Τι υποκινεί την μεταβίβαση σε NoC; Αποτελεσματική χρήση (δίκαιη) των καλωδίων. Χαμηλότερο εμβαδό (area) / χαμηλότερη ισχύ (power) / γρηγορότερη λειτουργία (operation) Μικρότερος χρόνος σχεδίασης και λιγότερη προσπάθεια σχεδιασμού Επεκτασιμότητα ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.26 Θεοχαρίδης, ΗΜΥ, 2007
27 NoC Customization / Προσαρμογή Place Modules Trim routers / ports / links Adjust link capacities ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.27 Θεοχαρίδης, ΗΜΥ, 2007
28 Μονάδες ικτύου Network Interface Το υλικό μεταξύ του κάθε PE και του router Δημιουργεί τα πακέτα data/control για δεδομένα που αποστέλλονται Αποκωδικοποιεί λαμβανόμενα πακέτα data/control Network Router/Switch Λαμβάνει πακέτα και τα δρομολογεί με βάση τον αλγόριθμο δρομολόγησης Χρησιμοποιεί Crossbar switch για διακλάδωση / switching Περιέχει χώρο αποθήκευσης (buffering capacity for switching) Optional error control, QoS hardware, etc. Network Links Τα φυσικά κανάλια επικοινωνίας μεταξύ δρομολογητών και επεξεργαστικών μονάδων (Physical channels between each router-to-router and router-to-pe) Unidirectional links typically (ένα για input, ένα για output) Low-swing signals για σκοπούς low-power consumption ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.28 Θεοχαρίδης, ΗΜΥ, 2007
29 Regular Network on Chip - Αρχιτεκτονική PE PE PE PE PE PE Router PE PE PE PE ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.29 Θεοχαρίδης, ΗΜΥ, 2007
30 Γενική Αρχιτεκτονική του Router και I/O ROUTING DECISION MXN ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.30 Θεοχαρίδης, ΗΜΥ, 2007
31 Γενική Αρχιτεκτονική του NoC Router n th INPUT PORT n th OUTPUT PORT ERROR DETECTION/ ERROR CORRECTION ACK/NACK / CORRECTED DATA Retransmission Registers Retransmission? Crossbar INCOMING FLIT Routing Decision Unit Virtual Channel Arbitration Crossbar Arbitration FORWARD FLOW OUTGOING FLIT Switch NACK/ACK Virtual Channel Registers (N)ACK from next router ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.31 Θεοχαρίδης, ΗΜΥ, 2007
32 Ένα γενικό NoC Router VC Identifier Input Port with Buffers From East From West VC 0 VC 1 VC 2 VC 0 VC 1 Routing Unit (RC) VC Allocator (VA) Switch Allocator (SA) Control Logic VC 2 From North VC 0 VC 1 VC 2 To East To West To North From South VC 0 VC 1 To South To PE From PE VC 2 VC 0 VC 1 Crossbar (5 x 5) Crossbar VC 2 ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.32 Θεοχαρίδης, ΗΜΥ, 2007
33 ΗτυπικήμορφήδιασωλήνωσηςτουNoC Router (Pipeline) Routing VC 1 Flit In VC 2 : VC V VC Alloc. VC Arbiter Switch Alloc. SA Arbiter Crossbar Flit Out L.S. Peh et al. (HPCA 2001) 3-stage pipeline Look-Ahead Routing (ISCA 2006, DAC 2005) 2-stage pipeline R. Mullins et al. (ISCA 2004) 1-stage pipeline ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.33 Θεοχαρίδης, ΗΜΥ, 2007
34 Προβλήματα που πρέπει να επιλυθούν! Power Consumption Κατανάλωση Ενέργειας! Overhead power consumed in routers, network interfaces, and overhead data transmission/encoding Data such as addresses, control bits, etc. Reliability - Αξιοπιστία Reliable data transmission is a necessary concept for any on-chip Network Network guarantees data transmission from PE A to PE B. Performance - Απόδοση Network net throughput Defined as the rate of useful data that can be sent over the network Network utilization Σε γενικές γραμμές, προβλήματα που αντιμετωπίζουν τα παραδοσιακά δίκτυα υπολογιστών! ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.34 Θεοχαρίδης, ΗΜΥ, 2007
35 Τοπολογίες (Topologies) Λαμβάνονται από τα παραδοσιακά δίκτυα αλλά πάνε σε καινούριους περιορισμούς! Πρέπει να τοποθετούνται σε 2D layout Δεν μπορούμε να χρησιμοποιούμε μακριά καλώδια! (clock frequency bound) a) SPIN, b) CLICHE c) Torus d) Folded torus e) Octagon f) BFT. ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.35 Θεοχαρίδης, ΗΜΥ, 2007
36 Topologies (Συνέχεια) Οι διαφορετικές τοπολογίες καταλήγουν σε διαφορετικού είδους κίνηση στο δίκτυο (different traffic patterns - the way in which nodes are connected in a network impacts latency) 2D mesh 2D Torus Bandwidth Traffic pattern Χαμηλού κόστους Κάποια nodes σε πιο πολλά παρά άλλα Τείνει να παράγει hot spots στο κέντρο της τοπολογίας Χαμηλότερη καθυστέρηση στην παράδοση μηνυμάτων Η χρήση Folded torus αποφεύγει την καθυστέρηση καλωδίων Όλα τα nodes στο torus είναι ενωμένα με τον ίδιο αριθμό. Ομοιόμορφο traffic density ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.36 Θεοχαρίδης, ΗΜΥ, 2007
37 Πακέτα και ιευθύνσεις Μέγεθος Πακέτου # ς πακέτων ανά μήνυμα. Και το header και το payload είναι πακέτα Μήκος πακέτου Explicit Implicit Σχήμα διεύθυνσης E.g. 6 bit encoding for at most an 8*8 array ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.37 Θεοχαρίδης, ΗΜΥ, 2007
38 Switching activity - ιακλάδωση Virtual Cut-Through Packet is forwarded as soon as destination can accept it in its entirety Buffering requirements pretty high Store-and-Forward Packet is received in its entirety and then it is forwarded Again, high buffering requirements Wormhole Routing Packets are broken down into flits (smallest bufferable chunk) Flits are being routed as soon as the destination can accept a single flit Much smaller buffering requirements Preferred method of switching in NoC s today ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.38 Θεοχαρίδης, ΗΜΥ, 2007
39 Αλγόριθμοι ιακλάδωσης S S S D D D X-Y routing Hierarchical routing Hot-potato routing ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.39 Θεοχαρίδης, ΗΜΥ, 2007
40 Καλωδίωση και Τοποθέτηση ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.40 Θεοχαρίδης, ΗΜΥ, 2007
41 Crossbar Switches INPUTS E IN W N S PE OUT Control E W N S PE OUTPUTS Η καθυστέρησηενόςcrossbar αυξάνεται λογαριθμικά όσο μεγαλώνει ο αριθμός εισόδων/εξόδων Επιβάλει όριο στο πόσο μπορεί να συνδεθεί ένα δίκτυο Τρομερή κατανάλωση ενέργειας ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.41 Θεοχαρίδης, ΗΜΥ, 2007
42 Εικονικά Κανάλια N VC # 1 S E W CROSSBAR PRIORITY DETERMINATION UNIT VC # 2 OUTPUT LINK PE VC # n Virtual Channel Selection Signal Τα εικονικά κανάλια χρησημοποιούνται για απόδοση προτερεότητας και αποφοιγή αδιεξόδων (QoS and deadlock avoidance) Η χωρητικότητα του buffer είναι συνελταστικός παράγοντας Το hardware για εικονικά κανάλια μπορεί να είναι πολύπλοκο ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.42 Θεοχαρίδης, ΗΜΥ, 2007
43 Παράμετροι ικτύου Channel width Μέγεθος σε ψηφία Flit size Μέγεθος flit πόσα χρειάζονται ανά πακέτο; Number of channels two nodes can have more than one channel between them Αριθμός Καναλιών. Buffer memory parameters - Critical since we cannot drop packets Χωρητικότητα Χώρων. Flit buffer depth Μέγεθος σε flits/buffer. Flit buffer organization Shared between channels Individual buffers for each channels ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.43 Θεοχαρίδης, ΗΜΥ, 2007
44 Hot Spots in NoC Θερμά Σημεία Hot Spot: A module that occasionally cannot digest all the traffic addressed to it Results in temporary massive delay build-up Results in blocking the net! This is NOT congestion on the net Higher network capacity won t help Examples Port to off-chip DRAM Shared resource on chip ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.44 Θεοχαρίδης, ΗΜΥ, 2007
45 HotSpots in NoC (cont d) When HotSpot (HS) cogs, worms get stuck in the network, and block other worms IP (HS) Interface Two problems: Performance Απόδοση Fairness Δίκαιη κατανομή πηγών ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.45 Θεοχαρίδης, ΗΜΥ, 2007
46 HS Affects the System IP1 (HS) Interface IP2 Interface Interface IP3 HS is not a local problem. Traffic destined elsewhere suffers too! The Green packet experiences long delay even though it does NOT share any link with HS traffic ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.46 Θεοχαρίδης, ΗΜΥ, 2007
47 Network Performance As HS module utilization grows, a large part of the system becomes clogged ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.47 Θεοχαρίδης, ΗΜΥ, 2007
48 Source (un)fairness Module location greatly affects QoS Example: At 90% utilization, a distant module experiences x10 the latency of a close one R R R R 1 HS 3 4 R R R R R R R R Simulation results for a 4x4 NoC with 10Gbit/Sec links, 6Gbit/Sec HS Module R R R R ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.48 Θεοχαρίδης, ΗΜΥ, 2007
49 Blocked Output Ports ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.49 Θεοχαρίδης, ΗΜΥ, 2007
50 Cooling down the Hot Spot When the spot gets hot, block new packets to it This is prevention How? With credit-based allocation ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.50 Θεοχαρίδης, ΗΜΥ, 2007
51 HotSpot Credit-Based Allocation IP3 Interface IP2 (HS) Scheduler Enhanced Interface NoC Flow Control IP1 Interface IP4 ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.51 Θεοχαρίδης, ΗΜΥ, 2007
52 HotSpot Credit-Based Allocation IP3 Interface IP2 (HS) Scheduler Enhanced Interface NoC Flow Control IP1 Interface IP4 ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.52 Θεοχαρίδης, ΗΜΥ, 2007
53 HotSpot Credit-Based Allocation IP3 Interface IP2 (HS) Scheduler Enhanced Interface NoC Flow Control IP1 Interface IP4 ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.53 Θεοχαρίδης, ΗΜΥ, 2007
54 Κατανάλωση Ενέργειας Network power identified as a limitation - ~40% of total power! Energy(flit) = [E(write buffer) + E(read buffer) + E(arbitration) + E(crossbar) + E(link) ] * # of Hops = E(Buffers)+ E(Arbitration) + E(crossbar) + E(link) * Hops Energy (Packet) = E(Flit) X # flits/packet Energy per packet depends on the amount of flits per packet, and the number of hops the packet travels through the network The larger the network, the more hops Need better routing algorithms, topologies, etc. ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.54 Θεοχαρίδης, ΗΜΥ, 2007
55 New Challenges = New Opportunities 3D Chip Design How about the third dimension?
56 3D Stacking = Increased Locality! Many more neighbors within a few minutes of reach! ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.56 Θεοχαρίδης, ΗΜΥ, 2007
57 3D Benefit: Increased Locality CPU Nodes within 2 hops Nodes within 1 hop Nodes within 3 hops 2D vicinity 3D vicinity Bus-based Inter-Layer Communication (dtdma Bus Pillar) ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.57 Θεοχαρίδης, ΗΜΥ, 2007
58 3-D Networks on Chip ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.58 Θεοχαρίδης, ΗΜΥ, 2007
59 Περίληψη Συστήματα διασύνδεσης εξίσου σημαντικά με τις μονάδες που συνδέουν Τα πιο σημαντικά χαρακτηριστικά των συστημάτων διασύνδεσης πάντα έχουν να κάνουν με μετρικά όπως παραγωγή, εύρος, ενέργεια, αξιοπιστία και χρησιμοποίηση. Επόμενη διάλεξη Επεξεργαστές Ειδικών Εφαρμογών ΗΜΥ ίκτυα Ολοκληρωμένων Κυκλωμάτων.59 Θεοχαρίδης, ΗΜΥ, 2007
CMOS Technology for Computer Architects
CMOS Technology for Computer Architects Iakovos Mavroidis Giorgos Passas Manolis Katevenis Lecture 13: On chip SRAM Technology FORTH ICS / EURECCA & UoC GREECE ABC A A E F A BCDAECF A AB C DE ABCDAECF
Instruction Execution Times
1 C Execution Times InThisAppendix... Introduction DL330 Execution Times DL330P Execution Times DL340 Execution Times C-2 Execution Times Introduction Data Registers This appendix contains several tables
[1] P Q. Fig. 3.1
![[1] P Q. Fig. 3.1](/thumbs/79/80362156.jpg "[1] P Q. Fig. 3.1")
1 (a) Define resistance....... [1] (b) The smallest conductor within a computer processing chip can be represented as a rectangular block that is one atom high, four atoms wide and twenty atoms long. One
Μεταγωγή (Switching)
Μεταγωγή (Switching) Πως σχηματίζουμε διαδίκτυα Περίληψη Μεταγωγή Κυκλωμάτων (Circuit switching) Μεταγωγή Πακέτων (Packet switching) Μεταγωγή Εικονικών Κυκλωμάτων (Virtual circuit switching) Λειτουργία
Main source: "Discrete-time systems and computer control" by Α. ΣΚΟΔΡΑΣ ΨΗΦΙΑΚΟΣ ΕΛΕΓΧΟΣ ΔΙΑΛΕΞΗ 4 ΔΙΑΦΑΝΕΙΑ 1
Main source: "Discrete-time systems and computer control" by Α. ΣΚΟΔΡΑΣ ΨΗΦΙΑΚΟΣ ΕΛΕΓΧΟΣ ΔΙΑΛΕΞΗ 4 ΔΙΑΦΑΝΕΙΑ 1 A Brief History of Sampling Research 1915 - Edmund Taylor Whittaker (1873-1956) devised a
Capacitors - Capacitance, Charge and Potential Difference
Capacitors - Capacitance, Charge and Potential Difference Capacitors store electric charge. This ability to store electric charge is known as capacitance. A simple capacitor consists of 2 parallel metal
(C) 2010 Pearson Education, Inc. All rights reserved.
Connectionless transmission with datagrams. Connection-oriented transmission is like the telephone system You dial and are given a connection to the telephone of fthe person with whom you wish to communicate.
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο 2018-2019 Ροή Σχεδίασης Κυκλωμάτων και Εργαλεία CAD ΗΥ220 - Βασίλης Παπαευσταθίου 1 Transistor: Δομική μονάδα κυκλωμάτων Τα ολοκληρωμένα κυκλώματα
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο 2017-2018 Ροή Σχεδίασης Κυκλωμάτων και Εργαλεία CAD ΗΥ220 - Γιώργος Καλοκαιρινός & Βασίλης Παπαευσταθίου 1 Transistor: Δομική μονάδα κυκλωμάτων Τα
Δίκτυα Διασύνδεσης
Δίκτυα Διασύνδεσης 1 Συνδέσεις Συνδέσεις Συνδέσεις Εισαγωγή Δίκτυα διασύνδεσης για τη σύνδεση πολλών «συσκευών» σε ένα σύστημα Τερματικός κόμβος Συσκευή Διεπαφή Λογισμικού Τερματικός κόμβος Συσκευή Διεπαφή
HOMEWORK 4 = G. In order to plot the stress versus the stretch we define a normalized stretch:
HOMEWORK 4 Problem a For the fast loading case, we want to derive the relationship between P zz and λ z. We know that the nominal stress is expressed as: P zz = ψ λ z where λ z = λ λ z. Therefore, applying
ΔΙΑΛΕΞΗ 11: ΣΥΣΤΗΜΑΤΑ ΕΠΙΚΟΙΝΩΝΙΑΣ / ΔΙΑΣΥΝΔΕΣΗΣ
ΗΜΥ 312 -- ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΔΙΑΛΕΞΗ 11: ΣΥΣΤΗΜΑΤΑ ΕΠΙΚΟΙΝΩΝΙΑΣ / ΔΙΑΣΥΝΔΕΣΗΣ Διδάσκουσα: ΜΑΡΙΑ Κ. ΜΙΧΑΗΛ Επίκουρη Καθηγήτρια, ΗΜΜΥ (mmichael@ucy.ac.cy) [Προσαρµογή από Computer Architecture,
Μικροηλεκτρονική - VLSI
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Μικροηλεκτρονική - VLSI Ενότητα 4.1: Μέθοδοι Υλοποίησης Ολοκληρωμένων Κυκλωμάτων Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών
Modbus basic setup notes for IO-Link AL1xxx Master Block
n Modbus has four tables/registers where data is stored along with their associated addresses. We will be using the holding registers from address 40001 to 49999 that are R/W 16 bit/word. Two tables that
ΑΝΙΧΝΕΥΣΗ ΓΕΓΟΝΟΤΩΝ ΒΗΜΑΤΙΣΜΟΥ ΜΕ ΧΡΗΣΗ ΕΠΙΤΑΧΥΝΣΙΟΜΕΤΡΩΝ ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΕΠΙΚΟΙΝΩΝΙΩΝ ΗΛΕΚΤΡΟΝΙΚΗΣ ΚΑΙ ΣΥΣΤΗΜΑΤΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ ΑΝΙΧΝΕΥΣΗ ΓΕΓΟΝΟΤΩΝ ΒΗΜΑΤΙΣΜΟΥ ΜΕ ΧΡΗΣΗ ΕΠΙΤΑΧΥΝΣΙΟΜΕΤΡΩΝ
Δίκτυα Διασύνδεσης
Δίκτυα Διασύνδεσης 1 Συνδέσεις Συνδέσεις Συνδέσεις Εισαγωγή Δίκτυα διασύνδεσης για τη σύνδεση πολλών «συσκευών» σε ένα σύστημα Τερματικός κόμβος Συσκευή Διεπαφή Λογισμικού Τερματικός κόμβος Συσκευή Διεπαφή
ΚΥΠΡΙΑΚΗ ΕΤΑΙΡΕΙΑ ΠΛΗΡΟΦΟΡΙΚΗΣ CYPRUS COMPUTER SOCIETY ΠΑΓΚΥΠΡΙΟΣ ΜΑΘΗΤΙΚΟΣ ΔΙΑΓΩΝΙΣΜΟΣ ΠΛΗΡΟΦΟΡΙΚΗΣ 19/5/2007
Οδηγίες: Να απαντηθούν όλες οι ερωτήσεις. Αν κάπου κάνετε κάποιες υποθέσεις να αναφερθούν στη σχετική ερώτηση. Όλα τα αρχεία που αναφέρονται στα προβλήματα βρίσκονται στον ίδιο φάκελο με το εκτελέσιμο
Calculating the propagation delay of coaxial cable
Your source for quality GNSS Networking Solutions and Design Services! Page 1 of 5 Calculating the propagation delay of coaxial cable The delay of a cable or velocity factor is determined by the dielectric
the total number of electrons passing through the lamp.
1. A 12 V 36 W lamp is lit to normal brightness using a 12 V car battery of negligible internal resistance. The lamp is switched on for one hour (3600 s). For the time of 1 hour, calculate (i) the energy
Internet protocol stack Encapsulation Connection oriented VS connectionless services Circuit Switching Packet Switching Store-and-forward switches
Internet protocol stack Encapsulation Connection oriented VS connectionless services Circuit Switching Packet Switching Store-and-forward switches ultiplexing: TD, FD, Statistical multiplexing, CDA OSI
EE512: Error Control Coding
EE512: Error Control Coding Solution for Assignment on Finite Fields February 16, 2007 1. (a) Addition and Multiplication tables for GF (5) and GF (7) are shown in Tables 1 and 2. + 0 1 2 3 4 0 0 1 2 3
All-Optical Packet Switching
All-Optical Packet Switching Point-to-Point vs Wavelength Routed Point-to-Point WDM Electrical Packet Switching Packet processing overhead Efficient bandwidth utilization Poor scalability, Good flexibility
Διαφορές single-processor αρχιτεκτονικών και SoCs
13.1 Τα συστήματα και η επικοινωνία μεταξύ τους γίνονται όλο και περισσότερο πολύπλοκα. Δεν μπορούν να περιγραφούνε επαρκώς στο επίπεδο RTL καθώς αυτή η διαδικασία γίνεται πλέον αρκετά χρονοβόρα. Για αυτό
Finite Field Problems: Solutions
Finite Field Problems: Solutions 1. Let f = x 2 +1 Z 11 [x] and let F = Z 11 [x]/(f), a field. Let Solution: F =11 2 = 121, so F = 121 1 = 120. The possible orders are the divisors of 120. Solution: The
Δίκτυα Διασύνδεσης. Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. και Μηχανικών Υπολογιστών Εργαστήριο Υπολογιστικών Συστημάτων
Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. και Μηχανικών Υπολογιστών Εργαστήριο Υπολογιστικών Συστημάτων Δίκτυα Διασύνδεσης 9 ο Εξάμηνο Δίκτυα διασύνδεσης Διασυνδέουν δομικές μονάδες ενός σύνθετου
Δίκτυα Διασύνδεσης. Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. και Μηχανικών Υπολογιστών Εργαστήριο Υπολογιστικών Συστημάτων
Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. και Μηχανικών Υπολογιστών Εργαστήριο Υπολογιστικών Συστημάτων Δίκτυα Διασύνδεσης 9 ο Εξάμηνο Δίκτυα διασύνδεσης Διασυνδέουν δομικές μονάδες ενός σύνθετου
Homework 3 Solutions
Homework 3 Solutions Igor Yanovsky (Math 151A TA) Problem 1: Compute the absolute error and relative error in approximations of p by p. (Use calculator!) a) p π, p 22/7; b) p π, p 3.141. Solution: For
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 18: Διαδικασία Σχεδίασης Ψηφιακών Συστηµάτων - Επανάληψη
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 18: Διαδικασία Σχεδίασης Ψηφιακών Συστηµάτων - Επανάληψη ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy) Περίληψη
Δίκτυα Διασύνδεσης. Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. και Μηχανικών Υπολογιστών Εργαστήριο Υπολογιστικών Συστημάτων
Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. και Μηχανικών Υπολογιστών Εργαστήριο Υπολογιστικών Συστημάτων Δίκτυα Διασύνδεσης 9 ο Εξάμηνο Δίκτυα διασύνδεσης Διασυνδέουν δομικές μονάδες ενός σύνθετου
Δίκτυα διασύνδεσης. Συστήματα Παράλληλης Επεξεργασίας
Δίκτυα διασύνδεσης Διασυνδέουν δομικές μονάδες ενός σύνθετου συστήματος On-Chip Network (OCN) or Network-on-Chip (NoC): Caches Processing cores CMPs. System/Storage Area Networks (SAN): Επεξεργαστές με
Υλοποίηση Δικτυακών Υποδομών και Υπηρεσιών: OSPF Cost
Υλοποίηση Δικτυακών Υποδομών και Υπηρεσιών: OSPF Cost Πανεπιστήμιο Πελοποννήσου Τμήμα Επιστήμης & Τεχνολογίας Τηλεπικοινωνιών Ευάγγελος Α. Κοσμάτος Basic OSPF Configuration Υλοποίηση Δικτυακών Υποδομών
ΚΥΠΡΙΑΚΗ ΕΤΑΙΡΕΙΑ ΠΛΗΡΟΦΟΡΙΚΗΣ CYPRUS COMPUTER SOCIETY ΠΑΓΚΥΠΡΙΟΣ ΜΑΘΗΤΙΚΟΣ ΔΙΑΓΩΝΙΣΜΟΣ ΠΛΗΡΟΦΟΡΙΚΗΣ 6/5/2006
Οδηγίες: Να απαντηθούν όλες οι ερωτήσεις. Ολοι οι αριθμοί που αναφέρονται σε όλα τα ερωτήματα είναι μικρότεροι το 1000 εκτός αν ορίζεται διαφορετικά στη διατύπωση του προβλήματος. Διάρκεια: 3,5 ώρες Καλή
Δίκτυα Διασύνδεσης. Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. και Μηχανικών Υπολογιστών Εργαστήριο Υπολογιστικών Συστημάτων
Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. και Μηχανικών Υπολογιστών Εργαστήριο Υπολογιστικών Συστημάτων Δίκτυα Διασύνδεσης 9 ο Εξάμηνο Δίκτυα διασύνδεσης Διασυνδέουν δομικές μονάδες ενός σύνθετου
Αρχιτεκτονική υπολογιστών
1 Ελληνική Δημοκρατία Τεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου Αρχιτεκτονική υπολογιστών Ενότητα 4 : Κρυφή Μνήμη Καρβούνης Ευάγγελος Δευτέρα, 30/11/2015 Χαρακτηριστικά Θέση Χωρητικότητα Μονάδα Μεταφοράς
6.003: Signals and Systems. Modulation
6.003: Signals and Systems Modulation May 6, 200 Communications Systems Signals are not always well matched to the media through which we wish to transmit them. signal audio video internet applications
Block Ciphers Modes. Ramki Thurimella
Block Ciphers Modes Ramki Thurimella Only Encryption I.e. messages could be modified Should not assume that nonsensical messages do no harm Always must be combined with authentication 2 Padding Must be
The Simply Typed Lambda Calculus
Type Inference Instead of writing type annotations, can we use an algorithm to infer what the type annotations should be? That depends on the type system. For simple type systems the answer is yes, and
CHAPTER 25 SOLVING EQUATIONS BY ITERATIVE METHODS
CHAPTER 5 SOLVING EQUATIONS BY ITERATIVE METHODS EXERCISE 104 Page 8 1. Find the positive root of the equation x + 3x 5 = 0, correct to 3 significant figures, using the method of bisection. Let f(x) =
Εργαστήριο Ψηφιακών Κυκλωμάτων
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Ροή Σχεδίασης Κυκλωμάτων και Εργαλεία CAD Χειμερινό Εξάμηνο 2009 2010 Design flow? ΗΥ220 University of Crete 2 Ροή Σχεδίασης (Design Flow) Requirements Verilog, VHDL
ΤΕΧΝΟΛΟΓΙΕΣ ΥΛΟΠΟΙΗΣΗΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ
ΤΕΧΝΟΛΟΓΙΕΣ ΥΛΟΠΟΙΗΣΗΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Υλοποίηση ΥΛΟΠΟΙΗΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΔΙΑΚΡΙΤΑ ΣΤΟΙΧΕΙΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ ΑΝΑΔΙΑΜΟΡΦΩΣΙΜΟ ΥΛΙΚΟ Ο.Κ. ΕΙΔΙΚΟΥ ΣΚΟΠΟΥ (VLSI) FULL CUSTOM (Reconfigurable
ΕΙΣΑΓΩΓΗ στους Η/Υ. Δρ. Β Σγαρδώνη. Τμήμα Τεχνολογίας Αεροσκαφών ΤΕΙ ΣΤΕΡΕΑΣ ΕΛΛΑΔΑΣ. Χειμερινό Εξάμηνο 2013-14
ΕΙΣΑΓΩΓΗ στους Η/Υ Τμήμα Τεχνολογίας Αεροσκαφών ΤΕΙ ΣΤΕΡΕΑΣ ΕΛΛΑΔΑΣ Δρ. Β Σγαρδώνη Χειμερινό Εξάμηνο 2013-14 Εισαγωγικές Έννοιες Τι είναι ένας ηλεκτρονικός υπολογιστής ; Ιστορία των Η/Υ Αρχιτεκτονική των
Οι Διδάσκοντες. Αντώνης Πασχάλης, Καθηγητής, Θεωρία. Χρήστος Κρανιώτης, ΕEΔΙΠ, Εργαστήριο
Οι Διδάσκοντες Αντώνης Πασχάλης, Καθηγητής, Θεωρία Γραφείο: A39 (Α όροφος) Τηλ. 210-7275231 E-mail: paschali@di.uoa.gr Χρήστος Κρανιώτης, ΕEΔΙΠ, Εργαστήριο Γραφείο: Εργαστήριο Ψηφιακής Σχεδίασης και Αρχιτεκτονικής
ΗΜΥ 360: Δίκτυα Υπολογιστών. Εισαγωγή
ΗΜΥ 360: Δίκτυα Υπολογιστών. Εισαγωγή Διδάσκων: Χρίστος Παναγιώτου Γιατί Δίκτυα Υπολογιστών; Επιχειρησιακές Εφαρμογές Π.χ., εξ αποστάσεως πρόσβαση σε βάσεις δεδομένων. Εξοικονόμηση χρημάτων από τον καταμερισμό
Δίκτυα Επικοινωνιών ΙΙ: OSPF Configuration
Δίκτυα Επικοινωνιών ΙΙ: OSPF Configuration Δρ. Απόστολος Γκάμας Διδάσκων 407/80 gkamas@uop.gr Δίκτυα Επικοινωνιών ΙΙ Διαφάνεια 1 1 Dynamic Routing Configuration Router (config) # router protocol [ keyword
Επίπεδο δικτύου IP Forwading κτλ
Επίπεδο δικτύου IP Forwading κτλ (IP για που το έβαλες) Εργαστήριο Δικτύων Υπολογιστών 2014-2015 Τμήμα Μηχανικών Η/Υ και Πληροφορικής Επίπεδο δικτύου (Network layer) Επίπεδο εφαρμογής (Application layer):
ΤΕΧΝΙΚΕΣ ΑΥΞΗΣΗΣ ΤΗΣ ΑΠΟΔΟΣΗΣ ΤΩΝ ΥΠΟΛΟΓΙΣΤΩΝ I
ΤΕΧΝΙΚΕΣ ΑΥΞΗΣΗΣ ΤΗΣ ΑΠΟΔΟΣΗΣ ΤΩΝ ΥΠΟΛΟΓΙΣΤΩΝ I MIPS Η MIPS (Microprocessor without Interlocked Pipeline Stages) είναι μία αρχιτεκτονική συνόλου εντολών (ISA) γλώσσας μηχανής που αναπτύχθηκε από την εταιρεία
Εργαστήριο Ανάπτυξης Εφαρμογών Βάσεων Δεδομένων. Εξάμηνο 7 ο
Εργαστήριο Ανάπτυξης Εφαρμογών Βάσεων Δεδομένων Εξάμηνο 7 ο Procedures and Functions Stored procedures and functions are named blocks of code that enable you to group and organize a series of SQL and PL/SQL
Μεταγωγείς πακέτων (packet switches)
Μεταγωγείς πακέτων (packet switches) Μεταγωγή (Switching) Λειτουργία: συνδέει εισόδους σε εξόδους, έτσι ώστε τα bits ή τα πακέτα που φτάνουν σε ένα σύνδεσμο, να φεύγουν από έναν άλλο επιθυμητό σύνδεσμο.
Στρατηγικές Ασφάλειας
Στρατηγικές Ασφάλειας Ασφάλεια Πληροφοριακών Συστημάτων. Διδάσκων: Σ. Κοντογιάννης Least/(Most) Privileges Defense in Depth Συγκεντρωτική Στρατηγική Weakest Link Strategy Fail Safe Stance Fail Safe Stance
Δίκτυα Διασύνδεσης. Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. και Μηχανικών Υπολογιστών Εργαστήριο Υπολογιστικών Συστημάτων
Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. και Μηχανικών Υπολογιστών Εργαστήριο Υπολογιστικών Συστημάτων Δίκτυα Διασύνδεσης 9 ο Εξάμηνο Δίκτυα Διασύνδεσης E E E n Δίκτυο Διασύνδεσης M M k E/E
The challenges of non-stable predicates
The challenges of non-stable predicates Consider a non-stable predicate Φ encoding, say, a safety property. We want to determine whether Φ holds for our program. The challenges of non-stable predicates
Ενσωµατωµένα Υπολογιστικά Συστήµατα (Embedded Computer Systems)
Ενσωµατωµένα Υπολογιστικά Συστήµατα (Embedded Computer Systems) Μαθηµα 2 ηµήτρης Λιούπης 1 Intel SA-1110 µc StrongARM core. System-on-Chip. Εξέλιξη των SA-110 και SA-1100. 2 ARM cores ARM: IP (intellectual
Αρχιτεκτονική Σχεδίαση Ασαφούς Ελεγκτή σε VHDL και Υλοποίηση σε FPGA ΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΣΗΜΑΤΩΝ, ΕΛΕΓΧΟΥ ΚΑΙ ΡΟΜΠΟΤΙΚΗΣ Αρχιτεκτονική Σχεδίαση Ασαφούς Ελεγκτή σε VHDL και Υλοποίηση σε FPGA ΙΠΛΩΜΑΤΙΚΗ
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΡΗΤΗΣ. Ψηφιακή Οικονομία. Διάλεξη 7η: Consumer Behavior Mαρίνα Μπιτσάκη Τμήμα Επιστήμης Υπολογιστών
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΡΗΤΗΣ Ψηφιακή Οικονομία Διάλεξη 7η: Consumer Behavior Mαρίνα Μπιτσάκη Τμήμα Επιστήμης Υπολογιστών Τέλος Ενότητας Χρηματοδότηση Το παρόν εκπαιδευτικό υλικό έχει αναπτυχθεί
Ασύρµατα ίκτυα Αισθητήρων. Σαράντης Πασκαλής Εθνικό και Καποδιστριακό Πανεπιστήµιο Αθηνών
Ασύρµατα ίκτυα Αισθητήρων Σαράντης Πασκαλής Εθνικό και Καποδιστριακό Πανεπιστήµιο Αθηνών Αισθητήρες Ο αισθητήρας (sensor) είναι µια συσκευή που µετρά ένα φυσικό µέγεθος και το µετατρέπει σε σήµα αναγνώσιµο
Potential Dividers. 46 minutes. 46 marks. Page 1 of 11
Potential Dividers 46 minutes 46 marks Page 1 of 11 Q1. In the circuit shown in the figure below, the battery, of negligible internal resistance, has an emf of 30 V. The pd across the lamp is 6.0 V and
Statistical Inference I Locally most powerful tests
Statistical Inference I Locally most powerful tests Shirsendu Mukherjee Department of Statistics, Asutosh College, Kolkata, India. shirsendu st@yahoo.co.in So far we have treated the testing of one-sided
ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΙΑΣ ΤΜΗΜΑ ΠΟΛΙΤΙΚΩΝ ΜΗΧΑΝΙΚΩΝ ΤΟΜΕΑΣ ΥΔΡΑΥΛΙΚΗΣ ΚΑΙ ΠΕΡΙΒΑΛΛΟΝΤΙΚΗΣ ΤΕΧΝΙΚΗΣ. Ειδική διάλεξη 2: Εισαγωγή στον κώδικα της εργασίας
ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΙΑΣ ΤΜΗΜΑ ΠΟΛΙΤΙΚΩΝ ΜΗΧΑΝΙΚΩΝ ΤΟΜΕΑΣ ΥΔΡΑΥΛΙΚΗΣ ΚΑΙ ΠΕΡΙΒΑΛΛΟΝΤΙΚΗΣ ΤΕΧΝΙΚΗΣ Ειδική διάλεξη 2: Εισαγωγή στον κώδικα της εργασίας Χειμερινό εξάμηνο 2008 Αρχίζοντας... Αρχίζοντας... http://folk.ntnu.no/nilsol/ssiim/
Διπλωματική Εργασία του φοιτητή του Τμήματος Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών της Πολυτεχνικής Σχολής του Πανεπιστημίου Πατρών
ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ:ΗΛΕΚΤΡΟΝΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΦΑΡΜΟΓΩΝ Διπλωματική Εργασία του φοιτητή του Τμήματος Ηλεκτρολόγων
Λογικά σύμβολα των CPU, RAM, ROM και I/O module
Μικροϋπολογιστές Λογικά σύμβολα των CPU, RAM, ROM και I/O module Data CPU Data Data Address RAM Control Address Control External Data Data Address Control I/O module External Data External Control ROM
Κεφάλαιο 1 Αφαιρετικότητα και Τεχνολογία Υπολογιστών (Computer Abstractions and Technology)
Κεφάλαιο 1 Αφαιρετικότητα και Τεχνολογία Υπολογιστών (Computer Abstractions and Technology) 1 Υπολογιστές Οι υπολογιστές μπορούν να χωριστούν σε τρεις κατηγορίες, βάση της εφαρμογής τους: Επιτραπέζιοι
2 Composition. Invertible Mappings
Arkansas Tech University MATH 4033: Elementary Modern Algebra Dr. Marcel B. Finan Composition. Invertible Mappings In this section we discuss two procedures for creating new mappings from old ones, namely,
ΔΙΑΧΥΤΑ ΚΑΙ ΕΝΣΩΜΑΤΩΜΕΝΑ ΣΥΣΤΗΜΑΤΑ
ΔΙΑΧΥΤΑ ΚΑΙ ΕΝΣΩΜΑΤΩΜΕΝΑ ΣΥΣΤΗΜΑΤΑ Εισαγωγή στους μικροεπεξεργαστές Διδάσκων: Παναγιώτης Καρκαζής Περίγραμμα - Ενσωματωμένα συστήματα - Αρχιτεκτονική Μικροεπεξεργαστών Non Newman Harvard RISC vs - Assembly
Κυκλωμάτων» Χειμερινό εξάμηνο
«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο 2016-2017 Εισαγωγή στα Συστήματα Ολοκληρωμένων Κυκλωμάτων Δρ. Παρασκευάς Κίτσος Επίκουρος Καθηγητής http://diceslab.cied.teiwest.gr E-mail: pkitsos@teimes.gr
Exercises 10. Find a fundamental matrix of the given system of equations. Also find the fundamental matrix Φ(t) satisfying Φ(0) = I. 1.
Exercises 0 More exercises are available in Elementary Differential Equations. If you have a problem to solve any of them, feel free to come to office hour. Problem Find a fundamental matrix of the given
Μικροηλεκτρονική - VLSI
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Μικροηλεκτρονική - VLSI Ενότητα 6.1: Συνδυαστική Λογική - Βασικές Πύλες Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών
Δομημένος Προγραμματισμός
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Δομημένος Προγραμματισμός Ενότητα: Εισαγωγή Δ. Ε. Μετάφας Τμ. Ηλεκτρονικών Μηχ. Τ.Ε. Άδειες Χρήσης Το παρόν εκπαιδευτικό υλικό
UNIVERSITY OF CALIFORNIA. EECS 150 Fall ) You are implementing an 4:1 Multiplexer that has the following specifications:
UNIVERSITY OF CALIFORNIA Department of Electrical Engineering and Computer Sciences EECS 150 Fall 2001 Prof. Subramanian Midterm II 1) You are implementing an 4:1 Multiplexer that has the following specifications:
Γιπλυμαηική Δπγαζία. «Ανθπυποκενηπικόρ ζσεδιαζμόρ γέθςπαρ πλοίος» Φοςζιάνηρ Αθανάζιορ. Δπιβλέπυν Καθηγηηήρ: Νηθφιανο Π. Βεληίθνο
ΔΘΝΙΚΟ ΜΔΣΟΒΙΟ ΠΟΛΤΣΔΥΝΔΙΟ ΥΟΛΗ ΝΑΤΠΗΓΩΝ ΜΗΥΑΝΟΛΟΓΩΝ ΜΗΥΑΝΙΚΩΝ Γιπλυμαηική Δπγαζία «Ανθπυποκενηπικόρ ζσεδιαζμόρ γέθςπαρ πλοίος» Φοςζιάνηρ Αθανάζιορ Δπιβλέπυν Καθηγηηήρ: Νηθφιανο Π. Βεληίθνο Σπιμελήρ Δξεηαζηική
EPL 603 TOPICS IN SOFTWARE ENGINEERING. Lab 5: Component Adaptation Environment (COPE)
EPL 603 TOPICS IN SOFTWARE ENGINEERING Lab 5: Component Adaptation Environment (COPE) Performing Static Analysis 1 Class Name: The fully qualified name of the specific class Type: The type of the class
Οι αδελφοί Montgolfier: Ψηφιακή αφήγηση The Montgolfier Βrothers Digital Story (προτείνεται να διδαχθεί στο Unit 4, Lesson 3, Αγγλικά Στ Δημοτικού)
Οι αδελφοί Montgolfier: Ψηφιακή αφήγηση The Montgolfier Βrothers Digital Story (προτείνεται να διδαχθεί στο Unit 4, Lesson 3, Αγγλικά Στ Δημοτικού) Προσδοκώμενα αποτελέσματα Περιεχόμενο Ενδεικτικές δραστηριότητες
ΕΙΣΑΓΩΓΗ ΣΤΗ ΣΤΑΤΙΣΤΙΚΗ ΑΝΑΛΥΣΗ
ΕΙΣΑΓΩΓΗ ΣΤΗ ΣΤΑΤΙΣΤΙΚΗ ΑΝΑΛΥΣΗ ΕΛΕΝΑ ΦΛΟΚΑ Επίκουρος Καθηγήτρια Τµήµα Φυσικής, Τοµέας Φυσικής Περιβάλλοντος- Μετεωρολογίας ΓΕΝΙΚΟΙ ΟΡΙΣΜΟΙ Πληθυσµός Σύνολο ατόµων ή αντικειµένων στα οποία αναφέρονται
Ασύρµατα ίκτυα Αισθητήρων. Σαράντης Πασκαλής Εθνικό και Καποδιστριακό Πανεπιστήµιο Αθηνών
Ασύρµατα ίκτυα Αισθητήρων Σαράντης Πασκαλής Εθνικό και Καποδιστριακό Πανεπιστήµιο Αθηνών Αισθητήρες Ο αισθητήρας (sensor) είναι µια συσκευή που µετρά ένα φυσικό µέγεθος και το µετατρέπει σε σήµα αναγνώσιµο
ίκτυα Υπολογιστών Καθηγητής: Χρήστος ουληγέρης Γραφείο: 302 E-mail : cdoulig@unipi.gr
Καθηγητής: Χρήστος ουληγέρης Γραφείο: 302 E-mail : cdoulig@unipi.gr Κεφάλαιο 5: Επίπεδο ικτύου (1) (2) Η μεταγωγή κυκλώματος (Circuit Switching) Όταν 2 τερματικά συστήματα (End Systems) προσπαθούν να επικοινωνήσουν,
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 13: Διαδικασία Σχεδιασµού Ακολουθιακών Κυκλωµάτων (Κεφάλαιο 6.
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 13: Διαδικασία Σχεδιασµού Ακολουθιακών Κυκλωµάτων (Κεφάλαιο 6.3) ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy)
Assalamu `alaikum wr. wb.
LUMP SUM Assalamu `alaikum wr. wb. LUMP SUM Wassalamu alaikum wr. wb. Assalamu `alaikum wr. wb. LUMP SUM Wassalamu alaikum wr. wb. LUMP SUM Lump sum lump sum lump sum. lump sum fixed price lump sum lump
Section 8.3 Trigonometric Equations
99 Section 8. Trigonometric Equations Objective 1: Solve Equations Involving One Trigonometric Function. In this section and the next, we will exple how to solving equations involving trigonometric functions.
TIME SWITCHES AND TWILIGHT SWITCHES
W ANALOG DIN-RAIL TIME SWITCH QUARTZ, SERIES TEMPUS ANALOG 244 W SCHRACK-INFO Analogue time switch 1 channel Daily program With power reserve (NiMH rechargeable battery) Synchronised with mains Shortest
Phys460.nb Solution for the t-dependent Schrodinger s equation How did we find the solution? (not required)
Phys460.nb 81 ψ n (t) is still the (same) eigenstate of H But for tdependent H. The answer is NO. 5.5.5. Solution for the tdependent Schrodinger s equation If we assume that at time t 0, the electron starts
Μεταπτυχιακή διατριβή. Ανδρέας Παπαευσταθίου
Σχολή Γεωτεχνικών Επιστημών και Διαχείρισης Περιβάλλοντος Μεταπτυχιακή διατριβή Κτίρια σχεδόν μηδενικής ενεργειακής κατανάλωσης :Αξιολόγηση συστημάτων θέρμανσης -ψύξης και ΑΠΕ σε οικιστικά κτίρια στην
ΑΥΤΟΜΑΤΟΠΟΙΗΣΗ ΜΟΝΑΔΑΣ ΘΡΑΥΣΤΗΡΑ ΜΕ ΧΡΗΣΗ P.L.C. AUTOMATION OF A CRUSHER MODULE USING P.L.C.
ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΑΝ. ΜΑΚΕΔΟΝΙΑΣ ΚΑΙ ΘΡΑΚΗΣ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ Τ.Ε ΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ ΑΥΤΟΜΑΤΟΠΟΙΗΣΗ ΜΟΝΑΔΑΣ ΘΡΑΥΣΤΗΡΑ ΜΕ ΧΡΗΣΗ P.L.C. AUTOMATION OF A
MPSoCs για εφαρμογές Video
MPSoCs για εφαρμογές Video Αρχιτεκτονικές επεξεργασίας video SIMD (single instruction multiple data). Βασίζονται στον παραλληλισμό των δεδομένων. Χαρακτηρίζονται από πολλαπλά datapaths τα οποία εκτελούν
Συστήματα σε Ολοκληρωμένα Κυκλώματα
Συστήματα σε Ολοκληρωμένα Κυκλώματα Κεφάλαιο 2: Τεχνικές για Σχεδιασμό Χαμηλής Κατανάλωσης Ισχύος στα MPSoCs Διδάσκων: Καθηγητής Οδυσσέας Κουφοπαύλου Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών
Introduction to the TCP IP protocol stack through a role playing game
Introduction to the TCP IP protocol stack through a role playing game Based on : Norman Pendegraft. 2003. The TCP/IP game. In Current issues in IT education, Tanya McGill (Ed.). IGI Publishing, Hershey,
Δίκτυα Υπολογιστών I
Δίκτυα Υπολογιστών I Βασικές Αρχές Δικτύωσης Ευάγγελος Παπαπέτρου Τμ. Μηχ. Η/Υ & Πληροφορικής, Παν. Ιωαννίνων Ε.Παπαπέτρου (Τμ.Μηχ. Η/Υ & Πληροφορικής) MYY703: Δίκτυα Υπολογιστών I 1 / 22 Διάρθρωση 1 Βασικές
ΕΝΣΩΜΑΤΩΜΕΝΑ ΣΥΣΤΗΜΑΤΑ ΤΕΙ ΗΠΕΙΡΟΥ- ΣΤΕΦ ΤΜΗΜΑ ΜΗΧ. ΠΛΗΡΟΦΟΡΙΚΗΣ Τ.Ε.
ΕΝΣΩΜΑΤΩΜΕΝΑ ΣΥΣΤΗΜΑΤΑ ΤΕΙ ΗΠΕΙΡΟΥ- ΣΤΕΦ ΤΜΗΜΑ ΜΗΧ. ΠΛΗΡΟΦΟΡΙΚΗΣ Τ.Ε. 1 Εξάμηνο Διδασκαλίας: 7 ο Διδάσκων: Γρηγόρης Δουμένης / Δημήτρης Δημόπουλος E-mail: greg@teiep.gr ΓΝΩΡΙΜΙΑ Γρηγόρης Δουμένης (EE,
3.4 SUM AND DIFFERENCE FORMULAS. NOTE: cos(α+β) cos α + cos β cos(α-β) cos α -cos β
3.4 SUM AND DIFFERENCE FORMULAS Page Theorem cos(αβ cos α cos β -sin α cos(α-β cos α cos β sin α NOTE: cos(αβ cos α cos β cos(α-β cos α -cos β Proof of cos(α-β cos α cos β sin α Let s use a unit circle
ΚΥΠΡΙΑΚΗ ΕΤΑΙΡΕΙΑ ΠΛΗΡΟΦΟΡΙΚΗΣ CYPRUS COMPUTER SOCIETY ΠΑΓΚΥΠΡΙΟΣ ΜΑΘΗΤΙΚΟΣ ΔΙΑΓΩΝΙΣΜΟΣ ΠΛΗΡΟΦΟΡΙΚΗΣ 24/3/2007
Οδηγίες: Να απαντηθούν όλες οι ερωτήσεις. Όλοι οι αριθμοί που αναφέρονται σε όλα τα ερωτήματα μικρότεροι του 10000 εκτός αν ορίζεται διαφορετικά στη διατύπωση του προβλήματος. Αν κάπου κάνετε κάποιες υποθέσεις
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων Χειµερινό Εξάµηνο 2006-2007 Ροή Σχεδίασης Κυκλωµάτων και Εργαλεία CAD ΗΥ220 - Βασίλης Παπαευσταθίου 1 Transistor: οµική µονάδα κυκλωµάτων Τα ολοκληρωµένα κυκλώµατα
ST5224: Advanced Statistical Theory II
ST5224: Advanced Statistical Theory II 2014/2015: Semester II Tutorial 7 1. Let X be a sample from a population P and consider testing hypotheses H 0 : P = P 0 versus H 1 : P = P 1, where P j is a known
ANSWERSHEET (TOPIC = DIFFERENTIAL CALCULUS) COLLECTION #2. h 0 h h 0 h h 0 ( ) g k = g 0 + g 1 + g g 2009 =?
Teko Classes IITJEE/AIEEE Maths by SUHAAG SIR, Bhopal, Ph (0755) 3 00 000 www.tekoclasses.com ANSWERSHEET (TOPIC DIFFERENTIAL CALCULUS) COLLECTION # Question Type A.Single Correct Type Q. (A) Sol least
EPL324: Tutorials* on Communications and Networks Tutorial 2: Chapter 1 Review Questions
EPL324: Tutorials* on Communications and Networks Tutorial 2: Chapter 1 Review Questions Pavlos Antoniou University of Cyprus Department of Computer Science * The material is taken from J.F. Kurose & K.W.
Συστήματα VLSI. Εισαγωγή. Γιώργος Δημητρακόπουλος. Δημοκρίτειο Πανεπιστήμιο Θράκης. Άνοιξη 2014
Συστήματα VLSI Εισαγωγή Γιώργος Δημητρακόπουλος Δημοκρίτειο Πανεπιστήμιο Θράκης Άνοιξη 2014 Συστήματα VLSI 1 Τα ολοκληρωμένα κυκλώματα από «μέσα» Συστήματα VLSI 2 Τα εργαλεία της σχεδίασης Algorithms-Applications
Β. Μάγκλαρης.
ΔΙΑΧΕΙΡΙΣΗ ΔΙΚΤΥΩΝ Αρχιτεκτονική & Δρομολόγηση στο Internet (Τμήμα 2/2) Ορισμοί & Ταξινόμηση Τεχνικών Δρομολόγησης Δρομολόγηση Επιπέδου Δικτύου (IP) Intra-AS & Inter-AS Β. Μάγκλαρης maglaris@netmode.ntua.gr
Αναερόβια Φυσική Κατάσταση
Αναερόβια Φυσική Κατάσταση Γιάννης Κουτεντάκης, BSc, MA. PhD Αναπληρωτής Καθηγητής ΤΕΦΑΑ, Πανεπιστήµιο Θεσσαλίας Περιεχόµενο Μαθήµατος Ορισµός της αναερόβιας φυσικής κατάστασης Σχέσης µε µηχανισµούς παραγωγής
Elements of Information Theory
Elements of Information Theory Model of Digital Communications System A Logarithmic Measure for Information Mutual Information Units of Information Self-Information News... Example Information Measure
ΤΕΧΝΟΛΟΓΙΑ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ
ΤΕΧΝΟΛΟΓΙΑ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Ύλη του μαθήματος Μικροηλεκτρονική-Τεχνολογία CMOS. Εισαγωγή στην οργάνωση και λειτουργία των υπολογιστικών συστημάτων. Αρχιτεκτονικές διαδεδομένων επεξεργαστών (8086,,
Bayesian statistics. DS GA 1002 Probability and Statistics for Data Science.
Bayesian statistics DS GA 1002 Probability and Statistics for Data Science http://www.cims.nyu.edu/~cfgranda/pages/dsga1002_fall17 Carlos Fernandez-Granda Frequentist vs Bayesian statistics In frequentist
derivation of the Laplacian from rectangular to spherical coordinates
derivation of the Laplacian from rectangular to spherical coordinates swapnizzle 03-03- :5:43 We begin by recognizing the familiar conversion from rectangular to spherical coordinates (note that φ is used
Σχεδίαση και Υλοποίηση Μηχανισμού Μεταφοράς Δεδομένων από Συσκευές Αποθήκευσης σε Δίκτυο Myrinet, Χωρίς τη Μεσολάβηση της Ιεραρχίας Μνήμης
Σχεδίαση και Υλοποίηση Μηχανισμού Μεταφοράς Δεδομένων από Συσκευές Αποθήκευσης σε Δίκτυο Myrinet, Χωρίς τη Μεσολάβηση της Ιεραρχίας Μνήμης Αναστάσιος Α. Νάνος ananos@cslab.ntua.gr Επιβλέπων: Νεκτάριος