Αρχιτεκτονική Η/Υ. Γιώργος ηµητρίου. Μια Ανασκόπηση στην Οργάνωση Η/Υ. Πανεπιστήµιο Θεσσαλίας - Τµήµα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών

Σχετικά έγγραφα
Παράλληλα Συστήματα. Γιώργος Δημητρίου. Μια Ανασκόπηση στην Οργάνωση Η/Υ. Πανεπιστήμιο Θεσσαλίας - Τμήμα Πληροφορικής

ΟΡΓΑΝΩΣΗ ΚΑΙ ΣΧΕΔΙΑΣΗ Η/Υ

Οργάνωση Η/Υ. Γιώργος ηµητρίου. Μάθηµα 9 ο. Πανεπιστήµιο Θεσσαλίας - Τµήµα Μηχανικών Η/Υ, Τηλεπικοινωνιών και ικτύων

Οργάνωση Η/Υ. Γιώργος Δημητρίου. Μάθημα 4 ο ΜΕΔ πολλαπλών κύκλων

Οργάνωση Η/Υ. Γιώργος ηµητρίου. Μάθηµα 6 ο. Πανεπιστήµιο Θεσσαλίας - Τµήµα Μηχανικών Η/Υ, Τηλεπικοινωνιών και ικτύων

ΟΡΓΑΝΩΣΗ ΚΑΙ ΣΧΕΔΙΑΣΗ Η/Υ

Οργάνωση Η/Υ. Γιώργος ηµητρίου. Μάθηµα 4 ο. Πανεπιστήµιο Θεσσαλίας - Τµήµα Μηχανικών Η/Υ, Τηλεπικοινωνιών και ικτύων

ΟΡΓΑΝΩΣΗ ΚΑΙ ΣΧΕΔΙΑΣΗ Η/Υ

Εισαγωγή στους Η/Υ. Γιώργος Δημητρίου. Μάθημα 1 ο

Πανεπιστήμιο Θεσσαλίας - Τμήμα Πληροφορικής. Οργάνωση Η/Υ. Γιώργος ηµητρίου. Μάθηµα 2 ο Σύντοµη Επανάληψη

Οργάνωση Η/Υ. Γιώργος Δημητρίου. Μάθημα 8 ο Μερική Επικάλυψη. Πανεπιστήμιο Θεσσαλίας - Τμήμα Πληροφορικής

Πανεπιστήμιο Θεσσαλίας - Τμήμα Πληροφορικής. Οργάνωση Η/Υ. Γιώργος Δημητρίου. Μάθημα 3 ο ΜΕΔ απλού κύκλου

ΟΡΓΑΝΩΣΗ ΚΑΙ ΣΧΕΔΙΑΣΗ Η/Υ

Οργάνωση Η/Υ. Γιώργος Δημητρίου. Μάθημα 2 ο Σύντομη Επανάληψη. Πανεπιστήμιο Θεσσαλίας - Τμήμα Πληροφορικής

Πανεπιστήμιο Θεσσαλίας Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ II. χειμερινό εξάμηνο & εαρινό εξάμηνο (σε κίτρινο υπόβαθρο)

ΠΕΡΙΕΧΟΜΕΝΑ Υλικό και Λογισμικό Αρχιτεκτονική Υπολογιστών Δομή, Οργάνωση και Λειτουργία Υπολογιστών 6

Οργάνωση Η/Υ. Γιώργος ηµητρίου. Μάθηµα 3 ο. Πανεπιστήµιο Θεσσαλίας - Τµήµα Μηχανικών Η/Υ, Τηλεπικοινωνιών και ικτύων

Πανεπιστήµιο Θεσσαλίας Τµήµα Μηχανικών Η/Υ, Τηλεπικοινωνιών και ικτύων

Πανεπιστήμιο Θεσσαλίας Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Πανεπιστήμιο Θεσσαλίας Τμήμα Πληροφορικής

Οργάνωση Η/Υ. Γιώργος ηµητρίου. Μάθηµα 2 ο. Πανεπιστήµιο Θεσσαλίας - Τµήµα Μηχανικών Η/Υ, Τηλεπικοινωνιών και ικτύων

Πανεπιστήμιο Θεσσαλίας Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων

Οργάνωση Η/Υ. Γιώργος ηµητρίου. Μάθηµα 12 ο. Πανεπιστήµιο Θεσσαλίας - Τµήµα ΜηχανικώνΗ/Υ, Τηλεπικοινωνιών και ικτύων

ΟΡΓΑΝΩΣΗ ΚΑΙ ΣΧΕΔΙΑΣΗ Η/Υ

Πανεπιστήμιο Θεσσαλίας Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων

Πανεπιστήµιο Θεσσαλίας

Πανεπιστήµιο Θεσσαλίας

Πανεπιστήµιο Θεσσαλίας

Εισαγωγή στους Η/Υ. Γιώργος Δημητρίου. Μάθημα 11 ο και 12 ο

Πανεπιστήμιο Θεσσαλίας Τμήμα Πληροφορικής

ΟΡΓΑΝΩΣΗ ΚΑΙ ΣΧΕΔΙΑΣΗ Η/Υ

ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ. Κεφάλαιο 3

Εισαγωγή στους Η/Υ. Γιώργος Δημητρίου. Μάθημα 2 ο. Πανεπιστήμιο Θεσσαλίας - Τμήμα Πληροφορικής

Κεφάλαιο 3 Αρχιτεκτονική Ηλεκτρονικού Τμήματος (hardware) των Υπολογιστικών Συστημάτων ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ

Εργαστήριο ΙΑΧΕΙΡΙΣΗ ΜΝΗΜΗΣ

3. Πρόσθεση Πολλαπλασιασμός 4. Πρόσθεση στο πρότυπο ΙΕΕΕ Πολλαπλασιασμός στο πρότυπο ΙΕΕΕ

Σελίδα 1 από 12. Απαντήσεις στο φυλλάδιο 55. Ερώτηση 1 η : Ένα υπολογιστικό σύστηµα αποτελείται από:

2 η Ενδιάμεση Εξέταση Λύσεις/Απαντήσεις

Πανεπιστήµιο Θεσσαλίας

1. Οργάνωση της CPU 2. Εκτέλεση εντολών 3. Παραλληλία στο επίπεδο των εντολών 4. Γραμμές διοχέτευσης 5. Παραλληλία στο επίπεδο των επεξεργαστών

Σελίδα 1 από 11. Απαντήσεις στο φυλλάδιο 57 Ερώτηση: 1 η : Οι ακροδέκτες αυτοί χρησιµοποιούνται για:

Αρχιτεκτονική Υπολογιστών

Πανεπιστήμιο Θεσσαλίας Τμήμα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών

5.1 Εισαγωγή. Μια προεπισκόπηση της υλοποίησης

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

Σχεδίαση μονάδας ελέγχου επεξεργαστή

Εργαστήριο 3 ΟΡΓΑΝΩΣΗ ΤΗΣ ΚΜΕ. Εισαγωγή

Πανεπιστήµιο Θεσσαλίας

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 ΑΠΑΝΤΗΣΕΙΣ

Πανεπιστήμιο Θεσσαλίας Τμήμα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών

ΕΙΔΙΚΟΤΗΤΑ: ΤΕΧΝΙΚΟΣ ΕΦΑΡΜΟΓΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ ΜΑΘΗΜΑ: ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

Πανεπιστήμιο Θεσσαλίας Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Τμήμα Πληροφορικής

Πανεπιστήμιο Θεσσαλίας Τμήμα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών

ΚΕΦΑΛΑΙΟ 2: Χειρισµός εδοµένων

Τμήμα Λογιστικής. Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές. Μάθημα 8. 1 Στέργιος Παλαμάς

ΣΥΣΚΕΥΕΣ ΑΠΟΘΗΚΕΥΣΗΣ (ΜΝΗΜΗ)

Κεφάλαιο 3 Κεντρική Μονάδα Επεξεργασίας

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2012

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

Σύγχρονες Αρχιτεκτονικές Υπολογιστών

Φόρμα Σχεδιασμού Διάλεξης (ημ/α:15/10/07, έκδοση:0.1 ) 1. Κωδικός Μαθήματος : 2. Α/Α Διάλεξης : 1 1. Τίτλος : 1. Εισαγωγή στην Αρχιτεκτονική Η/Υ

ΑΡΧΙΤΕΚΤΟΝΙΚΗ HARDWARE ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Εφαρµογές Υπολογιστών Βασίλης Μπλιάµπλιας Γεωργία Τσούτσου Γιώργος Συνάπαλος

Οργάνωση επεξεργαστή (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

Ενότητα 4. Εισαγωγή στην Πληροφορική. Αναπαράσταση δεδοµένων. Αναπαράσταση πληροφορίας. υαδικοί αριθµοί. Χειµερινό Εξάµηνο

Εισαγωγή στην Πληροφορική

Chapter 2. Εντολές : Η γλώσσα του υπολογιστή. Τρίτη (3 η ) δίωρη διάλεξη. Η διασύνδεση Υλικού και λογισμικού David A. Patterson και John L.

Chapter 5. Ο επεξεργαστής: διαδρομή δεδομένων και μονάδα ελέγχου. Ενδέκατη (11 η ) δίωρη διάλεξη.

ΕΦΑΡΜΟΓΕΣ ΠΛΗΡΟΦΟΡΙΚΗΣ. Α Γενικού Λυκείου (Μάθημα Επιλογής)

Πανεπιστήµιο Θεσσαλίας

Περιεχόµενα. I Βασικές Γνώσεις 1

6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή

Αρχιτεκτονική υπολογιστών

Πανεπιστήμιο Θεσσαλίας Τμήμα Πληροφορικής

Chapter 2. Εντολές : Η γλώσσα του υπολογιστή. (συνέχεια) Η διασύνδεση Υλικού και λογισμικού David A. Patterson και John L.

Πανεπιστήμιο Θεσσαλίας Τμήμα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών Τμήμα Πληροφορικής

ΠΛΕ- 027 Μικροεπεξεργαστές 6ο μάθημα: Αρχιτεκτονική πυρήνα: υλοποίηση με διοχέτευση

Εντολές γλώσσας μηχανής

Αρχιτεκτονική Επεξεργαστών Ψ.Ε.Σ

Είναι το «μυαλό» του υπολογιστή μας. Αυτός κάνει όλους τους υπολογισμούς και τις πράξεις. Έχει δική του ενσωματωμένη μνήμη, τη λεγόμενη κρυφή

Αρχιτεκτονικές Υπολογιστών

ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΙΑΣ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΔΕΥΤΕΡΗ ΠΡΟΟΔΟΣ ΣΤΗΝ ΟΡΓΑΝΩΣΗ ΣΤΟΥΣ Η/Y (ΗΥ232)

Πανεπιστήµιο Θεσσαλίας

Αρχιτεκτονική Υπολογιστών II Ενδεικτικές απαντήσεις στα θέματα των εξετάσεων

Στοιχεία αρχιτεκτονικής μικροεπεξεργαστή

Αρχιτεκτονική Υπολογιστών

Οργάνωση επεξεργαστή (2 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

Αρχιτεκτονική Υπολογιστών

Κεφάλαιο Το υπολογιστικό σύστημα Η εξέλιξη του ανθρώπου πραγματοποιήθηκε χάρη στην ικανότητά στον χειρισμό εργαλείων.

Οργάνωση Υπολογιστών (Ι)

Πανεπιστήμιο Θεσσαλίας Τμήμα Πληροφορικής

Πανεπιστήµιο Θεσσαλίας

Διάλεξη 12 Καθυστερήσεις (Stalls) Εκκενώσεις Εντολών (Flushing)

Πανεπιστήµιο Θεσσαλίας

Κεφάλαιο 5. ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ -. Σερπάνος 2. Σημείωση

Γενική οργάνωση υπολογιστή «ΑΒΑΚΑ»

Η διασύνδεση Υλικού και λογισμικού David A. Patterson και John L. Hennessy. Chapter 5. Ο επεξεργαστής: διαδρομή δεδομένων και μονάδα ελέγχου

Κεντρική Μονάδα Επεξεργασίας

Το υλικό του υπολογιστή

Transcript:

Αρχιτεκτονική Η/Υ Γιώργος ηµητρίου Μια Ανασκόπηση στην Οργάνωση Η/Υ Πανεπιστήµιο Θεσσαλίας - Τµήµα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών

Οργάνωση ενός Κλασικού Η/Υ Eπεξεργαστής ΚΜΕ Κρυφή Μνήµη Μ Μ Μονάδα ιασύνδεσης Αρτηρίας Κύρια Μνήµη Βοηθητική Μνήµη Οθόνη Πληκτρολόγιο Προσαρµογέας ικτύου Ελεγκτής Ελεγκτής Ελεγκτής Ελεγκτής Μονάδα ιασύνδεσης Αρτηρία Συστήµατος Αρτηρία Εισόδου/Εξόδου Επεκτάσεις

οµικές Μονάδες ενός Η/Υ Κεντρική Μονάδα Επεξεργασίας (ΚΜΕ) Μονάδα Επεξεργασίας εδοµένων (ΜΕ ) Μονάδα Ελέγχου (ΜΕ) Σύστηµα Μνήµης Κρυφές µνήµες Κύρια µνήµη Συσκευές Ε/Ε Αρτηρίες διασύνδεσης

Α. Αναπαράσταση Πληροφορίας Αριθµητικά δεδοµένα Σταθερής υποδιαστολής Κινητής υποδιαστολής Μη αριθµητικά δεδοµένα Κωδικοποιηµένοι χαρακτήρες Εντολές Γλώσσα µηχανής Συµβολική γλώσσα

Γλώσσα Μηχανής ενός Η/Υ Το σύνολο των δυαδικά κωδικοποιηµένων αριθµών που ο επεξεργαστής αντιλαµβάνεται ως εντολές για: την εκτέλεση κάποιων πράξεων, τη µεταφορά πληροφορίας µεταξύ υποµονάδων του, ή µεταξύ αυτού και του συστήµατος µνήµης ή των συσκευών Ε/Ε, την εκτέλεση άλλων λειτουργιών ιαφορετική για κάθε επεξεργαστή συµβατότητα µεταξύ επεξεργαστών

Συµβολική Γλώσσα Ανάγκη κατανόησης της γλώσσας µηχανής του Η/Υ Κάθε εντολή µηχανής απεικονίζεται συµβολικά Παράδειγµα εντολής µηχανής MIPS: 00000010001100100100000000100000 ισοδύναµη συµβολική γραφή: add $8, $17, $18

Κατηγορίες Εντολών Εντολές αριθµητικών πράξεων συµπεριλαµβάνονται πράξεις σύγκρισης Εντολές λογικών πράξεων άλγεβρα Boole και ολισθήσεις Εντολές µεταφοράς δεδοµένων αντιγραφή δεδοµένων από/προς τη µνήµη µεταφορά µεταξύ καταχωρητών Εντολές ελέγχου ροής προγράµµατος άλµατα µε/χωρίς συνθήκη Εντολές Ε/Ε ή συνεπεξεργαστή

ιευθυνσιοδότηση Εντολών Άµεση διευθυνσιοδότηση Κατ ευθείαν διευθυνσιοδότηση µε αριθµό ή όνοµα καταχωρητή µε διεύθυνση µνήµης Έµµεση διευθυνσιοδότηση δείκτης προς τη διεύθυνση Σχετική διευθυνσιοδότηση έµµεση µε µετατόπιση εικτοδοτούµενη διευθυνσιοδότηση µε χρήση καταχωρητή-δείκτη

Β. Μονάδα Επεξεργασίας εδοµένων (ΜΕ ) Υποµονάδες αριθµητικών και λογικών πράξεων αριθµητική σταθερής/κινητής υποδιαστολής Υποµονάδα ολίσθησης Καταχωρητές ειδικού/γενικού σκοπού Κρυφή µνήµη εντολών και δεδοµένων ρόµοι µεταφοράς πληροφορίας

Αριθµητικές Πράξεις Σταθερής/Κινητής υποδιαστολής πρόσθεση/αφαίρεση πολλαπλασιασµός διαίρεση Αλγόριθµοι πράξεων Υλικό πράξεων άµεση απεικόνιση των αλγόριθµων σε λογικά κυκλώµατα µονάδα πρόσθεσης/αφαίρεσης ακεραίων απαραίτητη για όλες τις πράξεις

Πρόσθεση Ακεραίων Το βασικό πρόβληµα ταχύτητας είναι η παραγωγή κρατουµένου: ιάδοση (carry-propagate) Πρόβλεψη (carry-lookahead) Επιλογή (carry-select) Παράκαµψη (carry-skip) Άλλο πρόβληµα είναι ο χειρισµός πολλαπλών προσθετέων: Επαναληπτικά ή συνδυαστικά ιατήρηση κρατουµένου (carry-save)

Πολλαπλασιασµός Ακεραίων Πολλαπλασιασµός µε πρόσθεση/ολίσθηση γινόµενο-πολλαπλασιαστής Κ1/Κ2 υπολογίζει το γινόµενο Αλγόριθµος Booth έλεγχος πολλαπλασιαστέος

Πολλαπλασιασµός Ακεραίων Με συγκράτηση κρατουµένου: A 3 A 2 A 1 A 0 Η Π Π Η Π Π Π Η Αθροιστής Πρόβλεψης Κρατουµένου Γ 7 Γ 6 Γ 5 Γ 4 Γ 3 Γ 2 Γ 1 Γ 0 B 0 B 1 B 2 B 3

Υποµονάδα Ολίσθησης πράξη επίπεδο 0 επίπεδο 1 επίπεδο 2 Πανεπιστήµιο Θεσσαλίας - Τµήµα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών

Φάκελος Καταχωρητών 1 θύρα εγγραφής 2 θύρες ανάγνωσης Πανεπιστήµιο Θεσσαλίας - Τµήµα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών

Γ. Κύκλος Εντολής Ανάκληση από τη µνήµη Αποκωδικοποίηση Ανάγνωση τελούµενων (προαιρετικά) Εκτέλεση Αποθήκευση αποτελέσµατος (προαιρετικά)

Σειριακή/Παράλληλη Εκτέλεση Βασική αρχή σειριακής εκτέλεσης µοντέλο von Neumann χρήση του µετρητή προγράµµατος άλµατα/βρόχοι Επικάλυψη εκτέλεσης µερική επικάλυψη εκτέλεση εντολών εκτός σειράς παράλληλα προγράµµατα Ροή ελέγχου και ροή δεδοµένων

Σύνολα Εντολών Αρχιτεκτονικές στοίβας Αρχιτεκτονικές συσσωρευτή Αρχιτεκτονικές καταχωρητών γενικού σκοπού Αρχιτεκτονικές καταχωρητή-µνήµης Αρχιτεκτονικές φόρτωσης-αποθήκευσης ή καταχωρητή-καταχωρητή RISC/CISC αρχιτεκτονικές

Έλεγχος ΜΕ Οι µικρολειτουργίες ενεργοποιούνται µε σήµατα ελέγχου Με καλωδιωµένη λογική: σήµατα ελέγχου από λογικό κύκλωµα δύο µέθοδοι υλοποίησης: ένας κύκλος µηχανής για κάθε κύκλο εντολής ένας κύκλος µηχανής για κάθε φάση κύκλου εντολής Με µικροπρογραµµατισµένη λογική: σήµατα ελέγχου από µικροεντολή, σαν αποτέλεσµα της εκτέλεσης ενός προγράµµατος

Κύκλος Εντολής MIPS 1. Προσκόµισε την εντολή από τη θέση µνήµης που δείχνει ο PC. 2. Αύξησε την τιµή του PC κατά 1 λέξη. 3. Αποκωδικοποίησε την εντολή. 4. ιάβασε τα τελούµενα από το φάκελο καταχωρητών (ΦΚ). 5. Εκτέλεσε την εντολή στην ΑΛΜ. 6. Προσπέλασε τη µνήµη δεδοµένων. 7. Αποθήκευσε το αποτέλεσµα στο ΦΚ.

PC Μ Μ & Αποθηκευµένο Πρόγραµµα ΜΕ Απλού Κύκλου Μηχανής MUX PCSrc Μονάδα Ελέγχου ιακοπή MUX PCtoReg MUX RegDst Φάκελος Καταχωρητών Γενικού Σκοπού RegWrite MUX ALUSrcB MUX MemToReg ΑΛΜ ALUOp MemRead, MemWrite Μ Μ & Αποθηκευµένα εδοµένα

Αξιολόγηση - Προβλήµατα Το σταθερό µήκος παλµού δηµιουργεί ένα µοναδικό µακρύ κύκλο µηχανής. Το µήκος παλµού θα αντιστοιχεί στο µέγιστο µήκος κύκλου εντολής. Το µέγιστο µήκος κύκλου εντολής µπορεί να αντιστοιχεί σε σπάνια εντολή. Ο απλός παλµός δεν επιτρέπει επαναχρησιµοποίηση υποµονάδων στον ίδιο κύκλο εντολής.

Πολλαπλοί Κύκλοι Μηχανής ιαχωρισµός των φάσεων του κύκλου εντολής. Κάθε φάση αντιστοιχείται σε διαφορετικό κύκλο µηχανής. Σε κάθε κύκλο µηχανής εκτελούνται µόνο οι συγκεκριµένες µικρολειτουργίες της αντίστοιχης φάσης. Η µονάδα ελέγχου πρέπει να ξέρει κάθε στιγµή ποια φάση εκτελείται και ποια φάση ακολουθεί.

ΜΕ Πολλαπλών Κύκλων Μηχανής PCWrite, PCWriteCond MUX IorD PC MUX PCSrc MemRead Μ ΜMemWrite & Μονάδα Μνήµης IR DR IRWrite Μονάδα Ελέγχου ιακοπή MUX PCtoReg MUX RegDst RegWrite Φάκελος Καταχωρητών Γενικού Σκοπού MUX MemtoReg A B MUX ALUSrcA MUX ALUSrcB ΑΛΜ ALUOp C

Σχεδίαση Μονάδας Ελέγχου Ορισµός καταστάσεων από τις φάσεις των εντολών. Κάθε τύπος εντολής και διευθυνσιοδότησης δίνει διαφορετική ακολουθία καταστάσεων Σχεδίαση µηχανής καταστάσεων. Καθορισµός των συνθηκών διαδοχής καταστάσεων Καθορισµός των σηµάτων ελέγχου για την εκτέλεση των µικρολειτουργιών Σχεδίαση του κυκλώµατος ελέγχου.

Αρχή 4 Φόρτωση 2 Μηχανή Καταστάσεων ALUSrcA = Α ALUSrcB = προ(ir 15-0 ) ALUOp = add MemRead IorD = δεδοµένα RegWrite MemtoReg = 1 PCtoReg = 0 RegDst = IR 20-16 0 3 MemRead IorD = εντολή IRWrite ALUSrcA = PC ALUSrcB = 4 ALUOp = add PCSrc = ΑΛΜ PCWrite Αποθήκευση MemWrite IorD = δεδοµένα 6 5 Εντολή Μνήµης Εντολή ΑΛΜ ALUSrcA = Α ALUSrcB = Β ALUOp = funct RegWrite MemtoReg = 0 RegDst = IR 15-11 ALUSrcA = Α ALUSrcB = Β ALUOp = sub PCSrc=C PCWriteCond 7 Εντολή Άλµατος µε Συνθήκη 8 ALUSrcA = PC ALUSrcB = προ(ir 15-0 ) ALUOp = add Εντολή Άµεσου Άλµατος 1 Εντολή Έµµεσου Άλµατος PCSrc = A PCWrite 9 PCSrc=PC 31-28 IR 25-0 00 PCWrite 10

Μονάδα Ελέγχου Συνδυαστικό Κύκλωµα IR 31-26 Καταχωρητής Καταστάσεων Σήµατα Ελέγχου Πανεπιστήµιο Θεσσαλίας - Τµήµα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών

Μικροπρογραµµατισµένη Λογική Καλωδιωµένη λογική για πραγµατικές αρχιτεκτονικές: πάνω από 100 εντολές µηχανής πολύπλοκες µέθοδοι διευθυνσιοδότησης χιλιάδες καταστάσεις Τεχνική µικροπρογραµµατισµού: αντιστοίχιση κάθε οµάδας µικρολειτουργιών σε µια µικροεντολή εκτέλεση σα να έχουµε πρόγραµµα

Μικροπρογραµµατισµένη ΜΕ µpc Πανεπιστήµιο Θεσσαλίας - Τµήµα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών

Εντολές MIPS lw, sw, add, sub, beq, j, jr: Παράδειγµα Ετικέτα Άλµα ΑΛΜ ΑΛΜ1 ΑΛΜ2 ΦΚ ΜΕΜ PC= Fetch: seq add PC 4 readir ΑΛΜ disp add PC προ(ir) <<2 LW: seq add A προ(ir) seq readdr j Fetch writedr SW: seq add A προ(ir) j Fetch write REGΑΛΜ: seq funct Α Β j Fetch writec BEQ: j Fetch sub A B C(Z==1) J: j Fetch (PC IR) <<2 JR: j Fetch A

Μερική Επικάλυψη Εντολών ιαχωρισµός σε ισόχρονες φάσεις Οµοιόµορφη επικάλυψη Ε1 Ε2 Ε3 Φ1 Φ2 Φ3 Φ4 Φ5 50ns Φ1 Φ2 Φ3 Φ4 Φ5 Φ1 Φ2 Φ3 Φ4 Φ5 Συνολικός χρόνος: 50ns Χρόνος µεταξύ διαδοχικών εντολών: 10ns Χρόνος

PC ΑΥΞ Μ Μ & Αποθηκευµένο Πρόγραµµα ΜΕ MIPS µε Επικάλυψη Εντολών F pc ir ιακοπή Μονάδα Ελέγχου Φάκελος Καταχωρητών Γενικού Σκοπού c1 c2 c3 D pc a b ir Μ1 Μ2 ΑΘΡ ΑΛΜ Ζ c2 c3 E c b Μ Μ & Αποθηκευµένα εδοµένα c3 M dr c Μ3

Εξαρτήσεις Μεταξύ Εντολών οµικές εξαρτήσεις Εξαρτήσεις υλικού Εξαρτήσεις από δεδοµένα Εξαρτήσεις εγγραφής δεδοµένων, όπως: add $7, $10, $26 sw $7, -204($8) ιαδικασιακές εξαρτήσεις Εξαρτήσεις ροής προγράµµατος, όπως: beq $2, $8, Label add $7, $10, $26

οµικές Εξαρτήσεις Παραδείγµατα κινδύνων: Στη µνήµη, µεταξύ των φάσεων Φ1, Φ4 Στην ΑΛΜ, στη φάση Φ3 εντολών άλµατος µε συνθήκη Στην ΑΛΜ, σε πράξεις µακρύτερες του ενός κύκλου µηχανής, όπως: div $4,$6 add $10,$8,$6 Αντιµετωπίζονται µε πάγωµα ή µε πολλαπλασιασµό υλικού

Εξαρτήσεις από εδοµένα Ανάγνωση µετά από εγγραφή (ΑΜΕ) Φ5 Φ2 Εγγραφή µετά από εγγραφή (ΕΜΕ) Φ5 Φ5 Εγγραφή µετά από ανάγνωση (ΕΜΑ) Φ2 Φ5 Οι ΕΜΕ και ΕΜΑ δεν αποτελούν κίνδυνο στη ΜΕ που µελετάµε (γιατί;)

Τεχνική Παροχέτευσης Προωθούµε τα δεδοµένα όπου και όταν χρειάζονται Παραδείγµατα κινδύνων: add $R1, $R2, $R3 lw $R5, -100($R1) sub $R8, $R2, $R5 Φ1 Φ2 Φ3 Φ4 Φ5 Φ1 Φ2 Φ3 Φ4 Φ5 Φ1 Φ2 Χ Φ3 Φ4 Φ5

Υλοποίηση Παροχέτευσης Η φάση αποκωδικοποίησης ανιχνεύει τις εξαρτήσεις από δεδοµένα και παράγει κατάλληλα σήµατα ελέγχου Μετά τη φάση εκτέλεσης τα δεδοµένα προωθούνται πίσω στις εισόδους της ΑΛΜ Αν περιµένουµε τη µνήµη, παγώνουµε την εξαρτηµένη εντολή όσο χρειάζεται

Αποφυγή Παροχέτευσης Ο µεταγλωττιστής µπορεί να εισάγει εντολές µεταξύ παραγωγής και χρήσης κάποιου δεδοµένου. Τέτοιες εντολές δεν είναι πάντα διαθέσιµες. Οι εξαρτήσεις από δεδοµένα είναι πολύ συχνές για να τις αφήσουµε στο µεταγλωττιστή...

ιαδικασιακές Εξαρτήσεις Εξαρτήσεις λόγω αλµάτων: Φ2 Φ1 είτε Φ3 Φ1 Παραδείγµατα κινδύνων: j 0x1a402c0 Φ1 Φ2 Φ3 Φ4 Φ5 add $7, $5, $12 beq $3, $6, -2044 Φ1 Φ2 Φ3 Φ4 Φ5 Φ1 Φ2 Φ3 Φ4 Φ5 lw $16, 4($9) Φ1 Φ2 Φ3 Φ4 Φ5

Καθυστερηµένο Άλµα Το άλµα εκτελείται µετά την επόµενη εντολή Η εξάρτηση µεταβιβάζεται στη µεθεπό- µενη εντολή Παράδειγµα: j 0x1a402c0 Φ1 Φ2 Φ3 Φ4 Φ5 add $7, $5, $12 εντολή προορισµού Φ1 Φ2 Φ3 Φ4 Φ5 Φ1 Φ2 Φ3 Φ4 Φ5

Πρόβλεψη ιακλάδωσης Πρόβλεψη στην αποτίµηση της συνθήκης Άλµα / Όχι άλµα Σωστή πρόβλεψη (όχι άλµα): beq $3, $6, -2044 Φ1 Φ2 Φ3 Φ4 Φ5 lw $16, 4($9) Φ1 Φ2 Φ3 Φ4 Φ5 Λάθος πρόβλεψη (µε εκτέλεση στη Φ2): beq $3, $6, -2044 Φ1 Φ2 Φ3 Φ4 Φ5 lw $16, 4($9) Φ1 - - - - εντολή προορισµού Φ1 Φ2 Φ3 Φ4 Φ5

Στατική Πρόβλεψη Η πρόβλεψη κάθε διακλάδωσης δεν αλλάζει µε την εκτέλεση του κώδικα Πρόβλεψη ανάλογα µε την εντολή Πρόβλεψη ανάλογα µε τη µετατόπιση Πρόβλεψη που ορίζει ο µεταγλωττιστής

υναµική Πρόβλεψη Η πρόβλεψη αλλάζει κατά τη διάρκεια εκτέλεσης του κώδικα, ανάλογα µε τη συµπεριφορά της διακλάδωσης Πρόβλεψη στην αποτίµηση της συνθήκης: Κρατάµε τις τιµές που αποτιµήθηκαν Πρόβλεψη στον προορισµό της διακλάδωσης: Κρατάµε τις διευθύνσεις προορισµού

Λανθασµένη Πρόβλεψη Επαναφορά στην προηγούµενη κατάσταση: ε µπορεί να αλλάζει η κατάσταση που φαίνεται εξωτερικά, άρα ε γράφονται καταχωρητές γενικού σκοπού ε γράφεται µνήµη πριν αποτιµηθεί η συνθήκη άλµατος Κόστος λάθους Ανάλογα µε την απόσταση από τη Φ1 της φάσης αποτίµησης της συνθήκης

Πρόβλεψη ιακλαδώσεων PC Μ Μ & Αποθηκευµένο Πρόγραµµα ιακοπή Πλήρης ΜΕ MIPS µε Επικάλυψη Εντολών ΑΥΞ flush wrdis F pc ir Ανίχνευση Κινδύνων Μονάδα Ελέγχου Φάκελος Καταχωρητών Γενικού Σκοπού CZ Παροχέτευση M1 c1 c2 c3 D pc a b ir fwd M4 ΑΘΡ M5M2 ΑΛΜ Z c2 c3 E c b Μ Μ & Αποθηκευµένα εδοµένα c3 M dr c M3

. Σύστηµα Μνήµης Κεντρική µνήµη κρυφή και κύρια µνήµη φυσικές διευθύνσεις και χώρος φυσικών διευθύνσεων Βοηθητική µνήµη (σύστηµα δίσκων) κρυφή βοηθητική µνήµη Ιδεατή (ή εικονική) µνήµη λογικές διευθύνσεις και χώρος λογικών διευθύνσεων

Ιεραρχία Μνήµης ΚΜΕ Μ 1 Μ 2 Μ 3 Μ 4 C i > C i+1, t i < t i+1, S i < S i+1 i i+1 Πανεπιστήµιο Θεσσαλίας - Τµήµα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών

Προσπέλαση Ιεραρχίας Μνήµης Η ΚΜΕ παράγει τη διεύθυνση Ψάχνουµε διαδοχικά στις Μ 1, Μ 2, Όταν βρούµε τη διεύθυνση, φέρνουµε το δεδοµένο διαδοχικά µέχρι τη ΚΜΕ Προσπελαύνουµε τη Μ 1 Τυχόν εγγραφή παραµένει στη Μ 1 (πρόβληµα ασυνέπειας)

Στόχοι Ιεραρχίας Μνήµης Ιδανικά: C = C n, t = t 1, S = S n Η πραγµατική απόδοση καθορίζεται από: Χαρακτηριστικά λογισµικού Παράµετροι κατασκευής Λειτουργικοί αλγόριθµοι Τρόπος απεικόνισης i+1 i Τακτική προσκόµισης µπλοκ Μ i+1 Μ i Στρατηγική αντικατάστασης M i Τακτική ενηµέρωσης Μ i Μ i+1

Απεικόνιση Πώς απεικονίζουµε µεγαλύτερη µνήµη σε µικρότερη; Χρήση συσχετιστικής (ή ψευδοσυσχετιστικής) µνήµης µε κλειδί που είναι µέρος της διεύθυνσης Ένα µέρος της διεύθυνσης καθορίζει το πλαίσιο, ενώ άλλο µέρος αποθηκεύεται σαν κλειδί σύγκρισης Ψηφίο εγκυρότητας

Τρόπος Απεικόνισης Άµεση απεικόνιση κάθε µπλοκ σε καθορισµένο πλαίσιο Απεικόνιση πλήρους συσχέτισης κάθε µπλοκ σε οποιοδήποτε πλαίσιο Απεικόνιση τ-τρόπων συνόλου συσχέτισης κάθε µπλοκ σε ένα από τ πλαίσια ενός καθορισµένου συνόλου

Σύγκριση Απεικονίσεων Άµεση απεικόνιση: πιο γρήγορη πιο πολλές αποτυχίες έλλειψη χώρου κι όταν η µνήµη περιέχει ένα µόνο έγκυρο πλαίσιο Απεικόνιση πλήρους συσχέτισης πιο αργή λιγότερες αποτυχίες έλλειψη χώρου µόνο όταν γεµίσει η µνήµη τ-τρόποι συνόλου συσχέτισης ενδιάµεσα χαρακτηριστικά

Τακτική Προσκόµισης Μπλοκ Όταν αυτό απαιτείται (on demand) Απλή τακτική Εκ των προτέρων (prefetch) Πιο εύκολη υλοποίηση σε προσκόµιση εντολών, λόγω σειριακής εκτέλεσης Πιο δύσκολη υλοποίηση σε προσκόµιση δεδοµένων Ειδική εντολή γλώσσας µηχανής Ανίχνευση διαδοχικών προσπελάσεων

Στρατηγική Αντικατάστασης Τετριµµένη για άµεση οργάνωση, αλλιώς: Επιλογή πλαισίου για απελευθέρωση Τυχαία επιλογή Επιλογή του µη χρησιµοποιηθέντος πρόσφατα (LRU) Επιλογή του πρώτου προσκοµισθέντος (FIFO) Οι LRU και FIFO στρατηγικές απαιτούν ψηφία ιστορίας ανά πλαίσιο Συνήθως έχουµε προσεγγίσεις της LRU

Τακτική Ενηµέρωσης Εγγραφές σε σχέση µε αναγνώσεις Όταν έχουµε επιτυχία: Άµεση ενηµέρωση (write through) Τελική ενηµέρωση (write back) Σηµαία αλλαγής (dirty bit) Όταν έχουµε αποτυχία: Προσκόµιση κατά την εγγραφή (fetch on write) Μη προσκόµιση κατά την εγγραφή (write around)

Τοπικότητα Αναφορών Τοπικότητα στο χρόνο Βρόχοι εντολές και δεδοµένα Τοπικότητα στο χώρο Βρόχοι εντολές οµές δεδοµένων (διανύσµατα, πίνακες) δεδοµένα Εκµετάλλευση τοπικότητας αναφορών

ΚΠΤ Αριθµός Τµήµατος + Ιδεατή µνήµη Λογική ιεύθυνση Αριθµός Σελίδας Πίνακας Τµηµάτων. όριο βάση. Αριθµός Λέξης + Πίνακας Σελίδων.. Αριθµός Ενότητας Φυσική ιεύθυνση Αριθµός Λέξης

Χρήση Ιδεατής Μνήµης Η µετάφραση από λογικές σε φυσικές διευθύνσεις επιταχύνεται µε τη χρήση ειδικής κρυφής µνήµης, την TLB Ο έλεγχος της TLB και γενικότερα της ιδεατής µνήµης γίνεται από το λειτουργικό σύστηµα Θετική παρενέργεια της χρήσης ιδεατής µνήµης είναι ο µηχανισµός προστασίας µνήµης

Ε. Συσκευές Εισόδου/Εξόδου Τύπος συσκευής Εισόδου, εξόδου, εισόδου + εξόδου, αποθήκευσης Χρήστης συσκευής Άνθρωπος, µηχανή Ρυθµός µεταφοράς δεδοµένων

Επικοινωνία µε ΚΜΕ Πρόσβαση στους ελεγκτές από ΚΜΕ: Ειδικές εντολές Ε/Ε Μέσα από το χώρο διευθύνσεων µνήµης Επικοινωνία ελεγκτών Ε/Ε µε ΚΜΕ: Η ΚΜΕ εξετάζει τακτικά τους ελεγκτές Οι ελεγκτές διακόπτουν την ΚΜΕ Προσπέλαση µνήµης από ελεγκτές Ε/Ε: Μέσω ΚΜΕ Άµεσα

Ε/Ε µε ιακοπές Η ΚΜΕ ενεργοποιεί µια συσκευή Ε/Ε Η συσκευή προχωρά παράλληλα µε την ΚΜΕ, η οποία εκτελεί άλλες διεργασίες Η συσκευή διακόπτει την ΚΜΕ µε το τέλος της λειτουργίας Ε/Ε ή σε περίπτωση προβλήµατος στην Ε/Ε. Προτεραιότητα διακοπών Απενεργοποίηση διακοπών

Άµεση Προσπέλαση Μνήµης Ε/Ε µε τη µέθοδο των διακοπών Η ΚΜΕ στέλνει στον ελεγκτή ΑΠΜ τα στοιχεία της προσπέλασης Η συσκευή Ε/Ε προσπελαύνει άµεσα τη µνήµη όποτε χρειάζεται Συνεχής προσπέλαση Προσπέλαση µόνο σε διαθέσιµους κύκλους Η ΚΜΕ απελευθερώνεται από το κόστος της µεταφοράς δεδοµένων

ΣΤ. Αρτηρίες ιασύνδεσης Σύγχρονες/Ασύγχρονες Γραµµές διευθύνσεων/δεδοµένων ξεχωριστές ή χρονικά πολυπλεγµένες Γραµµές ελέγχου πρωτόκολλα επικοινωνίας Μηχανισµός διαιτησίας προτεραιότητες, δικαιοσύνη Προσαρµογείς αρτηριών σύνδεση αρτηριών ιασύνδεση µέσω δικτύων

Είδη Αρτηριών Επεξεργαστή - Μνήµης (processor - memory bus) Πολύ γρήγορες, µικρού µήκους Συστήµατος (system bus, backplane bus, local bus) Γρήγορες, µεσαίου µήκους Εισόδου/Εξόδου (I/O bus) Αργές, µεγάλου µήκους