Μελλοντικές Κατευθύνσεις

Transcript

1 Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις.Λιούπης Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 1

2 Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 2

3 Σύγχρονα Τρανζίστορ Αύξηση της απόδοσης Μίγµα silicon µε germanium Μείωση του ρεύµατος διαρροής µε gate από µέταλλο αντί για silicon dioxide ιπλές πύλες ανά τρανζίστορ Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 3

4 Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 4

5 Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 5

6 Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 6

7 υναµικές µνήµες RAM (DRAM) Αναγκαιότητα περιοδικής ανανέωσης των περιεχοµένων Μικρό µέγεθος κυττάρων µνήµης υνατότητα µεγάλης ολοκλήρωσης Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 7

8 Κύτταρο µε 1 τρανζίστορ και οργάνωση µνήµης DRAM κύτταρο µνήµης wordline (WL) κύκλωµα προφόρτισης CS είσοδος διεύθυνσης αποθηκ.διεύθυνσης αποκωδ.γραµµής CBL /RAS /CAS /WE κύκλωµα ελέγχου επιλογέας στήλης bitline (BL) CBL >>> CS ενισχυτής αίσθησης είσοδος/έξοδος δεδοµένων α) κύτταρο DRAM µε 1 τρανζίστορ β) οργάνωση µνήµης DRAM Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 8

9 Λειτουργία ανάγνωσης µνήµης DRAM t RC κύκλωµα προφόρτισης /RAS /CAS addr data t RCD row addr t RAC t CAC column addr data out t RP είσοδος διεύθυνσης /RAS /CAS /WE αποθηκ.διεύθυνσης κύκλωµα ελέγχου αποκωδ.γραµµής επιλογέας στήλης α) χρονικό διάγραµµα ανάγνωσης είσοδος/έξοδος δεδοµένων β) προφόρτιση BL κύκλωµα προφόρτισης κύκλωµα προφόρτισης είσοδος διεύθυνσης αποθηκ.διεύθυνσης αποκωδ.γραµµής είσοδος διεύθυνσης αποθηκ.διεύθυνσης αποκωδ.γραµµής /RAS /CAS /WE κύκλωµα ελέγχου επιλογέας στήλης /RAS /CAS /WE κύκλωµα ελέγχου επιλογέας στήλης είσοδος/έξοδος δεδοµένων είσοδος/έξοδος δεδοµένων γ) προσπέλαση γραµµής δ) επιλογή στήλης Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 9

10 Μέθοδοι ανανέωσης µνήµης DRAM κύκλ προσπέλασης κύκλ ανανέωσης /RAS /RAS /RAS /CAS /CAS /CAS addr refresh addr addr refresh addr row col refresh addr addr addr addr * εσωτερικά * εσωτερικά α) RAS-only refresh β) CAS-before-RAS refresh γ) hidden refresh Ανανέωση περιεχοµένων DRAM RAS-only refresh CAS-before-RAS refresh hidden refresh Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 10

11 Εξέλιξη µνηµών DRAM DRAM access time: 70-80ns Fast Page Mode (FPM) DRAM access time (page): 40ns Extended Data Out (EDO) DRAM access time (burst): 25ns Synchronous DRAM (SDRAM) pipelined access time (burst): 15ns Direct Rambus DRAM (DRDRAM) access time (burst): 1.25ns/2 bytes (1.6GB/s) Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 11

12 Ανίχνευση φορτίου κυττάρων µνήµης πολλαπλών ψηφίων I cell > I ref1 D1=1, D0=1 D0 D1 I ref1 > I cell > I ref2 D1=1, D0=0 I ref2 > I cell > I ref3 D1=0, D0=1 λογικό κύκλωµα I ref3 > I cell D1=0, D0= I ref1 I ref2 I ref3 I cell συστοιχία κυττάρων αναφοράς συστοιχία µνήµης multi-level cells αποθήκευση πολλαπλών επιπέδων φορτίου ανίχνευση µέσω σύγκρισης µε τάσεις αναφοράς Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 12

13 Μνήµες µόνιµης αποθήκευσης (non volatile memories) ROM / PROM EPROM EEPROM FLASH memories (τύπου NOR και NAND) Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 13

14 Οργάνωση µνήµης NOR ROM και NAND ROM V DD V DD WL WL BL BL BL BL wordlines WL WL wordlines WL WL WL WL BL BL BL BL bitlines α) NOR ROM β) NAND ROM Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 14

15 Τρανζίστορ ηλεκτρικά αποµονωµένης πύλης (floating gate transistor) SiO2 control gate floating gate source N + N + P - drain σύµβολο τοµή τρανζίστορ Προγραµµατισµός µε µετακίνηση φορτίων από και προς την ηλεκτρικά αποµονωµένη πύλη αλλαγή της τάσης αγωγής V T Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 15

16 Οργάνωση συστοιχίας µνήµης NOR FLASH bitline (BL) bitline (BL) bitline (BL) wordline (WL) SL SL SL wordline (WL) SL SL SL wordline (WL) SL SL SL SL (sourceline): συνδέεται σε διάφορες τάσεις ανάλογα µε την λειτουργία Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 16

17 Οργάνωση συστοιχίας µνήµης NAND FLASH συνολική µνήµη (τυπικό µέγεθος: 512 τµήµατα) bitline (BL) έλεγχος διάδοσης page select 1 τµήµα (8,16 ή 32 σελίδες) page select 2 στήλη σειριακά συνδεµένων τρανζίστορ page select 3 page select n σελίδα (264 ή 528 bytes) µνήµη NAND FLASH (γενικό σχήµα) έλεγχος διάδοσης Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 17

18 Μνήµη EPROM EEPROM NOR FLASH NAND FLASH Τυπική χωρητικότητα KBytes 1-32 KBytes 1-4 ΜΒytes 1-64 MBytes Επιδόσεις Προσπέλαση λέξης: 45-90ns Προσπέλαση λέξης: 70ns Προγραµµατισµός: 3-5ms/λέξη Προσπέλαση λέξης: ns Προγραµµατισµός: 7-13µs/λέξη ιαγραφή: 1 sec/τµήµα Αλλαγή περιεχοµένων Ολική διαγραφή µε υπεριώδη ακτινοβολία Προγραµµατισµός µε µέθοδο CHE. ιαγραφή και προγραµµατισµός ανά λέξη µε τη µέθοδο FN ιαγραφή ανά τµήµατα µε FN Προγραµµατισµός ανά λέξη µε CHE Χρήσεις Αποθήκευση σταθερών δεδοµένων Ανάπτυξη πρωτοτύπων συστηµάτων Αποθήκευση δεδοµένων που αλλάζουν κατά λέξεις (π.χ. παράµετροι λειτουργίας συστηµάτων) Αποθήκευση κώδικα για απ ευθείας εκτέλεση (executionin-place XIP) Μεταφορά σελίδας: 7-25µs Ρυθµός προσπέλασης ιαγραφή και (µετά τη µεταφορά): προγραµµατισµός Μαζική αποθήκευση 50-80ns/byte ανά σελίδα µε τη δεδοµένων ιαγραφή: µέθοδο FN <50ms/τµήµα Προγραµµατισµός σελίδας: 3-5ms Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 18

19 Κύτταρα µνήµης FRAM wordline (WL) wordline (WL) ferroelectric capacitors plate enable ferroelectric capacitor plate enable bitline (BL) bitline (BL) bitline (BL) α) κύτταρο FRAM µε 2 κρυστάλλους β) κύτταρο µε 1 κρύσταλλο FRAM - ferroelectric RAM µόνιµη αποθήκευση δεδοµένων Ψηφιακά Ηλεκτρονικά Μελλοντικές Κατευθύνσεις 19