Κεφάλαιο 12 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Μνήμες 2

HTML
DOWNLOAD

Μέγεθος: px

Εμφάνιση ξεκινά από τη σελίδα:

Download "Κεφάλαιο 12 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Μνήμες 2"

Βλάσις Ζάνος
8 χρόνια πριν
Προβολές:

1 ΚΥΚΛΩΜΑΤΑ VLSI Πανεπιστήμιο Ιωαννίνων Μνήμες Κεφάλαιο 1 ο Τμήμα Μηχανικών Η/Υ και Πληροφορικής Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση 1. Οργάνωση και αρχιτεκτονική μνημών. Μνήμες 3. Μνήμες AM 4. Μνήμες DRAM 5. Μνήμες FLASH 6. Περιφερειακά κυκλώματα μνημών VLSI Systems and omputer Architecture Lab Μνήμες 1

2 Κατηγοριοποιήσεις Μνημών Μνήμες Ανάγνωσης / Εγγραφής Μνήμες Μνήμες Ανάγνωσης / Εγγραφής Ανάγνωσης Μόνο Διαρκείας Τυχαίας Προσπέλασης DRAM Μη Τυχαίας Προσπέλασης FIFO LIFO Ολισθητές Καταχωρητές EPROM E PROM FLASH Μοναδικού Προγραμματισμού PROM AM Μνήμες 3 Μνήμες: Οργάνωση Αρχιτεκτονική Επιλέγει γραμμή k j γραμμές A k 1 A j... A j+1 Αποκωδικοπ ποιητής Γραμμή ής k j Συστοιχία Μνήμης Bit Line (Στήλη) Word Line (Γραμμή) Κύτταρο 1 bit Μνήμης Λέξη j λέξεις των m bit A j 1 A 1 A 0... Κύκλωμα Ανανέωσης Δεδομένων (μόνο DRAMs) Αποκωδικοποιητής Στήλης... m bit Ενισχυτής Σήματος Κυκλώματα Ανάγνωσης/Εγγραφής... Είσοδοι/Έξοδοι (m bit) j m στήλες Επιλέγει τη ζητούμενη λέξη από την ενεργοποιημένη γραμμή Ενισχύει το σήμα των bit lines κατά την ανάγνωση Μνήμες 4

3 Αρχιτεκτονική Μνημών Επιλεγμένο Τμήμα Αποκωδικοποιητής Τμήματος Είσοδοι/Έξοδοι (m bit) Πλεονεκτήματα: 1. Μικρότερες παρασιτικές χωρητικότητες στις bit & word lines ταχύτητα. Η διεύθυνση τμήματος ενεργοποιεί μόνο 1 τμήμα μικρότερη κατανάλωση ενέργειας Μνήμες 5 Χωροθέτηση Δομικών Μονάδων Μνημών Τμήμα 1 Τμήμα Ενισχυτές Σήματος Ενισχυτές Σήματος Τμήμα 3 Τμήμα 4 Μνήμες 6 3

4 Κύτταρο Μνήμης 6T ell Word Line Word Line Μ Μ4 Μ5 Μ6 Μ1 Μ3 Bit Lines Bit Lines Μνήμες 7 Word Line Κύτταρο Μνήμης Ανάγνωση 6T ell Κύκλωμα Προφόρτισης P Διαδικασία Ανάγνωσης ΔV Μ Μ4 Μ5 Μ6 Μ1 Bit Lines Μ3 P Ενισχυτής Σήματος Δεδομένα εξόδου Μνήμες 8 t 4

5 Ανάλυση Ανάγνωσης Μνήμης k n/m5 V DSATn V ΔV V V k V V DD tn DSATn n/m1 DD tn ΔV ΔV ΔV: Κυμάτωση κόμβου Μ5 = 0 Μ1 Μ4 αρχική κατάσταση Μ6 = 1 V ΔV DSATn R V V V (1 R) R V V Voltage Rise (V) DD ΔV tn DSATn R DD W tn 1 L1 R W5 L Περιθώριο Θορύβου ell Ratio (R) Ανάγνωσης Λόγος μεγέθους κυττάρου (Read SNM) Μνήμες 9 5 Κύτταρο Μνήμης Εγγραφή Διαδικασία Εγγραφής Word Line 6T ell Μ Μ4 Μ5 Μ6 Μ1 Bit Lines Οδηγοί Εγγραφής Δεδομένα εισόδου Μ3 t Μνήμες 10 5

6 Ανάλυση Εγγραφής Μνήμης k n/m6 V DSATp V V V k V V V DD tn n/m4 DD tp DSATp V V V DD V tn μp V V PRV V DD tn μ n DD tp V DSATp V DSATp Μ4 V W4 L PR W6 L 4 6 Μ5 = 0 Μ1 Μ6 = 1 αρχική κατάσταση 0 (PR) Περιθώριο Θορύβου Εγγραφής Λόγος άνω οδήγησης κυττάρου (Write SNM) Μνήμες 11 Σταθερότητα Μνήμης Περιθώριο Στατικού Θορύβου (Static Noise Margin SNM): Είναι το μέτρο της ποσότητας θορύβου που μπορεί να γίνει ανεκτός στους εσωτερικούς κόμβους του κυττάρου της μνήμης ώστε να μην χαθούν τα δεδομένα. = 0 Μ Μ4 n V + V SNM Μ5 + Μ6 V n Μ1 Μ3 V n = θόρυβος 0 V Μνήμες 1 6

7 Συστοιχία Μνήμης Μνήμη x Μνήμες 13 Εγγραφή (Ι) Εγγραφή λέξης από στη διεύθυνση: Α 1 Α 0 = 01 D3 D D1 D0 Καταχωρητής Εισόδου 0 Α1 Α0 1 Λέξη 0 Λέξη 1 Λέξη Πίνακας Κυττάρων Αρτηρία Δεδομένων 1101 Αποκωδικοποιητής Λέξη 3 RD 0 S 0 ΟΕ 1 Ο3 Ο Ο1 Αισθητήρες Σήματος Καταχωρητής Εξόδου Ο0 Μνήμες 14 7

διεύθυνση: Α 1 Α 0 = 10 D3 D D1 D0 Καταχωρητής Εισόδου 1 Α1 Α0 0 Λέξη 0 Λέξη 1 Λέξη Πίνακας Κυττάρων

8 Εγγραφή (ΙΙ) Α 1 Α 0 S OE RD Ο 3 O O 1 O 0 01 Άγνωστες Τιμές Υψηλή Εμπέδηση Ομάδα σημάτων σε παράλληλους αγωγούς D 3 D D 1 D T5517PL 0 K 8 Μνήμες 15 Ανάγνωση (Ι) Ανάγνωση λέξης στη διεύθυνση: Α 1 Α 0 = 10 D3 D D1 D0 Καταχωρητής Εισόδου 1 Α1 Α0 0 Λέξη 0 Λέξη 1 Λέξη Πίνακας Κυττάρων Αρτηρία Δεδομένων 0100 Αποκωδικοποιητής Λέξη 3 RD 1 S 0 ΟΕ 0 Ο3 Ο Ο1 Αισθητήρες Σήματος Καταχωρητής Εξόδου Ο0 Μνήμες 16 8

Ανάγνωση (ΙI) Α 1 Α 0 S OE RD O 3 O O 1 O 0 10 0100 Άγνωστες Τιμές Ομάδα σημάτων σε παράλληλους αγωγούς Μνήμες 17 Κύτταρο Μνήμης AM Μνήμη

9 Ανάγνωση (ΙI) Α 1 Α 0 S OE RD O 3 O O 1 O Άγνωστες Τιμές Ομάδα σημάτων σε παράλληλους αγωγούς Μνήμες 17 Κύτταρο Μνήμης AM Μνήμη Διευθυνσιοδοτούμενη από τα Δεδομένα ontent Addressable Memory 1 1 n m 1 M8 M9 AM AM M4 M6 M7 M5 n AM S S int AM M3 M Match M1 Wired-NOR Match Line Μνήμες 18 9

10 Χρήση AM σε Μνήμες ache (I) Αποκωδικοποιητής Γρ ραμμής AM Συστοιχία ς Λογική Επιτυχία Συστοιχία Οδήγηση Εισόδου Αισθητήρες / Οδηγοί Εισόδ. Διεύθυνση Γραμμής Ετικέτα (Tag) Επιτυχία R/W Δεδομένα Μνήμες 19 Χρήση AM σε Μνήμες ache (II) 0 1 AM Bit Lines Μatch0 th0 Επιτυχία 3 Μatch1 Μatch Word Line j Οδήγηση Εισόδου Μatch3 Ετικέτα Προφόρτηση Μνήμες 0 10

11 Κύτταρο Μνήμης DRAM (Ι) 1T 1 DRAM ell Word Line Διαδικασία Εγγραφής Bit Line Πυκνωτής nmos Πυκνωτής nmos t Μνήμες 1 Κύτταρο Μνήμης DRAM (ΙΙ) Διαδικασία Ανάγνωσης 1T 1 DRAM ell Bit Line Word Line + ΔV Οδηγός SA D / Ενισχυτής Σήματος Sense Amplifier D + ΔV t Μνήμες 11

12 Κύτταρο Μνήμης DRAM (ΙΙΙ) Bit Line Παρασιτική χωρητικότητα της bit line 1T 1 DRAM ell Word Line / ΔV V V DD VDD V ιδανικός διακόπτης Παράδειγμα: Έστω =1pF, =50fF, =.5V και η τάση στη χωρητικότητα του κυττάρου είναι ίση με 1.9V και για το λογικό 1 και 0 αντίστοιχα. ΠοίαημεταβολήτηςτάσηςΔV στην bit line κατά την ανάγνωση σε κάθε περίπτωση; ΔV(0) 50fF 1.5V 60mV 3 50fF 10 ff Οδηγός SA D Ενισχυτής Σήματος Sense Amplifier ΔV(1) 50fF 1.9V 1.5V 31mV 3 50fF 10 ff Λόγος Μεταφοράς Φορτίου: % 4.8% Μνήμες 3 Μνήμες DRAM Παρατηρήσεις Οδηγός Bit Line 1T 1 DRAM ell SA D Word Line Η DRAM μνήμες απαιτούν τη χρήση ενός αισθητήρα σήματος (sense amplifier) για τη διαδικασία ανάγνωσης ώστε αυτή να είναι αξιόπιστη και γρήγορη. Η διαδικασία της ανάγνωσης καταστρέφει τα περιεχόμενα του αντίστοιχου κελιού μνήμης. Μετά την ανάγνωση τα δεδομένα πρέπει να επανεγγραφούν στο κελί. Οι διαρροές φορτίου από/προς τον πυκνωτή ενός DRAM κελιού μνήμης καταστρέφουν τα περιεχόμενά του. Απαιτείται η τακτική ανανέωση (refresh) του περιεχομένου των κελιών (ανάγνωση/επανεγγραφή) ώστε να διατηρηθούν τα δεδομένα στη μνήμη. Ο χρόνος μεταξύ των / διαδοχικών ανανεώσεων είναι της τάξης των δεκάδων/εκατοντάδων ms. Όταν εγγράφεται η λογική τιμή 1 σε ένα κελί η τάση σε αυτό υπολείπεται κατά ένα V th της τάσης τροφοδοσίας. Για την αντιμετώπιση του φαινομένου Ενισχυτής Σήματος χρησιμοποιούνται τάσεις μεγαλύτερες της Sense Amplifier τροφοδοσίας στη word line. Μνήμες 4 1

13 Συστοιχία Μνήμης DRAM Μνήμη DRAM x Μνήμες 5 Αρχιτεκτονική Ανοικτής Bit Line E L L 1 L 0 R0 SE R 1 L L R S S S SE S S S Πλεονάζον Κύτταρο Ενισχυτής Σήματος Πλεονάζον Κύτταρο Μνήμες 6 13

14 Χρονισμός DRAM Μνήμες 7 Κύτταρο Μνήμης FLASH (Ι) 1T FLASH ell Word Line Bit Line S V PP G FG D S S Μνήμη Διατήρησης Δεδομένων Non Volatile Memory Διαδικασία Διαγραφής V PP >> V PP Χρήση καναλισμού Fowler Nordheim t Μνήμες 8 14

15 Κύτταρο Μνήμης FLASH (ΙΙ) 1T FLASH ell Word Line Bit Line S S Μνήμη Διατήρησης Δεδομένων Non Volatile Memory Διαδικασία Προγραμματισμού V PP / V PP / D G FG V PP S V PP >> Χρήση καναλισμού Fowler Nordheim t Μνήμες 9 Κύτταρο Μνήμης FLASH (ΙΙΙ) 1T FLASH ell Word Line S Διαδικασία Ανάγνωσης Bit Line I S V R SA I REF I Διαγραμμένη Κυψελίδα D Ενισχυτής Σήματος Sense Amplifier Προγραμματισμένη Κυψελίδα t Μνήμες 30 15

16 FLASH Διαγραφή / Προγραμματισμός 1 Διαδικασία Διαγραφής V PP V PP Χρήση καναλισμού Fowler Nordheim Διαδικασία Προγραμματισμού / Εγγραφής 1 V PP Πρώτα διαγραφή και ακολούθως εγγραφή! V PP V PP 1 1 Ανοικτή Ανοικτή V PP / Μαζική διαγραφή όλων Επιλεκτική εγγραφή των κυττάρων Κύκλοι διαγραφής/εγγραφής: Μνήμες 31 FLASH Ανάγνωση Διαδικασία Ανάγνωσης V PP Ι G V PP V GD Fowler Nordheim I V χαρακτηριστική Ολίσθηση καμπυλών Ι D Κατάσταση 0 Κατάσταση 1 ON V R ΔV T OFF V GS 1 V R 1 Επιλεκτική ανάγνωση Μνήμες 3 16

17 Κύτταρα Μνήμης Ανάγνωσης Μόνο ROM 1 0 GND Διοδική ROM MOS ROM 1 MOS ROM Read Only Memory ROM Μνήμες 33 NOR ROM Κύκλωμα Προφόρτισης ρ [0] [1] GND [] GND [3] [0] [1] [] [3] Μνήμες 34 17

18 NAND ROM [0] [1] [] [3] Κύκλωμα Προφόρτισης ρ [0] [1] [] [3] Εξ ορισμού όλες οι word lines σε υψηλή τάση εκτός από την επιλεγμένη προς ανάγνωση Μνήμες 35 Κύτταρα Μνήμης DRAM κύτταρα μνήμης κύτταρο μνήμης FLASH κύτταρο μνήμης Μνήμες 36 18

19 Περιφερειακά Κυκλώματα Μνήμες 37 Αποκωδικοποιητής Γραμμής Φ p Φ en A j A j+1... A k 1 Φ Φ en Φ en Φ p Φυσική Χωροθέτηση p 3 1 Αποκωδικοποιητής γραμμής βασισμένος στη σχεδίαση Domino NOR f A 0 A 0 A 1 A 1 0 Μνήμες 38 19

20 Αποκωδικοποιητής Στήλης Bit Lines A 0 S 0 A 1 Αποκωδικοποιητής S 1 S S 3 Πολυπλέκτης Αποπλέκτης D Αποκωδικοποιητής στήλης με χρήση πυλών διέλευσης Μνήμες 39 Ενισχυτής Σήματος / P / E Κύκλωμα Προφόρτισης Ισοστάθμισης SE i i οστό κύτταρο μνήμης Ενισχυτής Σήματος Ενισχυτής Σήματος SE D D D D Μνήμες 40 0

21 Ενισχυτής Σήματος Κυματομορφές V (1) V PRE ΔV (0) Ενεργοποίηση Ενισχυτή Σήματος Ενεργοποίηση Word Line t Μνήμες 41 Αρχιτεκτονική Ανοικτής Bit Line E 1 0 D W D 0 1 W Ενισχυτής Σήματος Μνήμες 4 1

22 Αρχιτεκτονική Αναδιπλούμενης Bit Line D W D x y E Ενισχυτής Σήματος x y W Μνήμες 43 Αναδιάταξη Γραμμών u d cross (α) Τυπική καλωδίωση bit lines Ενισχυτής Σήματος cross u Ενισχυτής Σήματος d (β) Αναδιατεταγμένες bit lines Μνήμες 44

23 Εξέλιξη Μνημών ως προς τη Χωρητικότητα Μνήμες 45 Εξέλιξη Μνημών ως προς την Επιφάνεια Μνήμες 46 3

24 Ολοκληρωμένο Φυσικό Σχέδιο ΑισθητήρεςΣήματος & Καταχωρητές Εισόδου / Εξόδου Αποκωδικοποιητής Πίνακας Κυττάρων 563 (or 819 bit) Μνήμες 47 4

Σχετικά έγγραφα

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης RAM

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI Διδάσκων: Χ. Σωτηρίου, Βοηθοί: θα ανακοινωθούν http://inf-server.inf.uth.gr/courses/ce330 1 ΗΥ330 - Διάλεξη 12η - Κυκλώματα Μνήμης Περιεχόμενα Είδη