Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
|
|
- Ἰάειρος Ρόκας
- 7 χρόνια πριν
- Προβολές:
Transcript
1 Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών
2 Σημείωμα Αδειοδότησης Το παρόν υλικό διατίθεται με τους όρους της άδειας χρήσης Creative Commons Αναφορά, Μη Εμπορική Χρήση Παρόμοια Διανομή 4.0 [1] ή μεταγενέστερη, Διεθνής Έκδοση. Εξαιρούνται τα αυτοτελή έργα τρίτων π.χ. φωτογραφίες, διαγράμματα κ.λ.π., τα οποία εμπεριέχονται σε αυτό και τα οποία αναφέρονται μαζί με τους όρους χρήσης τους στο «Σημείωμα Χρήσης Έργων Τρίτων». [1] Ως Μη Εμπορική ορίζεται η χρήση: που δεν περιλαμβάνει άμεσο ή έμμεσο οικονομικό όφελος από την χρήση του έργου, για το διανομέα του έργου και αδειοδόχο που δεν περιλαμβάνει οικονομική συναλλαγή ως προϋπόθεση για τη χρήση ή πρόσβαση στο έργο που δεν προσπορίζει στο διανομέα του έργου και αδειοδόχο έμμεσο οικονομικό όφελος (π.χ. διαφημίσεις) από την προβολή του έργου σε διαδικτυακό τόπο Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 2
3 Διατήρηση Σημειωμάτων Οποιαδήποτε αναπαραγωγή ή διασκευή του υλικού θα πρέπει να συμπεριλαμβάνει: το Σημείωμα Αναφοράς το Σημείωμα Αδειοδότησης τη Δήλωση Διατήρησης Σημειωμάτων το Σημείωμα Χρήσης Έργων Τρίτων (εφόσον υπάρχει) μαζί με τους συνοδευόμενους υπερσυνδέσμους. Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 3
4 Ανάπτυξη Το παρόν εκπαιδευτικό υλικό αναπτύχθηκε στο Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών του Πανεπιστημίου Πατρών. Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 4
5 Στοιχεία Στατικών Μνημών Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 5
6 Περίγραμμα Παρουσίασης Εισαγωγή Κύτταρα στατικής μνήμης (SRAM) Αποκωδικοποιητές στατικής μνήμης (SRAM) Κύκλωμα για στήλες (Column circuitry) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 6
7 Κατηγορίες μνημών Memory Arrays Random Access Memory Serial Access Memory Content Addressable Memory (CAM) Read/Write Memory (RAM) (Volatile) Read Only Memory (ROM) (Nonvolatile) Shift Registers Queues Static RAM (SRAM) Dynamic RAM (DRAM) Serial In Parallel Out (SIPO) Parallel In Serial Out (PISO) First In First Out (FIFO) Last In First Out (LIFO) Mask ROM Programmable ROM (PROM) Erasable Programmable ROM (EPROM) Electrically Erasable Programmable ROM (EEPROM) Flash ROM Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 7
8 Κατηγορίες μνημών Memory Arrays Random Access Memory Serial Access Memory Content Addressable Memory (CAM) Read/Write Memory (RAM) (Volatile) Read Only Memory (ROM) (Nonvolatile) Shift Registers Queues Static RAM (SRAM) Dynamic RAM (DRAM) Serial In Parallel Out (SIPO) Parallel In Serial Out (PISO) First In First Out (FIFO) Last In First Out (LIFO) Mask ROM Programmable ROM (PROM) Erasable Programmable ROM (EPROM) Electrically Erasable Programmable ROM (EEPROM) Flash ROM Τρόπο προσπέλασης: τυχαίας προσπέλασης (RAM), σειριακής προσπέλασης, διευθυνσιοδοτούμενες από περιεχόμενα (CAM) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 7
9 Κατηγορίες μνημών Memory Arrays Random Access Memory Serial Access Memory Content Addressable Memory (CAM) Read/Write Memory (RAM) (Volatile) Read Only Memory (ROM) (Nonvolatile) Shift Registers Queues Static RAM (SRAM) Dynamic RAM (DRAM) Serial In Parallel Out (SIPO) Parallel In Serial Out (PISO) First In First Out (FIFO) Last In First Out (LIFO) Mask ROM Programmable ROM (PROM) Erasable Programmable ROM (EPROM) Electrically Erasable Programmable ROM (EEPROM) Flash ROM Τρόπο προσπέλασης: τυχαίας προσπέλασης (RAM), σειριακής προσπέλασης, διευθυνσιοδοτούμενες από περιεχόμενα (CAM) Διατήρηση δεδομένων: ευμετάβλητες (πτητικές), μη-μεταβλητές (μη-πτητικές) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 7
10 Κατηγορίες μνημών Memory Arrays Random Access Memory Serial Access Memory Content Addressable Memory (CAM) Read/Write Memory (RAM) (Volatile) Read Only Memory (ROM) (Nonvolatile) Shift Registers Queues Static RAM (SRAM) Dynamic RAM (DRAM) Serial In Parallel Out (SIPO) Parallel In Serial Out (PISO) First In First Out (FIFO) Last In First Out (LIFO) Mask ROM Programmable ROM (PROM) Erasable Programmable ROM (EPROM) Electrically Erasable Programmable ROM (EEPROM) Flash ROM Τρόπο προσπέλασης: τυχαίας προσπέλασης (RAM), σειριακής προσπέλασης, διευθυνσιοδοτούμενες από περιεχόμενα (CAM) Διατήρηση δεδομένων: ευμετάβλητες (πτητικές), μη-μεταβλητές (μη-πτητικές) Τύπο κυττάρου (RAM): στατική RAM (SRAM), δυναμική RAM (DRAM) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 7
11 Κατηγορίες μνημών Memory Arrays Random Access Memory Serial Access Memory Content Addressable Memory (CAM) Read/Write Memory (RAM) (Volatile) Read Only Memory (ROM) (Nonvolatile) Shift Registers Queues Static RAM (SRAM) Dynamic RAM (DRAM) Serial In Parallel Out (SIPO) Parallel In Serial Out (PISO) First In First Out (FIFO) Last In First Out (LIFO) Mask ROM Programmable ROM (PROM) Erasable Programmable ROM (EPROM) Electrically Erasable Programmable ROM (EEPROM) Flash ROM Τρόπο προσπέλασης: τυχαίας προσπέλασης (RAM), σειριακής προσπέλασης, διευθυνσιοδοτούμενες από περιεχόμενα (CAM) Διατήρηση δεδομένων: ευμετάβλητες (πτητικές), μη-μεταβλητές (μη-πτητικές) Τύπο κυττάρου (RAM): στατική RAM (SRAM), δυναμική RAM (DRAM) Τρόπος εγγραφής δεδομένων (ROM): mask, PROM, EPROM, EEPROM, Flash Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 7
12 Κατηγορίες μνημών Memory Arrays Random Access Memory Serial Access Memory Content Addressable Memory (CAM) Read/Write Memory (RAM) (Volatile) Read Only Memory (ROM) (Nonvolatile) Shift Registers Queues Static RAM (SRAM) Dynamic RAM (DRAM) Serial In Parallel Out (SIPO) Parallel In Serial Out (PISO) First In First Out (FIFO) Last In First Out (LIFO) Mask ROM Programmable ROM (PROM) Erasable Programmable ROM (EPROM) Electrically Erasable Programmable ROM (EEPROM) Flash ROM Τρόπο προσπέλασης: τυχαίας προσπέλασης (RAM), σειριακής προσπέλασης, διευθυνσιοδοτούμενες από περιεχόμενα (CAM) Διατήρηση δεδομένων: ευμετάβλητες (πτητικές), μη-μεταβλητές (μη-πτητικές) Τύπο κυττάρου (RAM): στατική RAM (SRAM), δυναμική RAM (DRAM) Τρόπος εγγραφής δεδομένων (ROM): mask, PROM, EPROM, EEPROM, Flash Λειτουργία σειριακών μνημών: Ολίσθηση δεδομένων, ουρές δεδομένων Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 7
13 Κατηγορίες μνημών Τρόπος προσπέλασης Memory Arrays Random Access Memory Serial Access Memory Content Addressable Memory (CAM) Read/Write Memory (RAM) (Volatile) Read Only Memory (ROM) (Nonvolatile) Shift Registers Queues Static RAM (SRAM) Dynamic RAM (DRAM) Serial In Parallel Out (SIPO) Parallel In Serial Out (PISO) First In First Out (FIFO) Last In First Out (LIFO) Mask ROM Programmable ROM (PROM) Erasable Programmable ROM (EPROM) Electrically Erasable Programmable ROM (EEPROM) Flash ROM Η μνήμη τυχαίας προσπέλασης (RAM) προσπελαύνεται με μία διεύθυνση σταθερή καθυστέρηση ανεξάρτητη της διεύθυνσης Οι μνήμες σειριακής προσπέλασης προσπελαύνονται σειριακά μεταβλητή καθυστέρηση Οι διευθυνσιοδοτούμενες από περιεχόμενα μνήμες καθορίζουν ποιες διευθύνσεις περιέχουν δεδομένα που ταιριάζουν με ένα κλειδί Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 8
14 Κατηγορίες μνημών Διατήρηση δεδομένων Memory Arrays Random Access Memory Serial Access Memory Content Addressable Memory (CAM) Read/Write Memory (RAM) (Volatile) Read Only Memory (ROM) (Nonvolatile) Shift Registers Queues Static RAM (SRAM) Dynamic RAM (DRAM) Serial In Parallel Out (SIPO) Parallel In Serial Out (PISO) First In First Out (FIFO) Last In First Out (LIFO) Mask ROM Programmable ROM (PROM) Erasable Programmable ROM (EPROM) Electrically Erasable Programmable ROM (EEPROM) Flash ROM Η μνήμες τυχαίας προσπέλασης ταξινομούνται σε: ανάγνωσης μόνο (ROM) & ανάγνωσης / εγγραφής (παραπλανητικά καλείται RAM) Πιο χρήσιμη ταξινόμηση: ευμετάβλητη (volatile) & μη-μεταβλητή (nonvolatile) Η ευμετάβλητη μνήμη διατηρεί τα δεδομένα μόνο όσο τροφοδοτείται από ρεύμα μη-μεταβλητή μνήμη διατηρεί τα δεδομένα επ αόριστον Η RAM ευμετάβλητη μνήμη, ενώ η ROM μη-μεταβλητή μνήμη Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 9
15 Κατηγορίες μνημών Τύπος κυττάρου Memory Arrays Random Access Memory Serial Access Memory Content Addressable Memory (CAM) Read/Write Memory (RAM) (Volatile) Read Only Memory (ROM) (Nonvolatile) Shift Registers Queues Static RAM (SRAM) Dynamic RAM (DRAM) Serial In Parallel Out (SIPO) Parallel In Serial Out (PISO) First In First Out (FIFO) Last In First Out (LIFO) Mask ROM Programmable ROM (PROM) Erasable Programmable ROM (EPROM) Electrically Erasable Programmable ROM (EEPROM) Flash ROM Ανάλογα με τον τύπο του κυττάρου (RAM) : στατικές (SRAM) και δυναμικές (DRAM) Οι SRAMs χρησιμοποιούν δομή ανάδρασης για τη διατήρηση της κατάστασής (φορτίου) Οι DRAMs αποθηκεύουν το φορτίο σε πυκνωτή Διαρροές φορτίων επιβάλλουν την ανανέωση της κατάστασης του κυττάρου Οι SRAMs είναι γρηγορότερες και λιγότερο δύσχρηστες απαιτούν περισσότερη επιφάνεια ανά bit από τις DRAMs (6 transistors vs 1 transistor) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 10
16 Αρχιτεκτονική Μνήμης: Αποκωδικοποιητές M ψηφία M ψηφία N words S 0 S 1 S 2 Λέξη 0 Λέξη 1 Λέξη 2 Κύτταρο Αποθήκευσης A 0 A 1 S 0 Λέξη 0 Λέξη 1 Λέξη 2 Κύτταρο αποθήκευσης S N-2 Λέξη N-2 A K-1 Λέξη N-2 S N-1 Λέξη N-2 Decoder K= log 2 N Λέξη N-1 Είσοδος-Έξοδος ( M ψηφία) Διαισθητική αρχιτεκτονική μνήμης N x M Πολλά σήματα επιλογής: N λέξεις == N σήματα επιλογής Είσοδος-Έξοδος ( M ψηφία) Ο αποκωδικοποιητής μειώνει τον αριθμό των σημάτων επιλογής K = log 2 N Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 11
17 Δομή Πίνακα Array Architecture Αποκωδικοποίηση: ο αποκωδικοποιητής γραμμής αποκωδικοποιεί τη διεύθυνση (address), θέτει σε 1 μία έξοδο wordline και ενεργοποιεί μία γραμμή (row) Εγγραφή: τα δεδομένα τίθενται στις γραμμές bitline και γράφονται στα κύτταρα της επιλεγμένης γραμμής Ανάγνωση: τα κύτταρα της επιλεγμένης λέξης οδηγούν τις γραμμές bitlines που έχουν τεθεί σε μία γνωστή τιμή Το κύκλωμα στήλης περιέχει ενισχυτές για ανίχνευση δεδομένων Η μεταβολή της τάσης των γραμμών bitlines μπορεί να είναι μικρότερη από 0 Vdd Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 12
18 Δομή Πίνακα Array Architecture Πίνακας μνήμης με 2n λέξεις (words) των 2m bits/ word Στην απλούστερη σχεδίαση ο πίνακας οργανώνεται σε μία λέξη ανά σειρά και μία στήλη ανά bit σε κάθε λέξη Συχνά υπάρχουν πολύ περισσότερες λέξεις σε μία μνήμη απ ότι bits σε μία λέξη στενόμακρη δομή δύσκολο να ταιριάξει στην χωροθέτηση του ολοκληρωμένου αργή λόγω των μακρών κατακόρυφων καλωδίων Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 13
19 Αρχιτεκτονική Μνήμης σε Δομή Πίνακα Πρόβλημα: ΛΟΓΟΣ ΔΙΑΣΤΑΣΕΩΝ η ΥΨΟΣ >> ΠΛΑΤΟΣ A K A K+ 1 A L - 1 Αποκωδικοποιητής σειράς 2 L - K Γραμμή ψηφίου Κύτταρο αποθήκευσης Γραμμή λέξης M.2 K A 0 A K - 1 Ενισχυτές αίσθησης/οδηγητές Αποκωδικοποιητής στήλης Είσοδος-Έξοδος (Μ ψηφία) Ενισχύει την ταλάντευση τάσης σε πλήρη επίπεδα Επιλέγει κατάλληλες λέξεις Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 14
20 Δομή Πίνακα Folded Array Architecture Η διάταξη διπλώνεται σε λιγότερες σειρές περισσότερων στηλών Κάθε γραμμή περιέχει 2k λέξεις => η διάταξη οργανώνεται σε 2 n-k γραμμές των 2 m+k στηλών ή bit Ο αποκωδικοποιητής στηλών ελέγχει έναν πολυπλέκτη για να επιλέγει 2m bit από την γραμμή Μνήμη 8 λέξεων επί 4 bit, πολυπλεγμένη σε δύο δρόμους, διπλωμένη σε μία διάταξη 4 σειρών x 8 στηλών, δηλ. με n=3, m=2, k=1 Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 15
21 Ιεραρχική Αρχιτεκτονική Μνήμης Διεύθυνση σειράς Τμήμα 0 Τμήμα ι Τμήμα P-1 Διεύθυνση στήλης Διεύθυνση τμήματος Κυκλώματα ελέγχου Επιλογέας τμήματος Καθολικός Ενισχυτής/οδηγητής Καθολικός δίαυλος δεδομένων I/O Πλεονεκτήματα: 1. Μικρότερα καλώδια μέσα στα τμήματα 2. Η διεύθυνση του τμήματος ενεργοποιεί μόνο 1 τμήμα => μείωση κατανάλωσης Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 16
22 Περίγραμμα Παρουσίασης Εισαγωγή Κύτταρα στατικής μνήμης (SRAM) Αποκωδικοποιητές στατικής μνήμης (SRAM) Κύκλωμα για στήλες (Column circuitry) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 17
23 6T SRAM Cell Γενικές αρχές Χρησιμοποιεί 6 transitor (6Τ) Μια τάξη μικρότερο από F/F Πιο πολύπλοκα κυκλώματα εγγραφής/ανάγνωσης word bit bit_b Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 18
24 6T SRAM Cell Γενικές αρχές Χρησιμοποιεί 6 transitor (6Τ) Μια τάξη μικρότερο από F/F Πιο πολύπλοκα κυκλώματα εγγραφής/ανάγνωσης word bit bit_b Μία γραμμή λέξης (word) και γραμμές bit (κανονική & συμπληρωματική) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 18
25 6T SRAM Cell Γενικές αρχές Χρησιμοποιεί 6 transitor (6Τ) Μια τάξη μικρότερο από F/F Πιο πολύπλοκα κυκλώματα εγγραφής/ανάγνωσης word bit bit_b Μία γραμμή λέξης (word) και γραμμές bit (κανονική & συμπληρωματική) Τρανζίστορ διέλευσης σε κάθε γραμμή bit Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 18
26 6T SRAM Cell Γενικές αρχές Χρησιμοποιεί 6 transitor (6Τ) Μια τάξη μικρότερο από F/F Πιο πολύπλοκα κυκλώματα εγγραφής/ανάγνωσης word bit bit_b Μία γραμμή λέξης (word) και γραμμές bit (κανονική & συμπληρωματική) Τρανζίστορ διέλευσης σε κάθε γραμμή bit Ζεύγος διασταυρωμένων αντιστροφέων Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 18
27 6T SRAM Cell Γενικές αρχές Χρησιμοποιεί 6 transitor (6Τ) Μια τάξη μικρότερο από F/F Πιο πολύπλοκα κυκλώματα εγγραφής/ανάγνωσης word bit bit_b Μία γραμμή λέξης (word) και γραμμές bit (κανονική & συμπληρωματική) Τρανζίστορ διέλευσης σε κάθε γραμμή bit Ζεύγος διασταυρωμένων αντιστροφέων Κανονικές & συμπληρωματικές τιμές δεδομένων αποθηκεύονται στο ζεύγος αντιστροφέων Η ανάδραση του ζεύγους βοηθάει σημαντικά στη στιβαρότητα (ευστάθεια) Αν τα δεδομένα διαταραχθούν ελαφρά η θετική ανάδραση θα τα επαναφέρει σε Vdd ή GND Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 18
28 6T SRAM Cell Γενικές αρχές Ανάγνωση Προφώρτιση των γραμμών bit, bit_b Ενεργοποίηση της γραμμής word Ανάλογα με την αποθηκευμένη τιμή οι γραμμές bit, bit_b παίρνουν τιμές (1,0) ή (0,1) bit bit_b Εγγραφή Τα δεδομένα οδηγούνται στις γραμμές bit, bit_b Ενεργοποίηση της γραμμής word Τα δεδομένα αποθηκεύονται στο κύτταρο word Προκλήσεις: διαστάσεις transistor ώστε να μην αλλοιώνεται η κατάσταση στο read να επιτρέπεται η αλλαγή κατάστασης στο write Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 19
29 SRAM Read Οι γραμμές bit & bit_b προφορτίζονται σε Vdd bit bit_b Ενεργοποιείται η γραμμή word (word=1) Ν2, Ν4 γίνονται ΟΝ word N2 P1 P2 N4 Το κύτταρο οδηγεί χαμηλά μία από τις γραμμές (bit, bit_b ) A N1 N3 A_b Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 20
30 SRAM Read Οι γραμμές bit & bit_b προφορτίζονται σε Vdd bit bit_b Ενεργοποιείται η γραμμή word (word=1) Ν2, Ν4 γίνονται ΟΝ Το κύτταρο οδηγεί χαμηλά μία από τις γραμμές (bit, bit_b ) word N2 0 A P1 N1 P2 N3 1 A_b N4 Έστω A = 0, A_b = 1 Πρέπει να γίνει: bit =0 & bit_b=1 Ο κόμβος Α εκφορτίζεται από το Ν1 αλλά φορτίζεται από Ν2 (αρχικά ήταν bit = 1) Ο κόμβος Α δεν πρέπει να αλλοιωθεί Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 20
31 SRAM Read Οι γραμμές bit & bit_b προφορτίζονται σε Vdd bit bit_b Ενεργοποιείται η γραμμή word (word=1) Ν2, Ν4 γίνονται ΟΝ Το κύτταρο οδηγεί χαμηλά μία από τις γραμμές (bit, bit_b ) word N2 0 A P1 N1 P2 N3 1 A_b N4 Έστω A = 0, A_b = 1 Πρέπει να γίνει: bit =0 & bit_b=1 A_b bit_b Ο κόμβος Α εκφορτίζεται από το Ν1 αλλά φορτίζεται από Ν2 (αρχικά ήταν bit = 1) word bit Ο κόμβος Α δεν πρέπει να αλλοιωθεί 0.5 A Σταθερότητα ανάγνωσης (read stability) N1 >> N2 το nmos του κυττάρου να είναι ισχυρότερο από αυτό του περάσματος time (ps) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 20
32 SRAM Read Οι γραμμές bit & bit_b προφορτίζονται σε Vdd bit bit_b Ενεργοποιείται η γραμμή word (word=1) Ν2, Ν4 γίνονται ΟΝ Το κύτταρο οδηγεί χαμηλά μία από τις γραμμές (bit, bit_b ) word N2 0 A P1 N1 P2 N3 1 A_b N4 Έστω A = 0, A_b = 1 Πρέπει να γίνει: bit =0 & bit_b=1 A_b bit_b Ο κόμβος Α εκφορτίζεται από το Ν1 αλλά φορτίζεται από Ν2 (αρχικά ήταν bit = 1) word bit Ο κόμβος Α δεν πρέπει να αλλοιωθεί 0.5 A Σταθερότητα ανάγνωσης (read stability) N1 >> N2 το nmos του κυττάρου να είναι ισχυρότερο από αυτό του περάσματος time (ps) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 20
33 SRAM Write Ανάλογα με τα δεδομένα εγγραφής οι γραμμές bitline τίθενται σε 1 και 0 bit bit_b word Ενεργοποιείται η γραμμή word (word=1) N2 P1 P2 N4 Οι τιμές των (bit, bit_b) εγγράφονται στο κύτταρο A N1 N3 A_b Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 21
34 SRAM Write Ανάλογα με τα δεδομένα εγγραφής οι γραμμές bitline τίθενται σε 1 και 0 Ενεργοποιείται η γραμμή word (word=1) Οι τιμές των (bit, bit_b) εγγράφονται στο κύτταρο word bit 1 bit_b 0 N2 A P1 P2 0 1 N1 N3 A_b N4 Έστω: A = 0, A_b = 1 & bit = 1, bit_b = 0 Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 21
35 SRAM Write Ανάλογα με τα δεδομένα εγγραφής οι γραμμές bitline τίθενται σε 1 και 0 Ενεργοποιείται η γραμμή word (word=1) Οι τιμές των (bit, bit_b) εγγράφονται στο κύτταρο word bit 1 bit_b 0 N2 P1 P2 0 1 A A_b 1 N1 N3 0 N4 Έστω: A = 0, A_b = 1 & bit = 1, bit_b = 0 Πρέπει να γίνει Α=1 και A_b=0 Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 21
36 SRAM Write Ανάλογα με τα δεδομένα εγγραφής οι γραμμές bitline τίθενται σε 1 και 0 Ενεργοποιείται η γραμμή word (word=1) Οι τιμές των (bit, bit_b) εγγράφονται στο κύτταρο word bit 1 bit_b 0 N2 P1 P2 0 1 A A_b 1 N1 N3 0 N4 Έστω: A = 0, A_b = 1 & bit = 1, bit_b = 0 Πρέπει να γίνει Α=1 και A_b=0 Περιορισμός σταθερότητας ανάγνωσης (Ν2<<Ν1) => η bit δε μπορεί να θέσει τον A σε Α=1 μέσω του N2 Πρέπει να γίνει A_b =0 μέσω του N4 Το P2 αντιμάχεται Άρα P2<<Ν4 περιορισμός εγγραψιμότητας (writability) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 21
37 SRAM Write Ανάλογα με τα δεδομένα εγγραφής οι γραμμές bitline τίθενται σε 1 και 0 Ενεργοποιείται η γραμμή word (word=1) Οι τιμές των (bit, bit_b) εγγράφονται στο κύτταρο word bit 1 bit_b 0 N2 P1 P2 0 1 A A_b 1 N1 N3 0 N4 Έστω: A = 0, A_b = 1 & bit = 1, bit_b = 0 Πρέπει να γίνει Α=1 και A_b=0 Περιορισμός σταθερότητας ανάγνωσης (Ν2<<Ν1) => η bit δε μπορεί να θέσει τον A σε Α=1 μέσω του N2 1.5 A_b A Πρέπει να γίνει A_b =0 μέσω του N4 Το P2 αντιμάχεται bit_b word Άρα P2<<Ν4 περιορισμός εγγραψιμότητας (writability) time (ps) Όταν ο A_b =0, το N1 OFF & P1 ON => A=1 Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 21
38 SRAM Sizing Οι υψηλές στάθμες των γραμμών bit, bit_b δεν πρέπει να επικρατούν των αντιστροφέων κατά την ανάγνωση Οι χαμηλές στάθμες των γραμμών bit, bit_b πρέπει να αλλάζουν την κατάσταση του κυττάρου word bit med weak bit_b med A strong A_b Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 22
39 SRAM Sizing Οι υψηλές στάθμες των γραμμών bit, bit_b δεν πρέπει να επικρατούν των αντιστροφέων κατά την ανάγνωση Οι χαμηλές στάθμες των γραμμών bit, bit_b πρέπει να αλλάζουν την κατάσταση του κυττάρου Συμπέρασμα: Οδηγητικές ικανότητες trnansistors Pass =medium word bit med weak bit_b med A strong A_b Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 22
40 SRAM Sizing Οι υψηλές στάθμες των γραμμών bit, bit_b δεν πρέπει να επικρατούν των αντιστροφέων κατά την ανάγνωση Οι χαμηλές στάθμες των γραμμών bit, bit_b πρέπει να αλλάζουν την κατάσταση του κυττάρου Συμπέρασμα: Οδηγητικές ικανότητες trnansistors Pass =medium pmos-inv= weak word bit med weak bit_b med A strong A_b Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 22
41 SRAM Sizing Οι υψηλές στάθμες των γραμμών bit, bit_b δεν πρέπει να επικρατούν των αντιστροφέων κατά την ανάγνωση Οι χαμηλές στάθμες των γραμμών bit, bit_b πρέπει να αλλάζουν την κατάσταση του κυττάρου Συμπέρασμα: Οδηγητικές ικανότητες trnansistors Pass =medium pmos-inv= weak nmos-inv =strong word bit med weak bit_b med A strong A_b Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 22
42 SRAM Column Read Bitline Conditioning φ 2 word_q1 More Cells bit_v1f H SRAM Cell H bit_b_v1f out_b_v1r out_v1r φ 1 φ 2 word_q1 bit_v1f out_v1r Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 23
43 SRAM Column Read Στη φάση 2 οι γραμμές bit προφορτίζονται υψηλά Bitline Conditioning φ 2 word_q1 More Cells bit_v1f H SRAM Cell H bit_b_v1f out_b_v1r out_v1r φ 1 φ 2 word_q1 bit_v1f out_v1r Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 23
44 SRAM Column Read Στη φάση 2 οι γραμμές bit προφορτίζονται υψηλά Bitline Conditioning φ 2 Η word =1 μόνο στην φάση 1 word_q1 More Cells bit_v1f H SRAM Cell H bit_b_v1f out_b_v1r out_v1r φ 1 φ 2 word_q1 bit_v1f out_v1r Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 23
45 SRAM Column Read Στη φάση 2 οι γραμμές bit προφορτίζονται υψηλά Bitline Conditioning φ 2 Η word =1 μόνο στην φάση 1 word_q1 More Cells Πολλά κύτταρα μοιράζονται τo ίδιο ζευγάρι γραμμών bit bit_v1f H SRAM Cell H bit_b_v1f out_b_v1r out_v1r φ 1 φ 2 word_q1 bit_v1f out_v1r Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 23
46 SRAM Column Read Στη φάση 2 οι γραμμές bit προφορτίζονται υψηλά Bitline Conditioning φ 2 Η word =1 μόνο στην φάση 1 word_q1 More Cells Πολλά κύτταρα μοιράζονται τo ίδιο ζευγάρι γραμμών bit Η χωρητικότητα όλης της γραμμής bit πρέπει να εκφορτιστεί μέσω του τρανζίστορ προσπέλασης φ 1 φ 2 word_q1 bit_v1f out_v1r bit_v1f SRAM Cell H out_b_v1r H bit_b_v1f out_v1r Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 23
47 SRAM Column Read Στη φάση 2 οι γραμμές bit προφορτίζονται υψηλά Bitline Conditioning φ 2 Η word =1 μόνο στην φάση 1 word_q1 More Cells Πολλά κύτταρα μοιράζονται τo ίδιο ζευγάρι γραμμών bit Η χωρητικότητα όλης της γραμμής bit πρέπει να εκφορτιστεί μέσω του τρανζίστορ προσπέλασης Η έξοδος μπορεί να ανιχνευθεί από ένα ζεύγος αντιστροφέων HI-skew φ 1 φ 2 word_q1 bit_v1f out_v1r bit_v1f SRAM Cell H out_b_v1r H bit_b_v1f out_v1r Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 23
48 SRAM Column Write Στη φάση 2 οι γραμμές bit οδηγούνται σε Vdd Κατά τη φάση 1, οι οδηγοί εγγραφής οδηγούν τη bit ή τη bit_b χαμηλά Οι οδηγοί εγγραφής μπορούν να αποτελούνται: Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 24
49 SRAM Column Write Στη φάση 2 οι γραμμές bit οδηγούνται σε Vdd Κατά τη φάση 1, οι οδηγοί εγγραφής οδηγούν τη bit ή τη bit_b χαμηλά Οι οδηγοί εγγραφής μπορούν να αποτελούνται: ένα ζεύγος τρανζίστορ σε κάθε γραμμή bit για τα δεδομένα και την επίτρεψη εγγραφής Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 24
50 SRAM Column Write Στη φάση 2 οι γραμμές bit οδηγούνται σε Vdd Κατά τη φάση 1, οι οδηγοί εγγραφής οδηγούν τη bit ή τη bit_b χαμηλά Οι οδηγοί εγγραφής μπορούν να αποτελούνται: ένα ζεύγος τρανζίστορ σε κάθε γραμμή bit για τα δεδομένα και την επίτρεψη εγγραφής ένα τρανζίστορ που οδηγείται από συνδυασμό σημάτων Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 24
51 SRAM Column Write Στη φάση 2 οι γραμμές bit οδηγούνται σε Vdd Κατά τη φάση 1, οι οδηγοί εγγραφής οδηγούν τη bit ή τη bit_b χαμηλά Οι οδηγοί εγγραφής μπορούν να αποτελούνται: ένα ζεύγος τρανζίστορ σε κάθε γραμμή bit για τα δεδομένα και την επίτρεψη εγγραφής ένα τρανζίστορ που οδηγείται από συνδυασμό σημάτων Η αντίσταση σε σειρά του οδηγού εγγραφής, της διασύνδεσης της γραμμής bit, και του τρανζίστορ προσπέλασης πρέπει να είναι χαμηλή για να υπερνικηθεί το pmos στο κύτταρο Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 24
52 Εναλλακτικά κύτταρα Δύο ανεξάρτητες θύρες: Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 25
53 Εναλλακτικά κύτταρα Δύο ανεξάρτητες θύρες: ανάγνωση Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 25
54 Εναλλακτικά κύτταρα Δύο ανεξάρτητες θύρες: ανάγνωση εγγραφή Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 25
55 Εναλλακτικά κύτταρα Δύο ανεξάρτητες θύρες: ανάγνωση εγγραφή Εγγραφή τα δεδομένα τίθενται στις wbl & wbl_b ενεργοποίηση της wwl Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 25
56 Εναλλακτικά κύτταρα Δύο ανεξάρτητες θύρες: ανάγνωση εγγραφή Εγγραφή τα δεδομένα τίθενται στις wbl & wbl_b ενεργοποίηση της wwl Ανάγνωση Προφόρτιση της rbl ενεργοποίηση της rwl Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 25
57 Εναλλακτικά κύτταρα Δύο ανεξάρτητες θύρες: ανάγνωση εγγραφή Εγγραφή τα δεδομένα τίθενται στις wbl & wbl_b ενεργοποίηση της wwl Ανάγνωση Προφόρτιση της rbl ενεργοποίηση της rwl Η ανάγνωση δεν αλλοιώνει την κατάσταση του κυττάρου => read margin as good as hold marring Ο συμβιβασμός περιθωρίων ανάγνωσης / εγγραφής (μεγεθών και τάσης λειτουργίας), περιορίζει την ελάχιστη τάση για το 6Τ κύτταρο Η χρήση του 8Τ κυττάρου αίρει αυτούς τους συμβιβασμούς => λειτουργία σε χαμηλότερη τάση Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 25
58 SRAM Layout Συμμετρική και με επικάλυψη για να μοιράζονται οι γραμμές V DD, GND σε γειτονικά κύτταρα Κοινή επαφή διάχυσης στη bit_line μοιράζεται ανά ζεύγος κύττάρων Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 26
59 SRAM Layout Lithography friendly 6T SRAM cell Οι κυρτώσεις στα στρώματα πολυπυριτίου & διάχυσης είναι δύσκολο να επιτευχθούν με ακρίβεια σε πολύ μικρές διαστάσεις Ατέλειες στο ταίριασμα των μασκών αυξάνουν επιπλέον τις κατασκευαστικές διακυμάνσεις Προσανατολισμός των τρανζίστορ στη μια διάσταση Η διάχυση στην κατακόρυφη και το πολυπυρίτο στην οριζόντια διεύθυνηση Μακρόστενο κύτταρο => μείωση C των bitlines Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 27
60 Περίγραμμα Παρουσίασης Εισαγωγή Κύτταρα στατικής μνήμης (SRAM) Αποκωδικοποιητές στατικής μνήμης (SRAM) Κύκλωμα για στήλες (Column circuitry) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 28
61 Decoders A1 A0 A1 A0 word0 word1 word2 word3 1/ 2 4 A0 A word0 word1 A0 16 word 8 1/ 2 A word word2 word3 n:2 n αποκωδικοποιητής αποτελείται από 2 n n-εισόδων AND πύλες χρήσιμη για μέχρι 5-6 εισόδους Η πύλη μπορεί να υλοποιηθεί από NAND or NOR πύλες Η NAND έχει ελάχιστο μέγεθος => μείωση φορτίου στις γραμμές διευθύνσεων υπάρχουν 2 n-k τρανζίστορ σε κάθε γραμμή διεύθυνσης (αληθή και συμπληρωματική) στον αποκωδικοποιητή σειρών Χρήση pseudo-nmos πύλη NOR και δύο αντιστροφείς Η πύλη NOR έχει ελάχιστο μέγεθος αντιστροφείς κλιμακώνονται για οδήγηση γραμμή λέξης Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 29
62 Decoders Φυσική σχεδίαση Η φυσική σχεδίαση πρέπει να ταιριάζει στο βήμα της διάταξης μνήμης το ύψος κάθε πύλης αποκωδικοποιητή να ταιριάζει με το ύψος της γραμμής που οδηγεί Μπορεί να είναι δύσκολο για SRAM και πιο δύσκολο για ROM και άλλες διατάξεις με μικρά κύτταρα μνήμης Τα ελάχιστου μεγέθους τρανζίστορ στη πύλη NAND οδηγούν ένα μεγάλο αντιστροφέα-απομονωτή Το ύψος του αποκωδικοποιητή μεγαλώνει με τον αριθμό των εισόδων Οι πύλες AND προγραμματίζονται εύκολα συνδέοντας τις εισόδους πολυπυριτίου στις κατάλληλες εισόδους της διεύθυνσης Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 30
63 Decoders Φυσική σχεδίαση Πιο στενό βήμα που ανεξάρτητο από τον αριθμό των εισόδων Προγραμματίζεται με την τοποθέτηση των τρανζίστορ και των λουρίδων μετάλλου αυτό γίνεται ευκολότερα με κώδικες αυτοματοποίησης που παράγουν φυσική σχεδίαση Το βήμα το αποκωδικοποιητή είναι 5 ίχνη ή 40 λ Εάν κάθε άλλη γραμμή είναι κατοπτρική ως προς αυτήν (μοιράζεται Vdd και GND) τότε το βήμα μπορεί να μειωθεί σε 4 ίχνη ή 32 λ. Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 31
64 Μεγάλοι Decoders A3 A2 A1 A0 word0 word1 word2 word3 word15 Οι αποκωδικοποιητές πολλών εισόδων μπορούν να σχηματιστούν από μικρότερες πύλες σε σειρά Παράδειγμα, 16 λέξεων αποκωδικοποιητής όπου η 4 εισόδων AND σχηματίζεται από Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 32
65 Μεγάλοι Decoders A3 A2 A1 A0 word0 word1 word2 word3 word15 Οι αποκωδικοποιητές πολλών εισόδων μπορούν να σχηματιστούν από μικρότερες πύλες σε σειρά Παράδειγμα, 16 λέξεων αποκωδικοποιητής όπου η 4 εισόδων AND σχηματίζεται από ένα ζευγάρι NAND 2-εισόδων ακολουθούμενο από μία NOR 2-εισόδων Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 32
66 Προ-κωδικοποίηση (Pre-decoding) Πολλές NAND μοιράζονται τις ίδιες εισόδους => είναι περιττές Η επιφάνεια μπορεί να ελαττωθεί αφαιρώντας τις κοινές NAND Η τεχνική ονομάζεται προκωδικοποίηση (predecoding) Δεν μεταβάλλει το path effort, αλλά βελτιώνει την επιφάνεια Γενικά, μπλοκ από p bit διεύθυνσης μπορούν να προ-κωδικοποιηθούν σε 1 από 2 p γραμμές που γίνονται είσοδοι στο τελικό στάδιο του αποκωδικοποιητή Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 33
67 Προ-κωδικοποίηση (Pre-decoding) A3 A2 A1 A0 predecoders 1 of 4 hot predecoded lines word0 word1 word2 word3 word15 Σχεδίαση με p=2 bit που αποκωδικοποιεί κάθε ζεύγος από bit διεύθυνσης σε ένα one-hot κωδικό 1 από 4 one-hot Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 34
68 Περίγραμμα Παρουσίασης Εισαγωγή Κύτταρα στατικής μνήμης (SRAM) Αποκωδικοποιητές στατικής μνήμης (SRAM) Κύκλωμα για στήλες (Column circuitry) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 35
69 Κύκλωμα για στήλες (Column circuitry) Αποτελείται από τα ακόλουθα υπό-κυκλώματα Προετοιμασίας γραμμών (Bitline conditioning) Ανιχνευτές σήματος (Sense amplifiers) για τις γραμμές bitline Πολυπλέξη στηλών (Column multiplexing) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 36
70 Απλά κυκλώματα στήλης χωρίς πολύπλεξη Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 37
71 Bitline Conditioning Χρησιμοποιείται για την προφόρτιση των γραμμών (bit, bit_b) Ένας απλός προφορτιστής: ζεύγος τρανζίστορ pmos και σήμα ρολογιού Μπορεί να κατασκευστούν και pseudo-nmos SRAM με ασθενή τρανζίστορ οδήγησης-άνω στην θέση των τρανζιστορ προφόρτισης όταν δεν υπάρχει διαθέσιμο ρολόι Η διαμάχη (οι γραμμές bitline δέχονται συνέχεια φορτία) επιβραδύνει την ανάγνωση => περιορισμός λόγου διαστάσεων Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 38
72 Bitline Conditioning φ bit bit_b Εξισώνει τα δυναμικά των γραμμών bit & bit_b Χρησιμοποιείται όταν χρησιμοποιούνται ενισχυτές ασθενούς σήματος για την ανίχνευση της τιμή των γραμμών bit & bit_b Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 39
73 Ενισχυτές αίσθησης (Sense Amplifiers) Οι bitlines γραμμές συνδέονται σε μεγάλο αριθμό κυττάρων Παράδειγμα: 32-kbit SRAM έχει 128 rows x 256 cols 128 κύτταρα σε κάθε γραμμή bitline t pd (C/I) V Ακόμη και με διαμερασμό της χωρητικότητας διάχυσης προκύπτουν 64C χωρητικότητες διάχυσης (big C) Εκφορτίζονται αργά από μικρά τρανζίστορ Οι ενισχυτές αίσθησης (sense amplifiers) ενεργοποιούνται με μικρές διαταραχές τάσης ΔV Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 40
74 Ανίχνευση σήματος γραμμών bit & bit_b Κατηγορίες: Ισχυρού σήματος - Ασθενούς σήματος Ισχυρού σήματος (μονής εξόδου) Μια γραμμή bit μεταβάλλεται σε όλος το εύρος τάσης (Vdd GND) Ο Η-skew inverter αποτελεί κλασικό κύκλωμα ανίχνευσης ισχυρού σήματος Για μείωση της χωρητικότητας, η γραμμή bit μπορεί να χωριστεί ιεραρχικά σε πολλές τοπικές γραμμές που συνδυάζονται για για να οδηγήσουν μία γραμμή λέξης Ασθενούς σήματος (διαφορική ανίχνευση) Μία από τις γραμμές bit μεταβάλλεται πολύ λίγο Διαφορικός ενισχυτής ανιχνεύει τη μεταβολή και παράγει ψηφιακή έξοδο Καλύτερη ταχύτητα & κατανάλωση (μη πλήρης μεταβολή Vdd GND) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 41
75 Ανίχνευση ισχυρού σήματος Ιεραρχική τμηματοποίηση των bitlines Μείωση του # των κυττάρων για κάθε bitline Σύνολα από κύτταρα συνδέονται σε τοπικές bitline (local bit line lbl) Ζεύγη από lbl συνδυάζονται με HI-skew NAND για ενεργοποίηση της καθολικής bitline (global bit line gbl) Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 42
76 Ανίχνευση ασθενούς σήματος sense_b P1 P2 sense bit N1 N2 bit_b N3 Διαφορικό ζεύγος Δεν χρειάζεται ρολόι Καταναλώνει διαρκώς ισχύ Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 43
77 Ανίχνευση ασθενούς σήματος Η τάση απόκλισης είναι η διαφορική τάση εισόδου (bit-bit_b) που απαιτείται για παραγωγή μηδενικής διαφορικής τάσης εξόδου (sense-sense_b) Αν το N1 είναι ίδιο με το N2 και το P1 με το P2 => μηδενική τάση απόκλισης Στην πράξη, η τάση απόκλισης είναι μη μηδενική Στατιστικές διακυμάνσεις προσμίξεων που επηρεάζουν την Vt sense_b bit P1 N1 N2 P2 sense bit_b Η διαφορική είσοδος θα πρέπει να υπερβαίνει σημαντικά την τάση απόκλισης για να ανιχνευθεί αξιόπιστα Μία τυπική τιμή για τάση απόκλισης είναι τα 50 mv N3 Οι αποκλίσεις κατωφλίου και η τάση απόκλισης δεν αλλάζουν πολύ με την κλιμάκωση της τεχνολογίας η τάση απόκλισης γίνεται ένα μεγαλύτερο κλάσμα της τάσης τροφοδοσίας κάνοντας έτσι τους ενισχυτές αίσθησης λιγότερο αποτελεσματικούς Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 44
78 Clocked Sense Amp bit bit_b sense_clk isolation transistors regenerative feedback sense sense_b Καταναλώνει ισχύ μόνο όταν είναι ενεργοποιημένος Απαιτεί αλυσίδα χρονισμού για να ενεργοποιηθεί στον κατάλληλο χρόνο Όταν το ρολόι αίσθησης είναι χαμηλό, τότε ο ενισχυτής είναι ανενεργός Κατά τη λειτουργία ενεργοποιείται το διασταυρωμένο ζεύγος αντιστροφέων οδηγεί τη μία έξοδο χαμηλά και την άλλη υψηλά (αναγεννητικής ανάδραση) Τα τρανζίστορ απομόνωσης επιταχύνουν την απόκριση απομονώνοντας τις εξόδους από τις υψηλής χωρητικότητας γραμμές bit κατά τη διάρκεια της ανίχνευσης Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 45
79 Clocked Sense Amp Οι ενισχυτές αίσθησης με ρολόι πρέπει να ενεργοποιηθούν στη σωστή στιγμή Αν πυροδοτηθούν νωρίς, οι γραμμές bit μπορεί να μην έχουν επαρκή διαφορά τάσης για να λειτουργήσουν αξιόπιστα Αν πυροδοτηθούν αργά, η SRAM γίνεται χωρίς λόγο αργή Το ρολόι πρέπει να ταιριάζει στην καθυστέρηση του αποκωδικοποιητή, των γραμμών bit και των γραμμών λέξεων Δύσκολη σχεδίαση Πολλές διατάξεις χρησιμοποιούν αλυσίδα αντιστροφέων οι αντιστροφείς δεν ακολουθούν πολύ καλά την καθυστέρηση του μονοπατιού πρόσβασης σε όλες τις συνθήκες (γωνίες) επεξεργασίας και περιβάλλοντος Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 46
80 Μείωση θορύβου με ισοστάθμιση Οι ενισχυτές αίσθησης είναι επιρρεπείς στον διαφορικό θόρυβο στις γραμμές bit ανιχνεύουν μικρές διαφορές τάσης Αν οι γραμμές bit δεν προφορτιστούν για αρκετό χρόνο, οι υπολειπόμενες τάσεις από προηγούμενες αναγνώσεις μπορεί να προκαλέσουν αποτυχίες Προσθήκη τρανζίστορ εξισορρόπησης στα κυκλώματα προετοιμασίας γραμμών bit μείωση χρόνου προφόρτισης εξασφάλιση ότι οι bit & bit_b είναι σχεδόν σε ίδια επίπεδα τάσεων ακόμα και αν δεν έχουν πλήρως προφορτιστεί σε Vdd φ bit bit_b Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 47
81 Μείωση θορύβου με συστροφή Η σύζευξη στις γραμμές bit γειτονικών κυττάρων μπορεί επίσης να εισάγει θόρυβο Οι γραμμές bit μπορούν να συστραφούν ή αλληλομετατεθούν για να προκαλέσουν ίση σύζευξη τόσο στη γραμμή bit όσο και στο συμπλήρωμά της Παράδειγμα: η b1 είναι σε σύζευξη με τη b0_b για το πρώτο τέταρτο του μήκους της με τη b2 για το επόμενο τέταρτο, με τη b2_b για το τρίτο τέταρτο και με τη b0 για το τελευταίο τέταρτο Η b1_b είναι επίσης σε σύζευξη με καθεμία από τις τέσσερις εμπλεκόμενες για ένα τέταρτο του μήκος της => η σύζευξη θα είναι ίδια και στις δύο γραμμές b0 b0_b b1 b1_b b2 b2_b b3 b3_b Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 48
82 Σημείωμα Χρήσης Έργων Τρίτων Η ανάπτυξη της παρουσίασης βασίστηκε στις διαφάνειες του συγγράμματος «CMOS VLSI Design: A Circuits and Systems Perspective (4 th Edition)», Neil H.E. Weste, David Money Harris, Pearson, Διαθέσιμες στη διαδικτυακή διεύθυνση David Money Harris Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 65 82
83 Σημείωμα Αναφοράς Copyright Πανεπιστήμιο Πατρών, Βασίλης Παλιουράς, Γεώργιος Θεοδωρίδης, «Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων (VLSI) IΙ». Έκδοση: 1.0 Πάτρα 2015 Διαθέσιμο στη διαδικτυακή διεύθυνση Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 65 83
84 Χρηματοδότηση Το παρόν εκπαιδευτικό υλικό έχει αναπτυχθεί στα πλαίσια του εκπαιδευτικού έργου των διδασκόντων καθηγητών. Το έργο «Ανοικτά Ακαδημαϊκά Μαθήματα στο Πανεπιστήμιο Πατρών» έχει χρηματοδοτήσει μόνο την αναδιαμόρφωση του εκπαιδευτικού υλικού. Το έργο υλοποιείται στο πλαίσιο του Επιχειρησιακού Προγράμματος «Εκπαίδευση και Δια Βίου Μάθηση» και συγχρηματοδοτείται από την Ευρωπαϊκή Ένωση (Ευρωπαϊκό Κοινωνικό Ταμείο) και από εθνικούς πόρους. Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 49 84
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II Γ. Θεοδωρίδης VLSI ΙI 2012-2013 1 Κεφάλαιο 12 Υποσυστήματα Διατάξεων VLSI ΙI 2012-2013 2 Περίγραμμα Εισαγωγή Στατική μνήμη (SRAM) Δυναμική μνήμη (DRAM) Μνήμη
Διαβάστε περισσότεραΨηφιακή Λογική Σχεδίαση
Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν
Διαβάστε περισσότεραΚεφάλαιο 12 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Μνήμες 2
ΚΥΚΛΩΜΑΤΑ VLSI Πανεπιστήμιο Ιωαννίνων Μνήμες Κεφάλαιο 1 ο Τμήμα Μηχανικών Η/Υ και Πληροφορικής Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση 1. Οργάνωση και αρχιτεκτονική μνημών. Μνήμες 3. Μνήμες AM 4. Μνήμες
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα
Διαβάστε περισσότεραHY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης RAM
HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI Διδάσκων: Χ. Σωτηρίου, Βοηθοί: θα ανακοινωθούν http://inf-server.inf.uth.gr/courses/ce330 1 ΗΥ330 - Διάλεξη 12η - Κυκλώματα Μνήμης Περιεχόμενα Είδη
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II Επιμέλεια: Βασίλης Παλιουράς, Αναπληρωτής Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας 1 Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα
Διαβάστε περισσότεραΨηφιακή Λογική Σχεδίαση
Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν
Διαβάστε περισσότεραΜνήμες RAM. Διάλεξη 12
Μνήμες RAM Διάλεξη 12 Δομή της διάλεξης Εισαγωγή Κύτταρα Στατικής Μνήμης Κύτταρα Δυναμικής Μνήμης Αισθητήριοι Ενισχυτές Αποκωδικοποιητές Διευθύνσεων Ασκήσεις 2 Μνήμες RAM Εισαγωγή 3 Μνήμες RAM RAM: μνήμη
Διαβάστε περισσότεραΣχεδίαση στατικών μνημών RAM
Σχεδίαση στατικών μνημών RAM Γιώργος Δημητρακόπουλος Τμήμα Επιστήμης Υπολογιστών Πανεπιστήμιο Κρήτης Φθινόπωρο 2008 ΗΥ422 1 Περιεχόμενα μαθήματος Οργάνωση μνημών τυχαίας προσπέλασης (Random Access Memories
Διαβάστε περισσότεραΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ. ΚΕΦΑΛΑΙΟ 4ο ΜΝΗΜΕΣ. (c) Αμπατζόγλου Γιάννης, Ηλεκτρονικός Μηχανικός, καθηγητής ΠΕ17
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΕΦΑΛΑΙΟ 4ο ΜΝΗΜΕΣ Μνήμες (Memory) - Είναι ημιαγώγιμα κυκλώματα που μπορούν να αποθηκεύσουν ένα σύνολο από δυαδικά ψηφία (bit). - Μια μνήμη αποθηκεύει λέξεις (σειρές από bit). - Σε κάθε
Διαβάστε περισσότεραΣχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων Αγγελική Αραπογιάννη Σχολή Θετικών Επιστημών Τμήμα Πληροφορικής και Τηλεπικοινωνιών Η λειτουργία RESET R IN OUT Εάν το σήμα R είναι λογικό «1» στην έξοδο
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 3 η Εργαστηριακή Άσκηση Σχεδίαση και Υλοποίηση μίας ALU δύο εισόδων VHDL Εργαστήριο_2 2012-2013 1 Άδειες Χρήσης Το παρόν υλικό διατίθεται με τους όρους της άδειας
Διαβάστε περισσότεραΣχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων Ενότητα: Ασκήσεις Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών Σελίδα 2 1. Άσκηση 1... 5 2. Άσκηση 2... 5 3. Άσκηση 3... 7 4. Άσκηση 4...
Διαβάστε περισσότεραΟργάνωση Υπολογιστών
Οργάνωση Υπολογιστών Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών 1 Άδειες Χρήσης Το παρόν υλικό
Διαβάστε περισσότεραΨηφιακή Λογική Σχεδίαση
Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Νίκος Φακωτάκης, Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν υλικό διατίθεται
Διαβάστε περισσότεραΑρχιτεκτονική υπολογιστών
1 Ελληνική Δημοκρατία Τεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου Αρχιτεκτονική υπολογιστών Ενότητα 5 : Η Εσωτερική Μνήμη Φώτης Βαρζιώτης 2 Ανοιχτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ηπείρου Τμήμα Μηχανικών Πληροφορικής
Διαβάστε περισσότεραΗλεκτρονική. Ενότητα 9: Τρανζίστορ Επίδρασης Πεδίου (FET) Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών
Ηλεκτρονική Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών Περιεχόμενο ενότητας (1 από 2) Τύποι τρανζίστορ επίδρασης πεδίου (JFET, MOSFET, MESFET). Ομοιότητες και διαφορές των FET με τα διπολικά
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 4 η Εργαστηριακή Άσκηση Περιγραφή Κυκλωμάτων με Ακολουθιακές Εντολές Άδειες Χρήσης Το παρόν υλικό διατίθεται με τους όρους της άδειας χρήσης Creative Commons
Διαβάστε περισσότεραΕισαγωγή στους Υπολογιστές
Εισαγωγή στους Υπολογιστές Ενότητα 10: Ψηφιακή Αριθμητική Βασίλης Παλιουράς Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σκοποί ενότητας Εισαγωγικές έννοιες ψηφιακής λογικής
Διαβάστε περισσότεραΕισαγωγή στους Υπολογιστές
Εισαγωγή στους Υπολογιστές Ενότητα 11: Βασικές έννοιες ψηφιακής λογικής Βασίλης Παλιουράς Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σκοποί ενότητας Γιατί χρησιμοποιούμε
Διαβάστε περισσότεραΔιοικητική Λογιστική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Διοικητική Λογιστική Ενότητα 10: Προσφορά και κόστος Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά
Διαβάστε περισσότεραΘερμοδυναμική. Ανοικτά Ακαδημαϊκά Μαθήματα. Πίνακες Νερού σε κατάσταση Κορεσμού. Γεώργιος Κ. Χατζηκωνσταντής Επίκουρος Καθηγητής
Ανοικτά Ακαδημαϊκά Μαθήματα Τεχνολογικό Εκπαιδευτικό Ίδρυμα Αθήνας Πίνακες Νερού σε κατάσταση Κορεσμού Γεώργιος Κ. Χατζηκωνσταντής Επίκουρος Καθηγητής Διπλ. Ναυπηγός Μηχανολόγος Μηχανικός M.Sc. Διασφάλιση
Διαβάστε περισσότεραΜνήμη και Προγραμματίσιμη Λογική
Μνήμη και Προγραμματίσιμη Λογική Η μονάδα μνήμης είναι ένα στοιχείο κυκλώματος στο οποίο μεταφέρονται ψηφιακές πληροφορίες προς αποθήκευση και από το οποίο μπορούμε να εξάγουμε αποθηκευμένες πληροφορίες
Διαβάστε περισσότεραΑποκωδικοποιητές Μνημών
Αποκωδικοποιητές Μνημών Φθινόπωρο 2008 Γιώργος Δημητρακόπουλος Τμήμα Επιστήμης Υπολογιστών Πανεπιστήμιο Κρήτης Γ. Δημητρακόπουλος ΗΥ422 1 Η χρήση των αποκωδικοποιητών Η δομή της μνήμης (για λόγους πυκνότητας)
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 3
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 3: Ενισχυτές στις χαμηλές συχνότητες Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών Άδειες
Διαβάστε περισσότερα1 η Διάλεξη. Ενδεικτικές λύσεις ασκήσεων
1 η Διάλεξη Ενδεικτικές λύσεις ασκήσεων 1 Περιεχόμενα 1 η Άσκηση... 3 2 η Άσκηση... 3 3 η Άσκηση... 3 4 η Άσκηση... 3 5 η Άσκηση... 4 6 η Άσκηση... 4 7 η Άσκηση... 4 8 η Άσκηση... 5 9 η Άσκηση... 5 10
Διαβάστε περισσότεραΕισαγωγή στην Πληροφορική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Εισαγωγή στην Πληροφορική Ενότητα 2: Ψηφιακή Λογική Ι Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά
Διαβάστε περισσότεραΣΤΑΤΙΚΕΣ ΚΑΙ ΔΥΝΑΜΙΚΕΣ ΜΝΗΜΕΣ ΤΥΧΑΙΑΣ ΠΡΟΣΠΕΛΑΣΗΣ (Static and Dynamic RAMs). ΔΙΑΡΘΡΩΣΗ ΤΟΥ ΜΑΘΗΜΑΤΟΣ ΘΕΜΑΤΙΚΕΣ ΕΝΟΤΗΤΕΣ
ΣΤΑΤΙΚΕΣ ΚΑΙ ΔΥΝΑΜΙΚΕΣ ΜΝΗΜΕΣ ΤΥΧΑΙΑΣ ΠΡΟΣΠΕΛΑΣΗΣ (Static and Dynamic RAMs). ΔΙΑΡΘΡΩΣΗ ΤΟΥ ΜΑΘΗΜΑΤΟΣ ΘΕΜΑΤΙΚΕΣ ΕΝΟΤΗΤΕΣ ΒΑΣΙΚΑ ΣΤΟΙΧΕΙΑ ΗΜΙΑΓΩΓΙΚΩΝ ΜΝΗΜΩΝ. ΒΑΣΙΚΗ ΛΕΙΤΟΥΡΓΙΑ RAM CMOS. ΤΥΠΟΙ ΚΥΤΤΑΡΩΝ ΑΡΧΕΣ
Διαβάστε περισσότεραΜικροηλεκτρονική - VLSI
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Μικροηλεκτρονική - VLSI Ενότητα 6.1: Συνδυαστική Λογική - Βασικές Πύλες Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών
Διαβάστε περισσότεραΕισαγωγή στους Αλγορίθμους
Εισαγωγή στους Αλγορίθμους Ενότητα 5 η Άσκηση Συγχώνευση & απαρίθμηση Διδάσκων Χρήστος Ζαρολιάγκης Καθηγητής Τμήμα Μηχανικών Η/Υ & Πληροφορικής Πανεπιστήμιο Πατρών Email: zaro@ceid.upatras.gr Άδειες Χρήσης
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 4
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 4: Ενισχυτές στις υψηλές συχνότητες Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών Άδειες
Διαβάστε περισσότεραΨηφιακή Λογική Σχεδίαση
Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Νίκος Φακωτάκης, Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν υλικό διατίθεται
Διαβάστε περισσότεραΕνότητα. Εισαγωγή στις βάσεις δεδομένων
Ενότητα 1 Εισαγωγή στις βάσεις δεδομένων 2 1.1 Βάσεις Δεδομένων Ένα βασικό στοιχείο των υπολογιστών είναι ότι έχουν τη δυνατότητα να επεξεργάζονται εύκολα και γρήγορα μεγάλο πλήθος δεδομένων και πληροφοριών.
Διαβάστε περισσότεραΗλεκτρονική. Ενότητα 5: DC λειτουργία Πόλωση του διπολικού τρανζίστορ. Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών
Ηλεκτρονική Ενότητα 5: D λειτουργία Πόλωση του διπολικού τρανζίστορ Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών Περιεχόμενα ενότητας Μεθοδολογία D ανάλυσης των κυκλωμάτων με διπολικά τρανζίστορ
Διαβάστε περισσότεραΕισαγωγή στους Η/Υ. Ενότητα 2β: Αντίστροφο Πρόβλημα. Δημήτρης Σαραβάνος, Καθηγητής Πολυτεχνική Σχολή Τμήμα Μηχανολόγων & Αεροναυπηγών Μηχανικών
Εισαγωγή στους Η/Υ Ενότητα 2β: Δημήτρης Σαραβάνος, Καθηγητής Πολυτεχνική Σχολή Τμήμα Μηχανολόγων & Αεροναυπηγών Μηχανικών Σκοποί ενότητας Εύρεση συνάρτησης Boole όταν είναι γνωστός μόνο ο πίνακας αληθείας.
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα
Διαβάστε περισσότεραΕισαγωγή στην πληροφορική
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Εισαγωγή στην πληροφορική Ενότητα 2: Βασικές αρχές λειτουργίας και χρήσης του υπολογιστή Αγγελίδης Παντελής Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών
Διαβάστε περισσότεραΒέλτιστος Έλεγχος Συστημάτων
Βέλτιστος Έλεγχος Συστημάτων Ενότητα 7: Βέλτιστος έλεγχος συστημάτων διακριτού χρόνου Καθηγητής Αντώνιος Αλεξανδρίδης Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα
Διαβάστε περισσότεραΕισαγωγή στους Αλγορίθμους
Εισαγωγή στους Αλγορίθμους Ενότητα 5 η Άσκηση - Συγχώνευση Διδάσκων Χρήστος Ζαρολιάγκης Καθηγητής Τμήμα Μηχανικών Η/Υ & Πληροφορικής Πανεπιστήμιο Πατρών Email: zaro@ceid.upatras.gr Άδειες Χρήσης Το παρόν
Διαβάστε περισσότεραΔιοικητική Λογιστική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Διοικητική Λογιστική Ενότητα 6: Μέθοδοι ς Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά Το έργο
Διαβάστε περισσότεραΠροηγμένος έλεγχος ηλεκτρικών μηχανών
Προηγμένος έλεγχος ηλεκτρικών μηχανών Ενότητα 3: Βαθμωτός Έλεγχος Ασύχρονων Μηχανών Επαμεινώνδας Μητρονίκας - Αντώνιος Αλεξανδρίδης Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών & Τεχνολογίας Υπολογιστών
Διαβάστε περισσότεραΣχεδίαση Μεικτών VLSI Κυκλωμάτων Ενότητα 9: Ευστάθεια και Αντιστάθμιση Συχνότητας
Σχεδίαση Μεικτών VLSI Κυκλωμάτων Αγγελική Αραπογιάννη Σχολή Θετικών Επιστημών Τμήμα Πληροφορικής και Τηλεπικοινωνιών Σύστημα αρνητικής ανάδρασης Y X s H(s) 1 H(s) Συνάρτηση μεταφοράς κλειστού βρόχου Ταλαντωτής
Διαβάστε περισσότεραΤίτλος Μαθήματος: Μαθηματική Ανάλυση Ενότητα Γ. Ολοκληρωτικός Λογισμός
Τίτλος Μαθήματος: Μαθηματική Ανάλυση Ενότητα Γ. Ολοκληρωτικός Λογισμός Κεφάλαιο Γ.4: Ολοκλήρωση με Αντικατάσταση Όνομα Καθηγητή: Γεώργιος Ν. Μπροδήμας Τμήμα Φυσικής Άδειες Χρήσης Το παρόν εκπαιδευτικό
Διαβάστε περισσότεραΛογιστική Κόστους Ενότητα 12: Λογισμός Κόστους (2)
Λογιστική Κόστους Ενότητα 12: Λογισμός Κόστους (2) Μαυρίδης Δημήτριος Τμήμα Λογιστικής και Χρηματοοικονομικής Άδειες Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης Creative Commons. Για
Διαβάστε περισσότεραΚβαντική Επεξεργασία Πληροφορίας
Κβαντική Επεξεργασία Πληροφορίας Ενότητα 11: Είδη και μετασχηματισμοί πινάκων Σγάρμπας Κυριάκος Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σκοποί ενότητας Είδη και μετασχηματισμοί
Διαβάστε περισσότεραΑνοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Αθήνας. Βιοστατιστική (Ε) Ενότητα 2: Περιγραφική στατιστική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Αθήνας Βιοστατιστική (Ε) Ενότητα 2: Περιγραφική στατιστική Δρ.Ευσταθία Παπαγεωργίου, Αναπληρώτρια Καθηγήτρια Τμήμα Ιατρικών Εργαστηρίων Το περιεχόμενο του μαθήματος
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ Ι Ενότητα 3
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ Ι Ενότητα 3: Τρανζίστορ FET Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών Άδειες Χρήσης Το παρόν
Διαβάστε περισσότεραΣχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων Αγγελική Αραπογιάννη Σχολή Θετικών Επιστημών Τμήμα Πληροφορικής και Τηλεπικοινωνιών Τύποι Αναλύσεων (1 από2) Για την μελέτη της συμπεριφοράς των κυκλωμάτων
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 6
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 6: Ανάδραση Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών Άδειες Χρήσης Το παρόν εκπαιδευτικό
Διαβάστε περισσότεραΣΥΣΤΗΜΑΤΑ ΗΛΕΚΤΡΙΚΗΣ ΕΝΕΡΓΕΙΑΣ ΙIΙ
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΣΥΣΤΗΜΑΤΑ ΗΛΕΚΤΡΙΚΗΣ ΕΝΕΡΓΕΙΑΣ ΙIΙ ΜΕΤΑΒΑΤΙΚΑ ΦΑΙΝΟΜΕΝΑ ΣΤΑ ΣΗΕ Λαμπρίδης Δημήτρης Κατσανού Βάνα Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών
Διαβάστε περισσότεραΣΥΣΤΗΜΑΤΑ ΗΛΕΚΤΡΙΚΗΣ ΕΝΕΡΓΕΙΑΣ ΙIΙ
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΣΥΣΤΗΜΑΤΑ ΗΛΕΚΤΡΙΚΗΣ ΕΝΕΡΓΕΙΑΣ ΙIΙ ΜΕΤΑΒΑΤΙΚΑ ΦΑΙΝΟΜΕΝΑ ΣΤΑ ΣΗΕ Λαμπρίδης Δημήτρης Κατσανού Βάνα Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών
Διαβάστε περισσότεραΣΥΣΤΗΜΑΤΑ ΗΛΕΚΤΡΙΚΗΣ ΕΝΕΡΓΕΙΑΣ ΙIΙ
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΣΥΣΤΗΜΑΤΑ ΗΛΕΚΤΡΙΚΗΣ ΕΝΕΡΓΕΙΑΣ ΙIΙ ΜΕΤΑΒΑΤΙΚΑ ΦΑΙΝΟΜΕΝΑ ΣΤΑ ΣΗΕ Λαμπρίδης Δημήτρης Κατσανού Βάνα Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών
Διαβάστε περισσότεραΕισαγωγή στην πληροφορική
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Εισαγωγή στην πληροφορική Ενότητα 4: Ψηφιακή Λογική, Άλγεβρα Boole, Πίνακες Αλήθειας (Μέρος Α) Αγγελίδης Παντελής Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών
Διαβάστε περισσότεραΠανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Μονάδες Μνήμης και Διατάξεις Προγραμματιζόμενης Λογικής
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Ψηφιακά Ηλεκτρονικά Μονάδες Μνήμης και Επιμέλεια Διαφανειών: Δ. Μπακάλης Πάτρα, Φεβρουάριος 2009 Μονάδες Μνήμης - Προγραμματιζόμενη Λογική Μια μονάδα μνήμης είναι ένα
Διαβάστε περισσότεραΚβαντική Επεξεργασία Πληροφορίας
Κβαντική Επεξεργασία Πληροφορίας Ενότητα 4: Κλασσική και Κβαντική Πιθανότητα Σγάρμπας Κυριάκος Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σκοποί ενότητας Σκοπός της ενότητας
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ ΙIΙ Ενότητα 2
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ ΙIΙ Ενότητα : Κυκλώματα ανόρθωσης - δίοδοι zener Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II 2 η Εργαστηριακή Άσκηση Περιγραφή Κυκλωμάτων με Συντρέχουσες Εντολές Άδειες Χρήσης Το παρόν υλικό διατίθεται με τους όρους της άδειας χρήσης Creative Commons
Διαβάστε περισσότεραΨηφιακή Επεξεργασία Εικόνων
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΡΗΤΗΣ Ψηφιακή Επεξεργασία Εικόνων Ενότητα # 14: Τμηματοποίηση με χρήση τυχαίων πεδίων Markov Καθηγητής Γιώργος Τζιρίτας Τμήμα Επιστήμης Υπολογιστών Τμηματοποίηση εικόνων
Διαβάστε περισσότεραΑνοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Αθήνας. Βιοστατιστική (Ε) Ενότητα 3: Έλεγχοι στατιστικών υποθέσεων
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Αθήνας Βιοστατιστική (Ε) Ενότητα 3: Έλεγχοι στατιστικών υποθέσεων Δρ.Ευσταθία Παπαγεωργίου, Αναπληρώτρια Καθηγήτρια Τμήμα Ιατρικών Εργαστηρίων Το περιεχόμενο του μαθήματος
Διαβάστε περισσότεραΑνοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Αθήνας. Βιοστατιστική (Ε) Ενότητα 1: Καταχώρηση δεδομένων
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Αθήνας Βιοστατιστική (Ε) Ενότητα 1: Καταχώρηση δεδομένων Δρ.Ευσταθία Παπαγεωργίου, Αναπληρώτρια Καθηγήτρια Τμήμα Ιατρικών Εργαστηρίων Το περιεχόμενο του μαθήματος διατίθεται
Διαβάστε περισσότεραΑρχιτεκτονική υπολογιστών
1 Ελληνική Δημοκρατία Τεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου Αρχιτεκτονική υπολογιστών Ενότητα 5 : Η Εσωτερική Μνήμη Καρβούνης Ευάγγελος Τρίτη, 01/12/2015 Οι τύποι μνήμης με ημιαγωγούς 2 2 Η λειτουργία
Διαβάστε περισσότερα.Λιούπης. Ψηφιακά Ηλεκτρονικά - Ηµιαγωγικές Μνήµες 1
Ψηφιακά Ηλεκτρονικά Ηµιαγωγικές µνήµες.λιούπης Ψηφιακά Ηλεκτρονικά - Ηµιαγωγικές Μνήµες 1 Τυπική εσωτερική οργάνωση µνήµης γραµµές λέξης wordlines () κύκλωµα προφόρτισης (pre-charge circuit) γραµµές ψηφίου
Διαβάστε περισσότεραΗλεκτρονική. Ενότητα 7: Βασικές τοπολογίες ενισχυτών μιας βαθμίδας με διπολικά τρανζίστορ. Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών
Ηλεκτρονική Ενότητα 7: Βασικές τοπολογίες ενισχυτών μιας βαθμίδας με διπολικά τρανζίστορ Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών Περιεχόμενα ενότητας Ενισχυτής κοινού εκπομπού, ενισχυτής
Διαβάστε περισσότεραΑερισμός. Ενότητα 1: Αερισμός και αιμάτωση. Κωνσταντίνος Σπυρόπουλος, Καθηγητής Σχολή Επιστημών Υγείας Τμήμα Ιατρικής
Αερισμός Ενότητα 1: Αερισμός και αιμάτωση Κωνσταντίνος Σπυρόπουλος, Καθηγητής Σχολή Επιστημών Υγείας Τμήμα Ιατρικής Ολικός και κυψελιδικός αερισμός Η κύρια λειτουργία του αναπνευστικού συστήματος είναι
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ ΙIΙ Ενότητα 6
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ ΙIΙ Ενότητα 6: 1η εργαστηριακή άσκηση και προσομοίωση με το SPICE Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΑ Ι. Ενότητα 4: Ενισχυτής κοινού εκπομπού. Επ. Καθηγητής Γαύρος Κωνσταντίνος ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΤΕ
ΗΛΕΚΤΡΟΝΙΚΑ Ι Ενότητα 4: Ενισχυτής κοινού εκπομπού Επ. Καθηγητής Γαύρος Κωνσταντίνος ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΤΕ Άδειες Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης Creative Commons.
Διαβάστε περισσότεραΔιεθνείς Οικονομικές Σχέσεις και Ανάπτυξη
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΪΚΑ ΜΑΘΗΜΑΤΑ Διεθνείς Οικονομικές Σχέσεις και Ανάπτυξη Ενότητα 8: Η Οικονομική πολιτική της Ευρωπαϊκής Ένωσης Γρηγόριος Ζαρωτιάδης Άδειες Χρήσης Το
Διαβάστε περισσότεραΕισαγωγή στους Αλγορίθμους Ενότητα 9η Άσκηση - Αλγόριθμος Prim
Εισαγωγή στους Αλγορίθμους Ενότητα 9η Άσκηση - Αλγόριθμος Prim Διδάσκων Χρήστος Ζαρολιάγκης Καθηγητής Τμήμα Μηχανικών Η/Υ & Πληροφορικής Πανεπιστήμιο Πατρών Emil: zro@ei.uptrs.r Άδειες Χρήσης Το παρόν
Διαβάστε περισσότεραΕισαγωγή στην Πληροφορική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Εισαγωγή στην Πληροφορική Ενότητα 2: Ψηφιακή Λογική Ι Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά
Διαβάστε περισσότεραΣυστήματα Επικοινωνιών
Συστήματα Επικοινωνιών Ενότητα 7: Απόδοση συστημάτων γωνίας υπό θόρυβο Μιχαήλ Λογοθέτης Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σκοποί ενότητας Παρουσίαση της γενικής
Διαβάστε περισσότεραΨηφιακή Λογική Σχεδίαση
Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Νίκος Φακωτάκης, Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν υλικό διατίθεται
Διαβάστε περισσότεραΚβαντική Επεξεργασία Πληροφορίας
Κβαντική Επεξεργασία Πληροφορίας Ενότητα 23: Υπολογισμοί σε Κβαντικά Κυκλώματα ΙΙ Σγάρμπας Κυριάκος Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σκοποί ενότητας Υπολογισμοί
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Οδυσσέας Κουφοπαύλου, Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας
Διαβάστε περισσότεραΔιοικητική Λογιστική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Διοικητική Λογιστική Ενότητα 9: Κριτήρια κατάταξης του κόστους Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 2
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 2: Διαφορικός ενισχυτής (BJT) Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών Άδειες Χρήσης
Διαβάστε περισσότεραΘερμοδυναμική. Ανοικτά Ακαδημαϊκά Μαθήματα. Πίνακες Νερού Υπέρθερμου Ατμού. Γεώργιος Κ. Χατζηκωνσταντής Επίκουρος Καθηγητής
Ανοικτά Ακαδημαϊκά Μαθήματα Τεχνολογικό Εκπαιδευτικό Ίδρυμα Αθήνας Πίνακες Νερού Υπέρθερμου Ατμού Γεώργιος Κ. Χατζηκωνσταντής Επίκουρος Καθηγητής Διπλ. Ναυπηγός Μηχανολόγος Μηχανικός M.Sc. Διασφάλιση Ποιότητας,
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ Ι Ενότητα 5
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ Ι Ενότητα 5: Ενισχυτές με FET Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών Άδειες Χρήσης Το παρόν
Διαβάστε περισσότεραΒάσεις Περιβαλλοντικών Δεδομένων
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Βάσεις Περιβαλλοντικών Δεδομένων Ενότητα 2: Εισαγωγή Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά
Διαβάστε περισσότεραΕισαγωγή στους Αλγορίθμους Ενότητα 10η Άσκηση Αλγόριθμος Dijkstra
Εισαγωγή στους Αλγορίθμους Ενότητα 1η Άσκηση Αλγόριθμος Dijkra Διδάσκων Χρήστος Ζαρολιάγκης Καθηγητής Τμήμα Μηχανικών Η/Υ & Πληροφορικής Πανεπιστήμιο Πατρών Email: zaro@ceid.upara.gr Άδειες Χρήσης Το παρόν
Διαβάστε περισσότεραΜυελού των Οστών Ενότητα #1: Ερωτήσεις κατανόησης και αυτόαξιολόγησης
Δωρεά Κυττάρων Αίματος και Μυελού των Οστών Ενότητα #1: Ερωτήσεις κατανόησης και αυτόαξιολόγησης για τη Δωρεά Κυττάρων Αίματος και Μυελού των Οστών Αλέξανδρος Σπυριδωνίδης Σχολή Επιστημών Υγείας Τμήμα
Διαβάστε περισσότεραΚβαντική Επεξεργασία Πληροφορίας
Κβαντική Επεξεργασία Πληροφορίας Ενότητα 12: Ιδιοτιμές και Ιδιοδιανύσματα Σγάρμπας Κυριάκος Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σκοποί ενότητας Ιδιοτιμές και Ιδιοδιανύσματα
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Άδειες Χρήσης
Διαβάστε περισσότεραΕισαγωγή στους Αλγορίθμους
Εισαγωγή στους Αλγορίθμους Ενότητα 6 η Άσκηση - DFS δένδρα Διδάσκων Χρήστος Ζαρολιάγκης Καθηγητής Τμήμα Μηχανικών Η/Υ & Πληροφορικής Πανεπιστήμιο Πατρών Email: zaro@ceid.upatras.gr Άδειες Χρήσης Το παρόν
Διαβάστε περισσότεραΕισαγωγή στην Διοίκηση Επιχειρήσεων
Εισαγωγή στην Διοίκηση Επιχειρήσεων Ενότητα 4: Στρατηγικοί προσανατολισμοί Μαυρίδης Δημήτριος Τμήμα Λογιστικής και Χρηματοοικονομικής Άδειες Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης
Διαβάστε περισσότεραΕισαγωγή στην Πληροφορική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Εισαγωγή στην Πληροφορική Ενότητα 3: Ψηφιακή Λογική ΙI Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά
Διαβάστε περισσότεραΛογιστική Κόστους Ενότητα 8: Κοστολογική διάρθρωση Κύρια / Βοηθητικά Κέντρα Κόστους.
Λογιστική Κόστους Ενότητα 8: Κοστολογική διάρθρωση Κύρια / Βοηθητικά Κέντρα Κόστους. Μαυρίδης Δημήτριος Τμήμα Λογιστικής και Χρηματοοικονομικής Άδειες Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες
Διαβάστε περισσότεραΗΛΕΚΤΡΟΤΕΧΝΙΑ-ΗΛΕΚΤΡΟΝΙΚΗ ΕΡΓΑΣΤΗΡΙΟ
ΗΛΕΚΤΡΟΤΕΧΝΙΑ-ΗΛΕΚΤΡΟΝΙΚΗ ΕΡΓΑΣΤΗΡΙΟ Ενότητα 7: Άσκηση στο Εναλλασσόμενο Ρεύμα Αριστείδης Νικ. Παυλίδης Τμήμα Μηχανολόγων Μηχανικών και Βιομηχανικού Σχεδιασμού ΤΕ Άδειες Χρήσης Το παρόν εκπαιδευτικό υλικό
Διαβάστε περισσότεραΨηφιακή Σχεδίαση Ενότητα 11:
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Ψηφιακή Σχεδίαση Ενότητα 11: Μνήμη και Προγραμματίσιμη Λογική Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών
Διαβάστε περισσότεραΒάσεις Περιβαλλοντικών Δεδομένων
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Βάσεις Περιβαλλοντικών Δεδομένων Ενότητα 3: Μοντέλα βάσεων δεδομένων Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται
Διαβάστε περισσότερα«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο
ΤΕΙ Δυτικής Ελλάδας Τμήμα Μηχανικών Πληροφορικής ΤΕ Εργαστήριο Σχεδίασης Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων «Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο 2016-2017 Διάλεξη 5 η :
Διαβάστε περισσότεραΠροηγμένος έλεγχος ηλεκτρικών μηχανών
Προηγμένος έλεγχος ηλεκτρικών μηχανών Ενότητα 2: Έλεγχος Μηχανών Συνεχούς Ρεύματος με διέγερση σε σειρά Επαμεινώνδας Μητρονίκας - Αντώνιος Αλεξανδρίδης Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών &
Διαβάστε περισσότεραΕισαγωγή στους Υπολογιστές
Εισαγωγή στους Υπολογιστές Εργαστήριο 2 Καθηγητές: Αβούρης Νικόλαος, Παλιουράς Βασίλης, Κουκιάς Μιχαήλ, Σγάρμπας Κυριάκος Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Άσκηση 2 ου εργαστηρίου
Διαβάστε περισσότεραΕισαγωγή στην Πληροφορική
Ανοικτά Ακαδημαϊκά Μαθήματα στο ΤΕΙ Ιονίων Νήσων Εισαγωγή στην Πληροφορική Ενότητα 7: Τεχνολογία Λογισμικού Το περιεχόμενο του μαθήματος διατίθεται με άδεια Creative Commons εκτός και αν αναφέρεται διαφορετικά
Διαβάστε περισσότεραΣχεδίαση και Ανάλυση Αλγορίθμων Ενότητα 4: ΑΝΑΠΑΡΑΣΤΑΣΗ ΔΕΔΟΜΕΝΩΝ - ΔΕΝΤΡΑ
Σχεδίαση και Ανάλυση Αλγορίθμων Ενότητα 4: ΑΝΑΠΑΡΑΣΤΑΣΗ ΔΕΔΟΜΕΝΩΝ - ΔΕΝΤΡΑ Δημήτριος Κουκόπουλος Σχολή Οργάνωσης και Διοίκησης Επιχειρήσεων Τμήμα Διαχείρισης Πολιτισμικού Περιβάλλοντος και Νέων Τεχνολογιών
Διαβάστε περισσότεραΣχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II
Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II Γ. Θεοδωρίδης VLSI ΙI 2010-2011 1 Κεφάλαιο 12 Υποσυστήματα Διατάξεων VLSI ΙI 2010-2011 2 Περίγραμμα Εισαγωγή Στατική μνήμη (SRAM) Δυναμική μνήμη (DRAM) Μνήμη
Διαβάστε περισσότερα5 η Θεµατική Ενότητα : Μνήµη & Προγραµµατιζόµενη Λογική. Επιµέλεια διαφανειών: Χρ. Καβουσιανός
5 η Θεµατική Ενότητα : Μνήµη & Προγραµµατιζόµενη Λογική Επιµέλεια διαφανειών: Χρ. Καβουσιανός Μνήµη Η µνήµη καταλαµβάνει το µεγαλύτερο µέρος ενός υπολογιστικού συστήµατος Δύο τύποι: ROM - RAM RΟΜs CPU
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ ΙIΙ Ενότητα 1
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ ΙIΙ Ενότητα 1: Σχεδίαση τελεστικών ενισχυτών Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών Άδειες
Διαβάστε περισσότεραΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 7
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΙΚΑ ΜΑΘΗΜΑΤΑ ΗΛΕΚΤΡΟΝΙΚΗ IΙ Ενότητα 7: Τελεστικός ενισχυτής Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών Άδειες Χρήσης
Διαβάστε περισσότεραΕνότητα. Εισαγωγή στη Microsoft Access
Ενότητα 2 Εισαγωγή στη Microsoft Access 2 3 2.1 Το περιβάλλον της Access Το βασικό περιβάλλον της Access φαίνεται στην παρακάτω εικόνα: Εικόνα 2.1: Εισαγωγική οθόνη Στην εισαγωγική οθόνη της Access (εικόνα
Διαβάστε περισσότεραΠροηγμένος έλεγχος ηλεκτρικών μηχανών
Προηγμένος έλεγχος ηλεκτρικών μηχανών Ενότητα 9: Άμεσος Διανυσματικός Έλεγχος Ασύγχρονων Μηχανών με προσανατολισμό στην μαγνητική ροή του δρομέα Επαμεινώνδας Μητρονίκας - Αντώνιος Αλεξανδρίδης Πολυτεχνική
Διαβάστε περισσότερα