ΑΝΔΡΕΑΣ ΒΕΝΕΡΗΣ ΒΙΟΓΡΑΦΙΚΟ Τερτσέτη 31 veneris@aueb.gr 15451 Ν.Ψυχικό Υπηκόοτητα Ελληνική τηλ: (210) 6773156 Γέννηση 15/2/1969 ΑΚΑΔΗΜΑΙΚΑ ΕΝΔΙΑΦΕΡΟΝΤΑ Σχεδίαση (synthesis), βελτιστοποίηση (optimization), διάγνωση (diagnosis and testing) και επαλήθευση (verification) ψηφιακών κυκλωμάτων και συστημάτων με έμφαση σε μικροεπεξεργαστές υψηλής συχνότητας και System On Chip. Αλγόριθμοι και υλοποίηση αποδοτικών επιλυτών διαδυκών τύπων (Boolean Satisfiability solvers). ΑΚΑΔΗΜΑΙΚΗ ΕΜΠΕΙΡΙΑ Οικονομικό Πανεπιστήμιο Αθηνών, Επίκουρος Καθηγητής, Τμήμα Πληροφορικής (2006-2008) University of Toronto, Αναπληρωτής (μόνιμος) Καθηγητής Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών και Θεωρίας Υπολογιστών (1999-2006) University of Illinois, Urbana-Champaign, Επισκέπτης Επίκουρος Καθηγητής Θεωρίας Υπολογιστών (1998-1999) University of Illinois, Urbana-Champaign, Ερευνητής Coordinated Science Lab. (1994-1998) University of Illinois, Urbana-Champaign, Ερευνητής National Center for Supercomputing Application (1993-1994) ΕΚΠΑΙΔΕΥΣΗ University of Illinois, Urbana-Champaign, Ph.D., Τμήμα Θεωρίας Υπολογιστών (1993-1998). Επίβλεψη διπλωματικής από Τμήμα Ηλεκτρολόγων και Ηλεκτρονικών Υπολογιστών. University of Southern California, M.Sc., Los Angeles, Τμήμα Θεωρίας Υπολογιστών (1991-1992) Πολυτεχνική Σχολή Πατρών, Δίπλωμα, Τμήμα Μηχανικών Ηλεκτρονικών Υπολογιστών και Πληροφορικής (1986-1991)
ΕΥΡΕΝΗΤΙΚEΣ ΚΑΙ ΔΙΔΑΚΤΙΚΕΣ ΔΙΑΚΡΙΣΕΙΣ Βραβείο καλύτερης ερευνητικής εργασίας στο IEEE Asian-South Pacific Design Automation Conference 2001 Βραβείο ακαδημαϊκής διδασκαλίας 1999 (University of Illinois) και 2002 (University of Toronto) βασισμένο σε φοιτητική ψηφοφορία. Πρόεδρος (Chair) Φοιτητικής Δραστηριότητας του Test Technology Technical Council tab.computer.org/tttc/membership/index.html (το TTTC είναι ο μεγαλύτερος μη κερδοσκοπικός εθελοντικός επιστημονικός οργανισμός του testing. Οργανώνει συνέδρια, επιμορφωτικά προγράμματα και επικυρώνει ΙΕΕΕ standards. Chairship μετά από πρόσκληση) ΑΚΑΔΗΜΑΙΚΕΣ ΥΠΗΡΕΣΙΕΣ Πρόεδρος Οργανωτικής Επιτροπής (Program Chair) ΙΕΕΕ Microprocessor Verification and Test Workshop, 2005 Μέλος οργανωτικής επιτροπής (program committee member) του IEEE/ACM Design and Test in Europe Conference (DATE), IEEE Microprocessor Test and Verification Workshop, IEEE Latin American Test Workshop. Διαιτητής (session chair) σε διεθνή συνέδρια όπως IEEE/ACM Design and Test in Europe Conference (DATE), IEEE Microprocessor Test and Verification Workshop, IEEE Latin American Test Workshop, IEEE VLSI Test Symposium, IEEE On-line Test Symposium, IEEE European Test Workshop κλπ Κριτής εργασιών (reviewer) σε διεθνή περιοδικά και συνέδρια όπως IEEE Transactions on Computer Aided Design, IEEE Transactions on Computers, Kluwer Journal of Electronic Testing, IEEE Design and Test, IEEE/ACM Design and Test in Europe (DATE), IEEE/ACM International Conference on Computer Aided Design, IEEE International Test Conference, IEEE Microprocessor Test and Verification Workshop, IEEE Latin American Test Workshop, IEEE VLSI Test Symposium, IEEE On-line Test Symposium, IEEE European Test Workshop κλπ Μέλος επιτροπής επιλογής νέου Προέδρου, Τμήμα Μηχανολόγων, U-Toronto (2003) Μέλος επιτροπής ανανέωσης διδακτικής ύλης, Computer Engineering group, U-Toronto Μέλος επιτροπής για περισσότερες από 20 εξετάσεις διδακτορικής/μάστερ διατριβής (2000-2004), U-Toronto Επιστημονικός σύμβουλος στην On Ramp, εταιρεία ηλεκτρονικών πολυμέσων (1994-1996). Η On Ramp πραγματοποίησε το πρώτο webcasting (video και audio στο Internet) για τα Βραβεία Grammy (1995) και για αυτό δεχτήκαμε συγχαρητήρια από τον Λευκό Οίκο. Διεύθυνση οργάνωσης λίστας αποφοίτων Τμήμα Μηχανικών Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Πολυτεχνείο Πατρών (1993-σήμερα) ΕΠΑΓΓΕΛΜΑΤΙΚΕΣ ΟΡΓΑΝΩΣΕΙΣ AAAS (1997), ACM (1998), IEEE (1997, Senior Member 2005), Τεχνικό Επιμελητήριο Ελλάδας (1991), Planetary Society (1995), Test Technology Technical Council (1999)
ΕΠΙΣΤΗΜΟΝΙΚΕΣ ΔΗΜΟΣΙΕΥΣΕΙΣ Παραθέτω τις σημαντικότερες δημοσιεύσεις μου σε διεθνή περιοδικά και συνέδρια. Tο μεγαλύτερο κομμάτι της έρευνας μου ξεκινά το 1999 ως καθηγητής στο Πανε/μιο του Τορόντο. Από το 1999 και μετά όλες οι δημοσιεύσεις είναι με τους φοιτητές μου και δεν έχω καμία δημοσίευση με τον επιβλέπων καθηγητή της διδακτορικής μου διατριβής. Στις περισσότερες δημοσιεύσεις το όνομά μου είναι πρώτο. Η πλειοψηφία των δημοσιεύσεών μου είναι στα κορυφαία διεθνή συνέδρια ΙΕΕΕ/ACM με παγκόσμια απήχηση και πολύ αυστηρά κριτήρια αποδοχής. Conference Acceptance Rates: IEEE/ACM Int l Conference on Computer Aided Design: 15-20% IEEE/ACM Design and Test in Europe: 15-20% IEEE/ACM Asian South-Pacific Design Automation Conference: 20% IEEE Int l Test Conference: 20-30% IEEE VLSI Test Symposium: 20-25% IEEE Great Lakes Symposium, IEEE Midwest VLSI Symposium: 25-30% IEEE Int l Symposium on Circuits and Systems (ISCAS): 40-50% IEEE International Conference on Electronics, Circuits and Systems (ICECS): 50-60% IEEE Workshops (various): 50-70% Τα νούμερα που ακολουθούν είναι ενδεικτικά για την δυσκολία αποδοχής των συνεδρίων και περιοδικών. Το ΙΕΕΕ Transactions in Computer-Aided Design of Integrated Circuits and Systems είναι το κορυφαίο περιοδικό στην περιοχή του CAD με πολύ αυστηρά κριτήρια. Οι εργασίες που δημοσιεύει είναι συνήθως ολοκληρωμένες εργασίες που έχουν ήδη απήχηση με 2-3 δημοσιεύσεις σε «δύσκολα» συνέδρια IEEE/ACM. Το επόμενο καλύτερο περιοδικό είναι το Journal of Testing: Theory and Application που εκδίδετε από την Kluwer. Journal Impact Factors πηγές: www. langheim-11.mail15.com/impact_ru.html www.geocities.com/iipopescu/science_journal_ranking_version_2001.txt IEEE Transactions on Computer Aided Design: 0.782 Kluwer Journal of Electronic Testing: 0.196 Acta Informatica :0.702 Journal of Information Science and Engineering: 0.49
ΔΗΜΟΣΙΕΥΣΕΙΣ ΣΕ ΠΕΡΙΟΔΙΚΑ (8 accepted, 2 submitted) 1. B.J.Liu and A.Veneris Incremental Fault Diagnosis, in IEEE Transactions on Computer-Aided Design (accepted, scheduled to appear February 2005) 2. A.Veneris and M.S.Abadir Design Rewiring Using ATPG, IEEE Transactions on Computer-Aided Design, vol.21, no.12, pp. 1469-1479, December 2002 3. A.Veneris and I.N.Hajj, Design Error Diagnosis and Correction Via Test Vector Simulation, in IEEE Transactions on Computer-Aided Design, vol.18, no.12, pp.1803-1816, December 1999 4. A.Veneris Design Rewiring for Power and Performance Optimization, in Journal of Information Science and Engineering (JISE), December 2004 5. A.Veneris, R.Chang, M.S.Abadir and S.Seyedi, Functional Fault Collapsing and Diagnostic Test Generation Using Conventional ATPG, in Kluwer Journal of Electronic testing: Theory and Applications, 2003 (invited and reviewed publication from Latin Test'02 Workshop, accepted) 6. A.Smith, A.Veneris, M.F.Ali and A.Viglas, Design Diagnosis using Boolean Satisfiability, IEEE Transactions on Computer-Aided Design (accepted, November 2004) 7. Y.S.Yang, A.Veneris, P.Thadikaran and S.Venkataraman, Extraction Error Modeling and Debugging in High-Performance Custom- Made Designs, in IEEE Transactions on VLSI, 2004 (submitted) 8. A.Veneris and B.J.Liu Incremental Design Debugging in a Logic Synthesis Environment, Journal of Electronic Testing: Theory and Applications, Kluwer Publications, (accepted, December 2005) 9. S.Safarpour, A.Veneris and R. Drechsler, ``Managing Circuit Don t Cares for Boolean Satisfiability, in IEEE Transactions in Computer- Aided Design (in preparation) 10. L.M.Kirousis and A.Veneris, Efficient Algorithms for Checking the Atomicity of a Run of Read and Write Operations, in Acta Informatica (Springer-Verlag) 32, pp.155-170, 1995 ΔΗΜΟΣΙΕΥΣΕΙΣ ΣΕ ΣΥΝΕΔΡΙΑ (30 accepted, 3 submitted) 11. A.Smith, A.Veneris, P.Narisetti, M.S.Abadir, ``Fault Modeling in a Modern Synthesis Environment with SAT, in IEEE International Test Conference, 2005 (submitted)
12. S.Safarpour, A.Veneris and R.Drechsler, Utilizing Don t Care States in Bounded Sequential Problems, in IEEE Great Lakes VLSI Symposium, 2005 (submitted) 13. A.Smith, A.Veneris, P.Narisetti, M.S.Abadir, ``Model-based Fault Diagnosis Using Boolean Satisfiability, in IEEE Latin American Test Workrkshop 2005 14. B.Liu, A.Veneris and S.Safarpour, Diagnosing Multiple Transition Faults in the Absense of Timing Information, in IEEE Great Lakes VLSI Symposium, 2005 (submitted) 15. S.Safarpour and A.Veneris, ``All Solution SAT Solver Using Don t Cares, in Theory and Applications of Satisfiability, 2005 (submitted) 16. M.F.Ali, S.Safarpour, A.Veneris and R.Dreschler, Sequential Fault Diagnosis and Logic Debugging Using Boolean Satisfiability, in IEEE/ACM International Conference on Computer-Aided Design 2004 17. Y.S.Yang, A.Veneris, P.Thadikaran, R.Chang and S.Venkataraman, Extraction Error Modeling and Automated Model Debugging in High- Performance Custom Designs, in IEEE/ACM Design and Test in Europe (DATE), 2005 18. M.F.Ali, S.Safarpour, A.Veneris and R.Dreschler, Debugging Sequential Circuits with Boolean Satisfiability, in IEEE Microprocessor Test and Verification Workshop, 2004 19. J.B.Liu, M.S.Abadir, R.Chang and A.Veneris, MONARCH: A Platform for Logic Optimization using ATPG/Diagnosis-based Design Rewiring, in IEEE Latin-American Test Workshop, pp. 88-93, 2004 20. Α.Smith, A.Veneris, A.Viglas, Design Diagnosis Using Boolean Satisfiability, in IEEE Asian-South Pacific Design Automation Conference, pp. 101-106, 2004 21. A.Veneris, R.Chang, M.S.Abadir and M.Amiri, Fault Equivalence and Diagnostic Test Generation Using ATPG, in IEEE Int'l Symposium on Systems and Circuits, 2004 22. S.Safarpour, A.Veneris, R.Dreschler and J.Lee, Managing Logic Don't Cares in Boolean Satisfiability IEEE/ACM Design Automation and Test in Europe (DATE) Conference, pp.260-265, 2004 23. T.Yang, B.Liu, P.Thadikaran, A.Veneris, ``Extraction Error Diagnosis in High-Performance Circuits, in IEEE Int l Test Conference, pp.423-430, 2003 24. A.Veneris, A.Smith and M.S.Abadir Logic Verification Based on Diagnosis Techniques, in IEEE Asian-South Pacific Design Automation Conference, pp.93-98, 2003 25. R.Chang, S.Seyedi, A.Veneris and M.S.Abadir, Exact Functional Fault Collapsing in Combinational Logic Circuits, in IEEE Latin American Test Workshop, 2003 26. R.Chang, A.Veneris and M.S.Abadir, ``Diagnostic Test Generation Using ATPG, in IEEE On Line Test Symposium, 2003 27. B.J.Liu, A.Veneris and H.Takahashi, Incremental Diagnosis of Multiple Open Interconnects, in IEEE Int'l Test Conference, pp. 1085-1092, 2002
28. A.Veneris, M.S.Abadir and M.Amiri, Design Rewiring Using ATPG, in IEEE Int'l Test Conference, pp. 223-232, 2002 29. A.Veneris, M.Amiri and I.Ting, Design Rewiring for Power Minimization, in IEEE Int'l Conference on Circuits and Systems, pp.iv- 305-308, 2002 30. B.Liu, A.Veneris and M.S.Abadir, Efficient and Exact Diagnosis of Multiple Stuck-at faults, in 2nd IEEE Latin-American Test Workshop 2002 31. A.Veneris, B.J.Liu, M. Amiri and M.S.Abadir Incremental Diagnosis and Debugging of Multiple Faults and Errors, in IEEE Design Automation and Test in Europe Conference (DATE, pp. 716-721, 2002 32. I.Ting, A.Veneris, and M.S.Abadir Design Optimization for Delay and Power Minimization, In 2nd IEEE Latin-American Test Workshop 2001 33. A.Veneris, M.S.Abadir and I.Ting, Design Rewiring based on Diagnosis Techniques, in IEEE ASP Design Automation Conference, pp.479-484, 2001. (Βραβείο Καλύτερης Δημοσίευσης) 34. A.Veneris, M.S.Abadir and I.N.Hajj, Design Optimization based on Diagnosis Techniques, 1st IEEE Latin-American Test Workshop 2000 35. A.Veneris, S.Venkataraman, I.N.Hajj and W.K.Fuchs, Multiple Design Error Diagnosis and Correction in Digital VLSI Circuits, in Proceedings of IEEE VLSI Test Symposium, pp.58-63, 1999 36. A.Veneris and I.N.Hajj, A Hybrid Approach to Design Error Detection and Correction, in Proceedings of International Conference on Electronics, Circuits and Systems, pp. 347-350, 1999 37. A.Veneris and I.N.Hajj, Correcting Multiple Design Errors in Digital VLSI Circuits, in Proceedings of IEEE International Symposium on Circuits and Systems, pp. 31-34, 1999 38. A.Veneris and I.N.Hajj, A Fast Algorithm for Locating and Correcting Simple Design Errors, in Proceedings of IEEE Great Lakes Symposium on VLSI, pp. 45-50, 1997 39. A.Veneris and I.N.Hajj, Error Diagnosis and Correction in VLSI Digital Circuits, in Proceedings of IEEE Midwest Symposium on Circuits and Systems, pp. 1005--1008, 1997 40. A.Veneris, Fault Diagnosis and Logic Debugging Using Boolean Satisfiability, in IEEE Microprocessor Test and Verification Workshop, pp. 60-65, 2003 41. Y.S.Yang, B.J.Liu, P.Thadikaran and A.Veneris, Extraction Error analysis and debugging in custom-made high-performance designs, in IEEE Microprocessor Test and Verification Worksjop, pp. 54-59, 2003 42. L.M.Kirousis and A.Veneris, Efficient Algorithms for Checking the Atomicity of a Run of Read and Write Operations, in Proceedings of the 7th International Workshop of Distributed Algorithms, Lecture Notes in Computer Science 725, Springer-Verlag, pp. 54-68, 1993 43. L.M.Kirousis, P.Tsigas and A.Veneris, An Atomicity Criterion for Composite Registers, in Proceedings of IMACS/IFAC International Symposium on Parallel and Distributed Computing in Engineering Systems (North-Holland), pp. 31-34, 1992
ΠΑΤΕΝΤΕΣ 44. M.S.Abadir and A.Veneris, Design Rewiring Using ATPG Techniques, Motorola Disclosure 2002, US pending patent 2002 ΒΙΒΛΙΑ 45. Α.Βενέρης και Δ.Καλλές, Fortran 77, Εκδόσεις Βούλγαρη, 1987 (1 η έκδοση) 1988 (2 η έκδοση) ΤΙΜΗΤΙΚΕΣ (ΜΕ ΠΡΟΣΚΛΗΣΗ) ΟΜΙΛΙΕΣ 46. University of Texas A&M, College Station, Texas, Ιανουάριος 1999 47. Motorola, Austin, Texas, Φεβρουάριος 1999 48. Georgia Institute of Technology, Atlanta, Georgia, Απρίλιος 1999 49. ETH, Zurich, Νοέμβριος 1999 50. University of Illinois, Urbana-Champaign, Dept. of Electrical and Computer Engineering, Ιανουάριος 2001. 51. Motorola, Austin, Texas, Ιούλιος 2001 και Ιούνιος 2003 52. Southern Illinois University, Carbondale, Carbondale, Department of Electrical Engineering, Αύγουστος 2001 53. McGill University, Department of Electrical and Computer Engineering, Montreal, Ιούλιος 2002 54. Intel Corporation, Hillsboro, Oregon, Αύγουστος 2002 και Ιούλιος 2003 55. Purdue University, Dept. of Electrical and Computer Engin., W. Lafayette, Αύγουστος 2002 56. Intel Corporation, Hillsboro, Oregon, Αύγουστος 2003 57. Infineon, Munich, Ιούλιος 2004 58. Altera Corporation, San Jose, Αύγουστος 2004 59. University of British Columbia, Vancouver, Φεβρουάριος 2005 60. University of California, Berkeley, Απρίλιος 2005 61. University of California, Santa Barbara, Απρίλιος 2005 62. University of Tokyo, Ιανουάριος 2008
ΔΙΔΑΚΤΙΚΗ ΕΜΠΕΙΡΙΑ University of Toronto, 1999-σήμερα, Μεταφραστές (Compilers and Interpreters), μάθημα 4 ου έτους προαιρετικό, 40-50 φοιτητές, 30 ώρες διδασκαλίας University of Toronto, 2000-σήμερα, Προγραμματισμός σε C, Αλγόριθμοι και Δομές Δεδομένων (Algorithms and Data Structures) με εργαστήριο, μάθημα 2 ου έτους, υποχρεωτικό, 180-200 φοιτητές, 30 ώρες διδασκαλίας University of Toronto, 2004, Εισαγωγή στους Υπολογιστές και Προγραμματισμός σε Javα, με εργαστήριο, μάθημα 1 ου έτους, υποχρεωτικό, 350 φοιτητές, 30 ώρες διδασκαλίας University of Toronto, 2003-2004, Αλγόριθμοι και Δομές Δεδομένων (Algorithms and Data Structures), μάθημα μεταπτυχιακό, προαιρετικό, 15-20 φοιτητές, 36 ώρες διδασκαλίας University of Toronto, 2000-2002, Ανάπτυξη και Τεχνικές Συστημάτων Ανεκτικά σε Σφάλματα (Testing and Design for Testability), μάθημα μεταπτυχιακό, προαιρετικό, 10-15 φοιτητές, 30 ώρες διδασκαλίας University of Illinois, Urbana-Champaign, 2000, Προγραμματισμός σε C, Αλγόριθμοι και Δομές Δεδομένων (Discrete Mathematics) με εργαστήριο, μάθημα 2 ου έτους, υποχρεωτικό, 300 φοιτητές, 30 ώρες διδασκαλίας University of Illinois, Urbana-Champaign, 2003-2004, Αλγόριθμοι και Δομές Δεδομένων (Algorithms and Data Structures), μάθημα προπτυχιακό και μεταπτυχιακό, προαιρετικό, 150 φοιτητές, 36 ώρες διδασκαλίας University of Illinois, Urbana-Champaign,, 1998, Μεταφραστές (Compilers), μάθημα 4 ου έτους προαιρετικό, 38 φοιτητές, 36 ώρες διδασκαλίας Τις περισσότερες τάξεις, τις σχεδίασα από την αρχή και οργάνωσα το εργαστήριό τους. Επισυνάπτω στατιστικά στοιχεία για την διδασκαλία μου βασισμένα σε ψηφοφορία φοιτητών. Το σκορ μου (ερώτηση #16) είναι πάντα πάνω από το μέσο όρο του τμήματος (από τα πιο ανταγωνίσιμα του πανεπιστημίου) ενώ αρκετές φορές είναι στα κορυφαία 10% του τμήματος. Σε αυτές τις περιπτώσεις, έχω λάβει τιμητική επιστολή από τον Πρόεδρο του Τμήματος την οποία επισυνάπτω. Το University of California at Berkeley, όπως δείχνει το παρακάτω link, χρησιμοποιεί κομμάτια από τις σημειώσεις μου: www.sims.berkeley.edu/academics/courses/is255/f03/lectures/lecture18.ppt Λόγω των σπουδών μου και του ερευνητικού μου τομέα, μπορώ να διδάξω (και έχω ήδη διδάξει) ένα ευρύ πεδίο μαθημάτων. Για αυτό το λόγο, μπορώ να αναλάβω/σχεδιάσω μαθήματα (σε προπτυχιακό αλλά και σε μεταπτυχιακό επίπεδο) όπως Ψηφιακή Σχεδίαση Κυκλωμάτων και Συστημάτων SoC με Εργαστήριο, Λογικός Σχεδιασμός με Εργαστήριο, Συστήματα Ανεχτικά σε Σφάλματα και Επαλήθευση Συστημάτων, Μικροεπεξεργαστές και Ενσωματωμένα Συστήματα,, Αρχιτεκτονική Υπολογιστών, Μεταφραστές, Δομές Δεδομένων και Αλγόριθμοι και Διακριτά Μαθηματικά. Επίσης μπορώ να διδάξω προπτυχιακά μαθήματα όπως Εισαγωγή στα Λειτουργικά Συστήματα με εργαστήριο, Εισαγωγή στις Γλώσσες Προγραμματισμού με Εργαστήριο, Εισαγωγή στις Βάσεις Δεδομένων και Εισαγωγή στις Αριθμητικές Τεχνικές με Εργαστήριο.
ΧΡΗΜΑΤΟΔΟΤΗΣΗ Όλα τα ποσά είναι Καναδέζικα δολάρια. Τυπικός μισθός φοιτητή για ένα χρόνο είναι $10,000. Οverhead για τα παρακάτω ποσά είναι συνήθως κάτω από 25% εκτός από τις χρηματοδοτήσεις NSERC που δεν έχουν overhead. Όλα τα ποσά είναι εγγυημένα. ΑΤΟΜΙΚΑ Τμήμα Ηλεκτρολόγων και Ηλεκτρονικών Υπολογιστών, University of Toronto ($60,000), ανοιχτό Κονδύλιο Connaught ($30,000), ανοιχτό NSERC Operational, 2000-2002 ($35,000), Logic Rewiring for Design Optimization Micronet, 2000-2001 ($20,000), Synthesis for Engineering Change CITO Round 4.1, 2001-3 ($60,000), Incremental Logic Debugging and Fault Diagnosis Motorola, 2001-2002 ($50,000), Iterative Optimization in Pipelined Microprocessor Design NSERC Discovery Grant, 2003-2006 ($90,000), Logic Verification and Diagnosis in a Modern Synthesis Environment NSERC Collaborative Research Development, 2003-2004 ($26,000), Logic Verification Motorola, 2003-2005 ($60,000), Iterative Optimization in Pipelined Microprocessor Designs Intel, 2002-2004 ($20,000), Extraction Error Debugging for High-Performance Designs CITO Round 5, 2003-2004 ($100,000), Design Verification Using Diagnosis Techniques Infineon Corporation, 2004 ($20,000), Design Verification With Boolean Satisfiability Altera Corporation, 2005 ($40,000), Function Mapping in FPGAs With Boolean Satisfiability Marie Curie Re Integration Grant, 80,000 euros ΣΥΝΕΤΑΙΡΙΚΑ CFI New Opportunities, 2001-2004 (με άλλους πέντε καθηγητές, $561,000) NSERC Server and Computing Machinery, 2002 (με άλλους έξη καθηγητές $71,200)
ΑΚΑΔΗΜΑΙΚΗ ΕΠΙΒΛΕΨΗ Όλοι οι μεταπτυχιακοί φοιτητές με χρηματοδότηση που συμπληρώνει κρατικές υποτροφίες. Σε παρένθεση ο τωρινός τους εργοδότης. Όλοι οι Μαστερ φοιτητές έχουν αποφοιτήσει. Masters of Engineering (with thesis): o Ivor Ting (1999-2000), Broadcom Vancouver o Mandana Amiri (2000-2001), University of British Columbia, Research Associate o Joanne Lee (2003-2004), ATI Technologies o Sunny Lui (2003-2004) o Karen Ha (2003-2004), Qualcom Corporation, San Diego o Robert Chang (2002-2004), Celestica Masters of Applied Science (with thesis): o Brandon Liu (2002-2003), Freescale Semiconductors o Alexander Smith (2002-2004), University of Toronto, PhD Student o Sean Safarpour (2003-2005) o Moayad Fahim Ali (2003-2005), Intel Corporation o Terry Yang (2002-2003) Ph.D.: o Terry Yang (2003-2006) o Elham Safi (2004-2007) o Sean Safarpour (2005-2008) Post Doctoral: o Sana Rezgui (2002-2003), Xilinx Corporation To γρουπ έχει φιλοξενήσει πάνω από 10 προπτυχιακούς υποτρόφους τα καλοκαίρια του 2000-04 Στο ερευνητικό γρουπ έχουν εκπονήσει πάνω από 30 προπτυχιακoί την διπλωματική τους εργασία κατά το 4 ο έτος των σπουδών τους Ο μεταπτυχιακός φοιτητής μου Alexander Smith πήρε βραβείο καλύτερου διδακτικού βοηθού την άνοιξη του 2003. Όλοι οι μεταπτυχιακοί φοιτητές έλαβαν μεταπτυχιακές κρατικές υποτροφίες.