Αναλυτικά Περιεχόμενα Αντί προλόγου... 15 Συντομογραφίες... 33 Κεφάλαιο 1: Εισαγωγή... 35 1.1 Εισαγωγή...39 1.2 Επίπεδα ιεραρχίας του υλικού...40 1.3 Βασικά συστατικά ενός μικροϋπολογιστικού συστήματος...42 1.3.1 Ο μικροεπεξεργαστής...43 1.3.2 Μνήμες Εγγραφής/Ανάγνωσης (RAM)...44 1.3.3 Μνήμες Μόνο Ανάγνωσης (ROM)...47 1.3.4 Μαγνητικά Μέσα Αποθήκευσης...53 1.3.5 Συσκευές Εισόδου/Εξόδου...55 1.3.6 Λογικά Προσαρμοστικά Κυκλώματα...55 1.4 Εφαρμογές των με...57 Χρήσιμοι ιστότοποι (εννοείται μπροστά το "http://")...59 Ερωτήσεις...59 Ασκήσεις...60 Κεφάλαιο 2: Αρχιτεκτονική του 8085... 61 2.1 Χαρακτηριστικά αρχιτεκτονικής με...65 2.1.1 ΑΛΜ, Συσσωρευτής και Σημαίες...66 2.1.2 Οι καταχωρητές...67 2.1.3 Οι εσωτερικές αρτηρίες...67 2.1.4 Ο καταχωρητής εντολών και ο αποκωδικοποιητής εντολών...68 2.1.5 Ο απαριθμητής προγράμματος και ο δείκτης στοίβας...68 2.1.6 Η μονάδα ελέγχου και συγχρονισμού...69 2.2 Εσωτερική αρχιτεκτονική του 8085...69 2.2.1 Ιδιαιτερότητες του 8085...69 2.2.2 Τα σήματα του 8085...70 2.3 Πώς εργάζεται ο μικροεπεξεργαστής...74 2.3.1 Kύκλοι Μηχανής του 8085...74 2.3.2 Διαδικασία ανάκλησης και αποκωδικοποίησης μιας εντολής...77 7
Αναλυτικά Περιεχόμενα 2.4 Κύκλοι του με 8085...78 2.4.1 Χρονικά διαγράμματα των λειτουργιών του με...78 2.4.2 Kύκλος ανάκλησης κωδικού εντολής...78 2.4.3 Kύκλος ανάγνωσης (μνήμης ή Ε/Ε)...79 2.4.4 Παράδειγμα κύκλου εντολής...81 2.5 Εξελίξεις...82 2.5.1 Οι «απόγονοι» του 8085...82 2.5.2 Ο «νόμος» του Μουρ...84 2.5.3 Εξελίξεις στην αρχιτεκτονική των με...84 Χρήσιμοι ιστότοποι...87 Ερωτήσεις...87 Ασκήσεις...88 Κεφάλαιο 3: Οι εντολές του 8085... 91 3.1 Γενικά...95 3.1.1 Κατηγορίες εντολών...95 3.1.2 Λειτουργία των Σημαιών...95 3.2 Οι εντολές του 8085 κατά κατηγορία...97 3.2.1 Εντολές Διακινήσεως Δεδομένων...97 3.2.2 Αριθμητικές εντολές...98 3.2.3 Λογικές εντολές...99 3.2.4 Εντολές ολισθήσεως...100 3.2.5 Εντολές άλματος...101 3.2.6 Εντολές κλήσεως υπορρουτινών και επιστροφής στο ΚΠ...103 3.2.7 Εντολές στοίβας...104 3.2.8 Εντολές ελέγχου...105 3.2.9 Παρατηρήσεις...105 3.3 Παραδείγματα...106 3.3.1 Παράδειγμα 3 1...106 3.3.2 Παράδειγμα 3 2: Δημιουργία καθυστερήσεων...107 3.4 Εξελίξεις στις εντολές των με...109 Ερωτήσεις...111 Ασκήσεις...112 Κεφάλαιο 4: Προγραμματισμός του 8085... 115 4.1 Οδηγίες και συμβουλές συγγραφής προγραμμάτων σε συμβολική γλώσσα...119 4.2 Βασικές τεχνικές προγραμματισμού σε συμβολική γλώσσα 8085...120 4.2.1 Παράδειγμα 4 1: Συμπλήρωμα ως προς 2...120 4.2.2 Παράδειγμα 4 2: Πρόσθεση δύο αριθμών...121 4.2.3 Παράδειγμα 4 3: Χρήση εντολών διακλάδωσης υπό συνθήκη...121 8
Αναλυτικά Περιεχόμενα 4.3 Παραδείγματα προγραμματισμού σε συμβολική γλώσσα 8085...122 4.3.1 Παράδειγμα 4 4: Απλές λογικές εντολές...122 4.3.2 Παράδειγμα 4 5: Υπολογισμοί σε σύνολο αριθμών...123 4.3.3 Παράδειγμα 4 6: Χρήση σύνθετων λογικών εντολών...128 4.3.4 Τεχνική Πίνακα Αναφοράς (Παράδειγμα 4 7)...129 4.4 Χρήση της στοίβας...131 4.5 Χρήση υπορρουτινών...132 4.5.1 Γενικά...132 4.5.2 Παράδειγμα 4 8 [ ]: Πολλαπλασιασμός επί 5...133 Ερωτήσεις...135 Ασκήσεις...135 Κεφάλαιο 5: Περί μνημών... 141 5.1 Εισαγωγή...145 5.2 Είδη μνημών...145 5.3 Χαρακτηριστικά μεγέθη μνημών...147 5.3.1 Χωρητικότητα...147 5.3.2 Οργάνωση...147 5.3.3 Ταχύτητα προσπέλασης...148 5.4 Αρχιτεκτονική μνημών τυχαίας προσπέλασης...148 5.4.1. Αρχιτεκτονική Στατικών Μνημών SRAM...150 5.4.2 Αρχιτεκτονική δυναμικών μνημών RAM...158 5.4.3 Σύγκριση στατικών και δυναμικών μνημών RAM...164 5.4.4 Είδη μνημών Μόνο Ανάγνωσης (ROM)...165 5.4.5 Αρχιτεκτονική μνημών EPROM...167 5.4.6 Αρχιτεκτονική επαναπρογραμματιζομένων μνημών Flash...169 5.4.7 Το πρότυπο JEDEC...170 5.5 Συστήματα μνήμης...172 5.5.1 Εισαγωγή...172 5.5.2 Πλήρης και μερική αποκωδικοποίηση...176 5.6 Εξελίξεις στην κύρια μνήμη μυ/σ...179 5.7 Λανθάνουσα μνήμη...181 5.7.1 Τοπικότητα αναφοράς και λανθάνουσα μνήμη...181 5.7.2 Λειτουργία της λανθάνουσας μνήμης...181 5.7.3 Η λανθάνουσα μνήμη στους προσωπικούς ΗΥ...182 5.8 Η πυραμίδα της μνήμης ενός PC...182 Σημειώσεις...183 Χρήσιμοι ιστότοποι...184 Ασκήσεις...186 9
Αναλυτικά Περιεχόμενα Κεφάλαιο 6: Διασύνδεση του με με περιφερειακές συσκευές... 191 6.1 Εισαγωγή...195 6.2 Σύνδεση των περιφερειακών σε ξεχωριστό χώρο διευθύνσεων...196 6.3 Διασύνδεση των συσκευών Ε/Ε στον χώρο διευθύνσεων της μνήμης...197 6.4 Μέθοδοι επιλoγής των θυρών Ε/Ε...198 6.5 Υλοποίηση απλών θυρών Ε/Ε με διακριτά Ο.Κ...198 6.6 Πλεονεκτήματα και μειονεκτήματα της συνδέσεως των περιφερειακών Ε/Ε στον χώρο της μνήμης...200 6.7 Η προγραμματιζόμενη περιφερειακή μονάδα διασύνδεσης 8255...200 6.7.1 Τρόποι λειτουργίας (modes) των θυρών του 8255...202 6.7.2 Προγραμματισμός του 8255...203 6.7.3 Τρόπος λειτουργίας 0...207 6.7.4 Τρόπος λειτουργίας 1...208 6.7.5 Τρόπος λειτουργίας 2...212 6.7.6. Παράδειγμα εφαρμογής 6 1...218 6.7.7 Παράδειγμα εφαρμογής 6 2: Συνδεσμολογία "Κυρίου Υποτελούς"...219 6.8. Εξελίξεις...220 Ερωτήσεις...223 Ασκήσεις...223 Κεφάλαιο 7: Σύνθεση μυ Συστήματος... 231 7.1 Γενικά...235 7.2 Σχεδίαση ενός μικροϋπολογιστικού συστήματος βασισμένου στο MCS-85...235 7.2.1 Το Ολοκληρωμένο 8155/56...237 7.2.2 Τα ολοκληρωμένα 8355 και 8755...240 7.2.3 Το Βασικό (Ελάχιστο) μυ Σύστημα MCS-85...241 7.2.4 Ελάχιστο μυ/σ με χαρτογράφηση των Ε/Ε στην μνήμη...244 7.2.5 Επεκτεταμένο μυ/σ 8085...245 7.3 Σχεδίαση μυ Συστήματος με εξαρτήματα άλλων κατασκευαστών...247 7.3.1 Γενικά...247 7.3.2 Μνήμες...247 7.3.3 Θύρες Ε/Ε...247 7.3.4 Χάρτης Μνήμης και Χάρτης Ε/Ε...249 7.4 Παραδείγματα...250 7.4.1 Σχεδίαση μυ/σ με τυπικές μνήμες RAM, και ROM και περιφερειακά 8Χ55...250 7.4.2 Παράδειγμα 7 2: Πλήρες μυ Σύστημα με ADC & DAC (με Διακοπές)...253 7.5 Σύγχρονες εξελίξεις...257 7.5.1 Αρχιτεκτονική Μικροελεγκτών...257 7.5.2 Τα σύγχρονα "Chipset"...259 10
Αναλυτικά Περιεχόμενα Ερωτήσεις...260 Ασκήσεις...261 Κεφάλαιο 8: Διακοπές... 267 8.1 Γενικά...271 8.2 Μέθοδοι υλοποίησης της διακοπής...273 8.2.1 Περιγραφή της Ανυσματικής μεθόδου...273 8.2.2 Παράδειγμα 8 1: Εξυπηρέτηση συσκευής με διακοπή INTR...275 8.3 Χειρισμός των διακοπών...277 8.3.1 Χαρακτηριστικά των σημάτων διακοπών του 8085...277 8.3.2 Απενεργοποίηση διακοπών με "μάσκες"...277 8.3.3 Μετάβαση από το κύριο πρόγραμμα στην υπορρουτίνα και επιστροφή...280 8.3.4 Παράδειγμα 8 2: Σύνδεση πληκτρολογίου σε μυ/σ μέσω 8255...281 8.4 Ο προγραμματιζόμενος Επόπτης Διακοπών 8259...282 8.4.1 Εσωτερική αρχιτεκτονική του 8259...282 8.4.2 Πρωτόκολλο εξυπηρέτησης διακοπής με το 8259...285 8.4.3 Διαδικασία προγραμματισμού του 8259...288 8.4.4 Επέκταση των εισόδων διακοπών με συνδεσμολογία κυρίου υποτελών...289 8.4.5 Τρόποι λειτουργίας (ανάθεσης) προτεραιοτήτων...291 8.5 Εντολές Αρχικοποίησης...293 8.5.1 Οι εντολές ΕΑ1 και ΕΑ2...293 8.5.2 Η εντολή ΕΑ3...295 8.5.3 Η εντολή ΕΑ4...295 8.6 Εντολές Λειτουργίας...296 8.6.1 Η εντολή ΕΛ1...296 8.6.2 Η εντολή ΕΛ2...298 8.6.3 Η εντολή ΕΛ3...300 8.6.4 Ανάγνωση της καταστάσεως του 8259...302 8.7 Παράδειγμα 8 3: Προγραμματισμός του 8259...302 Ερωτήσεις...305 Ασκήσεις...305 Κεφάλαιο 9: Άμεση προσπέλαση μνήμης... 313 9.1 Εισαγωγή...317 9.2 Περιγραφή του επόπτη ΑΠΜ 8237...318 9.3 Λειτουργίες του επόπτη ΑΠΜ...324 9.3.1 Τρόποι λειτουργίας...324 9.3.2 Μεταφορά μπλοκ δεδoμένων από μια περιοχή μνήμης σε άλλη...326 9.3.3 Αυτόματη επαναρχικοποίηση...326 9.3.4 Ιεράρχιση των καναλιών...327 9.3.5 Ταχύτερη λειτουργία...328 11
Αναλυτικά Περιεχόμενα 9.4 Εσωτερικοί καταχωρητές του 8237...328 9.4.1 Καταχωρητές προγραμματισμού της λειτουργίας του 8237...329 9.4.2 Καταχωρητές εξυπηρέτησης καναλιών...333 9.5 Προγραμματισμός του επόπτη 8237...334 9.6 Παράδειγμα προγραμματισμού του ΕΑΠΜ 8237...336 9.6.1 Προσδιορισμός της Λέξης Ελέγχου...337 9.6.2 Προσδιορισμός της εντολής τρόπου λειτουργίας καναλιού 0...338 9.6.3 Προσδιορισμός της εντολής τρόπου λειτουργίας καναλιού 1...338 Ερωτήσεις...341 Ασκήσεις...341 Κεφάλαιο 10: Χρονομετρήσεις... 345 10.1 Εισαγωγή...349 10.2 Περιγραφή των επι μέρους κυκλωμάτων του 8253...350 10.2.1 Ο Ενταμιευτής της Αρτηρίας Δεδομένων (Data Bus Buffer)...351 10.2.2 Το Λογικό Κύκλωμα Εγγραφής/Ανάγνωσης (Read/Write Logic)...352 10.2.3 Καταχωρητής Λέξης Ελέγχου (Control Word Register)...352 10.2.4 Οι Απαριθμητές 0,1 και 2...353 10.3 Διασύνδεση με το μυ σύστημα...353 10.4 Περιγραφή της λειτουργίας του 8253...354 10.4.1 Η Λέξη Ελέγχου (Εντολή, Control Word)...354 10.4.2 Περιγραφή των τρόπων λειτουργίας...356 10.5 Διαδικασία εγγραφής/ανάγνωσης...362 10.5.1 Λειτουργίες Εγγραφής...362 10.5.2 Λειτουργίες Ανάγνωσης...362 10.5.3 Ανάγνωση κατά την διάρκεια της μέτρησης («εν πτήσει»)...363 10.6 Παραδείγματα Προγραμματισμού...364 10.6.1 Παράδειγμα 10 1...364 10.6.2 Παράδειγμα 10 2...365 10.6.3 Παράδειγμα 10 3...365 Ερωτήσεις...367 Ασκήσεις...367 Κεφάλαιο 11: Μελέτη του μυ/σ του IBM PC... 371 11.1 Eισαγωγή...375 11.2 Συνοπτική παρουσίαση του 8088...376 11.2.1 Χάρτες μνήμης και Ε/Ε του 8088...381 11.3 Συνοπτική παρουσίαση του μυ/σ ΙΒΜ PC...382 11.3.1 Χάρτης μνήμης...383 11.3.2 Χάρτης Ε/Ε...385 12
Αναλυτικά Περιεχόμενα 11.3.3 Συνοπτική παρουσίαση της «μητρικής» του μυ/σ ΙΒΜ PC...388 11.3.4 Διακοπές...390 11.3.5 Άμεση προσπέλαση μνήμης...392 11.3.6 Χρονομετρητής 8253...395 11.4 Επέκταση του συστήματος...396 11.5 Εξελίξεις...399 11.5.1 Οι εξελίξεις των διαύλων των PC...400 11.5.2 Εξελίξεις στα chipset και σύγχρονες μητρικές...406 Χρήσιμοι ιστότοποι...411 Ερωτήσεις...412 Ασκήσεις...413 Κεφάλαιο 12: Κριτήρια σχεδίασης μυ Συστήματος... 415 Εισαγωγή...419 12.1 Κριτήρια σχεδίασης μυ Συστήματος...419 12.1.1 Το κόστος...419 12.1.2 Η ευελιξία...420 12.1.3 Η ευσυμβιβαστότητα...420 12.1.4 Η αξιοπιστία...420 12.1.5 Η ταχύτητα...420 12.1.6 Το μέγεθος...420 12.1.7 Ο χρόνος ανάπτυξης...421 12.1.8 Η εμπειρία του σχεδιαστή...421 12.1.9 Η διαθεσιμότητα...421 12.2 Μεθοδολογίες σχεδίασης μυ/σ...422 12.2.1 Η αναλυτική μέθοδος...422 12.2.2 Η συνθετική μέθοδος...423 12.3 Υλοποίηση μικροϋπολογιστικών συστημάτων...423 12.3.1 Το υλικό...424 12.3.2 Το λογισμικό...424 12.3.3 Διασυνδέσεις...424 12.3.4 Προσδιορισμός χρόνου ζωής...425 12.4 Η επιλογή του μικροεπεξεργαστή...425 12.4.1 Η Βιωσιμότητα...425 12.4.2 Η Διαθεσιμότητα...426 12.4.3. Η Τεχνική υποστήριξη...426 12.4.4 Η δυνατότητα αναβάθμισης...426 12.5 Τα επόμενα στάδια...427 12.5.1 Σχεδίαση του βοηθητικού υλικού υποστήριξης...427 12.5.2 Η σχεδίαση του λογισμικού...427 12.5.3 Η ολοκλήρωση (συνεργασία) του υλικού με το λογισμικό...428 13
Αναλυτικά Περιεχόμενα 12.5.4 Διόρθωση και έλεγχος...428 12.5.5 Ανάπτυξη εργαλείων ελέγχου και συντήρησης...431 Χρήσιμοι ιστότοποι...433 Ερωτήσεις...434 ΠΑΡΑΡΤΗΜΑTA... 437 ΠΑΡΑΡΤΗΜΑ Α : Οι εντολές του 8085...440 ΠΑΡΑΡΤΗΜΑ Β : Κύκλωμα του SDK-85...462 ΠΑΡΑΡΤΗΜΑ Γ : Δυνάμεις του 2...464 ΠΑΡΑΡΤΗΜΑ Δ : Περιοχές δεκαεξαδικών δνσεων του χάρτη μνήμης του 8085 (64Κ)...465 ΠΑΡΑΡΤΗΜΑ Ε : Ιστορική εξέλιξη των με του PC...466 ΠΑΡΑΡΤΗΜΑ ΣΤ : Στοιχειώδες λεξιλόγιο βασικών τεχνικών όρων...467 ΠΑΡΑΡΤΗΜΑ Z : Πίνακας ASCII...474 ΠΑΡΑΡΤΗΜΑ H : Χρήσιμοι Ιστότοποι...475 Βιβλιογραφία... 479 Ευρετήριο... 485 14
ΚΕΦΑΛΑΙΟ 5 Περί μνημών
Μνήμη EPROM 27C64A της Signetics και μνήμη Flash 28F010 της AMD.
Κεφάλαιο 5 Περί μνημών ΠΕΡΙΕΧΟΜΕΝΑ ΚΕΦΑΛΑΙΟΥ 5 5.1 Εισαγωγή... 145 5.2 Είδη μνημών... 145 5.3 Χαρακτηριστικά μεγέθη μνημών... 147 5.3.1 Χωρητικότητα... 147 5.3.2 Οργάνωση... 147 5.3.3 Ταχύτητα προσπέλασης... 148 5.4 Αρχιτεκτονική μνημών τυχαίας προσπέλασης... 148 5.4.1. Αρχιτεκτονική Στατικών Μνημών SRAM... 150 5.4.2 Αρχιτεκτονική δυναμικών μνημών RAM... 158 5.4.3 Σύγκριση στατικών και δυναμικών μνημών RAM... 164 5.4.4 Είδη μνημών Μόνο Ανάγνωσης (ROM)... 165 5.4.5 Αρχιτεκτονική μνημών EPROM... 167 5.4.6 Αρχιτεκτονική επαναπρογραμματιζομένων μνημών Flash... 169 5.4.7 Το πρότυπο JEDEC... 170 5.5 Συστήματα μνήμης... 172 5.5.1 Εισαγωγή... 172 5.5.2 Πλήρης και μερική αποκωδικοποίηση... 176 5.6 Εξελίξεις στην κύρια μνήμη μυ/σ... 179 5.7 Λανθάνουσα μνήμη... 181 5.7.1 Τοπικότητα αναφοράς και λανθάνουσα μνήμη... 181 5.7.2 Λειτουργία της λανθάνουσας μνήμης... 181 5.7.3 Η λανθάνουσα μνήμη στους προσωπικούς ΗΥ... 182 5.8 Η πυραμίδα της μνήμης ενός PC... 182 Σημειώσεις... 183 Χρήσιμοι ιστότοποι... 184 Ερωτήσεις... 185 Ασκήσεις... 186 143
Εισαγωγή στα Μικροϋπολογιστικά Συστήματα ΛΕΞΕΙΣ ΚΛΕΙΔΙΑ 74LS139 datasheet 74LS138 BiCMOS DRAM EEPROM FLASH EPROM fast prototyping PROM JEDEC RAM SRAM αποκωδικοποιητής ROM αποκωδικοποίηση διεύθυνσης επαναπρογραμματιζόμενη μνήμη TTL. CMOS μνήμη κύκλος εγγραφής δυναμικές μνήμες μνήμη ειδώλων. μνήμη εγγραφής/ανάγνωσης κύκλος ανάγνωσης μνήμη τυχαίας προσπέλασης πλήρης αποκωδικοποίηση μερική αποκωδικοποίηση προγραμματιζόμενη μνήμη στατικές μνήμες μνήμη μόνο ανάγνωσης προσπέλαση μνήμης χρόνος προσπέλασης οργάνωση σύστημα μνήμης χωρητικότητα ταχύτητα προσπέλασης φύλλο προδιαγραφών 144
Κεφάλαιο 5: Περί μνημών 5.1 Εισαγωγή Οι μνήμες είναι εξαρτήματα αποθήκευσης ψηφιακών πληροφοριών. Ονομάζουμε μνήμη έναν μεγάλο αριθμό αποθηκευτικών στοιχείων ή κυττάρων (του ενός bit έκαστο) που βρίσκονται σ ένα ολοκληρωμένο κύκλωμα και μοιράζονται ένα κοινό σύνολο γραμμών δεδομένων, δ/νσεων και ελέγχου. Εδώ ενδιαφερόμαστε μόνο για μνήμες "στερεάς καταστάσεως", που σημαίνει ημιαγωγικές. Αυτή η διάκριση γίνεται γιατί υπάρχουν και άλλα είδη μνημών (όπως λ.χ. οι μνήμες φυσσαλίδων), καθώς και άλλες συσκευές αποθήκευσης όπως οι σκληροί δίσκοι, ταινίες, δισκέττες, ΖΙΠ κ.ά. Η μνήμη αποτελεί βασικό δομικό στοιχείο ενός μυ/σ. Υπάρχουν πολλά είδη ημιαγωγικών μνημών. Η τεχνολογία ημιαγωγών έχει αναπτύξει και συνεχίζει να αναπτύσσει ποικιλίες μνημών για διάφορες εφαρμογές. Οι τάσεις είναι α) μεγαλύτερη πυκνότητα ολοκλήρωσης, β) μεγαλύτερη ταχύτητα προσπέλασης, γ) ευκολώτερος (επανα)προγραμματισμός, χωρίς να βγαίνει η μνήμη από την θέση της, δ) νέα είδη μνημών (π.χ. σειριακές) για παραδοσιακές και νέες εφαρμογές (π.χ. μνήμες επαναπρογραμματιζομένων λογικών εξαρτημάτων) και φυσικά, ε) χαμηλότερο κόστος. Η έρευνα εξετάζει επίσης νέες τεχνολογίες και νέα υλικά. Για την καλύτερη αξιοποίηση των μνημών αυτών είναι απαραίτητη η γνώση της εσωτερικής τους δομής και των χαρακτηριστικών τους. Εσωτερικά τα ολοκληρωμένα κυκλώματα των μνημών περιλαμβάνουν την μήτρα των αποθηκευτικών στοιχείων, λογικά κυκλώματα αποκωδικοποίησης της διεύθυνσης και επιλογής του κατάλληλου στοιχείου για εγγραφή ή ανάγνωση και ενισχυτές/απομονωτές των γραμμών δεδ/νων. Οι ακίδες διεύθυνσεως είναι πάντα είσοδοι της μνήμης ενώ οι ακίδες δεδομένων είναι δικατευθυντήριες, δηλ. άλλοτε είσοδοι (κατά την εγγραφή δεδ/νων) και άλλοτε έξοδοι (κατά την ανάγνωση δεδ/νων). Μπορούν να συνδεθούν διαφορετικοί τύποι μνημών στο ίδιο μυ/σ, αναλόγως των απαιτήσεων, και να αποτελέσουν αυτό που ονομάζουμε σύστημα μνήμης. 5.2 Είδη μνημών Οι μνήμες κατατάσσονται σε κατηγορίες αναλόγως διαφόρων χαρακτηριστικών τους. (βλ. Πίνακα 5 1). Μια συνηθισμένη ταξινόμηση είναι αναλόγως του τρόπου προσπέλασής τους. Έτσι μπορούμε να διακρίνουμε δύο βασικά είδη μνημών: 145
Εισαγωγή στα Μικροϋπολογιστικά Συστήματα τις μνήμες σειριακής προσπέλασης και τις μνήμες τυχαίας προσπέλασης. Στις σειριακές μνήμες ανήκουν οι καταχωρητές ολίσθησης, μνήμες CCD και οι μνήμες φυσσαλίδων. Στις μνήμες αυτές ο χρόνος προσπέλασης ποικίλει ανάλογα με τη θέση του προς ανάγνωση δεδομένου. Αντίθετα στις μνήμες τυχαίας προσπέλασης ο χρόνος αυτός είναι ίδιος για όλα τα δεδομένα. Πίνακας 5 1: Κατηγορίες μνημών στερεάς καταστάσεως ΚΡΙΤΗΡΙΟ ΕΙΔΗ ΑΓΓΛ. ΚΩΔΙΚΗ ΟΝΟΜΑΣΙΑ Τρόπος προσπέλασης Δυνατότητα εγγραφής/ ανάγνωσης Πτητικότητα Τεχνολογία ημιαγωγού Τεχνολογία κατασκευής Τυχαίας προσπέλασης Σειριακές Μόνο ανάγνωσης Εγγραφής/ανάγνωσης Πτητικές Μη πτητικές Διπολικές MOS BiCMOS, κλπ. Στατικές Δυναμικές Επαναπρογραμματιζόμενες ή μή Random Access Serial ROM RAM VOLATILE NON VOLATILE Bipolar MOS BiCMOS SRAM DRAM ROM, PROM, EPROM, EEPROM, FLASH Οι μνήμες τυχαίας προσπέλασης χωρίζονται περαιτέρω σε μνήμες εγγραφής/ανάγνωσης (RAM = Random Access Memory) και σε μνήμες μόνο ανάγνωσης (ROM = Read Only Memory). Έχει επικρατήσει οι μνήμες μόνο ανάγνωσης να ονομάζονται εν συντομία RΟΜ, ενώ οι μνήμες εγγραφής/ανάγνωσης να ονομάζονται RAM. Οι μνήμες εγγραφής/ανάγνωσης RAM χωρίζονται σε στατικές (Static RAM, SRAM) και δυναμικές (Dynamic RAM, DRAM). Οι μνήμες μόνο ανάγνωσης επίσης διακρίνονται σε μνήμες μόνο ανάγνωσης ROM, τις μνήμες μιας εγγραφής PROM, επανεγγράψιμες που μπορούν να σβηστούν και να ξαναγραφτούν με υπεριώδες φως (EPROM = Erasable PROM), είτε με ηλεκτρικό τρόπο (E 2 PROM = Electrically Erasable PROM). Πρόσθετο πλεονέκτημα των E 2 PROM είναι ότι μπορούμε να σβήσουμε επιλεκτικά τις θέσεις μνήμης που θέλουμε. 146
Κεφάλαιο 5: Περί μνημών Τελευταίες εμφανίστηκαν οι μνήμες Flash (1990) που σβήνονται επίσης με ηλεκτρικό τρόπο αλλά όλο το περιεχόμενό τους. Επιτρέπουν μεγαλύτερη πυκνότητα και ταχύτητα λειτουργίας από τις E 2 PROM. Είναι πλέον ευρέως διαδεδομένες και χρησιμοποιούνται σε πολλές σύγχρονες εφαρμογές όπως σε μητρικές πλακέττες (για το BIOS), σε φορητές ηλεκτρονικές συσκευές (όπως κινητά τηλέφωνα, ψηφιακές φωτογραφικές μηχανές) κλπ. εφαρμογές. 5.3 Χαρακτηριστικά μεγέθη μνημών Οι μνήμες έχουν διάφορα χαρακτηριστικά που ενδιαφέρουν τον σχεδιαστή ενός μυ/σ. Τα κυριώτερα συνοψίζονται στον παρακάτω πίνακα και εξετάζονται παρακάτω. 5.3.1 Χωρητικότητα Χωρητικότητα μιας μνήμης είναι ο μέγιστος αριθμός των bit που μπορεί να αποθηκεύσει. Η χωρητικότητα συνήθως μετράται σε πολλαπλάσια του bit: Kbit, Mbit, Gbit, Tbit. Συνηθισμένες χωρητικότητες είναι 8 Kbit, 32 Kbit, 64 Kbit, 512 Kbit κλπ. 5.3.2 Οργάνωση Οι μνήμες είναι οργανωμένες σε λέξεις (καταχωρητές) των 1, 4, 8 ή 16 bit και σε κάθε λέξη αντιστοιχεί μια μοναδική αριθμητική διεύθυνση. Το μήκος λέξεως αντιστοιχεί σε ισάριθμες ακίδες δεδομένων. Mια μνήμη οργανωμένη σε οκτάδες για παράδειγμα, θα έχει 8 ακίδες δεδ/νων, λ.χ. D0-D7. Επίσης το πλήθος των λέξεων (ή ισοδύναμα των δ/νσεων) συνδέεται με το πλήθος των σημάτων δ/νσεων με εκθετική σχέση, δηλ. μια μνήμη με 10 σήματα δ/νσεων (Α0-Α9) έχει 2 10 = 1024 = 1 Κ διευθύνσεις. Στους με το σύμβολο Κ ισοδυναμεί με 1024. Άρα μια μνήμη με οργάνωση 1 Κ 8 bit χωρεί 1024 οκτάδες ή 8196 bit. 147
Εισαγωγή στα Μικροϋπολογιστικά Συστήματα Πίνακας 5 2: Χαρακτηριστικά μεγέθη ημιαγωγικών μνημών ΧΑΡΑΚΤΗΡΙΣΤΙΚΟ ΟΡΙΣΜΟΣ ΠΑΡΑΔΕΙΓΜΑΤΑ Χωρητικότητα Χωρητικότητα σε bit 1 Μbit Οργάνωση Πόσα bit ανά δ/νση 36Κ 8 = 256 Kbit Κάθε δνση χωρεί ένα byte Τεχνολογία Ημιαγωγού Είδος των τρανζίστορ CMOS, TTL, BiCMOS κλπ Αρχιτεκτονική (Τεχνολογία) κυττάρου Ταχύτητα προσπέλασης Δομή αποθηκευτικού κυττάρου Ελάχιστη διάρκεια κύκλου εγγραφής ή ανάγνωσης Φλιπ-φλοπ, πυκνωτής, μαγν. δίπολο 120 ns, 60 ns, 3 ns 5.3.3 Ταχύτητα προσπέλασης Ένα άλλο βασικό χαρακτηριστικό των μνημών είναι ο χρόνος προσπέλασης (access time), δηλ. η διάρκεια του κύκλου εγγραφής ή ανάγνωσης. Μερικοί κατασκευαστές τον ορίζουν ως τον χρόνο που μεσολαβεί από την στιγμή εφαρμογής της διεύθυνσης μέχρι την εμφάνιση των περιεχομένων της συγκεκριμένης θέσης στην έξοδο (που είναι μικρότερος), για λόγους διαφήμισης. Ο χρόνος προσπέλασης της μνήμης εξαρτάται από την εσωτερική δομή της μνήμης και από την χρησιμοποιούμενη τεχνολογία κατασκευής της. Συνήθως μετράται σε ms ή ns. Εναλλακτικά μπορούμε να χρησιμοποιήσουμε και την συχνότητα λειτουργίας (μετράται σε MHz) ως μέτρο ταχύτητας μιας μνήμης. Τότε η συχνότητα λειτουργίας είναι το αντίστροφο της περιόδου του πλήρους κύκλου εγγραφής ή ανάγνωσης. 5.4 Αρχιτεκτονική μνημών τυχαίας προσπέλασης Αν και οι διάφορες κατηγορίες μνημών τυχαίας προσπέλασης έχουν διαφορετική κατασκευή, εν τούτοις παρουσιάζουν κάποια κοινά χαρακτηριστικά στην εσωτερική αρχιτεκτονική τους. Ένα ολοκληρωμένο κύκλωμα μνήμης έχει τα εξής σήματα (ακίδες): Σήματα δεδομένων (1, 4, 8 κλπ bit, αναλόγως οργανώσεως, π.χ. D0-D7), σήματα διευθύνσεων, αναλόγως του πλήθους διευθύνσεων, π.χ. Α0-Α9, σήματα ελέγχου που συνήθως είναι το σήμα επιλογής (CS ή CE), σήμα αναγνώσεως (RD), σήμα εγγραφής (WR) προκειμένου για RAM και σήμα προγραμματισμού ( PGM ) προκειμένου για PROM, EPROM κλπ. Μερικές φορές αντί για ξεχωριστά σήματα εγγραφής και ανάγνωσης υπάρχει ένα σήμα εγγραφής/ανάγνωσης (R/W) δύο κα- 148
Κεφάλαιο 5: Περί μνημών ταστάσεων (1 = ανάγνωση, 0 = εγγραφή). Προκειμένου για δυναμική μνήμη RAM, σήματα ένδειξης παρουσίας διευθύνσεως γραμμής (RAS) και στήλης (CAS). Τα δεδομένα μπαινοβγαίνουν από κοινές γραμμές δεδομένων π.χ. DQ0-DQ7, αλλά σε μερικές περιπτώσεις ολοκληρωμένων με λίγα σήματα δεδ/νων, μπορεί να υπάρχουν ξεχωριστές γραμμές εισόδου και εξόδου. Σχ. 5 1: Αρχιτεκτονική μιας μνήμης RAM τυχαίας προσπέλασης, 32K 8 Εσωτερικά οι ημιαγωγικές μνήμες τυχαίας προσπέλασης περιέχουν έναν ορθογώνιο πίνακα αποθηκευτικών στοιχείων (Μ Ν), (Σχ. 5 1). Τα σήματα διευθύνσεων (π.χ. Α0-Α10) χωρίζονται σε δύο ομάδες (π.χ. Α0-Α5 και Α6-Α10), που αποτελούν τις ακίδες διευθύνσεων γραμμής και στήλης. Δηλ. τα μισά περίπου σήματα δ/νσεων (έστω τα Α0-Α5, άρα 6) επιλέγουν μια από τις Μ γραμμές του πίνακα (άρα Μ=2 6 ) και τα υπόλοιπα (έστω τα Α6-Α10, άρα 5) επιλέγουν μια από τις Ν στήλες του πίνακα (άρα Ν=2 5 ). Η διεύθυνση γραμμής (στήλης) μέσα στο ολοκληρωμένο αποκωδικοποιείται με αποκωδικοποιητές Μ σε 1 (Ν σε 1) και επιλέγει μια μόνο γραμμή (στήλη). Κάθε ζεύγος συντεταγμένων (μ,ν) επιλέγει αμφιμονοσήμαντα ένα αποθηκευτικό στοιχείο (αν η μνήμη είναι οργανωμένη σε bit) ή μια ομάδα 149
Εισαγωγή στα Μικροϋπολογιστικά Συστήματα αποθηκευτικών στοιχείων (π.χ. 8, αν η μνήμη είναι οργανωμένη σε byte) που αντιστοιχεί στην διεύθυνση (μ,ν). Τα αποθηκευτικά στοιχεία συγκοινωνούν με τα σήματα δεδ/νων του ολοκληρωμένου (π.χ. D0-D7, ή D) και μέσω αυτών εισέρχονται (εξέρχονται) τα δεδ/να που εγγράφονται στο (διαβάζονται από το) ολοκληρωμένο. Τα δεδ/να ενισχύονται από εσωτερικούς ενισχυτές/απομονωτές. 5.4.1. Αρχιτεκτονική Στατικών Μνημών SRAM Εξωτερικά οι μνήμες αυτές έχουν ως εισόδους τις γραμμές των διευθύνσεων και κοινές γραμμές για την είσοδο και έξοδο των δεδομένων. Εσωτερικά όλες οι μνήμες περιέχουν μια διδιάστατη μήτρα αποθηκευτικών στοιχείων, που στην περίπτωση των στατικών μνημών RAM είναι φλιπ-φλοπ (ενώ στην περίπτωση των δυναμικών μνημών RAM, είναι μικροσκοπικοί πυκνωτές). Για να γίνει καλύτερα κατανοητή η εσωτερική οργάνωση των μνημών SRAM, θα παρουσιάσουμε ένα απλό παράδειγμα. Έστω μια μνήμη 16 Κ 1 bit. Η εσωτερική της οργάνωση φαίνεται στο Σχ. 5 2 (β). Η τετραγωνική διάταξη αποτελείται από 2 7 στήλες 2 7 γραμμές, απαριθμώντας συνολικά 16.384 κύτταρα. Σε κάθε αποθηκευτικό στοιχείο αντιστοιχεί μια καρτεσιανή δνση (χ,ψ), όπου χ είναι η κατακόρυφη γραμμή που περνά απ αυτό το στοιχείο και ψ η οριζόντια γραμμή που περνά απ αυτό το στοιχείο. Εσωτερικά οι ακίδες δνσεων Α0 Αν-1 χωρίζονται σε δύο ομάδες: τις δνσεις γραμμής Α0 Ακ-1 (κ στο πλήθος) και τις δνσεις στήλης Ακ Αν-1 (έστω λ στο πλήθος, όπου λ=ν κ). Οι γραμμές Α0-Ακ-1 εσωτερικά μπαίνουν σε έναν αποκωδικοποιητή γραμμής κ-σε-2 κ και αναλόγως της τιμής τους επιλέγουν μία από τις 2κ εξόδους του αποκωδικοποιητή. Παρομοίως οι γραμμές Ακ Αν-1 εσωτερικά μπαίνουν σε έναν αποκωδικοποιητή στήλης λ-σε-2 λ και αναλόγως της τιμής τους επιλέγουν μία από τις 2 λ εξόδους του αποκωδικοποιητή. Το ζεύγος (χ,ψ) προσδιορίζει ένα αποθηκευτικό στοιχείο το οποίο και επιλέγεται, οπότε η είσοδός του συνδέεται στην ακίδα εισόδου και η έξοδός του στην ακίδα εξόδου. Αναλόγως των τιμών των σημάτων επιλογής (CE) και εγγραφής/ανάγνωσης (εδώ WE), εκτελείται εγγραφή στο επιλεγέν αποθηκευτικό στοιχείο ή ανάγνωσή του. Εκτός από την μήτρα των αποθηκευτικών στοιχείων, μέσα σε ένα ολοκληρωμένο μνήμης υπάρχουν και κυκλώματα αποκωδικοποίησης της διεύθυνσης, απομονωτές ελέγχου ροής δεδομένων και ενισχυτές (buffers) για τις γραμμές δεδομένων. Τα 150
Κεφάλαιο 5: Περί μνημών σήματα ελέγχου συνδυαζόμενα με λογικές πύλες ανοίγουν τον διακόπτη εισόδου ή τον διακόπτη εξόδου δεδνων, ή διατηρούν την μνήμη σε κατάσταση αναμονής (όταν CE = 1, δηλ. δεν επιλέγεται), σύμφωνα και με τον πίνακα αληθείας του Σχ. 5 2 (γ). Από τον πίνακα της μνήμης επιλέγεται με βάση της γραμμές διεύθυνσης Α4-Α9 μια από τις 64 γραμμές. Η γραμμή του πίνακα που επιλέγεται με ένα κύκλωμα αποκωδικοποίησης έχει και αυτή 64 bit. Αυτά είναι οργανωμένα κατά τετράδες. Συνολικά έχουμε 16 τετράδες. Η επιλογή της τετράδας που θα συνδεθεί στις τέσσερεις γραμμές των δεδομένων γίνεται με τέσσερεις πολυπλέκτες 16 σε 1, που ελέγχονται από τα bit διευθύνσεως Α0-Α3. Οι πολυπλέκτες υλοποιούνται με διακόπτες και επιτρέπουν την διέλευση των δεδομένων και προς τις δύο κατευθύνσεις (είτε για ανάγνωση, είτε για εγγραφή). (α) (β) (γ) Σχ. 5 2: (α) Μνήμη RAM 16 Κ 1 bit και το λογικό της σύμβολο (β) Η εσωτερική οργάνωση μνήμης RAM 16 Κ 1 bit (γ) Πίνακας αληθείας Κύκλος Εγγραφής Στατικών Μνημών SRAM Τα βασικά σήματα που λαμβάνουν μέρος στη διαδικασία εγγραφής μιας στατικής μνήμης RAM είναι τα σήματα δνσεων, δεδ/νων, και από σήματα ελέγχου το σήμα 151
Εισαγωγή στα Μικροϋπολογιστικά Συστήματα εγγραφής WE ή WR και το σήμα επιλογής του Ο.Κ., CE ή CS, που παράγεται από την αποκωδικοποίηση των υψηλών δνσεων. Ο κύκλος αρχίζει με την εμφάνιση της επιθυμητής δνσεως στις γραμμές Α0-Αν, για μια μνήμη χωρητικότητας 2 ν+1 θέσεων. Παράλληλα η αποκωδικοποίηση των υψηλών δνσεων Αν+1 Α15, θα δώσει το κατάλληλο σήμα επιλογής του Ο.Κ., που είναι συνήθως αρνητικής λογικής. Μετά από κάποια καθυστέρηση ο με τοποθετεί τα δεδνα πάνω στην αρτηρία δεδνων, και αργότερα, όταν αυτά θα έχουν πλέον σταθεροποιηθεί, εμφανίζεται το σήμα εγγραφής. Αυτό πρέπει να έχει μια ελάχιστη διάρκεια για να γίνει αντιληπτό, t WP. Όσο πιο μικρή είναι αυτή, τόσο πιο γρήγορη είναι η μνήμη. Τυπικές τιμές είναι 80 5 ns. Με την βελτίωση της τεχνολογίας κατασκευής κατά την πάροδο του χρόνου, το όριο αυτό μικραίνει. Συνήθως η εγγραφή γίνεται κατά το ανερχόμενο μέτωπο του παλμού εγγραφής. Τα δεδνα οφείλουν να έχουν σταθεροποιηθεί t setup (t DS ) ns πρίν από το ενεργό μέτωπο του παλμού εγγραφής, όπως επίσης οφείλουν να παραμείνουν στην θέση τους για t hold (t DH ) ns μετά. Αυτοί οι δύο χρόνοι αποτελούν καθοριστικές παραμέτρους κάθε μνήμης RAM, και δίνονται μαζί με ένα σωρό άλλες χρονικές παραμέτρους στο φύλλο προδιαγραφών που εκδίδει ο κατασκευαστής (datasheet). Συνήθως οι κατασκευαστές συγκεντρώνουν όλα τα φύλλα προδιαγραφών συναφών ημιαγωγικών (και όχι μόνο) προϊόντων σε ένα τεχνικό εγχειρίδιο (databook). Στο παρακάτω σχήμα Σχ. 5 3 δίνεται ένα τυπικό διάγραμμα εγγραφής στατικής μνήμης RAM σε δύο βασικές παραλλαγές: (α) ελεγχόμενο από το σήμα επιλογής, και (β) ελεγχόμενο από το σήμα εγγραφής. Κύκλος Ανάγνωσης Στατικών Μνημών SRAM Η διαδικασία ανάγνωσης είναι παρόμοια με εκείνη της εγγραφής, με την βασική διαφορά ότι τώρα πρωταγωνιστεί το σήμα ανάγνωσης (RD) ενώ το σήμα εγγραφής παραμένει ανενεργό. Σε περίπτωση που δεν υπάρχει ξεχωριστό σήμα ανάγνωσης, η ανάγνωση γίνεται με WE = 1. Η δεύτερη βασική διαφορά είναι ότι τώρα εμφανίζεται πρώτα το σήμα ανάγνωσης και μετά ανταποκρίνεται η μνήμη τοποθετώντας τα δεδνα της επιλεγείσης δνσεως στην αρτηρία δεδνων, μετά από κάποια καθυστέρηση σε σχέση με το κατερχόμενο μέτωπο του RD, που είναι χαρακτηριστικό της ταχύτητας της μνήμης. Στην συνέχεια, όταν ο με έχει διαβάσει τα δεδνα, ανεβάζει το σήμα εγγραφής και ειδοποιεί την μνήμη να αποσύρει τα δεδνα και να επιστρέψει 152
Κεφάλαιο 5: Περί μνημών (α) (β) Σχ. 5 3: Κύκλοι εγγραφής στατικής μνήμης RAM 153
Εισαγωγή στα Μικροϋπολογιστικά Συστήματα την αρτηρία τους σε κατάσταση υψηλής αντιστάσεως. Ένα απλό τυπικό διάγραμμα ανάγνωσης στατικής μνήμης RAM φαίνεται στο παρακάτω σχήμα Σχ. 5 4, σε δύο παραλλαγές: στην πρώτη έχουμε συνεχείς αναγνώσεις αλλάζοντας την δνση (ενώ το Ο.Κ. είναι πάντοτε επιλεγμένο και το σήμα εγγραφής διαρκώς απενεργοποιημένο), ενώ στην β η ανάγνωση ελέγχεται από το σήμα επιλογής (με το σήμα εγγραφής διαρκώς απενεργοποιημένο). Στο Σχ. 5 5 βλέπουμε πόσο σύνθετος είναι ο πίνακας των χρονικών παραμέτρων εγγραφής-ανάγνωσης. (α) (β) Σχ. 5 4: Κύκλοι ανάγνωσης στατικής μνήμης RAM (α+β) 154
Κεφάλαιο 5: Περί μνημών Σχ. 5 5: Πίνακας παραμέτρων χρονισμού στατικής μνήμης RAM Άλλο παράδειγμα: μνήμη BiCMOS Ας δούμε ένα ακόμα παράδειγμα στατικής μνήμης BiCMOS, οργανωμένης σε τετράδες, με ξεχωριστά σήματα εγγραφής και ανάγνωσης (Σχ. 5 6(α)). Η τεχνο- 155
Εισαγωγή στα Μικροϋπολογιστικά Συστήματα λογία BiCMOS είναι υβρίδιο μεταξύ των τεχνολογιών διπολικής (Bi-polar) και CMOS, που συνδυάζει βασικά πλεονεκτήματα από τις δύο τεχνολογίες, για υψηλές ταχύτητες. Το λογικό διάγραμμά της (Σχ. 5 6(β)) είναι απλοποιημένο. Ο κύκλος ανάγνωσης παρουσιάζεται στο Σχ. 5 7. Παρατηρείστε ότι ενόσω τα ΟΕ (output Enable = Read) και CS είναι ενεργά, αλλάζει η δνση, με αποτέλεσμα να εμφανίζονται σε λίγο τα περιεχόμενα της επόμενης θέσης μνήμης. Σχ. 5 6: Διάταξη ακίδων και λογικό διάγραμμα μιας μνήμης BiCMOS 156
Κεφάλαιο 5: Περί μνημών Σχ. 5 7: Κύκλος ανάγνωσης μνήμης BiCMOS Κι εδώ έχουμε επίσης δύο παραλλαγές του κύκλου εγγραφής. Στην πρώτη ο κύκλος ελέγχεται από το WE, ενώ στην δεύτερη, από το CS. Το σήμα που ανεβαίνει πρώτο στην υψηλή στάθμη (από τα WE, CS), πραγματοποιεί την εγγραφή (Σχ. 5 8). (α) Σχ. 5 8: Κύκλος εγγραφής μνήμης BiCMOS (συνεχίζεται) 157
Εισαγωγή στα Μικροϋπολογιστικά Συστήματα (β) Σχ. 5 8: Κύκλος εγγραφής μνήμης BiCMOS (συνέχεια) 5.4.2 Αρχιτεκτονική δυναμικών μνημών RAM H βασική μονάδα αποθήκευσης μιας μνήμης MOS DRAM αποτελείται από έναν πυκνωτή και ένα τρανζίστορ που λειτουργεί ως διακόπτης ON-OFF (Σχ. 5 9). Η κατάσταση που αποθηκεύει η μονάδα αυτή εξαρτάται από το φορτίο του πυκνωτή. Φορτισμένος πυκνωτής σημαίνει λογικό 1 ενώ αφόρτιστος πυκνωτής σημαίνει λογικό 0. Το συγκεκριμένο αποθηκευτικό στοιχείο επιλέγεται μέσω της εισόδου επιλογής γραμμής και η πληροφορία (λογική στάθμη) εισάγεται μέσω της γραμμής δεδομένων. Η δομική μονάδα μιας MOS DRAM καταλαμβάνει πολύ λιγώτερο χώρο πάνω στο chip σε σχέση με την αντίστοιχη μονάδα της SRAM, που χρειάζεται 6 τρανζίστορ MOS. Γι αυτόν τον λόγο οι μνήμες DRAM έχουν πολλά αποθηκευτικά στοιχεία ανά μονάδα επιφανείας (μεγάλη πυκνότητα ολοκλήρωσης). Επίσης η DRAM δεν καταναλώνει σχεδόν καθόλου ενέργεια όταν δεν γράφεται ή διαβάζεται, σε αντίθεση με την SRAM. Γι αυτό οι μνήμες DRAM έχουν χαμηλώτερη κατανάλωση. Το βασικό μειονέκτημα των DRAM είναι ότι ο πυκνωτής της δομικής μονάδας της εκφορτίζεται με την πάροδο του χρόνου λόγω διαρροής φορτίου, με αποτέλεσμα να χάνεται η αποθηκευμένη πληροφορία. Ο χρόνος εκφόρτισης κυμαίνεται από 2 msec έως 32 msec για τις πιο σύγχρονες CMOS DRAM. Για να μην χαθούν οι πληροφορίες λόγω εκφόρτισης των πυκνωτών των DRAM, χρησιμοποιούνται ειδικά εξωτερικά ή εσωτερικά κυκλώματα για την ανανέωση των περιεχομένων τους (memοry refreshing), τα οποία διαβάζουν και ξαναγράφουν τα περιεχόμενα 158
Κεφάλαιο 5: Περί μνημών V DD ÅðéëïãÞ áíüãíùóçò ÓÞìá ÅããñáöÞò ÄåäïìÝíùí ÓÞìá ÁíÜãíùóçò ÄåäïìÝíùí P ÅðéëïãÞ (α) P ÅðéëïãÞ åããñáöþò Σχ. 5 9: Δομή αποθηκευτικών κυττάρων μνημών SRAM (α) και DRAM (β) τεχνολογίας CMOS (β) των αποθηκευτικών στοιχείων περιοδικά, με περίοδο μικρότερη ή το πολύ ίση με το χρόνο εκφόρτισης των πυκνωτών. Αρχικά η ανανέωση γινόταν είτε από τον ίδιο τον με, είτε από ειδικά εξωτερικά κυκλώματα. Οι σύγχρονες δυναμικές μνήμες RAM περιέχουν εσωτερικά κυκλώματα ανανέωσης των περιεχομένων τους κι έτσι η χρήση τους έχει απλοποιηθεί σημαντικά. Στο Σχ. 5 10 βλέπουμε το λογικό σύμβολο (α) και το λειτουργικό διάγραμμα (β) μιας σύγχρονης δυναμικής μνήμης RAM 1Μ 4 bit. Παρατηρείστε ότι οι δνσεις γραμμής και στήλης αποτελούνται από 10 bit η κάθε μια και ότι υπάρχουν τέσσερεις παράλληλες μήτρες αποθηκευτικών στοιχείων, αφού η μνήμη είναι οργανωμένη σε τετράδες. Στο Σχ. 5 11 βλέπουμε τον πίνακα αληθείας. Παρατηρείστε ότι είναι αρκετά πιο σύνθετος από εκείνους των στατικών μνημών που είδαμε ως τώρα. 159