Περιεχόμενα. Πρόλογος... XI. Κεφάλαιο 1. Συστήματα Βασισμένα σε FPGA Κεφάλαιο 2. Τεχνολογία VLSI Εισαγωγή Βασικές Αρχές...

Transcript

1 Περιεχόμενα Πρόλογος... XI Κεφάλαιο 1. Συστήματα Βασισμένα σε FPGA Εισαγωγή Βασικές Αρχές Boolean Άλγεβρα Σχηματικά και Λογικά Σύμβολα Ψηφιακή Σχεδίαση και FPGAs Ο Ρόλος των FPGAs Τύποι των FPGAs FPGAs έναντι Εξατομικευμένης VLSI Λογικής Σχεδιασμός σε Συστήματα Βασισμένα σε FPGA Σκοπός και Τεχνικές Ιεραρχικός Σχεδιασμός Σχεδιαστικά Επίπεδα Αφαίρεσης Μεθοδολογίες Σύνοψη Προβλήματα Κεφάλαιο 2. Τεχνολογία VLSI Εισαγωγή Διαδικασίες Κατασκευής Χαρακτηριστικά των τρανζίστορ CMOS Λογικές Πύλες Στατικές Συμπληρωματικές Πύλες Καθυστέρηση Πύλης... 47

2 vi Σχεδιασμός Ψηφιακών Συστημάτων σε FPGAs Κατανάλωση Ισχύος Οδήγηση μεγάλων φορτίων Πύλες χαμηλής κατανάλωσης Διακοπτική λογική Καλώδια Στρατηγικές καλωδίων Παρασιτικά στοιχεία καλωδίων Μοντέλα Καλωδίων Καθυστέρηση μέσω μιας RC Γραμμής Μεταφοράς Εισαγωγή Απομονωτών (Buffers) στην RC Γραμμή Μεταφοράς Παρεμβολές (Crosstalks) Μεταξύ RC Καλωδίων Καταχωρητές και Μνήμες RAM Καταχωρητές Μνήμες Τυχαίας Προσπέλασης Συσκευασία και Είσοδοι/Έξοδοι Συσκευασία Pads Σύνοψη Προβλήματα Κεφάλαιο 3. FPGA Fabrics Εισαγωγή Αρχιτεκτονικές FPGA SRAM-βασισμένα FPGAs Σύνοψη Λογικά Στοιχεία Δίκτυα Διασύνδεσης Διαμόρφωση (Configuration) Μόνιμα προγραμματισμένα FPGAs

3 vii Περιεχόμενα Αντιασφάλειες Antifuses Flash Διαμόρφωση Λογικά Μπλοκ Δίκτυα Διασύνδεσης Προγραμματισμός I/O Ολοκληρωμένου Σχεδιασμός Κυκλώματος δομών FPGA Λογικά Στοιχεία Διασύνδεση Αρχιτεκτονική Δομών FPGA Παράμετροι Λογικών Στοιχείων Αρχιτεκτονική Διασύνδεσης Pinout Περίληψη Προβλήματα Κεφάλαιο 4. Συνδυαστική Λογική Εισαγωγή Η Διαδικασία Λογικής Σχεδίασης Γλώσσες περιγραφής Υλικού Μοντελοποίηση με HDLs Verilog VHDL Συνδυαστική καθυστέρηση Δικτύου Προδιαγραφές καθυστερήσεων Καθυστέρηση Πυλών και Καλωδίων Fanout Καθυστέρηση μονοπατιού Καθυστέρηση και Φυσικός Σχεδιασμός

4 viii Σχεδιασμός Ψηφιακών Συστημάτων σε FPGAs 4.5 Ισχύς & Βελτιστοποίηση Ενέργειας Ανάλυση Δυσλειτουργιών και Βελτιστοποίηση Αριθμητική Λογική Αριθμητικές Αναπαραστάσεις Συνδυαστικοί Ολισθητές Αθροιστές ALUs Πολλαπλασιαστές Υλοποίηση λογικής για FPGAs Μετάφραση κατευθυνόμενη από το Συντακτικό Υλοποίηση Λογικής με Μακροεντολές Σύνθεση Λογικής Τεχνολογικά-Ανεξάρτητη Βελτιστοποίηση Λογικής Τεχνολογικά Εξαρτημένες Βελτιστοποιήσεις Λογικής Σύνθεση Λογικής για FPGAs Φυσικός Σχεδιασμός για FPGAs Χωροθέτηση Δρομολόγηση Επανεξέταση της διαδικασίας λογικής σχεδίασης Σύνοψη Προβλήματα Κεφάλαιο 5. Ακολουθιακές Μηχανές Εισαγωγή Διαδικασία Σχεδίασης Ακολουθιακών Μηχανών Στυλ Ακολουθιακής Σχεδίασης Μοντέλα Μετάβασης Καταστάσεων και Επιπέδου Καταχωρητή Θεωρία Μηχανών Πεπερασμένης-Κατάστασης Εκχώρηση Κατάστασης

5 ix Περιεχόμενα Στυλ Μοντελοποίησης της Verilog Κανόνες για Χρονισμό (Rules for Clocking) Flip-Flop και Μανδαλωτές Αρχές χρονισμού Ανάλυση Επιδόσεων Απόδοση Συστημάτων βασισμένων σε Flip-Flop Απόδοση Συστημάτων βασισμένων σε Μανδαλωτές Παραποίηση ρολογιού (Clock Skew) Επαναπροσδιορισμός του χρονισμού (Retiming) Βελτιστοποίηση Ισχύος Σύνοψη Προβλήματα Κεφάλαιο 6. Αρχιτεκτονική Εισαγωγή Σχεδιασμός Συνδυαστικής Λογικής Αρχιτεκτονική Ελεγκτή Διαδρομής Δεδομένων Χρονοδρομολόγηση και κατανομή Κατανάλωση Διοχέτευση Μεθοδολογίες σχεδιασμού Διαδικασίες σχεδιασμού Προδιαγραφές σχεδιασμού Επαλήθευση του σχεδίου Παράδειγμα σχεδιασμού Επεξεργαστής ψηφιακού σήματος Σύνοψη Προβλήματα

6 x Σχεδιασμός Ψηφιακών Συστημάτων σε FPGAs Κεφάλαιο 7. Συστήματα Πολύ Μεγάλης Κλίμακας Εισαγωγή Δίαυλοι Πρωτόκολλα και Προδιαγραφές Λογικός Σχεδιασμός Διαύλων Μικροεπεξεργαστές και Συστήματα Διαύλων Συσκευές FPGAs Αρχιτεκτονικές Συσκευών FPGAs Σειριακή I/O Μνήμες CPUs και Ενσωματωμένοι Πολλαπλασιαστές Συστήματα Πολλαπλών FPGAs Περιορισμοί Συστημάτων Πολλαπλών FPGAs Διασύνδεση Πολλαπλών FPGAs Μικροεπεξεργαστής και Δίαυλοι Συστήματος Αρχιτεκτονικές Novel Πρωτόκολλα και Λογική Σχεδίαση για τους Διαύλους Σύνοψη Προβλήματα Αναφορές Ευρετήριο