ΑΝΑΠΤΥΞΗ ΜΕΘΟ ΟΛΟΓΙΑΣ ΣΧΕ ΙΑΣΜΟΥ ΕΠΕΞΕΡΓΑΣΤΩΝ ΕΙ ΙΚΟΥ ΣΚΟΠΟΥ. Νικόλαος Κ. Καββαδίας

Transcript

1 ΑΝΑΠΤΥΞΗ ΜΕΘΟ ΟΛΟΓΙΑΣ ΣΧΕ ΙΑΣΜΟΥ ΕΠΕΞΕΡΓΑΣΤΩΝ ΕΙ ΙΚΟΥ ΣΚΟΠΟΥ Ι ΑΚΤΟΡΙΚΗ ΙΑΤΡΙΒΗ Νικόλαος Κ. Καββαδίας Φυσικός Ραδιοηλεκτρολόγος ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ ΣΧΟΛΗ ΘΕΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ ΤΜΗΜΑ ΦΥΣΙΚΗΣ ΘΕΣΣΑΛΟΝΙΚΗ ΦΕΒΡΟΥΑΡΙΟΣ 2008

2

3 Ανάπτυξη Μεθοδολογίας Σχεδιασµού Επεξεργαστών Ειδικού Σκοπού ιδακτορική διατριβή του Νικολάου Κ. Καββαδία B.Sc. Φυσικού M.Sc. Ραδιοηλεκτρολόγου Το έργο συγχρηµατοδοτείται 75% της ηµόσιας απάνης από την Ευρωπαϊκή Ενωση Ευρωπαϊκό Κοινωνικό Ταµείο 25% της ηµόσιας απάνης από το Ελληνικό ηµόσιο Υπουργείο Ανάπτυξης Γενική Γραµµατεία Ερευνας και Τεχνολογίας και από τον Ιδιωτικό Τοµέα στο πλαίσιο του Μέτρου 8.3 του Ε.Π. Ανταγωνιστικότητα Γ Κοινοτικό Πλαίσιο Στήριξης. Αριστοτέλειο Πανεπιστήµιο Θεσσαλονίκης Σχολή Θετικών Επιστηµών Τµήµα Φυσικής Θεσσαλονίκη Φεβρουάριος 2008

4

5 Η παρούσα διδακτορική διατριβή παρουσιάστηκε δηµόσια και εξετάστηκε από επταµελή εξεταστική επιτροπή, η οποία ορίστηκε από τη Γενική Συνέλευση Ειδικής Σύνθεσης του Τµήµατος Φυσικής Α.Π.Θ. (7/7-4/2008), την Πέµπτη 8 Μαΐου και ώρα 11:00, στην αίθουσα διαλέξεων του Εργαστηρίου Ραδιοεπικοινωνιών (Αίθουσα Τηλεδιάσκεψης, 4 ος όροφος κτιρίου ΣΘΕ, Γ Εργαστήριο Φυσικής). Σύνθεση της επταµελούς εξεταστικής επιτροπής: Ι. Σάχαλος, καθηγητής Τµήµατος Φυσικής Α.Π.Θ. Α. Ποµπόρτσης, καθηγητής Τµήµατος Πληροφορικής Α.Π.Θ. Κ. Γκούτης, καθηγητής Τµήµ. Ηλεκτρ. Μηχ. Και Τεχν. Υπολ. του Παν. Πατρών Σ. Σίσκος, αναπληρωτής καθηγητής Τµήµατος Φυσικής Α.Π.Θ. Θ. Λαόπουλος, αναπληρωτής καθηγητής Τµήµατος Φυσικής Α.Π.Θ. Γ. Θεοδωρίδης, λέκτορας Τµήµατος Φυσικής Α.Π.Θ. Σ. Νικολαΐδης, επίκουρος καθηγητής Τµήµατος Φυσικής Α.Π.Θ., επιβλέπων

6

7 Αφιερώνεται στον α. Γ., στη σύζυγό µου Βάσω, στους γονείς µου Κωνσταντίνο και Άννα

8

9 Πρόλογος Η παρούσα διδακτορική διατριβή εκπονήθηκε στο Εργαστήριο Ηλεκτρονικής του Τοµέα Ηλεκτρονικής και Ηλεκτρονικών Υπολογιστών του Τµήµατος Φυσικής του Αριστοτέλειου Πανεπιστηµίου Θεσσαλονίκης. Το αντικείµενο που πραγµατεύεται είναι η ανάπτυξη µεθοδολογίας σχεδιασµού επεξεργαστών ειδικού σκοπού. Η µεθοδολογία στοχεύει στην ανάπτυξη και σχεδιασµό ενσωµατωµένων επεξεργαστών για την εκτέλεση ενός συνόλου εφαρµογών µε κοινά χαρακτηριστικά, δίνοντας έµφαση στους προγραµµατιζόµενους επεξεργαστές. Βασικό στόχο αποτελεί η βέλτιστη εκµετάλλευση των ιδιαίτερων χαρακτηριστικών των εφαρµογών ώστε να ικανοποιούνται απαιτήσεις σε επεξεργαστικές επιδόσεις, διατηρώντας παράλληλα το επιθυµητό επίπεδο ευελιξίας. Η αυτοµατοποίηση της µεθοδολογίας αυτής και η εφαρµογή της σε ρεαλιστικές εφαρµογές αποτελεί βασικό στόχο της διατριβής. Στο σηµείο αυτό θα ήθελα να ευχαριστήσω θερµά όλους όσους συνέβαλαν µε οιονδήποτε τρόπο στην εκπόνηση της διδακτορικής διατριβής. Θέλω να ευχαριστήσω τον επιβλέποντα καθηγητή µου, επίκουρο καθηγητή κ. Σπυρίδωνα Νικολαΐδη, για τις πολύτιµες συµβουλές και την καθοδήγησή του. Αφιερώνοντας µεγάλο µέρος από τον πολύτιµό του χρόνο, µου παρείχε εξαίρετη καθοδήγηση και υποστήριξη σε όλη την πορεία της διατριβής. Επίσης, θα ήθελα να ευχαριστήσω και τα υπόλοιπα µέλη της τριµελούς συµβουλευτικής επιτροπής τον αναπλ. καθ. κ. Θεόδωρο Λαόπουλο και τον καθ. κ. Ιωάννη Σάχαλο για την εµπιστοσύνη που µου έδειξαν και τις συµβουλές και στήριξη που µου παρείχαν κατά τη διάρκεια της διδακτορικής µου διατριβής. Απευθύνω θερµές ευχαριστίες προς τα µέλη της επταµελούς επιτροπής για το χρόνο που διέθεσαν για την ενασχόληση τους µε το κείµενο της διατριβής. Ιδιαίτερες ευχαριστίες για την άψογη συνεργασία και τις συζητήσεις πάνω σε ερευνητικά θέµατα, απευθύνονται στον λέκτορα Γεώργιο Θεοδωρίδη και τον υποψήφιο διδάκτορα Νικόλαο Βασιλειάδη. Θα αποτελούσε σηµαντική παράλειψη να µην αναφέρω την τεχνική αλλά και ηθική υποστήριξη που έλαβα από τα µέλη ΕΠ, ΕΕ ΙΠ και τους υποψήφιους διδάκτορες του τοµέα Ηλεκτρονικής και Ηλεκτρονικών Υπολογιστών στο σύνολο τους και ιδιαίτερα θέλω να ευχαριστήσω τον αναπλ. καθ. κ. Σ. Σίσκο. Ευχαριστώ ιδιαιτέρως τη Γενική Γραµµατεία Έρευνας και Τεχνολογίας του Υπουργείου Ανάπτυξης για την οικονοµική υποστήριξη που παρείχε προς τη διδακτορική διατριβή κατά την περίοδο Θα ήθελα να ευχαριστήσω θερµά τους γονείς µου, Κωνσταντίνο και Άννα για την ανεκτίµητη στήριξή τους και την ακόµη µεγαλύτερη υποµονή τους για την παρατεταµένη περίοδο σπουδών µου,

10 από το 1995 µέχρι σήµερα. Επίσης, ευχαριστώ τους «θετούς» µου γονείς Αντώνιο και Φανή για την κατανόηση, τη βοήθεια και τη στήριξή τους κατά τα χρόνια εκπόνησης της διατριβής. Τέλος, ευχαριστώ θερµά από τα βάθη της καρδιάς µου, την σύζυγό µου Βασιλική Γιαννακοπούλου για την αµέριστη συµπαράσταση και κατανόησή της, αλλά και τις εύστοχες συµβουλές της σε αµιγώς τεχνικά ζητήµατα που άπτονται της διατριβής. Νικόλαος Καββαδίας Θεσσαλονίκη, Φεβρουάριος 2008

11 Περίληψη Η παρούσα διδακτορική διατριβή έχει ως αντικείµενο την ανάπτυξη µεθοδολογίας σχεδιασµού επεξεργαστών ειδικού σκοπού, οι οποίοι πλαισιώνουν ενσωµατωµένα συστήµατα, τα οποία υποστηρίζουν οµάδες εφαρµογών µε κοινά χαρακτηριστικά. Χαρακτηριστικά παραδείγµατα πεδίων εφαρµογών υπάγονται εν γένει στην ψηφιακή επεξεργασία σήµατος χωρίς να υπάρχει θεµελιώδης περιορισµός στη στόχευση και άλλων ρεαλιστικών/βιοµηχανικών εφαρµογών. Συχνά υπάρχει η ανάγκη εξυπηρέτησης αυτών των εφαρµογών υπό περιορισµούς φορητότητας, ικανών επεξεργαστικών επιδόσεων, προσαρµοστικότητας/ευελιξίας σε ενδεχόµενες µεταβολές των προτύπων που τις διέπουν, και των χρονικών περιθωρίων από την ανάπτυξη του προϊόντος στο οποίο ενσωµατώνονται µέχρι την προώθησή του στην αγορά. Οι προϋποθέσεις αυτές, στις περισσότερες περιπτώσεις, δεν µπορούν να ικανοποιηθούν από τις παραδοσιακές λύσεις των ολοκληρωµένων κυκλωµάτων ειδικού σκοπού (ASIC) λόγω της έλλειψης ευελιξίας και του υψηλού κόστους ανάπτυξής τους και των επεξεργαστών γενικού σκοπού (GPP) οι οποίοι παρουσιάζουν υψηλή κατανάλωση ενέργειας/ισχύος και συγκριτικά χαµηλές επιδόσεις ανά µονάδα επιφάνειας. Λύση στο πρόβληµα αυτό δίνουν οι επεξεργαστές ειδικού σκοπού (ΕΕΣ) και ιδιαίτερα το υποσύνολο των προγραµµατιζόµενων ΕΕΣ συνόλου εντολών (ASIP). Οι ASIP συνδυάζουν ικανοποιητική ευελιξία µέσω της δυνατότητας προγραµµατισµού τους µε χρήση συνόλου εντολών, διατηρώντας παράλληλα τις υψηλές επιδόσεις µιας αφοσιωµένης ASIC λύσης. Ένας επεξεργαστής ειδικού σκοπού σχεδιάζεται είτε για µία εφαρµογή είτε για σύνολο εφαρµογών µε κοινά χαρακτηριστικά. Η επιτυχία στο σχεδιασµό του έγκειται στη βέλτιστη εκµετάλλευση των ιδιαίτερων χαρακτηριστικών των εφαρµογών ώστε να ικανοποιηθούν οι απαιτήσεις σε ταχύτητα, επιφάνεια, και κατανάλωση ισχύος, διατηρώντας παράλληλα ένα επιθυµητό επίπεδο ευελιξίας. Για το σκοπό αυτό, η προσπάθεια εστιάζεται στη βελτιστοποίηση των εντατικών, επεξεργαστικά, υπολογιστικών διεργασιών, που είναι κρίσιµες για τις συνολικές επιδόσεις του επεξεργαστή. Οι στόχοι της διδακτορικής διατριβής οι οποίοι επιτεύχθηκαν είναι: η διαµόρφωση µεθοδολογίας για την ανάπτυξη ροής σχεδιασµού ΕΕΣ, η ανάπτυξη νέων τεχνικών στο επίπεδο της αρχιτεκτονικής και µικροαρχιτεκτονικής επεξεργαστών για την επίτευξη υψηλών επιδόσεων κάτω από τις παραπάνω προϋποθέσεις, και η επέκταση ή/και προσαρµογή αλγορίθµων όπως για τη γέννηση ειδικών εντολών, για διεργασίες που υπεισέρχονται στην υλοποίηση επιµέρους τµηµάτων της µεθοδολογίας. Προκειµένου την πρακτική εφαρµοστικότητα της µεθοδολογίας εισήχθησαν ισχυρά στοιχεία αυτοµατισµού τόσο στην όλη ροή ανάπτυξης όσο και σε επιµέρους βήµατα της µεθοδολογίας υπό τη µορφή πρωτότυπων λογισµικών εργαλείων ανάλυσης εφαρµογών, γέννησης ειδικών εντολών και αποτίµησης επιδόσεων. Η αξία της µεθοδολογίας αποτιµήθηκε µε την ανάπτυξη πρωτότυπων

12 επεξεργαστών, το σχεδιασµό προσοµοιωτών τους και την υλοποίησή τους σε διατάξεις προγραµµατιζόµενου πεδίου (FPGA) και τη δοκιµή τους για ενδεικτικά πεδία εφαρµογών. Για την εφαρµογή της µεθοδολογίας αναπτύχθηκε µια νέα οικογένεια επεξεργαστών µέσω καινοτόµων τεχνικών που συµβάλλουν στην αύξηση της υπάρχουσας γνώσης στο πεδίο της ανάπτυξης επεξεργαστών ειδικού σκοπού. Για την επιτάχυνση της εκτέλεσης αλγορίθµων µε εντατικές διεργασίες βρόχων αναπτύχθηκε η αρχιτεκτονική Ελεγκτή Βρόχου Μηδενικής Καθυστέρησης (ZOLC), η οποία αποτελεί µακροσκοπική επέµβαση στο περίγραµµα της µικροαρχιτεκτονικής για την ενίσχυση της λογικής ελέγχου. Επίσης, αναπτύχθηκε µικροαρχιτεκτονικό περίγραµµα από µηδενική βάση για τους στοχευόµενους ASIP µε ιδιαίτερα χαρακτηριστικά όπως: την υποστήριξη δεκάδων παραµέτρων ρύθµισης για την κλιµάκωσή τους κατά απαίτηση, την υποστήριξη εκτέλεσης δοµών σύνθετων λειτουργιών µε πολλαπλά έντελα εισόδου και εξόδου, τη θέσπιση εµβόλιµου σταδίου διοχέτευσης για την αποκωδικοποίηση των σύνθετων ειδικών εντολών και τη χρήση παραµετρικού πολυθυρικού αρχείου καταχωρητών για την υποστήριξη αυτών, τη θέσπιση κλιµακούµενης αρχιτεκτονικής προώθησης δεδοµένων για την αξιοποίηση ενδιάµεσων αποτελεσµάτων από µεταγενέστερα στάδια διοχέτευσης, την υποστήριξη συνεπεξεργαστών σε τοπική διασύνδεση τύπου σηµείου-σε-πολλαπλάσηµεία, την υποστήριξη ειδικών εντολών πολλαπλών κύκλων που ενσωµατώνουν πολλαπλές λειτουργίες φόρτωσης ή/και αποθήκευσης από/προς τη µνήµη δεδοµένων και µάλιστα όχι απαραίτητα σε σειρά. Η µεθοδολογία χρησιµοποιήθηκε για τη στόχευση ενός συνόλου εφαρµογών επεξεργασίας εικόνας σε επεξεργαστή που πληρεί τις προαναφερθείσες προδιαγραφές, σηµειώνοντας σηµαντική αύξηση επιδόσεων (περισσότερες από 6 φορές). Σε κάθε περίπτωση, επεξεργαστές της µεθοδολογίας µπορούν να υλοποιηθούν σε τεχνολογίες ASIC και FPGA. Νικόλαος Κ. Καββαδίας Θεσσαλονίκη Φεβρουάριος 2008

13 Abstract This Ph.D. dissertation unfolds a methodology for the development and design of applicationspecific processors, suitable for incorporation in embedded systems, supporting application sets that feature common characteristics. Representative examples of the considered application domains belong to the digital signal processing field, without fundamental reasons for this methodology not being applicable to other realistic/industrial application environments as well. Often, it is required that these applications have to be serviced under constraints of portability, sufficient processing performance, adaptability/flexibility to potential changes to the standards that they ought comply, and the time limitations from the starting point of developing the associated product (to which they are embedded to) to its introduction to the market (time-to-market). In most cases, these requirements cannot be satisfied by deploying the traditional solutions of either Application-Specific Integrated Circuits (ASICs) due to their lack of flexibility, and the associated high development costs and financial risks, or General-Purpose Processors (GPPs) which present increased power/energy consumption and relatively low performance per area unit. Application-Specific Processors and especially their subset of Application-Specific Instructionset Processors (ASIPs) present a solution to the aforementioned problem. ASIPs provide sufficient flexibility through their programmability by the use of an instruction repertoire, while sustaining the high performance of a dedicated ASIC solution. An application-specific processor is designed for either an application or an application set that present similarities. The success of an ASIP design is determined by the optimal utilization of the respective characteristics of the applications, in order to satisfy requirements on performance, circuit area occupation and energy dissipation, while maintaining the desired level of flexibility. For this purpose, the effort is focused in optimizing the computationally-intensive tasks that are critical for the overall performance of the processor under design. The aims of this Ph.D. dissertation that have been achieved are: the formulation of a methodology for the development of an ASIP design flow, the development of novel techniques at the level of architectural and microarchitectural design for accomplishing the aforementioned requirements regarding processor metrics, and the extension and adaptation of algorithms such as for the generation of custom instructions, for underlying tasks involved in the realization of individual parts of the methodology. For establishing the applicability of the methodology in practice, strong design automation elements have been introduced in both the overall design flow and parts of the methodology in the form of prototype software tools for application analysis, custom instruction generation and selection under constraints, and performance estimation. The merit of the methodology

14 has been evaluated with the end-to-end development of processor prototypes, the design of the corresponding simulators and programming tools, and their implementation in FPGA devices for extensive testing of indicative application fields. For applying the methodology in practice, a new family of processors has been developed through the use of contemporary techniques that contribute to advancing the state of the art in the corresponding field of embedded system design. First, for accelerating the execution of applications incorporating data-intensive loop structures of arbitrary complexity, the ZOLC (Zero-Overhead Loop Controller) architecture has been proposed. ZOLC constitutes a macroscopic intervention at the microarchitecture template for enhancing control logic in the targeted application-specific processors. Further, a novel microarchitecture template was developed from scratch for encompassing the targeted ASIPs with specialized characteristics such as: support of an extensive list of configuration parameters that can be scaled upon request, support of atomic execution of complex functionalities involving multiple input and output operands, in the form of application-specific hardware extensions (ASHEs), establishment of an interim pipeline stage of decoding custom instructions, that are supported by a multi-port register file available to the architecture programmer, establishment of a scalable data forwarding architecture for exploiting intermediate results from succeeding pipeline stages in the processor, support of coprocessors to which the processor pipeline is interconnected via a point-tomulti-point network, support of multi-cycle custom instructions that incorporate multiple load/store operations from/to the data memory that are not necessarily scheduled in-order. The methodology has been used for targeting an image processing application set on a processor that fulfills these specifications, achieving considerable performance improvement of more than 6 times when compared to an unaugmented processor equivalent to standard embedded RISCs. In all cases considered through out the manuscript, processors that adhere to the methodology can be implement in dominant ASIC and FPGA technology processes. Nikolaos K. Kavvadias Thessaloniki Greece February 2008

15 Πίνακας Περιεχοµένων 1. ΕΙΣΑΓΩΓΗ Επεξεργαστές ειδικού σκοπού για την υποστήριξη των µοντέρνων ενσωµατωµένων εφαρµογών Γενικές αρχές µιας µεθοδολογίας ανάπτυξης επεξεργαστών ειδικού σκοπού Καινοτοµίες της διδακτορικής διατριβής Οργάνωση της διδακτορικής διατριβής ΕΠΙΣΚΟΠΗΣΗ ΒΙΒΛΙΟΓΡΑΦΙΑΣ ΚΑΙ ΤΗΣ ΥΠΑΡΧΟΥΣΑΣ ΤΕΧΝΙΚΗΣ Τεχνικές που εφαρµόζονται στο σχεδιασµό επεξεργαστών ειδικού σκοπού Τεχνικές ανάλυσης των εφαρµογών Τεχνικές σύνθεσης εντολών (γέννηση και επιλογή εντολών) Αρχιτεκτονική καταχωρητών Βελτιώσεις για την εκτέλεση δοµών βρόχων Βέλτιστη επιλογή παραµέτρων σε διαµορφώσιµους και επεκτάσιµους επεξεργαστές Τεχνικές αύξησης της παραλληλίας επεξεργασίας Αλληλεπίδραση µεταγλωττιστή-αρχιτεκτονικής στη ροή σχεδιασµού ενός ASIP Superscalar και VLIW αρχιτεκτονικές Ανασκόπηση των ερευνητικών προγραµµάτων ανάπτυξης µεθοδολογιών σχεδιασµού επεξεργαστών ειδικού σκοπού ASIP Meister/ PEAS-III: Osaka University (Ιαπωνία) EXPRESSION: Center of Embedded Computer Systems, University of California at Irvine (Η.Π.Α.) EDGE Processor Designer: Coware Inc. Μέχρι πρότινος: University of Aachen (Γερµανία) BUILDABONG: University of Paderborn (Γερµανία) Sim-nML: Indian Institute of Technology, Kanpur (Ινδία) Liberty: Department of Computer Science and Electrical Engineering, Princeton University (Η.Π.Α.) MESCAL: University of California at Berkeley and Infineon Technologies (Η.Π.Α.) CHESS/CHECKERS: Target Compiler Technologies (Βέλγιο) COSI: IRISA and INRIA institutes (Γαλλία) SPARK: Center of Embedded Computer Systems, University of Irvine (Η.Π.Α.) Srijan: Embedded Systems Group, IIT Delhi (Ινδία) ASSET: Embedded Systems Group, IIT Delhi (Ινδία) MOVE: Delft University of Technology (Ολλανδία) Πρακτικές και λογισµικά εργαλεία για την ανάπτυξη πλαισίου εργασίας σχεδιασµού ΕΕΣ Μεταγλωττιστές και υποδοµές µεταγλωττιστή Εργαλεία ανάπτυξης περιβάλλοντος προγραµµατισµού ή/και προσοµοίωσης ενός νέου ΕΕΣ Άλλα λογισµικά εργαλεία για την ανάπτυξη του πλαισίου εργασίας παραγωγής ΕΕΣ ΑΝΑΠΤΥΞΗ ΡΟΗΣ ΑΝΑΛΥΣΗΣ ΤΩΝ ΕΦΑΡΜΟΓΩΝ Πρακτικά ζητήµατα στην ανάπτυξη µιας ροής ανάλυσης εφαρµογών Αρχιτεκτονική SUIFvm Γενικά χαρακτηριστικά της αρχιτεκτονικής SUIFvm Το σύνολο εντολών SUIFvm Τρόποι διευθυνσιοδότησης Τύποι δεδοµένων Εκτέλεση/διερµηνεία εφαρµογών δοκιµής στην αρχιτεκτονική SUIFvm Η ροή ανάλυσης εφαρµογών Περιγραφή της ροής ανάλυσης εφαρµογών Η χρήση της υποδοµής µεταγλωττιστή στη ροή ανάλυσης εφαρµογών Περάσµατα ανάλυσης και βελτιστοποίησης Βασική διαδικασία µεταγλώττισης από C σε SUIFvm CDFG τυποποίηση για τις συναρτήσεις των αναλυόµενων εφαρµογών Η διαδικασία της ανάλυσης των εφαρµογών... 75

16 Πίνακας Περιεχοµένων Μετρικά χαρακτηρισµού εφαρµογών και διαδικασία εξαγωγής τους Εφαρµογές δοκιµής Χαρακτηρισµός των εφαρµογών Επίδραση των βελτιστοποιήσεων µεταγλωττιστή στις επιδόσεις των εφαρµογών Μίγµα στατικών (SIMIX) και δυναµικών (DIMIX) εντολών Ανάλυση τύπων δεδοµένων Εξαγωγή και χαρακτηρισµός των κρίσιµων βασικών µπλοκ των εφαρµογών Οπτικοποίηση των DDG για κρίσιµα βασικά µπλοκ των εφαρµογών ΤΟ ΓΕΝΙΚΟ ΑΡΧΙΤΕΚΤΟΝΙΚΟ ΠΕΡΙΓΡΑΜΜΑ ΤΩΝ ΕΕΣ Σύνολο προκαθορισµένων παραµέτρων του γενικού αρχιτεκτονικού περιγράµµατος ιερεύνηση της αρχιτεκτονικής διαύλου ηµοφιλείς αρχιτεκτονικές διαύλου ιερεύνηση της οργάνωσης της αρχιτεκτονικής τοπικής µνήµης και καταχωρητών Καθορισµός των χαρακτηριστικών και της διασυνδεσιµότητας των λειτουργικών µονάδων των ΕΕΣ Καθορισµός των χαρακτηριστικών ιδιοτήτων για την εσωτερική οργάνωση των ειδικών λειτουργικών µονάδων Καθορισµός της διασυνδεσιµότητας των ειδικών λειτουργικών µονάδων στους ΕΕΣ Παράδειγµα γενικού αρχιτεκτονικού περιγράµµατος: Ο ΕΕΣ γενετικών αλγορίθµων VGP-I Σύνοψη του γενικού αρχιτεκτονικού περιγράµµατος των ΕΕΣ Η ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΕΛΕΓΧΟΥ ZOLC Αναπαράσταση για εφαρµογές µε εντατική επεξεργασία βρόχων Περιπτώσεις χρήσης του ελέγχου ZOLC Περίπτωση µελέτης: Πολλαπλασιασµός πινάκων κατά µπλοκ σε ένα DSP µε λειτουργίες ZOLC Υποστήριξη βρόχων πολλαπλών εισόδων για λειτουργία ZOLC Υποστήριξη για εναλλακτικά µοντέλα λειτουργιών βρόχων στο υλικό (hardware looping) Ενσωµάτωση της µονάδας ZOLC σε προγραµµατιζόµενους επεξεργαστές Άποψη περιγράµµατος ενός επεξεργαστή ενισχυµένου από λειτουργίες ZOLC Αρχιτεκτονικές λεπτοµέρειες για τα στοιχεία του ZOLC Προδιαγραφές σε επίπεδο RTL για τους µηχανισµούς ZOLC ιεξοδική µελέτη των απαιτήσεων για την υποστήριξη του ZOLC στο υλικό και στο λογισµικό Αυτοµατοποιώντας τις βελτιστοποιήσεις ZOLC εντός πλαισίου εργασίας µεταγλωττιστήβελτιστοποιητή επιπέδου συµβολοµεταφραστή Αναλύοντας διεξοδικά τις επιπλοκές του ZOLC στο υλικό και στο λογισµικό των ενσωµατωµένων επεξεργαστών Εκτίµηση επιδόσεων για RISC µικροεπεξεργαστές που διαθέτουν µηχανισµούς ZOLC Απαιτήσεις σε υλικό για την υλοποίηση µηχανισµών ZOLC σε ενσωµατωµένους επεξεργαστές Επιδόσεις σε κύκλους µηχανής για έναν MIPS-I επεξεργαστή µε αρχιτεκτονικές τροποποιήσεις κατά ZOLC Πειράµατα για τον hdsp ASIP ΓΕΝΝΗΣΗ ΚΑΙ ΕΠΙΛΟΓΗ ΕΙ ΙΚΩΝ ΕΝΤΟΛΩΝ Βασικές έννοιες και ορισµοί για τις ειδικές εντολές Oρισµοί για τις βασικές δοµές γράφων που χρησιµοποιούνται στη γέννηση ειδικών εντολών Βασικοί τύποι γράφων και τοµών Κατάλληλοι τύποι τοµών για ειδικές εντολές Θεµελιώδη προβλήµατα γέννησης και επιλογής εντολών Αλγόριθµοι γέννησης ειδικών εντολών Βασικός αλγόριθµος εξαγωγής τοµών MaxMISO Βασικός αλγόριθµος εξαγωγής δοµών MIMO (αναγνώριση µονής τοµής) Γέννηση και επιλογή εντολών µε το πλαίσιο εργασίας IAGF Γενική άποψη του IAGF υνατότητες χρήσης του αλγορίθµου GENMISO εντός του IAGF Ένα πλήρες παράδειγµα: Ανάλυση του αλγορίθµου συµπίεσης µορφής κατά MPEG-4 και σχεδιασµός της µονάδας για τη λειτουργία «ανεύρεσης διανυσµάτων κίνησης» ii

17 Πίνακας Περιεχοµένων Αυτοµατοποιηµένα σενάρια διερεύνησης πεδίου λύσεων για την επέκταση ενσωµατωµένων επεξεργαστών Γέννηση εντολών για διαφορετικούς αριθµούς εισόδων Επιτάχυνση εφαρµογής κάτω από διαφορετικούς περιορισµούς κόµβων Επίδραση βελτιστοποιήσεων πολλαπλασιασµού απλής σταθεράς Επιλογή ειδικών εντολών Λύση µε άπληστη τεχνική υπό περιορισµό αριθµού ειδικών εντολών και διαφορετικών µετρικών προτεραιότητας Γέννηση και επιλογή εντολών µε το YARDstick Πρακτικά ζητήµατα στη γέννηση/επιλογή ειδικών εντολών Στα εσώτερα του YARDstick Ο πυρήνας του YARDstick οµή ενός περιβάλλοντος YARDstick Χρήση του YARDstick API Περιπτώσεις διερεύνησης πεδίου λύσεων µε το YARDstick Εισαγωγικό παράδειγµα εξαγωγής ειδικής εντολής: Ανίχνευση ακµής µε απλή παράγωγο Αποτίµηση των επιδράσεων του µεταγλωττιστή: Περίπτωση µελέτης για πυρήνες εφαρµογών πολυµέσων Περίπτωση µεταχηµατισµού σε καταλληλότερη IR Επίδραση του µοντέλου προσπελάσεων µνήµης δεδοµένων Άπληστη επιλογή ειδικών εντολών υπό µετρικών προτεραιότητας Περιβάλλον χρήσης του YARDstick ΚΑΘΟΡΙΣΜΟΣ ΤΗΣ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ ΚΑΙ ΣΧΕ ΙΑΣΜΟΣ ΤΟΥ ΕΕΣ Στοιχεία του ειδικού αρχιτεκτονικού περιγράµµατος των ΕΕΣ Επιθυµητές χαρακτηριστικές παράµετροι/ιδιότητες των ΕΕΣ Η αρχιτεκτονική του επεξεργαστή ειδικού σκοπού ByoRISC Η κωδικοποίηση εντολών των επεξεργαστών ByoRISC Συµβάσεις για την αρχιτεκτονική καταχωρητών όσον αφορά την κλήση υπορουτινών Το σύνολο εντολών ByoRISC Υποστήριξη ειδικών εντολών σε επεξεργαστές ByoRISC Υποστήριξη επικοινωνίας των ΕΛΜ µε τη µνήµη δεδοµένων Υποστήριξη συνεπεξεργαστών σε τοπική διασύνδεση µε επεξεργαστές ByoRISC Η µικροαρχιτεκτονική των επεξεργαστών ByoRISC Οργάνωση της αρχιτεκτονικής διοχέτευσης για τη µικροαρχιτεκτονική υλοποίηση ενός ByoRISC Το πεδίο µικροαρχιτεκτονικού σχεδιασµού των επεξεργαστών ByoRISC Μικροαρχιτεκτονικές ιδιαιτερότητες των επεξεργαστών ByoRISC Η αρχιτεκτονική ZOLC Τεχνικές αποκωδικοποίησης εντολών Κλιµακούµενη αρχιτεκτονική προώθησης δεδοµένων για πλάσιµους επεξεργαστές Εµπειρικός σχεδιασµός ειδικών λειτουργικών µονάδων ΧΑΡΑΚΤΗΡΙΣΜΟΣ ΤΩΝ ΕΕΣ ΣΕ ΙΑΦΟΡΕΤΙΚΕΣ ΤΕΧΝΟΛΟΓΙΕΣ ΥΛΟΠΟΙΗΣΗΣ Χαρακτηρισµός λειτουργικών µονάδων Χαρακτηρισµός της µονάδας προώθησης δεδοµένων Χαρακτηρισµός του αρχείου καταχωρητών Χαρακτηρισµός ενός επεξεργαστή ByoRISC ΣΧΕ ΙΑΣΜΟΣ ΕΝΣΩΜΑΤΩΜΕΝΟΥ ΣΥΣΤΗΜΑΤΟΣ ΓΙΑ ΕΦΑΡΜΟΓΕΣ ΕΠΕΞΕΡΓΑΣΙΑΣ ΕΙΚΟΝΑΣ Το ενσωµατωµένο σύστηµα IPCN Ανάλυση του λογισµικού εφαρµογών του IPCN Μίγµα στατικών εντολών (SIMIX) και µίγµα δυναµικών εντολών (DIMIX) Ανάλυση τύπων δεδοµένων Εξαγωγή και χαρακτηρισµός των κρίσιµων βασικών µπλοκ των εφαρµογών Καθορισµός του γενικού αρχιτεκτονικού περιγράµµατος, γέννηση και επιλογή εντολών Εκτέλεση του λογισµικού εφαρµογών σε προσοµοιωτή εκτίµησης κύκλου ΣΥΜΠΕΡΑΣΜΑΤΑ ΚΑΙ ΜΕΛΛΟΝΤΙΚΗ ΕΡΕΥΝΑ iii

18 Πίνακας Περιεχοµένων Ανασκόπηση και συµπεράσµατα της διδακτορικής διατριβής Μελλοντική έρευνα Α. Η ΑΡΧΙΤΕΚΤΟΝΙΚΗ BYORISC Α1. Εγχειρίδιο για το ρεπερτόριο εντολών ByoRISC Α2. Εγχειρίδιο µακροεντολών υλοποιήσιµων µε εντολές της αρχιτεκτονικής ByoRISC Β. ΚΩ ΙΚΑΣ ΣΥΜΒΟΛΟΜΕΤΑΦΡΑΣΤΗ ΓΙΑ ΤΟ ΛΟΓΙΣΜΙΚΟ ΕΦΑΡΜΟΓΩΝ ΤΟΥ IPCN Β1. Εφαρµογή fsdither (αρχική µορφή) Β2. Εφαρµογή fsdither (χρήση ειδικών εντολών) Β3. Εφαρµογή hilcurv (αρχική µορφή) Β4. Εφαρµογή hilcurv (χρήση ειδικών εντολών) Β5. Εφαρµογή htpack (αρχική µορφή) Β6. Εφαρµογή htpack (χρήση ειδικών εντολών) Β7. Εφαρµογή htunpack (αρχική µορφή) Β8. Εφαρµογή htunpack (χρήση ειδικών εντολών) Β9. Εφαρµογή xteaenc (αρχική µορφή) Β10. Εφαρµογή xteaenc (χρήση ειδικών εντολών) Β11. Εφαρµογή xteadec (αρχική µορφή) Β12. Εφαρµογή xteadec (χρήση ειδικών εντολών) ΒΙΒΛΙΟΓΡΑΦΙΑ ΓΛΩΣΣΑΡΙ ΣΥΝΤΜΗΣΕΩΝ ΓΛΩΣΣΑΡΙ ΟΡΩΝ ΗΜΟΣΙΕΥΣΕΙΣ iv

19

20

21 Κεφάλαιο 1 ΕΙΣΑΓΩΓΗ 1.1. Επεξεργαστές ειδικού σκοπού για την υποστήριξη των µοντέρνων ενσωµατωµένων εφαρµογών Τα τελευταία χρόνια είναι εµφανής η τάση για την ανάπτυξη πληθώρας εφαρµογών µε σηµαντικό ενδιαφέρον για τον µέσο καταναλωτή, οι οποίες χαρακτηρίζονται από ολοένα και αυξανόµενες απαιτήσεις υπολογιστικών επιδόσεων. Χαρακτηριστικά παραδείγµατα αποτελούν τα πρότυπα συµπίεσης στατικής (JPEG, JPEG2000 [JPEG]) και κινούµενης (MPEG-2, MPEG-4 [MPEG4], H.264/AVC) εικόνας, πρωτόκολλα τηλεπικοινωνιών όπως για τη µετάδοση φωνής µέσα από δίκτυα κυψελωτής επικοινωνίας (GSM) και εφαρµογές κρυπτογραφίας/ασφάλειας (αλγόριθµοι DES και AES), µεταξύ άλλων. Επίσης είναι συχνή η απαίτηση εξυπηρέτησης των εφαρµογών κάτω από συνθήκες που επιβάλλουν την ανάγκη για φορητότητα, ικανή επεξεργαστική ισχύ και προσαρµοστικότητα/ευελιξία σε ενδεχόµενες µεταβολές των προτύπων που τις διέπουν. Ένας οικονοµικοτεχνικός παράγοντας που υπεισέρχεται στην ανάπτυξη ενός επιτυχηµένου προϊόντος αυτής της φύσης είναι η ελαχιστοποίηση του χρόνου µέχρι την προώθηση του προϊόντος στην αγορά (timeto-market). Αυτοί οι παράγοντες επηρεάζουν την υλοποίηση των εφαρµογών από ενσωµατωµένα συστήµατα/πλατφόρµες όπως είναι τα κινητά τηλέφωνα, οι ψηφιακοί προσωπικοί βοηθοί (PDAs), οι παιχνιδοµηχανές, οι ψηφιακές φωτογραφικές µηχανές και οι βιντεοκάµερες. Στο παρελθόν, για εφαρµογές µε απαίτηση υψηλών υπολογιστικών επιδόσεων, η µόνη εφικτή λύση ήταν η χρήση ολοκληρωµένων κυκλωµάτων ειδικού σκοπού (Application Specific Integrated

22 Εισαγωγή Circuits - ASICs) ενώ για εφαρµογές που απαιτούσαν υψηλό βαθµό ευελιξίας επιβαλλόταν η χρήση επεξεργαστών γενικού σκοπού (General Purpose Processors - GPP). Όµως, οι προσεγγίσεις αυτές έχουν σηµαντικά µειονεκτήµατα όσον αφορά την υλοποίηση εφαρµογών σε ενσωµατωµένα συστήµατα. Τα ASIC επιτυγχάνουν υψηλή ταχύτητα επεξεργασίας και χαµηλή κατανάλωση ισχύος πλην όµως πάσχουν από έλλειψη ευελιξίας και από υψηλό κόστος ανάπτυξης. Συγκεκριµένα, α) ένα ASIC εκτελεί ένα µόνο αλγόριθµο και στερείται δυνατότητας προγραµµατισµού, β) ο χρόνος ανάπτυξης και προώθησης του προϊόντος είναι ιδιαίτερα υψηλός, και γ) δεν µπορεί να ανταποκριθεί σε µελλοντικές τροποποιήσεις λόγω µεταβαλλόµενων προτύπων. Οι GPP είναι επεξεργαστές που χαρακτηρίζονται από υψηλή ευελιξία λόγω της δυνατότητας προγραµµατισµού τους αλλά παρουσιάζουν υψηλή κατανάλωση ενέργειας/ισχύος και συγκριτικά χαµηλές επιδόσεις, σε πολλές περιπτώσεις, σε σχέση µε τις απαιτήσεις των ενσωµατωµένων συστηµάτων. Για την ικανοποίηση των προδιαγραφών ευελιξίας τους, οι GPP περιέχουν έναν αριθµό υπολογιστικών µονάδων γενικού σκοπού όπως αριθµητικές και λογικές µονάδες, µονάδες για υπολογισµούς σταθερής και κινητής υποδιαστολής, κ.λ.π. Η ύπαρξη των παραπάνω µονάδων επιτρέπει την υλοποίηση οποιουδήποτε αλγορίθµου αλλά µε κόστος τη χαµηλή ταχύτητα υλοποίησης και την υψηλή κατανάλωση ισχύος. Σήµερα, διαπιστώνουµε ότι οι κλασσικές προσεγγίσεις (ASIC ενάντια σε GPP) έχουν σηµαντικά µειονεκτήµατα και εν τέλει αποτυγχάνουν όσον αφορά την επαρκή υλοποίηση εφαρµογών σε ενσωµατωµένα συστήµατα κάτω από τους περιορισµούς που τα διέπουν. Λύση στο πρόβληµα αυτό δίνουν οι επεξεργαστές ειδικού σκοπού (ΕΕΣ) και ιδιαίτερα το υποσύνολο των προγραµµατιζόµενων ΕΕΣ συνόλου εντολών, για τους οποίους έχει καθιερωθεί η ονοµασία ASIP (Application-Specific Instruction Set Processor) [Sat91] 1. Οι ASIP συνδυάζουν ικανοποιητική ευελιξία λόγω της δυνατότητας προγραµµατισµού τους µε χρήση συνόλου εντολών, διατηρώντας παράλληλα τις υψηλές επιδόσεις µιας αφοσιωµένης (dedicated) ASIC λύσης. Ένας επεξεργαστής ειδικού σκοπού σχεδιάζεται για ένα σύνολο εφαρµογών µε κοινά χαρακτηριστικά. Η επιτυχία στο σχεδιασµό του έγκειται στη βέλτιστη εκµετάλλευση των ιδιαίτερων χαρακτηριστικών των εφαρµογών ώστε να ικανοποιηθούν οι απαιτήσεις σε ταχύτητα, επιφάνεια και κατανάλωση ισχύος, διατηρώντας παράλληλα ένα επιθυµητό επίπεδο ευελιξίας. Για το σκοπό αυτό, η προσπάθεια εστιάζεται στη βελτιστοποίηση της υλοποίησης των χρονοβόρων υπολογιστικών διεργασιών, που είναι κρίσιµες για τις συνολικές επιδόσεις του συστήµατος. Ειδικότερα, η χρήση ΕΕΣ αντιπαρέρχεται τα µειονεκτήµατα των ASIC και των GPP, καθώς: 1 Για την ακρίβεια, ο όρος ASIP χρησιµοποιήθηκε αρχικά για την απόδοση του όρου Application Specific Integrated Processor (Ολοκληρωµένος Επεξεργαστής Ειδικού Σκοπού), αλλά αναφερόµενος ειδικά σε προγραµµατιζόµενους επεξεργαστές συνόλου εντολών. Ο όρος αυτός δεν καθιερώθηκε. 2