Εφαρμογές Ψηφιακών Ηλεκτρονικών

Transcript

1 ΑΣΚΗΣΗ 1 Εφαρμογές Ψηφιακών Ηλεκτρονικών Εργαστήριο Ηλεκτρονικής Τηλεπικοινωνιών και Εφαρμογών, Τμήμα Φυσικής, Πανεπιστήμιο Ιωαννίνων Βασίλης Χριστοφιλάκης

2 1 ΑΣΚΗΣΗ 1: ΕΙΣΑΓΩΓΗ ΣΤ Η ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ ΜΕΣΩ FPGA

3 ΣΚΟΠΟΣ Ο σκοπός αυτής της άσκησης είναι να εξοικειωθεί ο φοιτητής με σχεδίαση και προσομοίωση ψηφιακών ηλεκτρονικών κυκλωμάτων. Αν και γλώσσες περιγραφής υλικού (HDL) χρησιμοποιούνται πλέον ευρύτατα τα σχηματικά διαγράμματα εξακολουθούν να είναι η κυρίαρχη τεχνική σχεδιασμού. Η σουίτα εργαλείων Electronic Design Automation (EDA) που θα χρησιμοποιηθεί είναι η Quartus II web edition version 13.0 ή μεταγενέστερη της εταιρείας ALTERA. Επιπρόσθετα υπάρχει δυνατότητα υλοποίησης της ψηφιακής λογικής στην αναπτυξιακή πλατφόρμα DE1-SoC Η γενική φιλοσοφία της άσκησης αυτής είναι η εκμάθηση του προγράμματος μέσω της σχεδίασης κυκλωμάτων 2 εισόδων και μιας εξόδου για τις πύλες AND,OR,NAND,NOR και inverter. Πρώτα σχεδιάστε μία πύλη AND και μέσω του προγράμματος προσομοίωσης για διάφορες κυματομορφές εισόδου δείτε πως μεταβάλλεται η έξοδος. Έχοντας εξοικειωθεί με το πρόγραμμα και τη προσομοίωση θα σας ζητηθεί να υλοποιήσετε συγκεκριμένη συνάρτηση Boole. ΒΙΒΛΙΟΓΡΑΦΙΑ ΑΝΑΠΤ ΥΞΙΑΚΑ ΕΡΓΑΛΕΙΑ Chapter3,4: Digital Electronics, A Practical Approach, W.Kleitz 2

4 ΑΝΑΛΥΣΗ ΔΗΜΙΟΥΡΓΙΑ ΝΕΟΥ PROJECT Κάθε κύκλωμα που σχεδιάζουμε στο Quartus αποτελεί μέρος ενός project. Η ονομασία κάθε project θα περιλαμβάνει το όνομα της ομάδας και τον αριθμό της άσκησης ως εξής: TeamA1Lab1, TeamA2Lab1. Ξεκινάμε το λογισμικό Quatrus και εμφανίζεται η οθόνη του παρακάτω σχήματος Για τη δημιουργία νέου project ακολουθουμε τα παρακάτω βήματα: 1) File New New Quatrus Project 3

5 2) Εμφανίζεται το παρακάτω menu και πιέζουμε Next 3) Στο παρακάτω window συμπληρώνουμε το όνομα του directory, το όνομα του project κλπ. Επιλέξτε το ίδιο όνομα για όλα τα πεδία. 4

6 4) Add files Next 5) Επιλέγουμε Family : Cyclone V Devices: All, Specific Device selected: 5CSEMA5F31C6 5

7 6) Eda Tool Settings Default: ModelSim-Altera, Verilog HDL, None σε όλα τα άλλα 7) Next Finish : Όπου εμφανίζεται μια περίληψη του project που μόλις δημιουργήσατε TeamA1_Lab1.qpf 6

8 ΔΗΜΙΟΥΡΓΙΑ ΣΧΗΜΑΤΙΚΟΥ ΔΙΑΓΡΑΜΜΑΤΟΣ File New Block Diagram/Schematic File File Save as: TeamA1_Lab1.bdf, στο ιδιο directory που είναι και το project. D:\ALTERA PROJECTS\TeamA1_Lab1 7

9 Με διπλό αριστερό click μέσα στο πλέγμα εμφανίζονται οι Libraries Κάνουμε expand to path και εμφανίζονται τα subdirectories. Στο primitives υπάρχουν τα pins. Εισάγουμε 2 εισόδους και μία έξοδο 8

10 Μπορούμε εύκολα να μετονομάσουμε εισόδους και εξόδους με διπλό κλικ πάνω στο αντικείμενο προς τροποποίηση. Pin Properties Pin_name1 IN1 Εισάγουμε τη πύλη AND από τα Libraries Primitives Logic and2 9

11 Με το wire κάνουμε τις απαραίτητες συνδέσεις Και κάνουμε πάλι save το σχηματικό 10

12 COMPILATION Processing Start Compilation Για κάθε αλλαγή το σχηματικό πρέπει να γινεται save και να compilation. Compilation compleded χωρις errors Όλα πράσινα 11

13 ΠΡΟΣΟΧΗ! ΜΕΤΑΤΟ COMPILATION ΠΡΕΠΕΙ ΝΑ ΓΙΝΕΙ START ΤΟ EDA NETLIST WRITER ΠΡΟΣΟΜΟΙΩΣΗ Πριν από την υλοποίηση του σχηματικού μας στο FPGA, είναι σημαντικό μέσω προσομοίωσης για να επαληθευτεί η σωστή λειτουργία του κυκλώματος. Για να γίνει αυτό χρησιμοποιούμε το simulation wave editor File New Verification/ Debugging Files University Program VWF 12

14 File Save as TeamA1_Lab1.vwf στο ίδιο directory με το project Edit Insert A node or bus Node Finder 13

15 - List και εμφανίζονται τα Inputs και τα Outputs στο nodes Found. Με το >> τα επιλέγουμε όλα 14

16 Στο SWE εμφανίζονται τώρα τα 2 inputs και το ένα Output. Με αριστερό click πανω στην in1 την επιλέγουμε Στη συνέχεια κάνοντας δεξι κλικ πανω στην επιλεγμενη κυματομορφη εμφανιζεται το μενου Επιλέγουμε Value έχουμε τις παρακάτω επιλογές 15

17 Αν επιλέξουμε Forcing High (1) Και επαναλάβουμε τη διαδικασία για τη δεύτερη είσοδο τότε θα έχουμε: 16

18 ΠΑΡΑΔΟΤΕΑ Έχοντας ως οδηγό τη προηγούμενη ανάλυση να υλοποιηθεί σχηματικά η Boolean εξίσωση X = AB + A B. Να γίνει ο έλεγχος του σχηματικού. Να γραφεί ο πίνακας αληθείας. Τέλος να γίνει η προσομοίωση για τα σήματα εισόδου του πίνακα αληθείας. Να παραδοθεί στη φόρμα που θα σας δοθεί μια σύντομη περίληψη της άσκησης που υλοποιήσατε (να περιλαμβάνει και τον πίνακα αληθείας) Να παραδοθεί σε ηλεκτρονική μορφή όλο το folder του project. 17