ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

Σχετικά έγγραφα
Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών H/Y Department of Electrical and Computer Engineering. Εργαστήριο 8. Χειμερινό Εξάμηνο

ΕΠΛ 605: ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ ΧΕΙΜΕΡΙΝΟ ΕΞΑΜΗΝΟ 2018 ΕΡΓΑΣΙΑ 3 (13/10/2018) Ηµεροµηνία Παράδοσης δεύτερου µέρους: 18/10/2018

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

3 η ΑΣΚΗΣΗ. Προηγμένα Θέματα Αρχιτεκτονικής Υπολογιστών

1 η ΑΣΚΗΣΗ ΣΤΗΝ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ. Ακ. έτος , 5ο Εξάμηνο, Σχολή ΗΜ&ΜΥ

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

3 η ΑΣΚΗΣΗ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ ΥΠΟΛΟΓΙΣΤΩΝ

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών Κρυφές Μνήμες. (οργάνωση, λειτουργία και απόδοση)

ΕΘΝΙKΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Ονοματεπώνυμο: ΑΜ:

Διάλεξη 15 Απόδοση της Ιεραρχίας Μνήμης Βελτιστοποίηση της απόδοσης

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

Ιεραρχία Μνήμης. Ιεραρχία μνήμης και τοπικότητα. Σκοπός της Ιεραρχίας Μνήμης. Κρυφές Μνήμες

Δίκτυα Υπολογιστών Εργαστήρια

Ατομική Διπλωματική Εργασία. Έρευνα στους πολυπύρηνους επεξεργαστές και εύρεση της αποδοτικότερης διάταξης για την μνήμη L2 cache. Ζωγραφάκης Ιωάννης

1 η Άσκηση Στην Αρχιτεκτονική Υπολογιστών

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

Δίκτυα Υπολογιστών I Εργαστήρια

SMPcache. Ένα εργαλείο για προσομοίωση-οπτικοποίηση κρυφής μνήμης (Cache)

Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών Εικονική Μνήμη. (και ο ρόλος της στην ιεραρχία μνήμης)

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΡΗΤΗΣ

Επιπλέον διδακτικό υλικό κρυφών μνημών: set-associative caches, πολιτικές αντικατάστασης, χειρισμός εγγραφών

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ

Οργάνωση Υπολογιστών

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ

Τελική Εξέταση, Απαντήσεις/Λύσεις

Ιεραρχία Μνήμης. Εικονική μνήμη (virtual memory) Επεκτείνοντας την Ιεραρχία Μνήμης. Εικονική Μνήμη. Μ.Στεφανιδάκης

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΡΗΤΗΣ

ΠΛΕ- 027 Μικροεπεξεργαστές 9ο μάθημα: Αρχιτεκτονική συστήματος μνήμης: Κρυφές μνήμες εισαγωγή

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ

Σειρά Ασκήσεων 11: Κρυφές Μνήμες και η Επίδοσή τους

Υ- 01 Αρχιτεκτονική Υπολογιστών Υπόβαθρο: Κρυφές μνήμες

Φόρμα Σχεδιασμού Διάλεξης (ημ/α:15/10/07, έκδοση:0.1 ) 1. Κωδικός Μαθήματος : 2. Α/Α Διάλεξης : 1 1. Τίτλος : 1. Εισαγωγή στην Αρχιτεκτονική Η/Υ

Ασκήσεις στα Προηγμένα Θέματα Αρχιτεκτονικής Υπολογιστών

Τεχνολογίες Κύριας Μνήμης

Τ.Ε.Ι. ΚΡΗΤΗΣ ΤΜΗΜΑ ΜΟΥΣΙΚΗΣ ΤΕΧΝΟΛΟΓΙΑΣ ΚΑΙ ΑΚΟΥΣΤΙΚΗΣ ΜΟΥΣΙΚΗ ΑΚΟΥΣΤΙΚΗ- ΟΡΓΑΝΟΛΟΓΙΑ ΟΔΗΓΙΕΣ ΕΡΓΑΣΤΗΡΙΟΥ ΠΑΠΑΔΑΚΗΣ ΝΙΚΟΣ

Κεφάλαιο 7 Ιεραρχία Μνήμης (Memory Hierarchy)

Πανεπιστήμιο Πατρών. Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών

Ασκήσεις Caches. Αρχιτεκτονική Υπολογιστών. 5ο εξάμηνο ΣΗΜΜΥ ακ. έτος: Νεκ. Κοζύρης

Αρχιτεκτονική Υπολογιστών

Εισαγωγή στην Δομή, Οργάνωση, Λειτουργία και Αξιολόγηση Υπολογιστών

i Στα σύγχρονα συστήματα η κύρια μνήμη δεν συνδέεται απευθείας με τον επεξεργαστή

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

Ηρώων Πολυτεχνείου 9, Ζωγράφου, Αθήνα, Τηλ: , Fax: URL

Αρχιτεκτονική Υπολογιστών

ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΙΑΣ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ Η/Υ

Ηρώων Πολυτεχνείου 9, Ζωγράφου, Αθήνα, Τηλ: , Fax: URL

Αρχιτεκτονική Υπολογιστών

Ασκήσεις Αρχιτεκτονικής Υπολογιστών

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ. ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ, 5 ο εξάµηνο

ΛΥΜΕΝΑ ΠΡΟΒΛΗΜΑΤΑ. Γράψτε τις επόμενες διαδικασίες σε όποια γλώσσα προγραμματισμού προτιμάτε:

Άσκηση 1η. Θεωρήστε ένα σύστημα μνήμης με μία cache: 4 way set associative μεγέθους 256ΚΒ,

ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ Ι. Κεφάλαιο 1 Εισαγωγή στην Δομή, Οργάνωση, Λειτουργία και Αξιολόγηση Υπολογιστών

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΡΗΤΗΣ

Αρχιτεκτονική Υπολογιστών

Αρχιτεκτονική υπολογιστών

ΟΔΗΓΟΣ ΣΥΓΓΡΑΦΗΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΝΑΦΟΡΑΣ

Μία μέθοδος προσομοίωσης ψηφιακών κυκλωμάτων Εξελικτικής Υπολογιστικής

Ενσωματωμένα Συστήματα

Αποθήκευση εδομένων. ομή ενός Σ Β. Εισαγωγή Το «εσωτερικό» ενός ΜΕΡΟΣ Β : Η (εσωτερική) αρχιτεκτονική ενός Σ Β είναι σε επίπεδα

Ασκήσεις Caches

Θέμα 1 (20%) (α) Πότε είναι εργοδικό το παραπάνω σύστημα; Για πεπερασμένο c, το σύστημα είναι πάντα εργοδικό.

Τµήµα Πληροφορικής. Υλοποίηση LRU Cache ΔΟΜΕΣ ΔΕΔΟΜΕΝΩΝ - ΕΡΓΑΣΙΑ 4. Φθινοπωρινό Εξάµηνο Διδάσκων: E. Μαρκάκης. Γενικά περί Caching

Οργάνωση Υπολογιστών

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

Εικονική Μνήμη (Virtual Μemory)

Συστήματα μνήμης και υποστήριξη μεταφραστή για MPSoC

Εργαστηριακή άσκηση. Θεωρητικός και πρακτικός υπολογισμός καθυστερήσεων σε λογικά δίκτυα πολλών σταδίων

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΡΟΣΟΜΟΙΩΣΗ ΔΙΕΡΓΑΣΙΩΝ ΧΡΗΣΙΜΟΠΟΙΩΝΤΑΣ ΤΟ ΛΟΓΙΣΜΙΚΟ EXTEND. 1 ο εργαστήριο Διοίκησης και Παραγωγής Έργων

ΛΕΙΤΟΥΡΓΙΚΑ ΣΥΣΤΗΜΑΤΑ. Διαχείριση μνήμης Εργαστηριακές Ασκήσεις

2η ΑΣΚΗΣΗ ΣΤΗΝ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ Ακ. έτος , 5ο Εξάμηνο Σχολή ΗΜ&ΜΥ

ΘΕΜΑ PROJECT COMPILER FLAGS ΤΡΑΧΑΝΗΣ ΔΗΜΗΤΡΗΣ 6108 ΤΡΑΧΑΝΗΣ ΓΕΩΡΓΙΟΣ 5789

Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών Απόδοση ΚΜΕ. (Μέτρηση και τεχνικές βελτίωσης απόδοσης)

Σχεδίαση με Ηλεκτρονικούς Υπολογιστές

i Throughput: Ο ρυθμός ολοκλήρωσης έργου σε συγκεκριμένο χρόνο

Οργάνωση Υπολογιστών (ΙI)

Εικονική Μνήμη (Virtual Μemory)

Δίκτυα Υπολογιστών Ενότητα 10: Ethernet και ARP

ΠΑΡΑΛΛΗΛΗ ΕΠΕΞΕΡΓΑΣΙΑ

Αρχιτεκτονική υπολογιστών

Διοίκηση Παραγωγής και Συστημάτων Υπηρεσιών

Εισαγωγικές Έννοιες. ημήτρης Φωτάκης. Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών. Εθνικό Μετσόβιο Πολυτεχνείο

add $t0,$zero, $zero I_LOOP: beq $t0,$s3, END add $t1, $zero,$zero J_LOOP: sub $t2, $s3, $t0 add $t2, $t2, $s1 int i, j, tmp; int *arr, n;

ΣΥΣΤΗΜΑΤΑ ΠΑΡΑΛΛΗΛΗΣ ΕΠΕΞΕΡΓΑΣΙΑΣ 9o εξάμηνο ΗΜΜΥ, ακαδημαϊκό έτος

Α. Δίνονται οι. (i) στη. πρέπει να. πιο. (ii) $a0. $s0 θα πρέπει να. αποθήκευση. αυξάνει τον. f: sub sll add sub jr. h: addi sw sw.

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

Ασκήσεις Caches

Η ιεραρχία της μνήμης

App Inventor. Εφαρμογή 7 η. Υπολογισμός Μέσου όρου μαθημάτων

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ

AΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ (5 ο εξάμηνο) ΕΠΑΝΑΛΗΠΤΙΚΗ ΕΞΕΤΑΣΗ (ΦΘΙΝΟΠΩΡΟ 2007) ΔΙΑΡΚΕΙΑ ΕΞΕΤΑΣΗΣ: 2 ΩΡΕΣ 30 ΛΕΠΤΑ

Θέµατα Φεβρουαρίου

Transcript:

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ www.cslab.ece.ntua.gr ΠΡΟΗΓΜΕΝΑ ΘΕΜΑΤΑ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣΥΠΟΛΟΓΙΣΤΩΝ Ακ. έτος 2007-2008, 8ο εξάμηνο, Σχολή ΗΜ&ΜΥ 1η ΕΡΓΑΣΙΑ Τελική Ημερομηνία Παράδοσης: 22 Απριλίου 2008 (δεν θα δοθεί παράταση) 1. Εισαγωγή Αντικείμενο της εργασίας είναι η μελέτη της επίδρασης διαφόρων παραμέτρων της οργάνωσης της κρυφής μνήμης στην απόδοση των εφαρμογών. Για το σκοπό αυτό θα χρησιμοποιηθεί ο προσομοιωτής SESC. Πριν προχωρήσετε στην κυρίως εκφώνηση της άσκησης, είναι απαραίτητο να έχετε διαβάσει τις πληροφορίες σχετικά με τον προσομοιωτή, την εγκατάσταση και τη χρήση του, που υπάρχουν στη σελίδα: http://www.cslab.ntua.gr/courses/advcomparch/sesc_installation.go H μεταγλώττιση και η εγκατάσταση του προσομοιωτή θα γίνει όπως περιγράφεται στην παραπάνω σελίδα, με τη διαφορά ότι στην εντολή./configure (βήμα 3) δε θα δώσετε το επιπλέον όρισμα --enable-smp. Επιπλέον, το όνομα του εκτελέσιμου του προσομοιωτή που θα παραχθεί μετά την μεταγλώττιση θα είναι το "sesc.mem" (αντί του "sesc.smp"). Θα παραμετροποιηθούν διάφορα χαρακτηριστικά της ιεραρχίας κρυφής μνήμης του επεξεργαστή. Η ιεραρχία κρυφής μνήμης που προσομοιώνεται από τον SESC "by default", αποτελείται από L1 cache δεδομένων, L1 cache εντολών, και L2 cache ενοποιημένη (δεδομένων και εντολών). Οι παράμετροι που καθορίζουν τα χαρακτηριστικά λειτουργίας της L1 D-cache (δεδομένων), προδιαγράφονται στο αρχείο "sesc.conf" (το οποίο έχει δημιουργηθεί με την εντολή make sesc.conf κατά την εγκατάσταση του SESC): [DataL1] devicetype = 'cache' blockname = "Dcache" MSHR = "DL1MSHR" = 16*1024 assoc = 4 skew = false replpolicy = 'RANDOM' numports = $(memsizing) hitdelay = 2 missdelay = 1 writepolicy = "WB" lowerlevel = "CommonBus Bus shared"

Οι βασικότερες παράμετροι που καθορίζουν τα χαρακτηριστικά της L1 είναι οι εξής: - : το μέγεθος της cache σε bytes - assoc: το της cache - b: το block σε bytes - replpolicy: η πολιτική αντικατάστασης blocks - hitdelay: ο αριθμός κύκλων για την εξυπηρέτηση ενός hit - missdelay: o επιπλέον αριθμός κύκλων (προστίθεται στο hitdelay) για την εξυπηρέτηση ενός miss - writepolicy: η πολιτική εγγραφής Ομοίως, οι παράμετροι λειτουργίας της L1 Ι-cache (εντολών) προδιαγράφονται στο αρχείο "shared.conf" (το οποίο χρησιμοποιείται από το sesc.conf) : [InstL1] devicetype = 'icache' blockname = "Icache" = 16*1024 assoc = 2 writepolicy = 'WB' replpolicy = 'LRU' numports = 2 hitdelay = 2 missdelay = 0 MSHR = 'InstL1MSHR' lowerlevel = "L2Cache L2 shared" Η σημασία των παραμέτρων αυτών είναι η ίδια με αυτή της περίπτωσης της DataL1. Τέλος, οι παράμετροι λειτουργίας της L2 cache προδιαγράφονται στο αρχείο "shared.conf": [L2Cache] devicetype = 'cache' blockname = "L2" =1024*1024 assoc = 8 writepolicy ='WB' replpolicy ='LRU' numports = 1 hitdelay = 10 missdelay = 4 MSHR = 'MSHRL2' lowerlevel = "$(L2ll)" Κι εδώ, η σημασία των παραμέτρων αυτών είναι η ίδια με αυτή της περίπτωσης της DataL1. 2. Μετροπρογράμματα Για την εκτέλεση της άσκησης παρέχονται 2 εκτελέσιμα από το πακέτο των SPEC CPU2000 benchmarks, τα mcf και crafty. Το mcf είναι γραμμένο σε C και έχει σχεδιαστεί για την επίλυση προβλημάτων δρομολόγησης μέσων μαζικής μεταφοράς. Δέχεται σαν είσοδο τον αριθμό των δρομολογίων, την ώρα αναχώρησης και άφιξης καθώς και το κόστος κάθε δρομολογίου και υπολογίζει το βέλτιστο χρονοδιάγραμμα. 2

(Πιο λεπτομερής περιγραφή στο http://www.spec.org/cpu/cint2000/181.mcf/docs/181.mcf.txt ). Το πρόγραμμα δέχεται το αρχείο εισόδου σαν όρισμα. Επομένως μπορείτε να το εκτελέσετε ως εξής: $ sesc.mem [SESC-OPTIONS] mcf.mips inp.in Το crafty είναι ένα παιχνίδι σκακιού γραμμένο σε C. Δέχεται σαν είσοδο μια παρτίδα σκακιού καθώς και το βάθος στο οποίο επιτρέπεται ο υπολογιστής να εξετάζει το δένδρο των πιθανών κινήσεων πριν αποφασίσει την επόμενη κίνηση. Η έξοδος του προγράμματος είναι το σύνολο των πιθανών κινήσεων και ποια είναι η καλύτερη κίνηση που επιλέγεται για τη συνέχεια του παιχνιδιού. (Πιο λεπτομερής περιγραφή στο http://www.spec.org/cpu/cint2000/186.crafty/docs/186.crafty.txt ). Το πρόγραμμα περιμένει τα δεδομένα στο stdin, επομένως πρέπει να το εκτελέσετε ως εξής: $ sesc.mem [SESC-OPTIONS] crafty.mips <crafty.in Τα εκτελέσιμα και τα αντίστοιχα αρχεία εισόδου είναι διαθέσιμα στα ακόλουθα URLs: http://www.cslab.ntua.gr/courses/advcomparch/sesc/askisi1/crafty.mips http://www.cslab.ntua.gr/courses/advcomparch/sesc/askisi1/crafty.in http://www.cslab.ntua.gr/courses/advcomparch/sesc/askisi1/mcf.mips http://www.cslab.ntua.gr/courses/advcomparch/sesc/askisi1/inp.in 3. Πειραματική διαδικασία Στο πλαίσιο της εργασίας, θα διερευνηθεί η επίδραση των βασικότερων παραμέτρων ιεραρχίας κρυφής μνήμης στην απόδοση της εφαρμογής. Τα πειράματα που θα χρειαστεί να εκτελέσετε παρουσιάζονται στη συνέχεια. 3.1. L1 D-cache (δεδομένων) και L1 I-cache (εντολών) Για όλες τις περιπτώσεις που εξετάζονται στο πείραμα αυτό, οι παράμετροι της L2 cache θα διατηρηθούν σταθερές και ίσες με τις default παραμέτρους που υπάρχουν στο configuration αρχείο (shared.conf). 3.1.a. Αρχικά, παραμετροποιούμε τις DataL1 και InstL1 ως εξής: hitdelay=1, missdelay=3, replpolicy='lru', b=64. Προσομοιώστε και για τα 2 benchmarks τις παρακάτω περιπτώσεις: 8K 2 8K 4 16K 2 16K 4 3.1.b. Αλλάξτε το replacement policy των DataL1 και InstL1 σε 'RANDOM' και προσομοιώστε για τα 2 benchmarks τις παρακάτω περιπτώσεις: 3

3.1.c. Αλλάξτε πάλι το replacement policy των DataL1 και InstL1 σε 'LRU', και προσομοιώστε για τα 2 benchmarks τις παρακάτω περιπτώσεις: 16K 4 Για κάθε μία από τις παραπάνω περιπτώσεις χρησιμοποιείστε διαδοχικά τις ακόλουθες τιμές για το block : 32, 128. Σημειώνουμε ότι πρέπει να χρησιμοποιήσετε την ίδια τιμή b κάθε φορά τόσο στις DataL1,InstL1 όσο και στην L2Cache. 3.2. L2 cache Για όλες τις περιπτώσεις που θα εξετάσουμε εδώ, παραμετροποιούμε τις DataL1 και InstL1 ως εξής: =32K, assoc=4, hitdelay=1, missdelay=3, replpolicy='lru', b=64. 3.2.a. Αρχικά, παραμετροποιούμε την L2Cache ως εξής: hitdelay=16, missdelay=10, replpolicy='lru', b=64. Προσομοιώστε και για τα 2 benchmarks τις παρακάτω περιπτώσεις: 256K 4 512K 4 512K 8 1024K 4 1024K 8 1024K 16 2048K 4 2048K 8 2048K 16 4

3.2.b. Αλλάξτε το missdelay της L2 σε 100 κύκλους και προσομοιώστε για τα 2 benchmarks τις εξής περιπτώσεις: 512K 4 1024K 4 1024K 8 2048K 8 4. Ζητούμενο Σαν βασική μετρική απόδοσης θα χρησιμοποιήσετε το IPC (Instructions Per Cycle). Με την προϋπόθεση ότι ο κύκλος μηχανής και ο εκτελούμενος αριθμός εντολών παραμένουν σταθεροί κάθε φορά, μεγαλύτερες τιμές στο IPC υποδεικνύουν καλύτερη απόδοση (σημείωση: αυτό ισχύει μόνο στα πλαίσια της προσομοίωσης. Στην πράξη, οι διάφορες τροποποιήσεις στα μικροαρχιτεκτονικά χαρακτηριστικά του επεξεργαστή επιφέρουν συνήθως αλλαγές και στην διάρκεια του κύκλου ρολογιού). Για κάθε ένα από τα παραπάνω ερωτήματα μελετήστε τις μεταβολές στο IPC και στο miss rate της cache της οποίας τις παραμέτρους μεταβάλλετε. Παρουσιάστε σε γραφικές παραστάσεις τις μεταβολές αυτές για κάθε περίπτωση. Για παράδειγμα, στο πείραμα 3.1.a, ζητούνται στην ουσία 2 γραφικές παραστάσεις, 1 για IPC και 1 για τα miss rates. Κάθε μία από αυτές τις γραφικές παραστάσεις θα έχει στον άξονα x την παράμετρο που μεταβάλλεται (στην περίπτωση αυτή,) και θα περιέχει τα αποτελέσματα και για τα 2 benchmarks. Συνοψίστε τα συμπεράσματα των προηγούμενων ερωτημάτων. Ποιες από τις παραμέτρους που εξετάσατε έχουν τη μεγαλύτερη επίδραση στην απόδοση; Παραδοτέο της άσκησης θα είναι ένα ηλεκτρονικό κείμενο (pdf, doc ή odt). Στο ηλεκτρονικό κείμενο να αναφέρετε στην αρχή τα στοιχεία σας (Όνομα, Επώνυμο, ΑΜ). Η άσκηση θα παραδοθεί μόνο ηλεκτρονικά στην ιστοσελίδα: http://www.cslab.ece.ntua.gr/courses/comparch/submit. Δουλέψτε ατομικά. Έχει ιδιαίτερη αξία για την κατανόηση του μαθήματος να κάνετε μόνοι σας την εργασία. Μην προσπαθήσετε να την αντιγράψετε απλά από άλλους συμφοιτητές σας. Μην αφήσετε την εργασία για το τελευταίο Σαββατοκύριακο, απαιτεί αρκετό χρόνο για την εκτέλεση των benchmarks, ξεκινήστε αμέσως! 5