Embedded Systems Laboratory LAB 06 CLKS-a Μετρητές (Timers) και Ρολόγια (Clocks) Στο τρέχον εργαστήριο θα ασχοληθούµε µε τις πηγές και τις γραµµές χρονισµού του MSP430F2013. Η διάταξη των επαφών που µας ενδιαφέρει φαίνεται στο επόµενο σχήµα. Κάποιες νέες κωδικές ονοµασίες επαφών που φαίνονται στο σχήµα αυτό θα αναλυθούν στη συνέχεια. V CC 1 7 14 8 V SS P1.0 P1.1 P1.2 P1.3 P1.4 2 3 4 5 6 13 12 11 10 9 P2.6 P2.7 P1.7 P1.5 P1.6 V CC ACLK SMCLK SCLK 1 2 3 4 5 6 7 14 13 12 11 10 9 8 V SS XIN XOUT Η έννοια του χρόνου είναι αναπόσπαστο κοµµάτι της λειτουργίας ενός µικροελεγκτή. Σε προηγούµενα εργαστήρια είδαµε την έννοια της καθυστέρησης και πως την εισάγουµε σε επίπεδο λογισµικού µέσω ενός ατέρµονου βρόγχου. Ωστόσο, είναι προτιµότερο να χρησιµοποιούµε του µετρητές χρόνου του υλικού (hardware timers) γιατί είναι πιο ακριβείς και γιατί αφήνουν την CPU να ασχοληθεί µε πιο παραγωγικές διαδικασίες. Εναλλακτικά, η διάταξη µπορεί να τεθεί σε λειτουργία χαµηλής κατανάλωσης αν δεν έχει κάτι να κάνει και να ενεργοποιείται περιοδικά από τον µετρητή. Το σύστηµα βασικού χρονισµού (basic clock module+) (βλέπε επόµενο σχήµα) του MSP430 υποστηρίζει τα χαρακτηριστικά χαµηλής κατανάλωσης. Χρησιµοποιεί τρία εσωτερικά σήµατα ρολογιού από τα οποία ο χρήστης µπορεί να επιλέξει αυτό που τον συµφέρει όσον αφορά την απόδοση και την κατανάλωση ισχύος. Το βασικό σύστηµα ρολογιού µπορεί να διαµορφωθεί κατά τέτοιον τρόπο ώστε να λειτουργεί χωρίς εξωτερικά συστήµατα, είτε µε έναν εξωτερικό αντιστάτη, είτε µε έναν ή δύο εξωτερικούς κρυστάλλους, ή µε σύστηµα συντονισµού και σε κάθε περίπτωση κάτω από τον πλήρη έλεγχο λογισµικού.
XIN XOUT V CC V SS P1.x 8 P2.x 2 Basic Clock System+ ACLK SM CLK MCLK Flash 2kB RAM 128B Port P1 8 I/ O Interrupt Capability Port P2 2 I/ O Interrupt Capability 16MHz CPU i ncl. 16 Registers MAB MDB Emulation (2BP) JTAG Interface Spy-Bi- Wire Watchdog WDTCTL 16-Bit Timer_A2 2CC Registers Το βασικό σύστηµα ρολογιού του MSP430 περιλαµβάνει τρείς ή τέσσερις πηγές χρονισµού: 1. LFXT1CLK 2. XT2CLK 3. DCOCLK 4. VLOCLK Περιλαµβάνει επίσης τρία σήµατα χρονισµού: 1. ACLK 2. MCLK 3. SMCLK Περισσότερα για όλα αυτά θα πούµε στη συνέχεια. Πρέπει να σηµειώσουµε στο σηµείο αυτό ότι στον MSP430x20xx ο LFXT1 δεν υποστηρίζει λειτουργία υψηλής συχνότητας, ο XT2 δεν υπάρχει και η Rosc δεν υποστηρίζεται. Το µπλόκ διάγραµµα για το βασικό σύστηµα ρολογιού φαίνεται στο επόµενο σχήµα.
Μετά από ένα PUC (power-up-clear) τα MCLK και SMCLK οδηγούνται από το DCOCLK στα ~1.1MHz και το ACLK από το LXFT1CLK σε LF (χαµηλή συχνότητα) λειτουργία. Τα bits ελέγχου του καταχωρητή κατάστασης, SCG0, SCG1, OSCOFF, CPUOFF διαµορφώνουν τους τρόπους λειτουργίας τους MSP430 και ενεργοποιούν ή απενεργοποιούν τµήµατα του βασικού συστήµατος ρολογιού του µικροεπεξεργαστή. Οι καταχωρητές DCOCTL, BCSCTL1, BCSCTL2, BCSCTL3 ρυθµίζουν το σύστηµα βασικού ρολογιού. Το σύστηµα µπορεί να επαναδιαµορφώνεται µέσω του λογισµικού και κατά τη διάρκεια εκτέλεσής του.
Ψηφιακό Ρολόι. Το ρολόι ενός ψηφιακού συστήµατος είναι ένα περιοδικό σήµα, συνήθως ένας τετραγωνικός παλµός, που χρησιµοποιείται για να διεγείρει ταυτόχρονα όλους τους µανδαλωτές-µνήµης (Flip-Flops ή latches) τους συστήµατος. Η χρήση των τετραγωνικών παλµών επιβάλλεται ώστε να είναι κατά το δυνατό µικρότερη η καθυστέρηση µεταξύ της κατάστασης λειτουργίας (ΟΝ) και αποκοπής (OFF). Ιδανικά, θα πρέπει το σήµα του ρολογιού να φτάνει ταυτόχρονα σε όλα τα σηµεία του κυκλώµατος, ώστε να αποφεύγουµε φαινόµενα έλλειψης συγχρονισµού. Το σήµα ρολογιού συνήθως είναι περιοδικό σήµα, ώστε το σύστηµα να λειτουργεί όσο το δυνατό ταχύτερα. Ταχύτερος ρυθµός ρολογιού (µεγαλύτερη συχνότητα = µικρότερη περίοδος) µεταφράζεται σε µεγαλύτερο πλήθος επεξεργασίας εντολών σε δεδοµένο χρονικό διάστηµα, αλλά µε αύξηση και της κατανάλωσης ενέργειας (ισχύος). Το Σύστηµα Μετρητών και Ρολογιού στον ΕΖ430 Πρόκειται για ένα ευέλικτο και χαµηλής κατανάλωσης σύστηµα χρονισµού. Μπορεί να επιλεγούν διαφορετικές ταχύτητες ρολογιού για διαφορετικά µέρη του ολοκληρωµένου. Αν είναι επιθυµητή η ελάχιστη κατανάλωση, τότε θα πρέπει να επιλέγεται και η µικρότερη συχνότητα ρολογιού. Ο ez430 έχει δύο κύριες πηγές ρολογιού και τρεις γραµµές µετάδοσης από τις οποίες µπορεί να επιλέξει χρονισµό το κύκλωµα. Με τον τρόπο αυτό µπορούµε να επιλέξουµε τόσο γρήγορες όσο και πιο αργές συχνότητες ρολογιού σε διάφορα µέρη του ολοκληρωµένου.
Μετρητές στον MSP430-F2013 1. Watchdog timer. Η κύρια λειτουργία του watchdog καταχωρητή είναι στο να προφυλάσσει το σύστηµα από ανεπιθύµητη λειτουργία µε το να το επαναφέρει µετά από καθορισµένο χρόνο. Μπορεί να χρησιµοποιηθεί και ως µετρητής χρονικών διαστηµάτων, αν η προηγούµενη λειτουργία του δεν είναι επιθυµητή. 2. Timer_A. Τυπικά ο καταχωρητής αυτός έχει τρία κανάλια, µπορεί να χειριστεί εξωτερικές εισόδους να µετρήσει συχνότητα και να οδηγήσει εξόδους σε καθορισµένους χρόνους είτε µία φορά είτε περιοδικά. Επειδή έχει εσωτερικές συνδέσεις µε άλλα τµήµατα του ολοκληρωµένου µπορούµε να τον χρησιµοποιήσουµε για να µετρήσουµε τη διάρκεια ενός σήµατος από το ένα τµήµα στο άλλο για παράδειγµα. Μπορεί επίσης να παράγει διακοπές (interrupts).
Πηγές Ρολογιού Μέχρι 4 πηγές ρολογιού είναι διαθέσιµες για χρονισµό, ανάλογα µε την οικογένεια και τις διάφορες εκδόσεις του µικροελεγκτή. 1. Κρυσταλλικός ταλαντωτής χαµηλής ή υψηλής συχνότητας (LFXT1). Υπάρχει σε όλες τις εκδόσεις του MSP430. Το ρολόι αυτό δέχεται σήµα από κρυσταλλικό ταλαντωτή συχνότητας περίπου 32kHz, αλλά µπορεί να τρέξει και µε κρύσταλλο µεγάλης συχνότητας (τυπικά µερικά MHz) στις περισσότερες εκδόσεις. Μπορεί να δεχθεί σήµα χρονισµού και από εξωτερικό ρολόι αντί για τον κρύσταλλο αν χρειάζεται να πετύχουµε συγχρονισµό του µε άλλα τµήµατα του συστήµατος. Θεωρητικά µπορούµε να συνδέσουµε τον κρυσταλλικό ταλαντωτή στις επαφές XIN/XOUT και να τον χρησιµοποιήσουµε ως πηγή χρονισµού για όλο το κύκλωµα. Ωστόσο συνήθως, ο κρυσταλλικός ταλαντωτής χρησιµοποιείται ως η πηγή του βοηθητικού ρολογιού (Auxiliary Clock, ACLK), µιας δηλαδή, από τις τρεις γραµµές χρονισµού που θα σχολιάσουµε παρακάτω. 2. Υψηλής συχνότητας κρυσταλλικός ταλαντωτής (XT2). Είναι όµοιος µε τον LFXT1 αλλά περιορίζεται µόνον στις υψηλές συχνότητες λειτουργίας. Παρέχεται µόνο σε µερικές εκδόσεις ως εναλλακτική πρόταση ως προς τον LFXT1 και όταν η ακρίβεια του κρυστάλλου δεν είναι τόσο απαραίτητη. 3. Εσωτερικό ταλαντωτής πολύ χαµηλής συχνότητας (VLO). ιατίθεται µόνο στις νεώτερες εκδόσεις MSP430F2xx. Αποτελεί µια εναλλακτική πηγή χρονισµού ως προς τον LFXT1 όταν δε χρειαζόµαστε την ακρίβεια στην παρεχόµενη συχνότητα που προσφέρει ο κρύσταλλος. O VLO είναι ένας εσωτερικός RC ταλαντωτής συχνότητας 12kΗz. Είναι χαµηλότερου κόστους και µικρότερης επιφάνειας από τον κρυσταλλικό ενώ έχει µειωµένες απαιτήσεις σε ρεύµα. Ενώ ο LFXT1 τραβάει 0.8µΑ, ο VLO χρειάζεται µόνον 0.5µΑ (οι τιµές είναι για τον F2013). Ωστόσο και οι δύο τιµές είναι εξαιρετικά µικρές. Το κόστος βέβαια για αυτά τα πλεονεκτήµατα είναι στην ευστάθεια και στην ακρίβεια συχνότητας. Για τον F2013 η περιοχή συχνοτήτων του VLO είναι από 4 µέχρι 20kHz. Με µια πρώτη µατιά αυτή η ευρεία περιοχή φαίνεται άσχηµο χαρακτηριστικό, αλλά καλύπτει όλη την περιοχή τάσεων και θερµοκρασιών στην οποία µπορεί να λειτουργήσει ο µικροελεγκτής. Μεταβολή της θερµοκρασίας κατά 10 ο C αλλάζει τη συχνότητα κατά 5% σε αντίθεση µε τα 5ppm αλλαγής στη συχνότητα του κρυστάλλου. Είναι προφανές ότι δε θα χρησιµοποιήσουµε τον VLO σε κάποια εφαρµογή που έχει αυστηρές προδιαγραφές χρονισµού. Η κύρια χρήση του VLO µπορεί να είναι στην περιοδική ενεργοποίηση της διάταξης για έλεγχο αν άλλαξαν οι είσοδοι καθώς και σε εφαρµογές χωρίς απαιτήσεις ακρίβειας στη συχνότητα λειτουργίας. 4. Ψηφιακά ελεγχόµενος ταλαντωτής (DCO). ιατίθεται σε όλες τις εκδόσεις και ένα από τα σηµαντικά στοιχεία του MSP430. Βασικά είναι ένα υψηλού ελέγχου κύκλωµα ταλαντωτή RC που στις νέες εκδόσεις ξεκινά λειτουργία σε λιγότερο από 1µs. Πρόκειται για την µοναδική πηγή ρολογιού που βρίσκεται εντός του κυκλώµατος και είναι η εξορισµού πηγή χρονισµού όταν το σύστηµα εκκινείται. Εξορισµού, το ρολόι αυτό λειτουργεί σε συχνότητα 1ΜHz, αλλά τα bits RSELx, MODx, και DCOx µας επιτρέπουν να πάρουµε υποδιαιρέσεις αυτής της συχνότητας. Το RSEL.x επιλέγει µία από 16 περιοχές συχνότητας. Οι συχνότητες σε κάθε περιοχή είναι µεγαλύτερες από αυτές στην προηγούµενη κατά έναν παράγοντα 1.3-1.4 (για τον F2013). H συνολική περιοχή κάλυψης συχνοτήτων είναι 0.09 20 ΜΗz. Το DCOx επιλέγει ένα από 8 στάδια µέσα σε κάθε περιοχή. Κάθε στάδιο αυξάνει τη συχνότητα κατά περίπου 8% δίνοντας έναν παράγοντα 1.7 µεταξύ της βάσης και της κορυφής συχνοτήτων στην περιοχή. Συνεπώς οι περιοχές εµφανίζουν µια µικρή αλληλοεπικάλυψη. Το επόµενο σχήµα δείχνει τη συχνότητα του DCO στο χαµηλό τµήµα της περιοχής του συναρτήσει των RSELx και DCOx.
Η ΤΙ δεν παρέχει πολλές πληροφορίες για το δοµή του DCO. Θα πρέπει να βασίζεται σε έναν τύπο ταλαντωτή RC του οποίου η συχνότητα καθορίζεται από ένα ρεύµα η τιµή του οποίου επιλέγεται από τον RSEL. Αυτό το ρεύµα τροφοδοτεί έναν ταλαντωτή δακτυλίου (ring oscillator) του οποίου η συχνότητα προσαρµόζεται µε τον DCO. Μια εξωτερική αντίσταση Rosc µπορεί να συνδεθεί σε µερικές διατάξεις για να ρυθµίσει το ρεύµα, αντί να χρησιµοποιήσουµε τον RSEL. Αυτή η ενέργεια µπορεί να βελτιώσει την ευστάθεια της συχνότητας, ενώ µπορεί να χρησιµοποιηθεί και στην περίπτωση που θέλουµε έλεγχο συχνότητα από εξωτερικό αναλογικό σήµα.
Γραµµές Χρονισµού (Ρολογιού) Το τµήµα του ρολογιού παρέχει τρεις γραµµές εξόδου: 1. Κύριο Ρολόι (Master Clock, MCLK). Είναι η κύρια πηγή ρολογιού για τον πυρήνα της CPU. Πρέπει να λειτουργεί σωστά για να µπορεί ο επεξεργαστής να χειριστεί τις οδηγίες. Το ρολόι αυτό επιλέγεται µέσω το bit SELMx του καταχωρητή BCSCTL2 (Basic Clock System Control Register 2). Ο διαιρέτης ελέγχεται µε τα DIVMx του BCSCTL2. Μπορούµε να κλείσουµε την CPU µε το CPUOFF bit του Status Register (SR), αλλά για να επανέλθουµε µετά από αυτή την ενέργεια θα πρέπει να δηµιουργήσουµε µια διακοπή. 2. εύτερο Κύριο Ρολόι (Sub-system master Clock SMCLK). Αυτό το ρολόι αποτελεί την πηγή για τα περισσότερα περιφερειακά και οδηγείται από τον DCO ή τον Crystal 2. Ελέγχεται µε τα bits SELS και SCG του BCSCTL2 και SR. Ο διαιρέτης ελέγχεται µε τα bits DIVSx του BCSCTL2. 3. Βοηθητικό Ρολόι (Auxiliary Clock, ACLK). Η γραµµή χρονισµού αυτού του ρολογιού είναι πάντα µέσω του LFXTCLK στα 32kHz. Αποτελεί την επιλογή για συστήµατα µικρότερης ταχύτητας µε στόχο της εξοικονόµηση ενέργειας. Μπορούµε να πάρουµε υποδιαίρεσης της συχνότητάς του µέσω των bits DIVAx του BCSCTL1 (Basic Clock System Control Register 1).Το ACLK οδηγείται από τον LFXT1 ακόµα και όταν υπάρχει ο VLO. Αυτό σηµαίνει ότι έχουµε κατανάλωση ρεύµατος στον LFXT1 και ότι οι επαφές P2.6 και R2.7 στους F20xx είναι διαµορφωµένες για σύνδεση κρυστάλλου. Συνήθως είναι καλή πρακτική να επαναδιαµορφώνουµε το BCM+ ώστε να χρησιµοποιήσουµε τον VLO και να ανακατευθύνουµε τη θύρα 2 για ψηφιακή είσοδο και έξοδο. Η ενέργεια αυτή απαιτεί τις επόµενες γραµµές κωδικοποίησης. BCSCTL3 = LFXT1S_2; // Select ACLK from VLO (no crystal) P2SEL = 0; // Digital i/o rather than crystal P2DIR = 0; // Input direction P2REN = BIT6 BIT7; // Pull Rs on unused pins (6 and 7) Η χρήση της Ρ2 θύρας δεν είναι συνηθισµένη γιατί αυτή δεν είναι εξορισµού µια θύρα εισόδου. Η P2.7 είναι συνήθως η έξοδος οδήγησης του κρυστάλλου οπότε θέτουµε την Ρ2DIR.7. Επίσης ενεργοποιούµε τους αντιστάτες ανάτασης (pull-up resistors) για να έχουµε παροχή καλά προσδιορισµένης τάσης στις επαφές και να αποφύγουµε επιπλέουσες (floating) εισόδους. oscillators VLO LFXT1 XT2 (if present) DCO DCLOCK RSELx, DCOx, MODx selectors dividers clocks LFXT1Sx SELS SELMx /1/2/4/8 DIVAx /1/2/4/8 DIVSx /1/2/4/8 DIVMx ACLK SM CLK MCLK Ι Α Κ U P C Α Κ Ε ΙΑ Ε Ρ ΙΦ Ε Ρ Π Α Κ Α ΙΑ ΙΚ Ε Ρ Μ Ι Ε Ρ ΦΕΡΕ Π
Το σύστηµα χρονισµού του µικροελεγκτή έχει διαιρέτες στις αρχές των ρολογιών και στους περισσότερους προορισµούς περιφερειακών. Έτσι, κάθε τµήµα του κυκλώµατος µπορεί να διατηρεί το προσωπικό του σχήµα χρονισµού διαιρώντας τη συχνότητα εισόδου και στη συνέχεια εκδίδοντάς τη. Οι πιο απλοί διαιρέτες είναι πολλαπλάσια του 2, οπότε και η έξοδός τους είναι ένας τετραγωνικός παλµός µε συχνότητα µισή, ένα-τέταρτο ή ένα-όγδοο της συχνότητας εισόδου. Αυτές οι συχνότητες είναι αρκετές φορές απαραίτητες για διαδροµές εκτός του ολοκληρωµένου, δεδοµένου ότι τα εξωτερικά συστήµατα µπορεί να εργάζονται υπό µια ποικιλία απαιτήσεων ταχύτητας. Πρέπει να θυµόµαστε πως το µειονέκτηµα ενός γρήγορου χρονισµού είναι η µεγαλύτερη κατανάλωση ενέργειας. Τα περισσότερα περιφερειακά µπορούν να επιλέξουν είτε το SMCLK, που συνήθως είναι το ίδιο µε το MCLK και στην περιοχή των MHz, είτε το ACLK που είναι πολύ πιο αργό και συνήθως στα 32 khz. Μερικά περιφερειακά, όπως οι µετατροπείς από αναλογικό-σε-ψηφιακό µπορούν να κάνουν χρήση του MCLK και µερικά, όπως οι µετρητές έχουν τις δικές τους εισόδους ρολογιού. Οι συχνότητες όλων των ρολογιών µπορούν να διαιρεθούν. Για παράδειγµα µπορεί να θέλουµε τη CPU να λειτουργήσει στα 8ΜHz για ταχεία εκτέλεση του κώδικα οπότε θα πρέπει να επιλέξουµε f MCLK = f DCOCLK = 8MHz. Αντίθετα, είναι βολικότερο αν τα περιφερειακά λειτουργούν σε µικρότερες συχνότητες, οπότε και θα πρέπει να διαµορφώσουµε το διαιρέτη του SMCLK µε τα DIVSx ώστε να πάρουµε f SMCLK = f DCOCLK /8= 1MHz. Τα περισσότερα περιφερειακά έχουν τους δικούς τους διαιρέτες για τις πηγές ρολογιού, οπότε έχουµε ακόµα µεγαλύτερο έλεγχο στη λειτουργία τους. Οι περισσότερες εφαρµογές δεν απαιτούν το MCLK να είναι υψηλής ακριβείας, οπότε σπάνια υπάρχει η ανάγκη για κρύσταλλο υψηλής συχνότητας. Εξαίρεση πιθανόν αποτελεί η περίπτωση που θέλουµε γρήγορη ασύγχρονη επικοινωνία, οπότε και η συχνότητα θα πρέπει να παραµένει πολύ κοντά στην ονοµαστική της τιµή. Το τµήµα του βασικού ρολογιού ελέγχεται µέσω 4 καταχωρητών, των DCOCTL και BCSCTL1-3. Επιπρόσθετα υπάρχουν bits στους καταχωρητές ειδικών λειτουργιών IFG1 και IE2 για την αναφορά σφαλµάτων κατά την ταλάντωση. Μερικά από τα σήµατα ρολογιού µπορούν να κατευθυνθούν προς επαφές εξόδου για τροφοδοσία εξωτερικών κυκλωµάτων ή για έλεγχο. Στην περίπτωση αυτή η αντίστοιχη επαφή θα πρέπει να διαµορφωθεί για έξοδο π.χ. χρησιµοποιώντας τον P1DIR και θα πρέπει να γίνει η σύνδεση µε το ρολόι µε τον P1SEL.
Watchdog Timer Όπως αναφέραµε παραπάνω ο σκοπός του καταχωρητή αυτού είναι να προστατεύσει το σύστηµα από αστοχία του λογισµικού, π.χ. αν το πρόγραµµα παγιδευτεί σε έναν ατέρµονο βρόγχο χωρίς την επιθυµία του προγραµµατιστή. Ο καταχωρητής αυτός µετράει προς τα πάνω και στην οριακή του τιµή επαναθέτει τον MSP430. Για να αποφύγουµε αυτή την επανεκκίνηση του µικροελεγκτή και άρα την απώλεια του κώδικά µας, θα πρέπει να αδειάζουµε τα περιεχόµενα του watchdog πριν φτάσει στο µετρητικό του όριο. Τα χαρακτηριστικά του τµήµατος του watchdog timer συνοπτικά αναφέρονται στη συνέχεια: Έχει τέσσερα επίπεδα επιλογής χρονικών διαστηµάτων που καθορίζονται µέσω λογισµικού. Τρόπος λειτουργίας watchdog. Τρόπος λειτουργίας µέτρησης χρονικού διαστήµατος. H προσπέλαση στον καταχωρητή ελέγχου του προστατεύεται από συνθηµατικό. Έλεγχος της συνάρτησης επαφής RST /NMI. Επιλέξιµη πηγή χρονισµού. Μπορεί να σταµατήσει για να διατηρηθεί ισχύς. Έλεγχος αστοχίας ρολογιού. Το µπλόκ διάγραµµα του watchdog timer φαίνεται στη συνέχεια.
Μετά από PUC, το WDT+ ενεργοποιείται αυτόµατα σε λειτουργία watchdog µε κύκλο ρολογιού 32768 επαναλήψεων και πηγή χρονισµού από το DCOCLK. Ο χρήστης θα πρέπει να ρυθµίσει ή να σταµατήσει το WDT+ πριν τη λήξη του διαστήµατος µέτρησης. Η λειτουργία του watchdog ελέγχεται από τον 16-bit καταχωρητή WDTCTL. Προφυλάσσεται από κατά λάθος εγγραφή µέσω ενός συνθηµατικού (password), του WDTPW=0x5A στο ανώτερης αξίας byte. Ο µετρητής τελικά θα κάνει επανεκκίνηση συστήµατος αν γραφεί το λάθος συνθηµατικό στον WDTCTL. Αυτό µπορεί να συµβεί και σκόπιµα, αν θέλουµε να επανεκκινήσουµε το σύστηµα από το λογισµικό. Αν διαβάσουµε την τιµή του και την αποθηκεύσουµε πάλι στον WDTCLK, αυτό θα ισοδυναµεί µε λάθος συνθηµατικό και άρα το σύστηµα θα οδηγηθεί τελικά στην επανακκίνηση. Το χαµηλής αξίας byte του WDTCTL περιέχει τα bits που ελέγχουν τη λειτουργία του watchdog timer, όπως φαίνεται στο επόµενο σχήµα. 7 6 5 4 3 2 1 0 WDTHOLD WDTNMIES WDTNMI WDTTMSEL WDTCNTCL WDTSSEL WDTISx rw-(0) rw-(0) rw-(0) rw-(0) r0(w) rw-(0) rw-(0) rw-(0) Τα περισσότερα bits τίθενται στο 0 µετά από ένα σήµα power-on-reset (POR) αλλά δεν αλλάζουν µε ένα σήµα power-up-clear (PUC). Αυτός ο διαχωρισµός είναι σηµαντικός στην περίπτωση που ο watchdog πρέπει να χειριστεί διακοπές. Η εξαίρεση είναι το bit WDTCNTCL που σηµειώνεται στο σχήµα µε το r0(w). Αυτός ο συµβολισµός σηµαίνει ότι το bit πάντα διαβάζεται ως 0, αλλά ένας 1 µπορεί να τεθεί σε αυτό να προκαλέσει κάποια ενέργεια, στην περίπτωση αυτή τον καθαρισµό του µετρητή. Ο watchdog counter είναι ο 16-bit καταχωρητής WDTCNT ο οποίος δεν είναι ορατός στο χρήστη. Χρονίζεται είτε από το SMCLK (εξορισµού) είτε από το ACLK ανάλογα µε το bit WDTSSEL. Η έξοδος επανεκκίνησης µπορεί να επιλεγεί από τα bits 6, 9, 13, ή 15 του µετρητή. Άρα η περίοδος µπορεί να είναι 26=64, 512, 8192, ή 32768 (εξορισµού) επί την περίοδο του ρολογιού. Αυτό ελέγχεται από τα bits WDTISx του WDTCTL. Τα διαστήµατα είναι περίπου 2, 16, 250 και 1000 ms αν ο watchdog τρέχει από το ACLK στα 32kHz. O watchdog είναι πάντα ενεργός µόλις ξεκινήσει το MSP430. Εξορισµού το ρολόι χρονισµού είναι το SMCLK το οποίο τρέχει από τον DCO στο 1ΜΗz. Η εξορισµού περίοδος του watchdog είναι η µέγιστη τιµή των 32768 µετρήσεων που αντιστοιχεί σε χρόνο περίπου 32ms. Πρέπει να καθαρίσουµε, να σταµατήσουµε ή να επαναδιαµορφώσουµε τον watchdog πριν ολοκληρωθεί αυτός ο χρόνος. Η πιο απλή προσέγγιση είναι να σταµατήσουµε τον watchdog µε το να θέσουµε το WDTHOLD bit. Αν αφήσουµε τον watchdog να τρέχει, ο µετρητής θα πρέπει συνεχώς να καθαρίζεται για να αποφύγουµε να φτάσει µέχρι το όριο τον µετρήσεών του. Αυτό γίνεται αν θέσουµε το bit WDTCNTCL στον WDTCTL. Το bit καθαρίζει αυτόµατα µόλις επανεκκινήσουµε τον WDTCNT. Ο MSP430 επανεκκινείται όταν ο watchdog φτάνει στο όριό του. Ο watchdog προκαλεί ένα power-up clear που είναι µια πιο δραστική µορφή. Οι περισσότεροι καταχωρητές επανεκκινούνται σε εξορισµού τιµές αλλά µερικοί διατηρούν τα περιεχόµενά τους, γεγονός σηµασίας για να προσδιορίσουµε την πηγή της επανεκκίνησης. Ο watchdog timer θέτει το σηµατοδότη WDTIFG στον καταχωρητή ειδικής συνάρτησης IFG1. Αυτό το bit καθαρίζει µε power-on-reset αλλά η τιµή του διατηρείται µε PUC. Συνεπώς ένα πρόγραµµα µπορεί να ελέγξει αυτό το bit για να βρει αν η επανεκκίνηση ξεκίνησε από τον watchdog. Αναλυτικά ο καταχωρητής WDT+ φαίνεται στη συνέχεια.
15 14 13 12 11 10 9 8 Ανάγνωση: 069h WTDPW πρέπει να γραφεί ως 05Αh 7 6 5 4 3 2 1 0 WDTHOLD WDTNMIES WDTNMI WDTTMSEL WDTCNTCL WDTSSEL WDTISx rw-(0) rw-(0) rw-(0) rw-(0) r0(w) rw-(0) rw-(0) rw-(0) WDTPW Bits 15-8 Το συνθηµατικό του WDT+. Όταν το διαβάζουµε είναι 069h. Θα πρέπει να γράφεται ως 05Αh διαφορετικά θα παράγεται PUC. WDTHOLD Bits 7 Αυτό το bit σταµατά τον WDT+. Θέτοντας WDTHOLD=1 όταν ο WDΤ+ δε χρησιµοποιείται, διατηρεί ισχύ. 0 ο WDT+ δε σταµατά. 1 ο WDT+ σταµατά. WDTNMIES Bits 6 Αυτό το bit επιλέγει την ακµή διακοπής για την για τη διακοπή-nmi όταν το WDTNMI=1. Η τροποποίηση αυτού του bit σκανδαλίζει το NMI. Θα πρέπει να τροποποιήσουµε αυτό το bit όταν WDTIE=0 ώστε να αποφύγουµε τυχαία ενεργοποίηση του NMI. 0 το ΝΜΙ στην ακµή ανόδου. 1 το ΝΜΙ στην ακµή καθόδου. WDTNMI Bits 5 Αυτό το bit επιλέγει τη λειτουργία της επαφής RST /MNI. 0 λειτουργία επανεκκίνησης. 1 λειτουργία ΝΜΙ. WDTTMSEL Bits 4 0 λειτουργία watchdog. 1 λειτουργία µέτρησης χρονικού διαστήµατος. WDTCNTCL Bits 3 Θέτοντας WDTCNTCL=1 καθαρίζει τη µέτρηση και θέτει τιµή 0000h. Η WDTCNTCL επανεκκινείται αυτόµατα. 0 καµία ενέργεια. 1 WDTCNT=000h. WDTSSEL Bits 2 0 SMCLK. 1 ACLK. WDTISx Bits 1-0 Αυτά τα bits επιλέγουν το χρονικό διάστηµα για να θέσουν το σηµατοδότη WDTIFG και/ή να δώσουν PUC. 00 watchdog πηγή χρονισµού / 32768. 01 watchdog πηγή χρονισµού / 8192. 10 watchdog πηγή χρονισµού / 512. 11 watchdog πηγή χρονισµού / 64. Για τον IFG1, Interrupt Flag καταχωρητή ισχύουν τα επόµενα. 7 6 5 4 3 2 1 0 NMIIFG OFIFG WDTIFG rw-(0) rw-(1) rw-(0) Bits 7-5 Χρησιµοποιούνται από άλλα τµήµατα του ολοκληρωµένου. ΝΜΙIFG Bit 4 NMI interrupt flag. Το ΝΜΙIFG πρέπει να επανεκκινηθεί από το λογισµικό. Επειδή άλλα bits στον IFG1 µπορεί να χρησιµοποιούνται από άλλα τµήµατα του ολοκληρωµένου, συστήνουµε τον καθαρισµό του NMIΙFG µε τη χρήση των εντολών BIS.B ή BIC.B παρά µε τις MOV.B ή CLR.B. 0 δεν εκκρεµεί διακοπή. 1 εκκρεµεί διακοπή. Bits 3-2 Χρησιµοποιούνται από άλλα τµήµατα του ολοκληρωµένου.
OFIFG Bit 1 Oscillator fault interrupt flag. Επειδή άλλα bits στον IFG1 µπορεί να χρησιµοποιούνται από άλλα τµήµατα του ολοκληρωµένου, συστήνουµε τον καθαρισµό του NMIΙFG µε τη χρήση των εντολών BIS.B ή BIC.B παρά µε τις MOV.B ή CLR.B. 0 δεν εκκρεµεί διακοπή. 1 εκκρεµεί διακοπή. WDTIFG Bit 0 Interrupt flag. Στη λειτουργία watchdog, ο WDTIFG παραµένει σε θέση µέχρι επανεκκινήσεώς του από το λογισµικό. Σε λειτουργία µέτρησης χρονικού διαστήµατος, ο WDTIFG επανεκκινείται αυτόµατα εξυπηρετώντας µια διακοπή, ή µπορεί να επανεκκινηθεί από το λογισµικό. Επειδή άλλα bits στον IFG1 µπορεί να χρησιµοποιούνται από άλλα τµήµατα του ολοκληρωµένου, συστήνουµε τον καθαρισµό του WDTIFG µε τη χρήση των εντολών BIS.B ή BIC.B παρά µε τις MOV.B ή CLR.B. 0 δεν εκκρεµεί διακοπή. 1 εκκρεµεί διακοπή. Για τον καταχωρητή BCSCTL3 ισχύουν τα επόµενα. 7 6 5 4 3 2 1 0 XT2Sx LFT1Sx XCAPx XT2OF* LFXT1OF rw-(0) rw-(0) rw-(0) rw-(0) rw-(0) rw-(1) r-(0) r-(1) (*). εν υπάρχει στον MSP430F2013. XT2Sx Bits 7-6 Επιλογή περιοχής συχνοτήτων του XT2. 00 0.4 1ΜΗz για κρύσταλλο ή συντονιστή. 01 1 3 ΜΗz για κρύσταλλο ή συντονιστή. 10 3 16 ΜΗz για κρύσταλλο ή συντονιστή. 11 Ψηφιακή εξωτερική πηγή χρονισµού 0.4-16MHz. LFXT1Sx Bits 5-4 Επιλογή ρολογιού χαµηλής συχνότητας και επιλογή περιοχής συχνοτήτων του LFXT1. Αυτά τα bits επιλέγουν µεταξύ του LFXT1 και του VLO όταν XTS=1 και επιλέγουν και την περιοχή συχνοτήτων για τον LFXT1 όταν XTS=1 (δε χρησιµοποιείται στον MSP430x20xx). Όταν XTS=0: 00 32768Ηz κρύσταλλος στον LFXT1. 01 δε χρησιµοποιείται. 10 VLOCLK (δε χρησιµοποιείται στους MSP430x21x1). 11 Εξωτερική ψηφιακή πηγή ρολογιού. XCAPx Bits 3-2 Επιλογή πυκνωτή για τον ταλαντωτή. Αυτά τα bits επιλέγουν τη χωρητικότητα µεταξύ του κρυστάλλου του LFXT1 όταν XTS=0. Αν XTS=1 ή αν LFCT1Sx=11, το XCAPx θα πρέπει να είναι 00. 00 ~1pF 01 ~6pF 10 ~10pF 11 ~10.5pF XT2OF Bit 1 εν υπάρχει στον MSP430F2013. LFXT1OF Bit 0 Σφάλµα στον LFXT1. 0 δεν υπάρχει σφάλµα. 1 υπάρχει σφάλµα.
Στις επόµενες ασκήσεις-παραδείγµατα που ακολουθούν ο σκοπός µας είναι να κατανοήσουµε τον τρόπο µε τον οποίο διαµορφώνουµε το σύστηµα χρονισµού του επεξεργαστή επιλέγοντας τις πηγές ρολογιού και ρυθµίζοντας τη συχνότητα λειτουργίας. Χρειάζεται να δουλέψουµε µε το αρχείο του κατασκευαστή για τον MSP430 δίπλα µας ώστε να ανατρέχουµε όποτε είναι απαραίτητο σε αυτό. ε χρειάζεται να το διαβάσετε ολόκληρο, αλλά χρησιµοποιώντας το search να βρίσκετε κάθε φορά αυτό ακριβώς που σας ενδιαφέρει.