ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Transcript

1 ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ 1) Οι απαριθμητές ή μετρητές (counters) είναι κυκλώματα που χρησιμοποιούνται σε σύνθετα ψηφιακά συστήματα για να μετρούν κυρίως γεγονότα ή χρονικές περιόδους. Μπορούν επίσης να λειτουργούν σαν διαιρέτες συχνότητας και σαν και σαν γεννήτριες παραγωγής σημάτων χρονισμού. Διακρίνονται σε δύο κύριες κατηγορίες, τους μετρητές ριπής (ripple counters) ή ασύγχρονους μετρητές (asynchronous counters) και τους σύγχρονους μετρητές (synchronous counters). Δομικά στοιχεία των μετρητών είναι τα T Flip-Flops. Ένας μετρητής με n αριθμό Flip-Flops δημιουργεί στην έξοδό του 2 n διαφορετικές δυαδικές καταστάσεις (κύκλος μέτρησης). Ο κύκλος μέτρησης ανακυκλώνεται συνεχώς στις εξόδους των μετρητών, εκτός και αν υπάρξει κάποια ασύγχρονη παρέμβαση στο κύκλωμα ή προστεθεί κάποιο κύκλωμα παύσης με την προϋπόθεση βέβαια ότι στην είσοδο clock του κυκλώματος συνεχίζουν να φτάνουν τα σήματα του ρολογιού. Ο αριθμός των δυαδικών καταστάσεων ενός κύκλου μέτρησης ονομάζεται Modulo (MOD) και για το λόγο αυτό τους μετρητές τους συμβολίζουμε συνήθως με MOD-x, όπου x το Modulo του μετρητή. Για παράδειγμα ο μετρητής των 16 καταστάσεων αναφέρεται σαν μετρητής MOD-16, των δέκα καταστάσεων σαν μετρητής MOD-10 κ.ο.κ. Οι μετρητές (σύγχρονοι ή ασύγχρονοι) μπορεί να πραγματοποιούν αύξουσες μετρήσεις (αύξοντες μετρητές ή μετρητές ορθής φοράς ή up counters), φθίνουσες μετρήσεις (φθίνοντες μετρητές ή μετρητές ανάστροφης φοράς ή down counters) ή αύξουσες και φθίνουσες μετρήσεις (αύξοντες-φθίνοντες μετρητές ή μετρητές ορθής-ανάστροφης φοράς ή up-down counters). Στους ασύγχρονους μετρητές το σήμα του ρολογιού εφαρμόζεται μόνο στην είσοδο clock του πρώτου Flip-Flop, ενώ οι είσοδοι clock των επόμενων Flip- Flops ενεργοποιούνται από τις εξόδους Q των αμέσως προηγούμενών τους Flip-Flops. Αντιθέτως στους σύγχρονους μετρητές το σήμα του ρολογιού ε- φαρμόζεται ταυτόχρονα σε όλες τις εισόδους clock των Flip-Flops του μετρητή. Στα ολοκληρωμένα κυκλώματα μέσης κλίμακας ολοκλήρωσης (MSI) των οικογενειών TTL και CMOS διατίθεται μεγάλος αριθμός μετρητών, για τις α- νάγκες οποιασδήποτε εφαρμογής απαιτεί κυκλώματα μέτρησης. Οι ασύγχρονοι μετρητές έχουν το μειονέκτημα ότι η κάθε νέα κατάσταση των εξόδων τους δεν εμφανίζεται σύγχρονα (ταυτόχρονα) αλλά με διαφορετική καθυστέρηση για την κάθε έξοδο, σε σχέση με την εφαρμογή του παλμού εισόδου. Αυτό οφείλεται στην καθυστέρηση διάδοσης t pd του κάθε Flip-Flop και έτσι σε ένα τετράμπιτο μετρητή στον δέκατο έκτο παλμό εισόδου, η έξοδος 1

2 μεγαλύτερης τάξης θα αλλάξει κατάσταση από ένα σε μηδέν μετά από χρόνο 4t pd. Το αποτέλεσμα είναι αφ ενός να περιορίζεται η μέγιστη συχνότητα λειτουργίας του σε 1/(4t pd ) και αφ ετέρου στην αποκωδικοποίηση των καταστάσεων των εξόδων του ή γενικά σε οδήγηση άλλων κυκλωμάτων από αυτές, θα δημιουργούνται ανεπιθύμητοι παλμοί που εμφανίζονται σαν σπινθηρισμοί κατά την αλλαγή των καταστάσεων του. 2) Στο σχήμα 1 φαίνεται το κύκλωμα ενός ασύγχρονου μετρητή 3-bit ορθής φοράς αποτελούμενο από τρία Flip-Flop τύπου Τ, τα οποία ενεργοποιούνται στην ανερχόμενη παρυφή των παλμών του ρολογιού (θετικά ακμοπυροδοτούμενα). Το σήμα του ρολογιού του κυκλώματος εφαρμόζεται στην είσοδο clock του πρώτου Flip-Flop, ενώ το δεύτερο και το τρίτο Flip-Flop παίρνουν σήματα για τις αντίστοιχες εισόδους τους από την έξοδο Q του πρώτου και του δεύτερου Flip-Flop αντίστοιχα. Η έξοδος του πρώτου Flip-Flop παράγει το λιγότερο σημαντικό ψηφίο (LSB), ενώ στην έξοδο του τελευταίου Flip-Flop παράγεται το περισσότερο σημαντικό ψηφίο (MSB) της εξόδου του μετρητή. Στην έξοδο του μετρητή έχουμε οκτώ διαφορετικές δυαδικές καταστάσεις, δηλαδή είναι ένας μετρητής MOD-8. Σχήμα 1. Ασύγχρονος μετρητής 3-bit ορθής φοράς (up counter) Σχήμα 2. Διάγραμμα χρονισμού ασύγχρονου μετρητή 3-bit ορθής φοράς 2

3 Σχήμα 3. Χρονοδιάγραμμα καθυστερήσεων ασύγχρονου μετρητή 3-bit Στο διάγραμμα χρονισμού του σχήματος 2 φαίνονται όλες οι καταστάσεις στις εξόδους των Flip-Flops και κατ επέκταση στην έξοδο του μετρητή για ένα κύκλο λειτουργίας του κυκλώματος. Επίσης στο ίδιο σχήμα, καθώς και πιο αναλυτικά στο σχήμα 3 φαίνονται οι καθυστερήσεις διάδοσης στις εξόδους όλων των Flip-Flops για τέσσερις παλμούς του ρολογιού. Έτσι βλέπουμε ότι η καθυστέρηση στη μεταβολή της εξόδου του δεύτερου Flip-Flop είναι διπλάσια από την καθυστέρηση του πρώτου Flip-Flop και αντίστοιχα τριπλάσια για το τρίτο Flip-Flop. 3) Στο σχήμα 4 φαίνεται το κύκλωμα ενός ασύγχρονου μετρητή 3-bit ανάστροφης φοράς αποτελούμενο από τρία Flip-Flop τύπου Τ, τα οποία ενεργοποιούνται στην ανερχόμενη παρυφή των παλμών του ρολογιού (θετικά ακμοπυροδοτούμενα). Το σήμα του ρολογιού του κυκλώματος εφαρμόζεται στην είσοδο clock του πρώτου Flip-Flop, ενώ το δεύτερο και το τρίτο Flip-Flop παίρνουν σήματα για τις αντίστοιχες εισόδους τους από την έξοδο Q του πρώτου και του δεύτερου Flip-Flop αντίστοιχα. Σχήμα 4. Ασύγχρονος μετρητής 3-bit ανάστροφης φοράς (down counter) 3

4 Η έξοδος του πρώτου Flip-Flop παράγει το λιγότερο σημαντικό ψηφίο (LSB), ενώ στην έξοδο του τελευταίου Flip-Flop παράγεται το περισσότερο σημαντικό ψηφίο (MSB) της εξόδου του μετρητή. Στην έξοδο του μετρητή έχουμε ο- κτώ διαφορετικές δυαδικές καταστάσεις, δηλαδή είναι ένας μετρητής MOD-8. Σχήμα 5. Διάγραμμα χρονισμού ασύγχρονου μετρητή 3-bit ανάστροφης φοράς (down counter) 4) Στο σχήμα 6 φαίνεται το κύκλωμα ενός ασύγχρονου μετρητή 3-bit ορθής φοράς αποτελούμενο από τρία Flip-Flop τύπου Τ, τα οποία ενεργοποιούνται στην κατερχόμενη παρυφή των παλμών του ρολογιού (αρνητικά ακμοπυροδοτούμενα). Το σήμα του ρολογιού του κυκλώματος εφαρμόζεται στην είσοδο clock του πρώτου Flip-Flop, ενώ το δεύτερο και το τρίτο Flip-Flop παίρνουν σήματα για τις αντίστοιχες εισόδους τους από την έξοδο Q του πρώτου και του δεύτερου Flip-Flop αντίστοιχα. Η έξοδος του πρώτου Flip-Flop παράγει το λιγότερο σημαντικό ψηφίο (LSB), ενώ στην έξοδο του τελευταίου Flip-Flop παράγεται το περισσότερο σημαντικό ψηφίο (MSB) της εξόδου του μετρητή. Σχήμα 6. Διάγραμμα χρονισμού ασύγχρονου μετρητή 3-bit ορθής φοράς (up counter) με παύση στο 111 και ασύγχρονη είσοδο καθαρισμού clear 4

5 Όταν η είσοδος καθαρισμού clear γίνει μηδέν οι έξοδοι Q όλων των Flip-Flops του μετρητή γίνονται μηδέν ενώ η έξοδος της πύλης NAND γίνεται ένα θέτοντας έτσι και τις εισόδους Τ των Flip-Flops στο ένα. Με Ε=1 και το CLR στη συνέχεια απενεργοποιημένο (CLR=1), ο μετρητής με την πρώτη αρνητική ακμή στην είσοδο του CLK ξεκινάει τη μέτρηση. Όταν η έξοδος του μετρητή φτάσει την κατάσταση Q 0 =1, Q 1 =1 και Q 2 =1 τότε η έξοδος της πύλης NAND καθώς και οι είσοδοι T των Flip-Flops γίνονται μηδέν με αποτέλεσμα η έξοδος του μετρητή να μην αλλάζει πλέον κατάσταση άσχετα αν εξακολουθούμε να δίνουμε παλμούς ρολογιού στο κύκλωμα. Σε αυτή την περίπτωση ο μετρητής βρίσκεται σε κατάσταση Hold και για την επανέναρξη της λειτουργίας του πρέπει να ενεργοποιήσουμε πάλι την είσοδο CLR του κυκλώματος. 5) Στο σχήμα 7 φαίνεται το κύκλωμα ενός ασύγχρονου δεκαδικού μετρητή ή μετρητή MOD-10 ή μετρητή BCD. To κύκλωμα παράγει στην έξοδό του την ακολουθία μέτρησης 0,1,2,3,4,5,6,7,8,9,0,1,2, σε κώδικα BCD, απ όπου και το κύκλωμα πήρε την ονομασία μετρητής BCD. Όταν η έξοδος του μετρητή φτάσει στην κατάσταση Q 1 =0, Q 2 =1, Q 3 =0, Q 4 =1 (δεκαδικό 10) οι είσοδοι Q 1 και Q 4 της πύλης NAND έχουν τιμή ένα και επομένως η ασύγχρονη είσοδος clear όλων των Flip-Flops έχει τιμή μηδέν με αποτέλεσμα το μηδενισμό (καθαρισμό) της εξόδου του μετρητή. Όταν η κατάσταση στη γραμμή reset γίνει μηδέν τότε ανεξάρτητα από τις τιμές της εξόδου της πύλης NAND, η έξοδος της πύλης AND γίνεται μηδέν, οδηγώντας έτσι και την ασύγχρονη είσοδος clear όλων των Flip-Flops στο μηδέν, με τελικό αποτέλεσμα το μηδενισμό της εξόδου του μετρητή. Αντίθετα όταν η κατάσταση στη γραμμή reset γίνει ένα το κύκλωμα εκτελεί κανονικά τη διαδικασία μέτρησης, με την προϋπόθεση ότι η είσοδος T είναι στο ένα, και ότι οι παλμοί ρολογιού που εφαρμόζονται στο κύκλωμα είναι κατερχόμενης παρυφής. Όταν η είσοδος T έχει την τιμή μηδέν η έξοδος του μετρητή δεν αλλάζει παρόλο που οι παλμοί είναι κατερχόμενης παρυφής, δηλαδή ο μετρητής παραμένει σε κατάσταση hold. Σχήμα 7. Ασύγχρονος δεκαδικός μετρητής 5

6 Σχήμα 8. Διάγραμμα χρονισμού ασύγχρονου δεκαδικού μετρητή Στο παραπάνω σχήμα 8 φαίνεται το διάγραμμα χρονισμού του ασύγχρονου δεκαδικού μετρητή. Στο διάγραμμα αυτό βλέπουμε ότι με την κατερχόμενη παρυφή του παλμού του ρολογιού αλλάζει η έξοδος Q 1 του μετρητή από ένα σε μηδέν. Η μεταβολή αυτή του Q 1 προκαλεί αντίστοιχη μεταβολή, από μηδέν σε ένα, στην έξοδο Q 2 του μετρητή. Η έξοδος Q 2 παραμένει στο ένα για πολύ μικρό χρονικό διάστημα, 5nSec, που αντιστοιχεί στην καθυστέρηση διάδοσης της πύλης NAND. Για το ίδιο χρονικό διάστημα η έξοδος της πύλης NAND, που στο παραπάνω σχήμα αντιστοιχεί στην κυματομορφή CLR, παραμένει στο μηδέν, αφού οι είσοδοί της Q 2 και Q 4 έχουν την τιμή ένα. To γεγονός ότι οι έξοδοι CLR και Q 2 παραμένουν για πολύ μικρό χρονικό διάστημα στο μηδέν και ένα αντίστοιχα, στο σχήμα 8 εμφανίζονται σαν καταστάσεις Glitch. Γενικότερα αυτές οι περιπτώσεις στη βιβλιογραφία αναφέρονται ως spikes δηλαδή σπινθηρισμοί. 6) Στο παρακάτω σχήμα 9 φαίνεται το διάγραμμα ακροδεκτών καθώς και το αντίστοιχο λογικό κύκλωμα του 7493, που είναι ένας 4-bit μετρητής κυμάτωσης. Όπως βλέπουμε από το λογικό κύκλωμα ο μετρητής αποτελείται από τέσσερα Flip-Flops τα οποία συνδέονται εσωτερικά έτσι ώστε να μας παρέχουν ξεχωριστά διαίρεση δια δύο και διαίρεση δια οκτώ. Κάθε τμήμα έχει ξεχωριστή είσοδο ρολογιού με τις κατερχόμενες παρυφές του οποίου γίνονται οι αλλαγές των καταστάσεων στις εξόδους Q του μετρητή. Οι αλλαγές αυτές δεν γίνονται ταυτόχρονα λόγω των εσωτερικών καθυστερήσεων διάδοσης που παρουσιάζουν τα Flip-Flops. To Q A είναι η έξοδος του τμήματος του μετρητή που κάνει διαίρεση δια δύο, ενώ τα Q B, Q C και Q D δια οκτώ. Επίσης το κύκλωμα διαθέτει μέσω μιας πύλης AND και μία ασύγχρονη είσοδο καθαρισμού reset η οποία μηδενίζει τις εξόδους όλων των Flip-Flops. Επειδή η έξοδος του τμήματος που κάνει διαίρεση δια δύο δεν συνδέεται εσωτερικά με την είσοδο του άλλου τμήματος που κάνει διαίρεση δια οκτώ ο μετρητής μπορεί να δουλέψει με πολλούς διαφορετικούς τρόπους. 6

7 Σχήμα 9. Διάγραμμα ακροδεκτών και λογικό κύκλωμα του 7493 Σχήμα 10. Πίνακας λειτουργίας (Reset-Count) του 7493 Σχήμα 11. Πίνακας καταστάσεων του 7493, όταν η έξοδος Q A είναι συνδεμένη στην είσοδο B και οι παλμοί ρολογιού εφαρμόζονται στην είσοδο A 7

8 7) Στο σχήμα 12 φαίνεται το λογικό κύκλωμα ενός ασύγχρονου αμφίδρομου μετρητή 3-bit. Όταν ο διακόπτης D είναι στο μηδέν ο μετρητής μετράει προς τα επάνω, αφού στην είσοδο clock κάθε Flip-Flop συνδέεται μέσω των πυλών NAND η έξοδος Q του προηγούμενού του. Αντιθέτως όταν ο διακόπτης D είναι στο ένα μετράει προς τα κάτω, αφού στην είσοδο clock κάθε Flip-Flop συνδέεται μέσω των πυλών NAND η έξοδος Q του προηγούμενού του. Στην πραγματικότητα οι τρεις πύλες NAND μαζί με την πύλη NOT αποτελούν ένα πολυπλέκτη 2 σε 1, με εισόδους τα Q και Q και γραμμή επιλογής το D. Τέλος όταν ο διακόπτης E είναι στο μηδέν η έξοδος του μετρητή παραμένει αμετάβλητη, κατάσταση Hold, άσχετα αν δίνουμε παλμούς αρνητικής παρυφής στην είσοδο clock του κυκλώματος. Για να έχουμε αλλαγή στις καταστάσεις των εξόδων του μετρητή πρέπει ο διακόπτης E να είναι στο ένα και οι παλμοί που δίνουμε στην είσοδο clock να είναι αρνητικής παρυφής. Στον πίνακα του σχήματος 13 φαίνονται όλες οι λειτουργίες του μετρητή. Σχήμα 12. Κύκλωμα ασύγχρονου αμφίδρομου μετρητή 3-bit S R E D C FUNCTION 0 1 X X X SET (Q 0 =Q 1 =Q 2 =1) 1 0 X X X RESET (Q 0 =Q 1 =Q 2 =0) X X HOLD (Q t+1 =Q t ) COUNT UP COUNT DOWN Σχήμα 13. Πίνακας λειτουργίας ασύγχρονου αμφίδρομου μετρητή 3-bit 8) Στο σχήμα 14 φαίνεται το λογικό κύκλωμα ενός ασύγχρονου μετρητή ορθής φοράς τεσσάρων bit που τον έχουμε υλοποιήσει με Flip-Flop τύπου D, που ενεργοποιούνται στην ανερχόμενη παρυφή του ρολογιού. Ο μετρητής αυτός είναι MODULO-12 ή MOD-12 διότι μετράει δώδεκα δυαδικές καταστάσεις δηλαδή από την κατάσταση Q 0 Q 1 Q 2 Q 3 =0000 μέχρι την Q 0 Q 1 Q 2 Q 3 =1101, 8

9 με την προϋπόθεση ότι ο διακόπτης R είναι στο λογικό ένα και οι παλμοί που δίνουμε στην είσοδο clock του κυκλώματος είναι θετικής παρυφής (από το 0 στο 1). Όταν ο διακόπτης R είναι στο λογικό μηδέν η έξοδος του μετρητή παραμένει στο μηδέν ανεξάρτητα από τους παλμούς του ρολογιού. Σχήμα 14. Κύκλωμα ασύγχρονου μετρητή MOD-12 ορθής φοράς Στο σχήμα 15 φαίνεται το διάγραμμα χρονισμού του παραπάνω ασύγχρονου μετρητή MOD-12. Παρατηρούμε ότι με την ανερχόμενη παρυφή του δωδέκατου παλμού του ρολογιού η έξοδος Q 2 λόγω της μεταβολής του Q 1 μεταβαίνει από την κατάσταση μηδέν στην κατάσταση ένα και παραμένει εκεί για χρονικό διάστημα ίσο με την καθυστέρηση διάδοσης των δύο πυλών. Για το διάστημα αυτό η έξοδος της πύλης NAND, που αντιστοιχεί στο διάγραμμα με το σήμα CLR, δεν έχει ακόμα αλλάξει κατάσταση και παραμένει στο ένα. Στη συνέχεια με την παρέλευση αυτού του διαστήματος που είναι περίπου 20nS η έξοδος της πύλης NAND γίνεται μηδέν με αποτέλεσμα να ενεργοποιείται η ασύγχρονη είσοδος reset σε όλα τα Flip-Flop και έτσι να οδηγείται η έξοδος του μετρητή στη μηδενική κατάσταση και το σήμα CLR να επανέρχεται στην κατάσταση ένα Q 0 Q 1 Q 2 Q 3 CLR Σχήμα 15. Διάγραμμα χρονισμού ασύγχρονου μετρητή MOD-12 9

10 ΠΕΙΡΑΜΑΤΙΚΟ ΜΕΡΟΣ 1) Πραγματοποιήστε το κύκλωμα του ασύγχρονου αμφίδρομου μετρητή 3-bit, που φαίνεται στο σχήμα 12 του θεωρητικού μέρους της άσκησης, και συμπληρώστε τους αντίστοιχους πίνακες καταστάσεων για όλους τους τρόπους λειτουργίας του μετρητή σύμφωνα με τον πίνακα του σχήματος 13. Παρατηρήστε ότι κατά την αλλαγή της φοράς μέτρησης η έξοδος του μετρητή αλλάζει πριν δώσουμε παλμό ρολογιού. Για να αποφύγουμε το φαινόμενο αυτό πρέπει πριν την αλλαγή του διακόπτη D, ο οποίος καθορίζει τη φορά μέτρησης, να οδηγήσουμε το μετρητή σε κατάσταση HOLD, βάζοντας τον αντίστοιχο διακόπτη Ε στο μηδέν, και στη συνέχεια αφού αλλάξουμε τον D να επαναφέρουμε τον E στο ένα και να εφαρμόσουμε στο κύκλωμα νέους παλμούς ρολογιού. 2) Πραγματοποιήστε το κύκλωμα του ασύγχρονου δεκαδικού μετρητή που φαίνεται στο παρακάτω σχήμα 16. Το κύκλωμα αυτό είναι παρόμοιο με εκείνο του σχήματος 7 με τη διαφορά ότι στην πύλη NAND εκτός από το Q 2 και το Q 4 έχουμε συνδέσει και την είσοδο του ρολογιού. Αυτό έχει σαν αποτέλεσμα τη μη εμφάνιση καταστάσεων glitch με την κατερχόμενη παρυφή του δέκατου παλμού ρολογιού. Με τη βοήθεια των διακοπτών C και R επαληθεύστε τη λειτουργία του κυκλώματος δίνοντας τον αντίστοιχο πίνακα καταστάσεων καθώς και το αντίστοιχο διάγραμμα χρονισμού. Σχήμα 16. Ασύγχρονος δεκαδικός μετρητής 3) Πραγματοποιήστε το κύκλωμα του ασύγχρονου μετρητή MOD-12, που φαίνεται στο σχήμα 14 του θεωρητικού μέρους της άσκησης, και με τη βοήθεια των διακοπτών επαληθεύστε τη λειτουργία του δίνοντας τον αντίστοιχο πίνακα καταστάσεων. 4) Με τη βοήθεια του ολοκληρωμένου κυκλώματος 7493 πραγματοποιήστε 10

11 ένα ασύγχρονο δυαδικό μετρητή 4-bit ή μετρητή MOD-16 και επαληθεύστε τη λειτουργία του δίνοντας τον αντίστοιχο πίνακα καταστάσεων και το αντίστοιχο διάγραμμα χρονισμού. 5) Πραγματοποιήστε το κύκλωμα του ασύγχρονου μετρητή MOD-60 που φαίνεται στο παρακάτω σχήμα 17 και επαληθεύστε τη λειτουργία του. Το κύκλωμα αυτό αποτελείται από δύο μετρητές σε συνδεσμολογία cascade δηλαδή η έξοδος του μέγιστου σημαντικού ψηφίου του πρώτου μετρητή συνδέεται στην είσοδο ρολογιού του δεύτερου. Ο πρώτος μετρητής είναι ένας δεκαδικός, μετράει τις καταστάσεις από το μηδέν μέχρι το εννέα, και αντιστοιχεί στις μονάδες. Ο δεύτερος είναι ένας μετρητής MOD-6, μετράει τις καταστάσεις από το μηδέν μέχρι το πέντε, και αντιστοιχεί στις δεκάδες. Επειδή οι παλμοί του ρολογιού εφαρμόζονται στο δεκαδικό μετρητή, ο οποίος στη συνέχεια δίνει παλμούς ρολογιού στο MOD-6, το κύκλωμα αυτό συνολικά μετράει έξι δεκάδες δηλαδή εξήντα δυαδικές καταστάσεις που αντιστοιχούν στους αριθμούς από το μηδέν μέχρι το πενήντα εννέα. Σχήμα 17. Κύκλωμα cascade ασύγχρονου μετρητή MOD-60 6) Χρησιμοποιώντας σε συνδεσμολογία cascade δύο ολοκληρωμένα κυκλώματα 7493, πραγματοποιήστε ένα ασύγχρονο μετρητή MOD-100 και επαληθεύστε τη λειτουργία του. 11