Πρότυπο περιφερειακής ολίσθησης για ψηφιακά. Std ) Δημήτρης Νικολός, Τμήμα Μηχανικών Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Παν.

Transcript

1 Πρότυπο περιφερειακής ολίσθησης για ψηφιακά κυκλώματα (Digital boundary scan, IEEE Std ) Δημήτρης Νικολός, Τμήμα Μηχανικών Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Παν. Πατρών

2 Περίγραμμα παρουσίασης Βασική ιδέα Αρχιτεκτονική του πρότυπου Πόρτα εισόδου/εξόδου δεδομένων για έλεγχο ορθής λειτουργίας Καταχωρητές δεδομένων δοκιμής Ελεγκτής της πόρτας εισόδου/εξόδου δεδομένων για έλεγχο ορθής λειτουργίας Καταχωρητής Εντολών Εντολές Αρχιτεκτονικές σε Επίπεδο Συστήματος & Πλακέτας

3 Βασική ιδέα -1

4 Βασική ιδέα -2

5 Αρχιτεκτονική του πρότυπου

6 Αρχιτεκτονική του πρότυπου Τα δεδομένα δοκιμής και τα σήματα ελέγχου εφαρμόζονται σειριακά Συνιστώσες» Πόρτα εισόδου/εξόδου δεδομένων για έλεγχο ορθής λειτουργίας (Test Access Port, TAP).» Ελεγκτής της πόρτας εισόδου/εξόδου δεδομένων (TAP controller, TAPC)» Καταχωρητής εντολής, (Instruction ti Register, IR) και ο αποκωδικοποιητής της» Διάφοροι καταχωρητές δεδομένων δοκιμής: BS register (BSR), Bypass register (BypR), Device ID register

7 Πόρτα εισόδου/εξόδου δεδομένων για έλεγχο ορθής λειτουργίας Υποχρεωτικοί ακροδέκτες» Test clock (TCK): Επιτρέπει ανεξάρτητες λειτουργίες ελέγχου ορθής λειτουργίας και λειτουργίας συστήματος» Test mode select (TMS): έλεγχος των κυκλωμάτων του προτύπου ανά περίοδο του σήματος χρονισμού» Test data input (TDI): σειριακή είσοδος δεδομένων δοκιμής» Test data output (TDO): σειριακή έξοδος δεδομένων δοκιμής Προαιρετικοί ακροδέκτες» Test Reset (TRST*): αρχικοποιεί τα κυκλώματα του προτύπου (* σημαίνει ενεργό σε χαμηλή τιμή)

8 Αρχιτεκτονική του πρότυπου Τα δεδομένα δοκιμής και τα σήματα ελέγχου εφαρμόζονται σειριακά Συνιστώσες» Πόρτα εισόδου/εξόδου δεδομένων για έλεγχο ορθής λειτουργίας (Test Access Port, TAP)» Ελεγκτής της πόρτας εισόδου/εξόδου δεδομένων (TAP controller, TAPC)» Καταχωρητής εντολής, (Instruction ti Register, IR) και ο αποκωδικοποιητής της» Διάφοροι καταχωρητές δεδομένων δοκιμής: BS register (BSR), Bypass register (BypR), Device ID register

9 Σύνολο εντολών Υποχρεωτικές» BYPASS, SAMPLE, PRELOAD και EXTEST Προαιρετικές» INTEST, RUNBIST, CLAMP, IDCODE, USERCODE και HIGHZ» Επιτρέπει επίσης στον χρήστη να ορίσει τις δικές του εντολές.

10 Βήματα της διαδικασίας ελέγχου Σειριακή φόρτωση εντολής στον καταχωρητή εντολών Σειριακή φόρτωση διανύσματος δοκιμής και εφαρμογή στο υπό έλεγχο κύκλωμα Καταγραφή της απόκρισης του κυκλώματος Σειριακή μεταφορά στην έξοδο του ΟΚ Επανάληψη των ανωτέρω βημάτων μέχρι να εξαντληθεί το σύνολο δοκιμής

11 Μπλοκ διάγραμμα ενός ΟΚ το οποίο υλοποιεί το πρότυπο

12 Καταχωρητές δεδομένων δοκιμής (data registers, DR) Δομή ενός τυπικού στοιχείου ολίσθησης

13 Ελεγκτής της πόρτας εισόδου/εξόδου δεδομένων για έλεγχο ορθής λειτουργίας

14 Κατάσταση Test-Logic-Reset

15 Κατάσταση Run-Test/Idle

16 Κατάσταση Select-DR-Scan

17 Κατάσταση Capture-DR

18 Κατάσταση Shift-DR

19 Κατάσταση Exit1-DR

20 Κατάσταση Pause-DR

21 Κατάσταση Exit2-DR

22 Κατάσταση Update-DR

23 Καταχωρητής Εντολών Καταχωρητής εντολών δύο βαθμίδων

24 Εντολές Εντολές που δεν επηρεάζουν την κανονική λειτουργία του συστήματος Εντολές που εκτελούνται σε κατάσταση ελέγχου ορθής λειτουργίας

25 Εντολές Εντολές που δεν επηρεάζουν την κανονική λειτουργία του συστήματος» BYPASS» IDCODE» USERCODE» SAMPLE» PRELOAD

26 BYPASS

27 IDCODE πληροφορία που αποθηκεύεται στον καταχωρητή αναγνώρισης συσκευής (device-id register)

28 Εντολές Εντολές που δεν επηρεάζουν την κανονική λειτουργία του συστήματος» BYPASS» IDCODE» USERCODE» SAMPLE» PRELOAD

29 SAMPLE

30 PRELOAD

31 Εντολές Εντολές που εκτελούνται σε κατάσταση ελέγχου ορθής λειτουργίας.» EXTEST» INTEST» RUNBIST» HIGHZ» CLAMP

32 EXTEST

33 EXTEST

34 EXTEST

35 EXTEST

36 ΙΝTEST

37 ΙΝTEST

38 ΙΝTEST

39 ΙΝTEST

40 ΙΝTEST

41 Εντολές Εντολές που εκτελούνται σε κατάσταση ελέγχου ορθής λειτουργίας.» EXTEST» INTEST» RUNBIST» HIGHZ» CLAMP

42 Αρχιτεκτονικές σε Επίπεδο Συστήματος & Πλακέτας Αρχιτεκτονικές Χρησιμοποίησης του Πρότυπου Περιφερειακής Ολίσθησης σε Επίπεδο Συστήματος & Πλακέτας» Αρχιτεκτονική απλού δακτυλίου με κοινό σήμα επιλογής τρόπου λειτουργίας» Αρχιτεκτονική απλού δακτυλίου με διακριτά σήματα επιλογής τρόπου λειτουργίας» Αρχιτεκτονική αστέρα ή πολλών δακτυλίων» Αρχιτεκτονική κοινής αρτηρίας σημάτων δοκιμής (multidrop architecture)» Ιεραρχική αρχιτεκτονική

43 Αρχιτεκτονική απλού δακτυλίου με κοινό σήμα επιλογής τρόπου λειτουργίας

44 Αρχιτεκτονική απλού δακτυλίου με διακριτά σήματα επιλογής τρόπου λειτουργίας

45 Αρχιτεκτονική αστέρα ή πολλών δακτυλίων

46 Αρχιτεκτονική κοινής αρτηρίας σημάτων δοκιμής (multidrop architecture)

47 Ιεραρχική αρχιτεκτονική