ΑΣΚΗΣΗ 8 ΚΑΤΑΧΩΡΗΤΕΣ - REGISTERS

Transcript

1 ΑΣΚΗΣΗ 8 ΚΑΤΑΧΩΡΗΤΕΣ - REGISTERS Αντικείμενο της άσκησης: Η σχεδίαση και λειτουργία συστημάτων προσωρινής αποθήκευσης (Kαταχωρητές- Registers). Για την αποθήκευση μιας πληροφορίας του ενός ψηφίου (bit) χρειάζεται ένα μόνο Flip-Flop. Για την αποθήκευση όμως πληροφορίας περισσότερων του ενός ψηφίου χρειάζεται ένας καταχωρητής που λογικά θα περιλαμβάνει τόσα F/F όσα και τα ψηφία της πληροφορίας. Η απλούστερη μορφή καταχωρητή είναι αυτή του "στατικού καταχωρητή". X X 2 X 3 X 4 D D 2 D 3 D 4 CP RP Y Y 2 Y 3 Y 4 Ο καταχωρητής αυτός αποτελείται από 4 D F/F κατάλληλα συνδεσμολογημένα ώστε να μπορεί να δέχεται ταυτόχρονα (παράλληλα) την πληροφορία των 4 bits X, X 2, X 3, X 4 ύστερα από την εφαρμογή του CP παλμού. Η πληροφορία θα παραμείνει στον καταχωρητή όσο χρόνο χρειάζεται και θα αποδοθεί στην παράλληλη έξοδο Υ, Υ 2, Υ 3, Υ 4 ύστερα από την εφαρμογή του παλμού ανάγνωσης RP. ΚΑΤΑΧΩΡΗΤΗΣ ΟΛΙΣΘΗΣΗΣ Άλλη μορφή καταχωρητή είναι αυτή του καταχωρητή ολίσθησης (Shift-Register, serial input serial output ). Σε αυτή την περίπτωση ο καταχωρητής δέχεται σειριακά την πληροφορία από την μοναδική είσοδο In και σειριακά την αποδίδει σε μια έξοδο Out. In D D D D Out CLEAR CP Παλμοί Ολίσθησης ΨΗΦΙΑΚΑ ΑΣΚΗΣΗ 8

2 Η διαδικασία σειριακής εγγραφής περιέχει τόσους παλμούς χρονισμού όσα και τα ψηφία της πληροφορίας. Τα ψηφία της πληροφορίας εφαρμόζονται διαδοχικά στην είσοδο και με κάθε παλμό χρονισμού η πληροφορία ολισθαίνει προς το εσωτερικό του καταχωρητή λόγω της αλυσιδωτής σύνδεσης μεταξύ των F/F (Η έξοδος του προηγούμενου οδηγεί το επόμενο). Πχ. Έστω ότι η πληροφορία για καταχώρηση είναι:. Ένας μη υποχρεωτικός παλμός Clear μπορεί να φέρει όλες τις βαθμίδες, 2, 3, 4 στην τιμή. Στην συνέχεια εφαρμόζεται λογικό στην είσοδο "In" και ένας Clock παλμός θα φέρει το =. Ένα λογικό στην είσοδο και ένας Clock παλμός θα φέρει τα 2 = και = κ.λ.π. Ύστερα από 4 Clock παλμούς και τις αντίστοιχες τιμές στην είσοδο, οι τιμές των θα είναι =, 2 =, 3 =, 4 =. Στην κατάσταση αυτή ο καταχωρητής μπορεί να παραμείνει όσο είναι απαραίτητο. Ο επόμενος Clock παλμός θα αρχίσει να αποδίδει στην έξοδο Out την πληροφορία του καταχωρητή, με την ίδια σειρά που τη δέχθηκε, First input/first output. IN CLEAR CP X X H H H H Πειραματική Διαδικασία.. α) Σχεδιάστε καταχωρητή ολίσθησης 4 ψηφίων σειριακής εισόδου / σειριακής εξόδου (4 D, F/F): ΨΗΦΙΑΚΑ ΑΣΚΗΣΗ 8 2

3 β) Υλοποιήστε το σχέδιο σας στο περιβάλλον του λογισμικού EWB. Να χρησιμοποιηθούν μεταγωγοί I και C οι οποίοι θα συνδεθούν με την είσοδο IN του καταχωρητή και την κοινή είσοδο ρολογιού CLK αντίστοιχα, ενώ το περιεχόμενο του καταχωρητή θα φαίνεται σε απεικονίσεις στην έξοδο κάθε βαθμίδας F/F. (OUT). Με βάση την στήλη «ΙΝ» του ακόλουθου πίνακα συμπληρώστε τη στήλη «OUT» διαβάζοντας τις εξόδους του καταχωρητή. Ο συμβολισμός σημαίνει ότι θα μετακινήσετε διαδοχικά το μεταγωγό C (CLK) ανάμεσα στα, και. Βήμα CLK IN OUT Βήμα CLK IN OUT γ) Πόσοι CLK παλμοί απαιτούνται για την πλήρη σειριακή εγγραφή και σειριακή ανάγνωση μιας πληροφορίας τεσσάρων ψηφίων στον καταχωρητή ; 2. Μελετήστε τον πίνακα αλήθειας και τους ακροδέκτες του ολοκληρωμένου κυκλώματος Κατανοήστε τις δυνατότητες του τετραψήφιου αμφίδρομου καταχωρητή ολίσθησης που περιέχει το ΟΚ Δημιουργήστε στο περιβάλλον του EWB το ακόλουθο διάγραμμα λειτουργίας του ΨΗΦΙΑΚΑ ΑΣΚΗΣΗ 8 3

4 α) Φέρτε τους μεταγωγούς S () και S () στα +5V. Δώστε στις παράλληλες εισόδους D, C, B, A, την τιμή. Δώστε έναν πλήρη clock παλμό στον ακροδέκτη CLK. Τι παρατηρείτε; Πώς λειτουργεί ο καταχωρητής; Υπάρχει παράλληλη φόρτωση του καταχωρητή; β) Φέρτε τους μεταγωγούς S () στα +5 V και S () στα V. Συνδέστε τον ακροδέκτη R(Shift Right) στη λογική στάθμη. Δώστε έναν πλήρη clock παλμό. Τι παρατηρείτε; Υπάρχει δεξιά ή αριστερή ολίσθηση της πληροφορίας; γ) Φέρτε τους μεταγωγούς S () στα + V και S () στα 5V. Συνδέστε τον ακροδέκτη L(Shift Leftt) στη λογική στάθμη. Δώστε έναν πλήρη clock παλμό. Τι παρατηρείτε; Υπάρχει δεξιά ή αριστερή ολίσθηση της πληροφορίας; ΨΗΦΙΑΚΑ ΑΣΚΗΣΗ 8 4

5 ΨΗΦΙΑΚΑ ΑΣΚΗΣΗ 8 5

6 ΨΗΦΙΑΚΑ ΑΣΚΗΣΗ 8 6

7 3. Καταχωρητής ολίσθησης 4 ψηφίων IC7495. Ο ολοκληρωμένος αυτός καταχωρητής έχει την ιδιαίτερη δυνατότητα σειριακής εισόδου / σειριακής (si-so) εξόδου, αλλά και παράλληλης εισόδου / παράλληλης εξόδου( pi-po). Τι λογικές τιμές πρέπει να έχει η είσοδος mode control για λειτουργία με παράλληλη είσοδο / σειριακή έξοδο? ΨΗΦΙΑΚΑ ΑΣΚΗΣΗ 8 7

8 ΨΗΦΙΑΚΑ ΑΣΚΗΣΗ 8 8