Ηλεκτρονική ΙΙΙ 6 ο εξάμηνο

Transcript

1 ο εξάμηνο Αλκης Χατζόπουλος Καθηγητής Τμήμα Ηλεκτρολόγων Μηχ. και Μηχ. Υπολογιστών Α.Π.Θ. Εργαστήριο Ηλεκτρονικής /4 Ηλεκτρονική ΙIΙ Ηλεκτρονική ΙIΙ ο εξάμηνο. Σχεδίαση τελεστικών ενισχυτών. Κυκλώματα ανόρθωσης - δίοδοι δ zener 3. Κυκλώματα αναφοράς 4. Ενισχυτές ισχύος. Ηλεκτρονικά ελέγχου ισχύος

2 Τελεστικός ενισχυτής MOS δύο βαθμίδων Αντιστάθμιση συχνότητας Αντίσταση εξόδου r o r o7 Κέρδος τάσης 3 Παράδειγμα ανάλυσης τελεστικού ενισχυτή MOS Ζητούνται για όλα τα τρανζίστορ τα I D, V OV, V GS, m και r o. Να υπολογιστούν επίσης τα κέρδη Α, Α, το d κέρδος τάσης ανοικτού βρόχου Α 0, η περιοχή κοινού σήματος εισόδου και το εύρος τάσης εξόδου. Να αγνοηθεί η επίδραση της V Α στο ρεύμα πόλωσης. Q8 Q Q7 I I REF I D7 I D 90 μa 4

3 Παράδειγμα ανάλυσης τελεστικού ενισχυτή MOS Παράδειγμα ανάλυσης τελεστικού ενισχυτή MOS Για την είσοδο: V D V SS V GS V Για παραμονή του Q στoν κορεσμό πρέπει: V DS < V GS - V tp V D < V G - V tp υ icmmin V D V tp V. Για παραμονή του Q στoν κορεσμό πρέπει: V SD V OV V D V υ icmmax V Dmax V GS. -.. V. Για την έξοδο: Για παραμονή του Q7 στoν κορεσμό πρέπει: V SD7 V OV7 V D V Για παραμονή του Q στoν κορεσμό πρέπει: V DS V OV V D V

4 Τελεστικός ενισχυτής δύο βαθμίδων Τάση εκτροπής εισόδου V os Για γειωμένες εισόδους: Αντιστάθμιση συχνότητας Πρέπει Ι Ι 7 άρα: 7 Τελεστικός ενισχυτής δύο βαθμίδων Απόκριση συχνότητας 8

5 Τελεστικός ενισχυτής δύο βαθμίδων Απόκριση συχνότητας Μηδενικό: Πόλοι: Για ω p >> ω p θα είναι: Επιλογή C C ώστε ω t < ω Z, ω P 9 Κύκλωμα πόλωσης του τελεστικού ενισχυτή 4 x Q 3 0

6 Μεθοδολογία σχεδιασμού τελεστικού ενισχυτή MOS Οριακές συνθήκες: Τεχνολογία κατασκευής Τάση τροφοδοσίας Κατανάλωση ισχύος (ρεύματος Θερμοκρασία λειτουργίας και μεταβολή Προδιαγραφές : Κέρδος Εύρος ζώνης Χρόνος αποκατάστασης Ρυθμός μεταβολής εξόδου Περιοχή εισόδου κοινού σήματος CMRR PSRR Διακύμανση της τάσης εξόδου Αντίσταση εξόδου Απόκλιση τάσης εισόδου Θόρυβος Επιφάνεια πυριτίου Προδιαγραφές Σχεδίαση Ανάλυση Προσομοίωση Τροποποιήσεις Παράδειγμα συνθηκών και προδιαγραφών

7 Μεθοδολογία σχεδιασμού του τελεστικού ενισχυτή Η διαδικασία δ σχεδιασμού περιλαμβάνει δύο διακριτές ενέργειες : α Σχεδιασμός αρχιτεκτονικής : Εύρεση μιας ήδη υπάρχουσας αρχιτεκτονικής και προσαρμογή της στις επιθυμητές προδιαγραφές Δημιουργία μιας νέας αρχιτεκτονικής που μπορεί να ικανοποιήσει τις προδιαγραφές β Σχεδιασμός των επί μέρους στοιχείων : Σχεδιασμός του μεγέθους των τρανζίστορ Σχεδιασμός του κυκλώματος αντιστάθμισης 3 Αρχιτεκτονική ( Γενικό διάγραμμα βαθμίδων διβάθμιου τελεστικού ενισχυτή 4

8 Αρχιτεκτονική ( Ρ-MOS τρανζίστορ εισόδου Αντιστάθμιση συχνότητας Ν-MOS βαθμίδα κέρδους Αρχιτεκτονική (3 NMOS τρανζίστορ εισόδου PMOS βαθμίδα κέρδους Αντιστάθμιση

9 Αρχιτεκτονική (4 μόνο σε CMOS p-πηγαδιού Αντιστάθμιση συχνότητας Κύκλωμα Διαφορικός πόλωσης ενισχυτής Βαθμίδα ενίσχυσης Buffer 7 Αρχιτεκτονική ( Είσοδος με pmos τρανζίστορ Λογικό μέγεθος για το μήκος του καναλιού των τρανζίστορ είναι. ως φορές το ελάχιστο μήκος του τρανζίστορ της τεχνολογίας Σε τεχνολογία n-πηγαδιού χρησιμοποιούμε διαφορικό ζεύγος pmos για να μη έχουμε φαινόμενο σώματος (Body effet Ο πυκνωτής C χρησιμοποιείται για τη σταθεροποίηση του τελεστικού ενισχυτή και λέγεται χωρητικότητα Miller. Η βαθμίδα εξόδου (buffer χρησιμοποιείται μόνο στην περίπτωση που έχουμε να οδηγήσουμε σαν φορτία αντιστάσεις. 8

10 Υπολογισμός κέρδους Σε εφαρμογές χαμηλών συχνοτήτων το συνολικό κέρδος είναι η κρίσιμη παράμετρος στο σχεδιασμό ενός τελεστικού ενισχυτή κέρδος α βαθμίδας: A ( r r όπου: v m m ds ds4 W μ pcox I D μ pc L αντίσταση εξόδου (r 0 r ds : r dsi a I κέρδος β βαθμίδας: A ( r r ox W L I bias Li V DGi V Προσέγγιση, όπου ti α εξαρτάται από την Di τεχνολογία, περίπου v m ds ds7 ίση με x0 - V / /m A κέρδος buffer: (με v3 body effet s8 GL όπου: s m γ V Φ SB F m m 9 s ds ds 9 Τάσεις απόκλισης DC offset : συστηματικό και τυχαίο συστηματικό offset : Οφείλεται σε λανθασμένο σχεδιασμό του ενισχυτή (λανθασμένες διαστάσεις των τρανζίστορ τυχαίο offset : Προκύπτει από τις κατασκευαστικές διαφορές και ανομοιομορφίες στα τρανζίστορ Οφείλεται κυρίως στο offset των τρανζίστορ εισόδου Είναι μεγαλύτερο στα MOS απ ότι στα διπολικά τρανζίστορ 0

11 Τάσεις απόκλισης Συστηματικό offset Η διαφορική είσοδος είναι μηδέν V in V in I D I D7 που σημαίνει μια καλά καθορισμένη τιμή της V GS7 Πρέπει : ( W / L ( W / L 7 4 ( W / L ( W / L Τυχαίο (στατιστικό offset Τάσεις απόκλισης Διαφορικό ζεύγος με το offset μετρημένο στην έξοδο Διαφορικό ζεύγος με το offset μετρημένο στην είσοδο

12 Τυχαίο (στατιστικό offset Τάσεις απόκλισης Επίδραση του offset σε έναν τελεστικό ενισχυτή Περιορισμός της ακρίβειας σε έναν τελεστικό ενισχυτή εξ αιτίας του offset 3 Λόγος απόρριψης τάσης τροφοδοσίας (PSRR Ο λόγος απόρριψης τροφοδοσίας ορίζεται σαν το κέρδος από την είσοδο στην έξοδο προς το κέρδος από την τροφοδοσία στην έξοδο. PSRR Δ V ΔV DD OUT A vd ( s A A vd ps ( s ( s v v v v out in out v ps ( v ( v ps in 0 0 Για χαμηλές συχνότητες: PSRR mn ( r op r on 4

13 Ρυθμός μεταβολής εξόδου Slew Rate SR dv dt out max i dv C dt Slew rate I SS C C Χρόνος αποκατάστασης Settlin Time Ο χρόνος αποκατάστασης είναι ο χρόνος που απαιτείται από ένα τελεστικό ενισχυτή για να φτάσει σε ένα καθορισμένο ποσοστό της τελικής του τιμής, όταν εφαρμόζεται στην είσοδό του μια βηματική συνάρτηση. άνω όριο κάτω όριο

14 Σύγκριση μεταξύ n- και p-καναλιού διαφορικού ζεύγους Το συνολικό κέρδος του Τ.Ε. και στις δύο περιπτώσεις παραμένει περίπου το ίδιο, διότι η πρώτη βαθμίδα θα είναι από τον ένα τύπο τρανζίστορ και η δεύτερη από τον άλλο τύπο. Για μια δεδομένη κατανάλωση, και επομένως ρεύμα πόλωσης, είσοδος με τρανζίστορ p-καναλιού μεγιστοποιεί το Slew-Rate. Με τρανζίστορ εισόδου p-καναλιού θα έχουμε στη η βαθμίδα τρανζίστορ ρ n-καναλιού. Αυτό σημαίνει ότι μγ μεγιστοποιείται η διαγωγιμότητα του τρανζίστορ-ενισχυτή της ης βαθμίδας, το οποίο είναι σημαντικό όταν απαιτείται λειτουργία σε υψηλές συχνότητες. Άρα η πρώτη βαθμίδα (συνήθως το διαφορικό ζεύγος είναι προτιμότερο να γίνεται πάντοτε με τρανζίστορ p-καναλιού. 7 Συχνοτική απόκριση και αντιστάθμιση Στις περισσότερες εφαρμογές των τελεστικών ενισχυτών εφαρμόζεται ανάδραση. Η σταθερότητα του ενισχυτή απαιτεί αντιστάθμιση. Το περιθώριο φάσης θα πρέπει να είναι μεγαλύτερο από 4 V V OUT IN A β A 8

15 Συχνοτική απόκριση και αντιστάθμιση -0dB/de πριν την αντιστάθμιση μετά συχνότητα -40dB/de πριν μετά περιθώριο φάσης συχνότητα Διαγράμματα μέτρου και φάσης πριν και μετά την αντιστάθμιση Απόκριση συστήματος δεύτερης τάξης για διάφορες τιμές περιθωρίου φάσης Συχνοτική απόκριση και αντιστάθμιση 9 Για ένα ενισχυτή δύο βαθμίδων με πόλους στην ίδια περιοχή συχνοτήτων απαιτείται αντιστάθμιση Ένα σύστημα με ένα μόνο πόλο είναι πάντοτε σταθερό Επίτευξη σταθερότητας με διαχωρισμό και απομάκρυνση των δύο πόλων μεταξύ τους με τη χρήση χωρητικότητας Miller Η χωρητικότητα Miller μετακινεί τον πόλο p σε χαμηλότερες συχνότητες και τον πόλο p σε υψηλότερες συχνότητες Το μηδενικό στο δεξιό ημιεπίπεδο χειροτερεύει το περιθώριο φάσης Στην CMOS τεχνολογία m m διότι το m είναι ανάλογο του Ι Στην CMOS τεχνολογία η διαγωγιμότητα του διαφορικού ζεύγους πρέπει να είναι υψηλής τιμής για να μειώνεται η συνεισφορά του θερμικού θορύβου 30

16 Συχνοτική απόκριση και αντιστάθμιση Συνθήκες για σταθερότητα Το μοναδιαίο GB δίνεται από την σχέση : m GB Av ( 0 p ( mmri RII mri RIIC C Το περιθώριο φάσης πρέπει να είναι τουλάχιστον 4º ω [ ] ω ω Ar AB ± 80 tan tan tan 4 p p Ζ Αν ω GB και z 0 GB, τότε θα έχουμε : o GB GB GB ± 80 tan tan tan p p Ζ 4 3 Συχνοτική απόκριση και αντιστάθμιση ή 3 tan ( A v (0 tan GB tan p (0. 90 tan GB GB 39.3 tan 0.88 p.gb p p Αν οι προδιαγραφές μας απαιτούν περιθώριο φάσης 0º τότε : p.gb για z 0GB C 0 m m m. m > m > 0m και > C C L C GB.7 p το οποίο δίνει: C > 0. C L 3

17 Συχνοτική απόκριση και αντιστάθμιση Απαλοιφή του μηδενικού Χρήση ακολουθητή ηήτάσης Χρήση αντίστασης σε σειρά με τον πυκνωτή Το μηδενικό οφείλεται στη διέλευση του σήματος μέσα από τη χωρητικότητα Miller στο σημείο που υπάρχει διαφορά φάσης 80 Απαλοιφή του μηδενικού με τη χρήση ακολουθητή τάσης Μειονεκτήματα : Επιφάνεια πυριτίου Κατανάλωση 33 Συχνοτική απόκριση και αντιστάθμιση Χρήση αντίστασης σε σειρά με τον πυκνωτή : Η θέση του μηδενικού μπορεί να απομακρυνθεί τοποθετώντας μια αντίσταση σε σειρά με τον πυκνωτή Miller. Η χαρακτηριστική μεταφοράς γίνεται : { s[ ( C / R C ]} Vo ( s α V in ( s bs s ds m Ζ 3 o Η θέση των πόλων παραμένει κοντά στην αρχική o Το μηδενικό μετακινείται ανάλογα με την τιμή της R z Ζ C (/ R m Ζ o Εάν R z / m το μηδέν μετακινείται στο άπειρο o Εάν R z >/ m το μηδέν μετακινείται στο αριστερό ημιεπίπεδο 34

18 Συχνοτική απόκριση και αντιστάθμιση Χρήση αντίστασης σε σειρά με τον πυκνωτή : Ανάλυση κυκλώματος ( C m V in sc Vin scv in ( Vin Vo 0 R scrζ m Vo sc Vin scvo ( Vo Vin 0 R scrζ V V ( s α { s[ ( C / R C ]} o m Ζ 3 in ( s bs s ds V R z m V Προσοχή: το m στο ισοδύναμο παριστάνει το m του τρανζίστορ Μ 3 Όπου: Συχνοτική απόκριση και αντιστάθμιση Χρήση αντίστασης σε σειρά με τον πυκνωτή : Ανάλυση κυκλώματος ( α m mrr b ( C C R ( C C R mii R R C R ΖC RR ( CC C C CC RΖC ( RC RC d R R R Ζ C C C [ ] Εάν η R z είναι μικρότερη από τις R και R και οι πόλοι είναι απομακρυσμένοι, τότε : p p ( C C Θέτοντας m R R C m R R C C m m C C C C C C R Ζ / m p Ζ 3 R Ζ C C (/ m RΖ, το μηδενικό μετακινείται στο άπειρο. 3

19 Συχνοτική απόκριση και αντιστάθμιση Χρήση αντίστασης σε σειρά με τον πυκνωτή Υλοποίηση της αντίστασης Το τρανζίστορ λειτουργεί στη γραμμική περιοχή. Πρόβλημα: εξαρτάται από τις μεταβολές της τροφοδοσίας Η αντίσταση μπορεί να υλοποιηθεί και με πύλη διέλευσης CMOS. 37 Σχεδίαση τελεστικού ενισχυτή MOS δύο βαθμίδων Εξισώσεις υπολογισμών ( I SR ( A v C m I ds ds4 m λ λ ( 4 ( m m Av I ( λ λ (3 7 ds ds7 m GB C Ζ m (4 ( ( C m p CL 38

20 Σχεδίαση τελεστικού ενισχυτή MOS δύο βαθμίδων Εξισώσεις υπολογισμών ( Άνω όριο κοινού σήματος εισόδου (CMR: Vin(max VDD VΤ 03 V (max Τ0(min (7 β 3 I Κάτω όριο κοινού σήματος εισόδου (CMR: I V in(min Vss VΤ0(max VDS ( sat (8 β V DS( sat I β DS τάση κόρου (9 ( Όπου: Για να ισχύουν οι παραπάνω σχέσεις υποτίθεται ότι όλα τα τρανζίστορ λειτουργούν στον κόρο. 39 Σχεδίαση τελεστικού ενισχυτή MOS δύο βαθμίδων Συσχέτιση εξισώσεων και κυκλώματος 40

21 Σχεδίαση τελεστικού ενισχυτή MOS δύο βαθμίδων Εξισώσεις υπολογισμών για είσοδο p-mos Άνω όριο κοινού σήματος εισόδου (CMR: V in(max I VDD VSD( sat VΤ0 (max β (7p Κάτω όριο κοινού σήματος εσόδο εισόδου (CMR: I Vin(min Vss VΤ03(max VΤ0 (min β (8p 3 4 Σχεδίαση τελεστικού ενισχυτή MOS δύο βαθμίδων Προδιαγραφές που πρέπει να πληροί ο Τ.Ε. και οι οποίες δίνονται :. Ενίσχυση στο d, A v. Γινόμενο κέρδους εύρους ζώνης, GB 3. Περιοχή κοινού σήματος εισόδου, ICMR 4. Χωρητικότητα φορτίου, C L. Slew Rate, SR. Διακύμανση της τάσης εξόδου 7. Κατανάλωση ισχύος, P diss 4

22 Βήματα σχεδίασης τελεστικού ενισχυτή MOS δύο βαθμίδων ( (με είσοδο n-mos. Επιλογή του μικρότερου μήκους καναλιού που διατηρεί το λ σταθερό και δίνει ικανοποιητικό ταίριασμα για τους καθρέπτες ρεύματος.. Καθορισμός της χωρητικότητας η Miller C. Ισχύει ότι τοποθετώντας τον πόλο p σε. φορές υψηλότερη συχνότητα από το GB επιτυγχάνεται περιθώριο φάσης 0 (υποθέτοντας ότι το μηδενικό έχει τοποθετηθεί σε 0 φορές υψηλότερη συχνότητα από το GB. Αυτό μας έδωσε σαν αποτέλεσμα ότι η ελάχιστη τιμή για τον C θα είναι: C > 0. C L 3. Καθορισμός της τιμής του ρεύματος πόλωσης I, ανάλογα με τις προδιαγραφές που έχουμε για το SR: I SR C Αν δεν δίνονται προδιαγραφές για το SR, τότε μπορούμε να το επιλέξουμε με βάση τις προδιαγραφές για τον χρόνο αποκατάστασης. Συνήθως επιλέγεται μια τιμή περίπου 0 φορές γρηγορότερη από τον χρόνο αποκατάστασης. Η τιμή του I που προκύπτει μπορεί να αλλαχθεί, αν χρειαστεί, αργότερα. 43 Βήματα σχεδίασης τελεστικού ενισχυτή MOS δύο βαθμίδων ( 4. Καθορισμός του λόγου (W/L 3 με τη χρήση της προδιαγραφής για την θετική περιοχή κοινού σήματος εισόδου (είσοδος ί δ με n-mos: S ( W / L ( K 3 3 ' 3 I [ V V (max V (max V (min] DD in Τ 03 Πρέπει S 3. Εάν η τιμή του S 3 είναι μικρότερη ρη από τη μονάδα τότε πρέπει να αυξηθεί στην τιμή που ελαχιστοποιεί την επιφάνεια της πύλης (W*L, δηλαδή που μειώνει την χωρητικότητα πύλης. Αυτή η χωρητικότητα θα επηρεάσει το ζευγάρι πόλου-μηδενικού που προκαλεί μικρή μείωση στο περιθώριο φάσης.. Έλεγχος ότι p 3 >0GB, έτσι ώστε ο πόλος και το μηδενικό από τους C s3 και C s4 ( 0.7 W 3 L 3 C ox να μην επικρατούν : m3 > 0GB C s3 Τ 44

23 Βήματα σχεδίασης τελεστικού ενισχυτή MOS δύο βαθμίδων (3. Καθορισμός της διαγωγιμότητας των τρανζίστορ εισόδου και των λόγων (W/L (W/L : m GB C S S 7. Καθορισμός του λόγου (W/L. Υπολογίζεται αρχικά η τάση κόρου του τρανζίστορ Μ με τη χρήση της εξίσωσης για το κάτω όριο της περιοχής κοινού σήματος εισόδου: K I sat Vin min VSS VΤ max β m ' I ( ( ( mv VDS 00 Αν η τιμή της V DS είναι μικρότερη από 00mV, τότε πρέπει να επιλεγεί μεγαλύτερος λόγος (W/L. S K I ' DS [ V sat ] 4 Βήματα σχεδίασης τελεστικού ενισχυτή MOS δύο βαθμίδων (4 (σχεδίαση βαθμίδας εξόδου 8. Καθορισμός του λόγου (W/L : Εξισώνοντας τον p με.gb προκύπτει: m. m ( CL / C m m Θεωρώντας ότι V SG4 V SG έχουμε: S S4 οπότε το I είναι: I ' K S 9. Εναλλακτικά, θεωρώντας ότι: V V θα είναι: m S οπότε και πάλι το I θα είναι : ' K V sat m4 4 ( V ( sat V V ( max min DS DS DS DD out m I ' DS ( KS Από τους δύο υπολογισμούς επιλέγεται ο S που ικανοποιεί και τις δύο προδιαγραφές (περιθώριο φάσης και διακύμανση της τάσης εξόδου 0. Καθορισμός του λόγου (W/L 7 ώστε να επιτυγχάνεται ο επιθυμητός λόγος ρευμάτων μεταξύ I και I S 7 ( I / I S 4

24 Βήματα σχεδίασης τελεστικού ενισχυτή MOS δύο βαθμίδων (. Έλεγχος της τιμής του κέρδους τάσης και των προδιαγραφών κατανάλωσης. A ( ( v m m v P diss ( I I ( VDD VSS I( λ λ3 I( λ λ7 Αν οι προδιαγραφές για το κέρδος δεν πληρούνται, τότε μπορεί να μειωθούν τα ρεύματα I και I, ή να μειωθούν οι λόγοι (W/L και/ή (W/L. Οι προηγούμενοι υπολογισμοί πρέπει να ξαναγίνουν για επιβεβαίωση ότι όλες οι προδιαγραφές πληρούνται. Αν η κατανάλωση ισχύος είναι πολύ μεγάλη, τότε πρέπει να μειωθούν τα ρεύματα I και I. Η μείωση των ρευμάτων μπορεί να απαιτεί αύξηση των W/L ορισμένων τρανζίστορ ώστε να επιτυγχάνεται η επιθυμητή διακύμανση εισόδου και εξόδου.. Προσομοίωση του κυκλώματος για επιβεβαίωση των υπολογισμών που έγιναν και του ότι πληρούνται όλες οι προδιαγραφές. 47 Παράδειγμα σχεδίασης Τ.Ε. MOSδύο βαθμίδων ( Ζητείται η σχεδίαση Τ.Ε. με την αρχιτεκτονική του σχήματος και τις προδιαγραφές που ακολουθούν. Οι τιμές μςτων παραμέτρων ρ των τρανζίστορ δίνονται στην επόμενη διαφάνεια, ενώ το επιθυμητό περιθώριο φάσης είναι 0 ο. Το μήκος καναλιού υποτίθεται L μm. 48

25 Παράδειγμα σχεδίασης Τ.Ε. MOSδύο βαθμίδων ( 49 Παράδειγμα σχεδίασης Τ.Ε. MOSδύο βαθμίδων (3. Το μήκος καναλιού μας δίνεται L μm.. Υπολογίζεται η ελάχιστη χωρητικότητα Miller C : και έστω ότι επιλέγεται η τιμή 3 pf. 3. Υπολογίζεται η τιμή του ρεύματος I : 4. Υπολογίζεται η τιμή του λόγου (W/L 3 : S C 0.CL. pf I SR C μA 30 0 ( W / L 3 (0 0 3 οπότε: (W/L 3 (W/L 4. [ ]. Έλεγχος ότι p 3 >0 GB: (θεωρείται ότι C ox.47 ff/μm p C K ' p S3 I rad s 0.7 W L C m 3 3 / s3 3 3 ox ή 448 ΜΗz. Άρα ισχύει p 3 >>0 GB ( 0 ΜΗz 0

26 Παράδειγμα σχεδίασης Τ.Ε. MOSδύο βαθμίδων (4. Υπολογίζεται η τιμή της m : m GB C 0 π μs m 94. οπότε: S S ' K I 0 30 N 7. Υπολογίζεται ο λόγος (W/L. Αρχικά βρίσκεται η τάση V DS : 30 0 V DS ( V και μετά η τιμή του λόγου (W/L : S (0.3 (Ολοκλήρωση υπολογισμού διαφορικής βαθμίδας εισόδου Παράδειγμα σχεδίασης Τ.Ε. MOSδύο βαθμίδων ( (σχεδίαση βαθμίδας εξόδου 8. Θα πρέπει ' m 0 m 94. μs. Είναι: K S I 0 μ S m 94. οπότε: S S m4 m 4 P 4 4 και το Ι υπολογίζεται: m (94. 0 I 94.μA 9μA ' K S Εναλλακτικά, υπολογίζεται ο λόγος (W/L και από την σχέση: S m ' K V DS ( sat 0 0 ( Εφόσον το S που υπολογίστηκε πριν είναι μεγαλύτερο, επιλέγεται εκείνο, αφού θα καλύπτεται και η προδιαγραφή μέγιστης τάσης εξόδου.

27 Παράδειγμα σχεδίασης Τ.Ε. MOSδύο βαθμίδων ( / 0. Υπολογίζεται ο λόγος (W/L 7 : S ( I / I S Επιβεβαιώνεται ββ ότι η προδιαγραφή για το V OUT (min ικανοποιείται: 9 Vout (min VDS 7 ( sat V 0 4 που όντως είναι μικρότερο από το 0. V που απαιτείται. A P. Έλεγχος της τιμής του κέρδους τάσης και των προδιαγραφών κατανάλωσης m m v I 04 0 ( λ λ3 I( λ λ ( ( ( I I ( V V (30μA 9 A V 0. mw diss DD SS μ 79V / V 3 Παράδειγμα σχεδίασης Τ.Ε. MOSδύο βαθμίδων (7 Αν χρειάζεται μεγαλύτερο κέρδος, μπορεί εύκολα, για παράδειγμα, να διπλασιαστούν τα W και L για να αυξηθεί το κέρδος κατά 0 φορές από την μείωση των λ. Το κύκλωμα που προκύπτει φαίνεται στο σχήμα.. Απαιτείται προσομοίωση του κυκλώματος για επιβεβαίωση των υπολογισμών που έγιναν και του ότι πληρούνται όλες οι προδιαγραφές. 4/4