ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΗΛΕΚΤΡΟΝΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

Transcript

1 ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΗΛΕΚΤΡΟΝΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ του ΛΑΜΠΡΟΠΟΥΛΟΥ ΜΑΝΘΟΥ ΑΜ:3990 ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΓΕΝΝΗΤΡΙΑΣ ΣΥΧΝΟΤΗΤΩΝ ΜΕ ΤΗΝ ΜΕΘΟΔΟ DDS ΕΠΙΒΛΕΠΩΝ ΚΑΘΗΓΗΤΗΣ: ΚΩΣΤΑΣ ΕΥΣΤΑΘΙΟΥ Αριθμός Διπλωματικής Εργασίας : 353 ΠΑΤΡΑ 2002

2 ΠΡΟΛΟΓΟΣ Η παρούσα διπλωματική εργασία είχε σα στόχο το σχεδιασμό και την υλοποίηση μιας Γεννήτριας Συχνοτήτων που ελέγχεται από τον υπολογιστή. Η τεχνική στην οποία βασιστήκαμε είναι αυτή της Ψηφιακής Σύνθεσης Συχνοτήτων (Direct Digital Frequency Synthesis), που αποτελεί σήμερα μια από τις πιο σημαντικές και ευρέως χρησιμοποιούμενες μεθόδους. Η ιδέα μιας τέτοιας εφαρμογής αποτελεί μέρος ενός μεγαλύτερου σχεδίου που διεξάγεται στο εργαστήριο Ηλεκτρονικών Εφαρμογών, του τμήματος Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών του Πανεπιστημίου Πατρών. Ο σκοπός της είναι να δημιουργηθεί ένα «Εργαστήριο Ηλεκτρονικών Οργάνων» το οποίο δε θα υστερεί σε τίποτα από τα συνηθισμένα εργαστήρια. Τα όργανα από τα οποία θα αποτελείται το Desk Top Lab θα είναι τα όργανα που συναντάμε συνήθως σε έναν τέτοιο χώρο (παλμογράφος, γεννήτρια συχνοτήτων, τροφοδοτικό κ.τ.λ), όμως το κόστος παραγωγής τους θα είναι σημαντικά μικρότερο και η ποιότητα λειτουργίας τους, σαφώς καλύτερη. Στο σημείο αυτό θα ήθελα να ευχαριστήσω ιδιαίτερα τον κ Κ. Ευσταθίου, για την πολύτιμη βοήθειά του κατά τη διάρκεια διεξαγωγής της διπλωματικής εργασίας. Οι γνώσεις και η εμπειρία που απέκτησα με τη σωστή καθοδήγησή του, ήταν ανεκτίμητες και πολυτιμότατες για την περαιτέρω πορεία μου σαν Ηλεκτρολόγος Μηχανικός. Ευχαριστώ επίσης τον κ Γ. Κωνσταντινίδη για τη βοήθεια του στην υλοποίηση της πλακέτας και την τεχνική υποστήριξη που μου παρείχε, όπως επίσης και τους μεταπτυχιακούς φοιτητές του τμήματος, Γ. Μανιάτη και Γ. Τζουρά. Πάτρα 2002 Λαμπρόπουλος Μάνθος

3 ΚΕΦΑΛΑΙΟ 1 Εισαγωγή Περιεχόμενα: 1.1 Η Ιδέα του Desk Top Lab Το Θέμα της Διπλωματικής Η Θεωρία της Ψηφιακής Σύνθεσης Συχνοτήτων (Direct Digital Synthesis) Εργαλεία που Χρησιμοποιήθηκαν

4 ΚΕΦΑΛΑΙΟ 1 ΕΙΣΑΓΩΓΗ 1.1 Η Ιδέα του Desk Top Lab Η υλοποίηση ενός «Ηλεκτρονικού Εργαστηρίου» αποτέλεσε την ιδέα πάνω στην οποία στηρίχτηκαν μια ομάδα διπλωματικών εργασιών. Σκοπός τους ήταν να κάνουν πιο προσιτή τη χρήση των οργάνων που συναντάμε σε ένα εργαστηριακό περιβάλλον, με τη βοήθεια του ηλεκτρονικού υπολογιστή. Το Desk Top Lab μπορεί πολύ εύκολα και με μικρό κόστος να αντικαταστήσει το υψηλών απαιτήσεων εργαστήριο, ενώ μπορεί να εγκατασταθεί ακόμα και στο σπίτι μας. Κάτι τέτοιο θα βοηθήσει στην εξοικείωση του Ηλεκτρολόγου Μηχανικού με πειράματα και εφαρμογές, που παλιότερα είχε τη δυνατότητα να κάνει μόνο στο εργαστήριο. Κάθε ένα από αυτά τα όργανα θα υλοποιείται πάνω σε μία κάρτα η οποία θα συνδέεται με ένα PC μέσω της παράλληλης θύρας του. Όλες οι κάρτες θα τοποθετούνται μέσα σε ένα ειδικά διαμορφωμένο κουτί, έτσι το ηλεκτρονικό εργαστήριο στην τελική του μορφή θα είναι ένα ξεχωριστό περιφεριακό που θα μπορεί να συνδέεται είτε εσωτερικά είτε εξωτερικά στον υπολογιστή. Πολύ εύκολα θα μπορεί επίσης να γίνει και η επέκτασή του, προσθέτοντας ή αφαιρώντας κάρτες από το κουτί κάθε φορά που το απαιτούν οι ανάγκες μας. Οι προδιαγραφές σύμφωνα με τις οποίες σχεδιάστηκε τό Desk Top Lab, μας δίνουν τή δυνατότητα να λειτουργούν ταυτόχρονα μέχρι και 16 τέτοιες συσκευές, αριθμός υπερ-αρκετός γιά τις ανάγκες μας. Ο χρήστης θα ελέγχει τις συσκευές από τον υπολογιστή, μέσα από ένα περιβάλλον Windows ειδικά διαμορφωμένο για κάθε μία. Οι κάρτες που θα εφοδιάζουν το Desk Top Lab είναι οί παρακάτω : Ψηφιακός παλμογράφος (Digital Oscilloscope) Ψηφιακή γεννήτρια (Digital Synthesizer) Γεννήτρια Υψηλών Συχνοτήτων (High Frequency Generator) Γεννήτρια Αυθαίρετων Κυματομορφών (Arbitrary Waveform Generator) Λογικός Αναλυτής (Logic Analyser) Αναλυτής Φάσματος (Frequency Analyser) Μετρητής Συχνότητας (Frequency Counter) Ψηφιακό Πολύμετρο (Digital Multimeter) Τροφοδοτικό με έλεγχο ρεύματος και τάσης. Η μόνη απαίτηση για τη λειτουργία του Desk Top Lab είναι ένα PC που διαθέτει λειτουργικό σύστημα Windows. Κάτι τέτοιο βρίσκεται σήμερα σχεδόν παντού και κάνει έτσι εφικτή τη λειτουργία του ηλεκτρονικού εργαστηρίου ακόμα στο σπίτι μας. Τα βασικά πλεονεκτήματα πού έχει η ιδέα αυτή, όπως είπαμε και παραπάνω, είναι το μικρό κόστος και ο ελάχιστος χώρος πού καταλαμβάνουν τα όργανα του Desk Top Lab, σε σχέση με τα κοινά όργανα πού υπάρχουν στο εργαστήριο, χωρίς ομως κάτι τέτοιο να συνεπάγεται ανάλογη μείωση της ποιότητάς τούς. 1-1

5 ΚΕΦΑΛΑΙΟ 1 ΕΙΣΑΓΩΓΗ Οι υπολογιστές στις ημέρες μας έχουν συνεισφέρει πολλά σε όλους τους τομείς και τους χώρους εργασίας. Πιστεύουμε ότι μια τέτοια προσπάθεια είναι μια ακόμη χρήσιμη εφαρμογή των ηλεκτρονικών υπολογιστών στο εργαστηριακό χώρο του ηλεκτρολόγου μηχανικού. 1-2

6 ΚΕΦΑΛΑΙΟ 1 ΕΙΣΑΓΩΓΗ 1.2 Το Θέμα της Διπλωματικής Το θέμα της διπλωματικής αυτής είναι ο σχεδιασμός και η υλοποίηση μιας ψηφιακής γεννήτριας κυματομορφών με την τεχνική της άμεσης σύνθεσης συχνοτήτων (Direct Digital Synthesis). Η τεχνική αυτή είναι ευρέως διαδεδομένη και θα συζητηθεί πιο αναλυτικά στην επόμενη παράγραφο. Στό σημείο αυτό θα δούμε τα χαρακτηριστικά και τις προδιαγραφές της γεννήτριας που θα προσπαθήσουμε να υλοποιήσουμε. Πρέπει να σημειωθεί ότι η λογική που ακολουθήσαμε ήταν να εξομοιώσουμε πλήρως τις λειτουργίες και τις δυνατότητες πού έχουν όλες οι άλλες γεννήτριες, έτσι ώστε η χρήση της να μη διαφέρει από αυτές. Ακόμα προσπαθήσαμε να προσθέσουμε καί κάποιες επιπλέον δυνατότητες πού θα ήταν χρήσιμες να υπάρχουν σε μια ψηφιακή γεννήτρια. Τα κύρια χαρακτηριστικά λοιπόν της γεννήτριας που θα υλοποιήσουμε είναι : Εύρος συχνοτήτων από 0 μέχρι 2 MHz. Βήμα συχνότητας 1 Hz. Πλάτος τάσης του σήματος εξόδου, από 0 Volt μέχρι 10 Volt peak to peak. Ακρίβεια στο πλάτος (amplitude) του σήματος εξόδου, 0,08 Volts. Δυνατότητα πρόσθεσης DC-offset τάσης, από -10Volts μέχρι +10Volts. Ακρίβεια της DC-offset τάσης 0,08 Volts. Δυνατότητα δημιουργίας τριγωνικών, ημιτονικών καί τετραγωνικών κυματομορφών. Ρύθμιση τού duty-cycle symmetry για τις τριγωνικές και τετραγωνικές κυματομορφές από 0% μέχρι 100%. Εκτός από τα παραπάνω χαρακτηριστικά υπάρχουν και κάποιες επιπλέον σημαντικές δυνατότητες της ψηφιακής γεννήτριας DDS που είναι : Δυνατότητα δημιουργίας και αποθήκευσης μιας οποιασδήποτε τυχαίας κυματομορφής. Δυνατότητα δημιουργίας και αποθήκευσης μιας οποιασδήποτε μαθηματικής κυματομορφής. Δυνατότητα ρύθμισης του πλάτους της κυματομορφής με μια εξωτερική τάση. Δυνατότητα διαμόρφωσής Πλάτους (A.M), Συχνότητας (F.M) και Φάσης (P.M) της κυματομορφής με ένα εξωτερικό σήμα. Δυνατότητα σάρωσης συχνοτήτων (frequency sweeping). 1-3

7 ΚΕΦΑΛΑΙΟ 1 ΕΙΣΑΓΩΓΗ 1.3 Η Θεωρία της Ψηφιακής Σύνθεσης Συχνοτήτων (Direct Digital Synthesis) Η γεννήτρια συχνοτήτων, που υλοποιείται σε αυτή τη διπλωματική εργασία, βασίζεται στην τεχνική της Άμεσης Ψηφιακής Σύνθεσης Συχνοτήτων ή Direct Digital Frequency Synthesis (DDS). Η τεχνική αυτή χρησιμοποιείται σε πάρα πολλά επικοινωνιακά αλλά και ηλεκτρονικά συστήματα, λόγω των σημαντικών πλεονεκτημάτων της απέναντι σε άλλες τεχνικές σύνθεσης συχνοτήτων. Πιο συγκεκριμένα προσφέρει γρήγορη εναλλαγή συχνοτήτων (frequency switching), υψηλή ανάλυση συχνότητας (frequency resolution), χαμηλό θόρυβο φάσης (phase noise), καθώς επίσης και τη δυνατότητα προσθήκης πολλών επιμέρους δυνατοτήτων (π.χ διαμόρφωση FM, AM, σάρωση συχνοτήτων κ.τ.λ.). Ακόμα οι αλλαγές μεταξύ των συχνοτήτων γίνεται με μια συνεχόμενη ροή στη φάση, κάτι το οποίο είναι πολύ σημαντικό και επιθυμητό στη διαμόρφωση F.M και P.M. Βέβαια το μεγαλύτερο μειονέκτημα αυτής της μεθόδου είναι ότι δε μπορούμε να συνθέσουμε πολύ υψηλές συχνότητες. Κάτι τέτοιο, όπως θα δούμε παρακάτω, συμβαίνει εξ αιτίας του γεγονότος ότι χρειαζόμαστε κάποια μνήμη RAM ή ROM, στις οποίες οι χρόνοι πρόσβασης είναι ιδιαίτερα μεγάλοι. Αυτό έχει σαν αποτέλεσμα να περιορίζονται σημαντικά οι δυνατότητές μας και γι αυτό αναγκαζόμαστε συχνά να καταφεύγουμε σε άλλες μεθόδους, όπως είναι η Σύνθεση Συχνοτήτων με βρόγχους κλειδώματος φάσης (PLL s). Κοιτώντας μακροσκοπικά τη θεωρία της γεννήτριας D.D.S, θα λέγαμε ότι όλη η λογική της στηρίζεται στην ανασύσταση ενός σήματος Συνεχούς Χρόνου από τις τιμές του. Αν δειγματοληπτήσουμε ένα σήμα και αποθηκεύσουμε τις τιμές του σε έναν πίνακα (look up table), είναι προφανές ότι διαβάζοντας συνεχόμενα τον πίνακα αυτό μπορούμε να αναπαράγουμε το σήμα με την ίδια συχνότητα που το δειγματοληπτήσαμε. Βέβαια πρέπει να σημειώσουμε ότι οι τιμές στο look up table είναι ψηφιακές, δηλαδή κβαντισμένες. Έτσι θα πρέπει μόλις αυτές διαβάζονται να διοχετεύονται σε ένα μετατροπέα ψηφιακού αναλογικού σήματος (Digital to Analog Converter) και στη συνέχεια σε ένα κατωδιαβατό φίλτρο για να απορριφθούν οι ανεπιθύμητες υψηλές συχνότητες. Σκεπτόμενοι ότι η αναπαραγωγή τών τιμών γίνεται στό πεδίο τού χρόνου και με την προϋπόθεση ότι δέν είναι όλα τα δείγματα απαραίτητα για την ανασύσταση του σήματος, μπορούμε να υποθέσουμε τι θα γινόταν αν αναπαραγάγαμε τις αρχικές τιμές ανά δύο ή ανά τρεις. Τότε θα δημιουργούσαμε αντίστοιχα, συχνότητες διπλάσιες και τριπλάσιες της αρχικής συχνότητας. Στα παρακάτω σχήματα μπορούμε να δούμε ένα τέτοιο παράδειγμα με ένα ημίτονο,δειγματοληπτόντας αρχικά 19 τιμές τού και στη συνέχεια αναπαράγοντας τις τιμές αυτές ανά δύο. 1-4

8 ΚΕΦΑΛΑΙΟ 1 ΕΙΣΑΓΩΓΗ Σχήμα 1-1 Αρχικό σήμα με δειγματοληψία 19 τιμών. Σχήμα 1-2 Αναπαραγωγή του αρχικού σήματος με διπλάσια συχνότητα. Διαβάζοντας τώρα τις 19 τιμές ανά δυο, σε μία περίοδο του αρχικού ημίτονου αντιστοιχούν δύο περίοδοι του καινούργιου σήματος. Μέ βάση την παραπάνω λογική, αν προσπαθήσουμε να υλοποιήσουμε σε hardware τά βήματα πού αναφέρθηκαν, θα καταλήξουμε σε μια δομή όπως αυτή που βλέπουμε στο Σχήμα 1-3. Το σχήμα παρουσιάζει τη γενική αρχιτεκτονική πάνω στην οποία στηρίζονται όλες οι γεννήτριες DDS και αποτελείται από τρία βασικά τμήματα. Το πρώτο είναι ένα κλασικό ψηφιακό κύκλωμα πού εκτελεί την πράξη της πρόσθεσης (adder), μεταξύ δύο ψηφιακών τιμών μήκους Ν ψηφίων. Η λειτουργία του είναι γνωστή και ιδιαίτερα απλή και ο σκοπός του είναι να εκτελεί την πράξη S=[(A+B) mod 256]. Το δεύτερο και τρίτο τμήμα αποτελείται από δύο καταχωρητές (registers), και αυτοί μήκους Ν bits ο κάθε ένας. Ο R τοποθετείται στην έξοδο του adder και τροφοδοτεί με ανάδραση τη μία από τις εισόδους του, σύμφωνα με τό ρολόι clk. Στον Κ αποθηκεύεται μια ψηφιακή τιμή την οποία καθορίζουμε εμείς, όπως θα δούμε παρακάτω. Η λειτουργία του κυκλώματος έχει ως εξής. Στο δεύτερο καταχωρητή (Κ) αποθηκεύεται μια σταθερή τιμή την οποία ο adder προσθέτει συνέχεια στήν τιμή του καταχωρητή R. Το αποτέλεσμα αυτό αποθηκεύεται κάθε φορά στον καταχωρητή R, με την ανερχόμενη παρυφή του ρολογιού. Στην αρχή της λειτουργίας του, ο καταχωρητής R είναι μηδενισμένος και αρχίζει να προσθέτει συνεχώς την τιμή Κ στο περιεχόμενο του R. Μόλις το αποτέλεσμα της πρόσθεσης του adder ξεπεράσει τη μέγιστη τιμή 2 N 1, τότε στον R αποθηκεύεται το υπόλοιπο της τιμής και συνεχίζεται η πρόσθεση. 1-5

9 ΚΕΦΑΛΑΙΟ 1 ΕΙΣΑΓΩΓΗ K Α ADDDER S Β R clk Σχήμα 1-3 Βασικό κύκλωμα στο οποίο στηρίζεται η τεχνική της Ψηφιακής Σύνθεσης Συχνοτήτων. Το κύκλωμα αυτό αν και τόσο απλό στήν λειτουργία του, εν τούτοις διατηρεί μια πολύ σημαντική ιδιότητα. Για κάθε λέξη Κ που δεν είναι μηδέν, το παραπάνω κύκλωμα N μέσα σε 2 παλμούς ρολογιού έχει απαριθμήσει όλους τους δυνατούς συνδυασμούς της Ν-bit λέξης, δηλαδή όλους τους αριθμούς από 0 μέχρι 2 N 1. Μάλιστα μέσα σε αυτούς N τους 2 παλμούς ρολογιού, ο adder έχει κάνει υπερχείλιση (overflow) Κ φορές και στον N 2ιοστό παλμό ο καταχωρητής R έχει την τιμή μηδέν. Στο Σχήμα 1-4 φαίνεται ένα απλό παράδειγμα της λειτουργίας αυτού του κυκλώματός, για Κ=3 και για λέξη 4-bits. Βλέπουμε ότι κάθε τρίγωνο αντιστοιχεί σε μια περίοδο του σήματός στην έξοδο, ενώ κάθε σκαλοπάτι του τριγώνου σε μια περίοδο του ρολογιού. (Αν υποθέσουμε ότι στον οριζόντιο άξονα έχουμε το πεδίο του χρόνου) START--> (*OVERFLOW*)18 (*OVERFLOW*)17 (*OVERFLOW*) Tclk T Σχήμα 1-4 Παράδειγμα λειτουργίας του βασικού κυκλώματος της D.D.S, για Κ=3. 1-6

10 ΚΕΦΑΛΑΙΟ 1 ΕΙΣΑΓΩΓΗ Συνεπώς, εάν η έξοδος τού καταχωρητή R διευθυνσιοδοτεί ένα look up table, N τότε καταλαβαίνουμε ότι μέσα σε 2 παλμούς ρολογιού θα έχει γίνει πλήρης ανάγνωση όλων των τιμών του πίνακα. Αν τώρα στον πίνακα αυτό έχουν αποθηκευτεί οι τιμές του σήματος πού έχουμε δειγματοληπτήσει, τότε μέσα στο παραπάνω χρονικό διάστημα θα έχουν αναπαραχθεί όλες, δημιουργώντας Κ περιόδους του σήματος. Δηλαδή θα έχουμε ένα σήμα ίδιο με το αρχικό, αλλά με συχνότητα Κ φορές μεγαλύτερη. Βέβαια, όπως έχει ειπωθεί και στην αρχή, επειδή οι τιμές στο look up table είναι ψηφιακές θα χρειαστούμε επιπλέον και ένα μετατροπέα ψηφιακού σε αναλογικό σήμα (D/A Converter) καθώς και ένα κατωδιαβατό φίλτρο (LPF). Ένα ολοκληρωμένο block διάγραμμα όλων αυτών των τμημάτων φαίνεται στο Σχήμα 1-5. Όπως μπορούμε να καταλάβουμε, για μια τιμή της λέξης Κ οι τιμές που 1 αναπαράγονται είναι το των αρχικά αποθηκευμένων τιμών στον πίνακα. Επομένως K όσο αυξάνουμε το Κ τόσο μειώνονται τα δείγματα, με αποτέλεσμα να μειώνεται αντίστοιχα και η ποιότητα τού σήματος που αναπαράγεται. Με το LPF φίλτρό στήν έξοδο προσπαθούμε να κάνουμε όσο το δυνατό πιο «λεία» την τελική κυματομορφή, ρυθμίζοντας κατάλληλα τα χαρακτηριστικά του. K=2 K N ADDDER N R W Sine Generator [LOOK UP TABLE] P DAC LPF clk N Σχήμα 1-5 Σχηματικό της DDS αρχιτεκτονικής, με τις κυματομορφές στις εξόδους των κυκλωμάτων. Όπως βλέπουμε στο Σχήμα 1-5, στη γενική της μορφή η αρχιτεκτονική τής DDS δεν έχει απαραίτητα ένα look up table,αλλά ένα κύκλωμα το οποίο μετατρέπει τις τιμές στην έξοδο του καταχωρητή R σε τιμές φάσης του ημιτόνου. Όπως όμως θα δούμε καί σε παρακάτω κεφάλαια επειδή οι προσδοκίες μας είναι να υλοποιήσουμε μια γεννήτρια 1-7

11 ΚΕΦΑΛΑΙΟ 1 ΕΙΣΑΓΩΓΗ σημάτων οποιασδήποτε μορφής, χρησιμοποιούμε ένα look up table που είναι μάλιστα μια RAM. Επανερχόμενοι πάλι στο θεωρητικό μέρος της ψηφιακής σύνθεσης συχνοτήτων, μπορούμε να δούμε ποιές είναι οι μαθηματικές σχέσεις που συνδέουν τα μεγέθη που εμπλέκονται στη διαδικασία. Από το παραπάνω παράδειγμα είναι φανερό ότι η συχνότητα τού σήματος στην έξοδο είναι : K f out = * f N clk (1) 2 Το ελάχιστό βήμα με το οποίο μπορούμε να αυξήσουμε τη συχνότητα προκύπτει από την ίδια σχέση με Κ=1 και είναι : f clk f step = (2) N 2 Οι δύο αυτές σχέσεις μας οδηγούν στο συμπέρασμα ότι ρυθμίζοντας κατάλληλα τη συχνότητα του ρολογιού και το μήκος του adder, μπορούμε να καθορίσουμε το ελάχιστό βήμα καθώς επίσης και τη maximum συχνότητα που μπορούμε να συνθέσουμε. Μεταβάλλοντας τη λέξη Κ (για σταθερές τιμές των N και f clk ), θα έχουμε ένα εύρος συχνοτήτων από μία συχνότητα f min = fstep, μέχρι μία μέγιστή συχνότητα f max. Τη μέγιστη αυτή συχνότητα, όπως φαίνεται από την (1), την έχουμε όταν το Κ πάρει τη μέγιστη επιτρεπόμενη τιμή του. Όπως προκύπτει από τω Θεώρημα Δειγματοληψίας N 1 του Nyquist, η μέγιστη τιμή τού Κ είναι K = 2. Επομένως θεωρητικά η μέγιστη fclk συχνότητα είναι f max =, δηλαδή η μισή από τη συχνότητα δειγματοληψίας του 2 αρχικού σήματος (αν θεωρήσουμε ότι η συχνότητα δειγματοληψίας του σήματος στη RAM είναι f clk ). Κάτι τέτοιο βέβαια δε γίνεται στην πράξη και τελικά οι συχνότητες που μπορούν να επιτευχθούν με μια D.D.S είναι μικρότερες από Fclk/3. Αυτό συμβαίνει εξ αιτίας του DAC που χρησιμοποιούμε, ο οποίος στην έξοδό του δημιουργεί κάποιες συχνότητες ειδώλων γύρω από το σήμα. Η πιο κοντινή από αυτές είναι Fclk 2F0. Όσο λοιπόν η συχνότητα του σήματος πλησιάζει τη συχνότητα Fclk/2, η συχνότητα του πρώτου ειδώλου πλησιάζει κι αυτή την Fclk/2. Έτσι το φίλτρο που χρησιμοποιούμε στην έξοδο θα πρέπει να έχει πιο στενή ζώνη λειτουργίας και μεγαλύτερη διακριτότητα, για να μπορέσουμε να έχουμε τα επιθυμητά αποτελέσματα. Κάτι τέτοιο όμως κάνει το φίλτρο πολύ πολύπλοκο και γι αυτό το λόγο η μέγιστη συχνότητα που συνήθως στοχεύουμε με τη μέθοδο αυτή είναι πιο κάτω από Fclk/3. Όπως είπαμε και πιο πάνω, το σημαντικότερο μειονέκτημα που συναντάμε εδώ είναι ο περιορισμός που συνεπάγεται η χρήση του look up table. Οι υψηλοί χρόνοι προσπέλασης που έχουν οι μνήμες RAM κάνουν απαγορευτική τη λειτουργία της D.D.S σε πολύ υψηλές ταχύτητες. Μάλιστα όσο μεγαλύτερη μνήμη χρησιμοποιούμε, τόσο μεγαλύτερος είναι και ο περιορισμός στο χρόνο προσπέλασης και συνεπώς τόσο μικρότερη η μέγιστη συχνότητα εξόδου. Γι αυτό πολλές προσπάθειες έχουν γίνει για να αντιμετωπισθεί αυτό το πρόβλημα, έτσι ώστε να έχουμε μεγαλύτερες δυνατότητες με τη μέθοδο αυτή. 1-8

12 ΚΕΦΑΛΑΙΟ 1 ΕΙΣΑΓΩΓΗ Μια αρκετά συνηθισμένη μέθοδος είναι αυτή που βασίζεται στο γεγονός της συμμετρίας που χαρακτηρίζει το ημίτονο και το συνημίτονο, ως προς τους άξονες X και Υ. Κάτι τέτοιο μας δίνει τη δυνατότητα να αποθηκεύουμε στη RAM μόνο τις τιμές των σημάτων από 0 μέχρι π/2 και όχι ολόκληρη την περίοδό τους. Κατά την λειτουργία της γεννήτριας οι τιμές αυτές αναπαράγονται και στη συνέχεια αναδιπλώνονται ως προς τους X και Y για να πάρουμε το επιθυμητό σήμα. Με τον τρόπο αυτό έχουμε μια σημαντική μείωση στο μέγεθος της RAM, «πληρώνοντας» βέβαια το ανάλογο κόστος σε hardware που απαιτείται για την αναδίπλωση. Άλλες τεχνικές στοχεύουν σε μια αρχική προσέγγιση του ημιτόνου, από 0 μέχρι π/2, και στη συνέχεια «διορθώνουν» το σφάλμα που υπάρχει σε κάθε σημείο της φάσης. Στο look up table αποθηκεύεται η διαφορά της φάσης μεταξύ του ημιτόνου και της αρχικής καμπύλης. Έτσι οι τιμές αυτές είναι τώρα σαφώς πιο μικρές από πριν, με αποτέλεσμα να χρειάζονται λιγότερα bits για κάθε μια. Όσο πιο καλή είναι η προσέγγιση που γίνεται κάθε φορά, τόσο λιγότερα bits χρειάζονται για την περιγραφή των τιμών αυτών. Παρακάτω φαίνονται μερικοί τρόποι προσέγγισης του ημιτόνου με ευθεία (f(x)=2φ/π, όπου 0 < φ < 1), με τρίγωνο και με παραβολή. Η μείωση που επιτυγχάνεται στη RAM είναι αντίστοιχα 2, 3 και 4 bits. 1 a c b 0 π/2 φ Σχήμα 1-6 Προσέγγιση του ημιτόνου από 0 μέχρι π/2 a) παραβολική προσέγγιση, b) τριγωνική προσέγγιση, c) προσέγγιση με ευθεία. Βέβαια με τις παραπάνω μεθόδους μπορούμε να παράγουμε μόνο συμμετρικές κυματομορφές. Επειδή ο σκοπός μας είναι να υλοποιήσουμε μια γεννήτρια με δυνατότητα παραγωγής και τυχαίων κυματομορφών, δε χρησιμοποιήσαμε κάποια από τις παραπάνω μεθόδους. Περιοριστήκαμε έτσι σε ένα πιο μικρό φάσμα συχνοτήτων στην έξοδο, προκειμένου να έχουμε μεγαλύτερες δυνατότητες στην επιλογή της μορφής του σήματος. 1-9

13 ΚΕΦΑΛΑΙΟ 1 ΕΙΣΑΓΩΓΗ Στο σημείο αυτό θα πρέπει να σημειώσουμε κάποιους παράγοντες που επιδρούν αρνητικά στη λειτουργία της γεννήτριας D.D.S, με αποτέλεσμα να δημιουργούν θόρυβο και ανεπιθύμητες αρμονικές συχνότητες. Οι αρμονικές συχνότητες δημιουργούνται εξ αιτίας του κβαντισμού της φάσης και του πλάτους του σήματος. Η προσέγγιση των τιμών στη RAM, η μη γραμμική συμπεριφορά του DAC και τα παράσιτα που δημιουργεί στο σήμα, έχουν αρνητική επίδραση στην έξοδο της D.D.S. Ωστόσο η σημαντικότερη αιτία εμφάνισης αρμονικών συχνοτήτων είναι το λάθος στη φάση, που γίνεται κατά τη διαδικασία που περιγράψαμε στο Σχήμα 1-4. Όπως παρατηρούμε, μετά το τέλος κάθε περιόδου ο αθροιστής αφήνει κάποιο υπόλοιπο στον καταχωρητή R, με αποτέλεσμα να δημιουργείται παράλληλα και μια μικρότερη συχνότητα μαζί με το επιθυμητό σήμα. Στο συγκεκριμένο παράδειγμα αυτή είναι τρεις φορές μικρότερη από τη βασική συχνότητα, αφού ο καταχωρητής μηδενίζεται κάθε τρεις περιόδους του αναπαραγόμενου σήματος. Το γεγονός αυτό έχει άμεση σχέση με την τιμή του Κ και συμβαίνει για κάθε τιμή η οποία δεν είναι δύναμη του 2. Το πρόβλημα έχει απασχολήσει αρκετά όσους έχουν ασχοληθεί με τη λειτουργία της D.D.S και έχουν γίνει σημαντικές προσπάθειες για να αντιμετωπιστεί. Μια ενδιαφέρουσα τεχνική, με την οποία μειώνεται αρκετά η δημιουργία αρμονικών συχνοτήτων, είναι αυτή του Dithering, που παρουσιάστηκε από τους C.E. Wheatley και D.E. Phillips. Στις περισσότερες υλοποιήσεις της D.D.S το κύκλωμα του αθροιστή που χρησιμοποιούμε έχει μεγαλύτερο μήκος από τη RAM. Έτσι καταλήγουμε τα bits που καθορίζουν τη φάση να είναι μόνο W από τα συνολικά Ν bits (όπου είναι N=W+L). Κάτι τέτοιο έχει σαν αποτέλεσμα το πρόβλημα να εξαλείφεται για ορισμένες τιμές του Κ, μιας και τα L λιγότερο σημαντικά bits της διεύθυνσης της RAM δε χρησιμοποιούνται. Όμως το πρόβλημα παραμένει για αρκετές τιμές του Κ και έτσι οι αρμονικές συχνότητες συνεχίζουν να υπάρχουν στο τελικό σήμα. Συγκεκριμένα υπολογίζεται ότι το επίπεδο της μεγαλύτερης από τις αρμονικές συχνότητες είναι περίπου : 6 W [db] (3) πιο κάτω από την επιθυμητή συχνότητα. Στη συγκεκριμένη υλοποίηση της D.D.S το μήκος του αθροιστή (Ν) που χρησιμοποιούμε είναι 24 bits, ενώ η φάση του σήματος καθορίζεται με τα 12 πιο σημαντικά bits. Κάτι τέτοιο μας δίνει μια πρώτη εκτίμηση για το επίπεδο του θορύβου, η οποία υπολογίζεται θεωρητικά ότι είναι 72 [db] πιο κάτω από το επιθυμητό σήμα. 1-10

14 ΚΕΦΑΛΑΙΟ 1 ΕΙΣΑΓΩΓΗ 1.4 Εργαλεία που Χρησιμοποιήθηκαν Για το σχεδιασμό όσο και για την υλοποίηση του συστήματος της γεννήτριας χρησιμοποιήθηκαν κάποια αναπτυξιακά εργαλεία, τα οποία επιλέχθηκαν έτσι ώστε να μας εξυπηρετούν και να ικανοποιούν τις απαιτήσεις μας. Αυτές ήταν η κατασκευή του board στο οποίο βρίσκεται όλο το σύστημά μας, καθώς επίσης και ορισμένες συσκευές για τις οποίες απαιτείται ο προγραμματισμός τους πριν χρησιμοποιηθούν. Οι συσκευές αυτές είναι ένα PLD της ATMEL το ATF22V10 και ένα FPGA της ALTERA το EPF8452ALC84-3, τα οποία απαιτούν συγκεκριμένο software των αντίστοιχων εταιριών για να μπορέσουν να χρησιμοποιηθούν σε εφαρμογές. Πιο συγκεκριμένα τα εργαλεία που χρησιμοποιήσαμε είναι τα παρακάτω: Το σχεδιαστικό πακέτο MAX+PLUS II της Altera (Version 7.1), με το οποίο έγινε ο σχεδιασμός και η εξομοίωση των ψηφιακών κυκλωμάτων στο FPGA που χρησιμοποιήσαμε. Όλα τα σχηματικά των ψηφιακών κυκλωμάτων που παρουσιάζονται στη διάρκεια της διπλωματικής δημιουργήθηκαν στον Schematic Editor του προγράμματος. Κάποια από τα κυκλώματα μάλιστα έγιναν σε γλώσσα περιγραφής υλικού της ALTERA (AHDL), τα οποία συνδυάστηκαν με τα σχηματικά διαγράμματα, προκειμένου να γίνει πιο εύκολος ο σχεδιασμός. Με τον compiler που διαθέτει δημιουργήθηκε και το αρχείο που χρησιμοποιήσαμε για να κάνουμε το configuration της συσκευής πάνω στο board. Τέλος με τη χρήση του Timing Analyzer έγινε πρόβλεψη των καθυστερήσεων στους χρονισμούς των κρίσιμων μονοπατιών, όπου υπήρχε ανάγκη. Η WinCupl της Atmel, η οποία χρησιμοποιήθηκε για το σχεδιασμό των Boolean συναρτήσεων στο PLD και τη δημιουργία του κατάλληλου αρχείου για τον προγραμματισμό του. Το πρόγραμμα διαθέτει επίσης και περιβάλλον λογικής εξομοίωσης (WinSim), με το οποίο έγινε ο έλεγχος του τελικού σχεδίου. Ο Programmer MICROMASTER LV 48, της ICETECH, που χρησιμοποιήθηκε για τον τελικό προγραμματισμό του PLD. Το Advanced Schematic Capture (Version 5.1) από την PROTEL που χρησιμοποιήθηκε, σαν πρώτο βήμα, για τη δημιουργία των κυκλωμάτων του συστήματος σε σχηματικά διαγράμματα. Το Advaced PCB Design (Version 5.1) από την PROTEL που χρησιμοποιήθηκε για την τοποθέτηση όλων των εξαρτημάτων πάνω στην πλακέτα. Έτσι έγινε το επόμενο βήμα όπου καθορίστηκε η τοπολογία των συσκευών σε πραγματικές διαστάσεις. Το Advanced PCB Router (Version 5.1) από την PROTEL, με το οποίο έγινε η μετατροπή των λογικών συνδέσεων, μεταξύ των εξαρτημάτων, σε αγώγιμες 1-11

15 ΚΕΦΑΛΑΙΟ 1 ΕΙΣΑΓΩΓΗ γραμμές πάνω στην πλακέτα. Με τη βοήθεια του Router καθορίσαμε σημαντικές παραμέτρους, όπως τα πάχη των γραμμών και τα μεγέθη των vias έτσι ώστε να αποφευχθούν ανεπιθύμητα βραχυκυκλώματα. Αυτό ήταν και το τελικό βήμα στο σχεδιασμό της πλακέτας το οποίο μας έδωσε τη δυνατότητα να την κατασκευάσουμε. Το μηχάνημα κατασκευής πρότυπων πλακετών, LPKF, με το οποίο «τυπώσαμε» την πλακέτα χρησιμοποιώντας το τελικό σχέδιο από το Protel. Το μηχάνημα δημιουργίας των plated through, LPKF, με το οποίο έγινε η επιμετάλλωση στα vias και στα σημεία των pins των εξαρτημάτων. Η γλώσσα προγραμματισμού Visual Basic (Version 6.0), με την οποία έγινε η δημιουργία του Interface της γεννήτριας. Με αυτό ο χρήστης μπορεί να επικοινωνεί με τη γεννήτρια και να δίνει τις εντολές που χρειάζονται για τη ρύθμιση των διαφόρων επιλογών της. Το περιβάλλον επικοινωνίας είναι γραφικό (περιβάλλον Windows), κάτι που αυξάνει τις δυνατότητές μας ενώ επίσης κάνει πιο εύκολη τη χρήση του. 1-12

16 ΚΕΦΑΛΑΙΟ 2 Η Επικοινωνία του Συστήματος με τον Υπολογιστή Περιεχόμενα: 2.1 Η Παράλληλη Θύρα του Υπολογιστή Ο Enhanced Parallel Port Mode (EPP) Ο Standard Parallel Port Mode (SPP) Το Πρωτόκολλο Επικοινωνίας Υλοποίηση του Πρωτοκόλλου Επικοινωνίας- Διαμόρφωση του PLD

17 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ 2.1 Η Παράλληλη Θύρα του Υπολογιστή Ο βασικός σύνδεσμός μεταξύ στο σύστημα της γεννήτριας και στο περιβάλλον του χρήστη είναι η παράλληλη θύρα του υπολογιστή ( LPT ). Όπως έχει ήδη ειπωθεί μέσα από αυτή διέρχονται όλα τα απαραίτητα σήματα για την επικοινωνία μας με όλα τα όργανα του Desk Top Lab. Η παράλληλη θύρα είναι διαδεδομένη σήμερα από την πιο συνηθισμένη εφαρμογή της, πού είναι η επικοινωνία της με τους εκτυπωτές. Το μεγάλο πλεονέκτημά της, όπως φαίνεται και από την ονομασία της, είναι ότι έχουμε στη διάθεσή μας ταυτόχρονα 8 γραμμές δεδομένων, μαζί με κάποια σήματα ελέγχου (control) και κατάστασης (status). Οι υπολογιστές σήμερα έχουν συνήθως 3 παράλληλες θύρες (LPT1, LPT2, LPT3) οι οποίες είναι δικατευθυντήριες, δηλαδή μπορούμε να στείλουμε αλλά και να λάβουμε δεδομένα από αυτές. Η κατασκευή μιας τέτοιας κάρτας, πού υλοποιεί μια γεννήτρια συχνοτήτων, αποτελεί μια εφαρμογή που επεκτείνει τη χρήση της LPT πέρα από τις συνηθισμένες εφαρμογές. Με τη χρήση ενός απλού PC βλέπουμε πώς μπορούμε να οδηγήσουμε ένα περιφερειακό όπως είναι τα ηλεκτρονικά όργανα του Desk Top Lab και να ελέγξουμε συσκευές όπως PLD s, FPGA s, DAC s κ.τ.λ. Περισσότερο λεπτομερειακά η LPT βρίσκεται στο πίσω μέρος του υπολογιστή οπού καταλήγει σε ένα βύσμα τύπου DB-25 θηλυκό. Οι διευθύνσεις που χρησιμοποιούνται στους υπολογιστές για τις LPT1, LPT2, LPT3 είναι συνήθως οι 378h- 37Fh για την LPT1,οι 278h-27Fh για την LPT2 και οι 3BCh-3BFh για την LPT3 (παλιότερα οι διευθύνσεις 3BCh-3BFh χρησιμοποιούνταν για τις Video Cards). Η αντιστοιχία μεταξύ των LPT και των διευθύνσεών τους μπορεί να διαφέρει από υπολογιστή σε υπολογιστή, συνήθως όμως η LPT1 που χρησιμοποιούμε εμείς βρίσκεται στη διεύθυνση 378h. Η παράλληλη θύρα πριν το 1994 λειτουργούσε σε έναν Standard Parallel Mode (SPP mode), από εκεί και έπειτα όμως οι πιο καινούργιες παράλληλες θύρες κατασκευάζονταν σύμφωνα με το πρότυπο IEEE Το πρότυπο αυτό ορίζει εκτός από το SPP mode και άλλους 5 modes λειτουργίας οι οποίοι πληροφοριακά μόνο είναι οι: 1. Compatibility Mode 2. Nibble Mode 3. Byte Mode 4. EPP Mode 5. ECP Mode Ο σκοπός ήταν οι καινούργιες συσκευές και οι οδηγοί τους να είναι συμβατές μεταξύ τους, καθώς επίσης και προς τα πίσω συμβατές με τις παλαιότερες παράλληλες θύρες, που λειτουργούσαν με τον SPP mode. Οι τρεις πρώτοι τρόποι λειτουργίας, Compatibility, Nibble και Byte Mode χρησιμοποιούν το ήδη υπάρχων hardware που χρησιμοποιούσε και η παλιότερη παράλληλη θύρα. Αντίθετα οι δύο τελευταίοι, EPP και ECP Mode, χρησιμοποιούν επιπλέον hardware το οποίο μας δίνει τη δυνατότητα να έχουμε μεγαλύτερες ταχύτητες προσπέλασης σε σχέση με την SPP, ενώ συγχρόνως διατηρείται και η συμβατότητα με τον SPP mode λειτουργίας. Όπως θα δούμε και 2-1

18 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ παρακάτω, με τον παραδοσιακό τρόπο λειτουργίας της παράλληλης χρειαζόταν περίπου 4 εντολές για να μεταφέρουμε προς τα έξω ένα byte δεδομένων. Οι περισσότερες από αυτές χρησιμοποιούνταν για handshaking μεταξύ της LPT και του περιφερειακού. Οι EPP και ECP mode λειτουργίας χρησιμοποιούν το επιπλέον hardware για να δημιουργήσουν και να οργανώσουν το handshaking έτσι ώστε να αυξηθεί η ταχύτητα προσπέλασης στην παράλληλη. Πράγματι, με μία μόνο εντολή μπορούμε τώρα να στείλουμε ένα byte δεδομένων μέσω της παράλληλης με αποτέλεσμα να αυξάνεται ο χρόνος προσπέλασης στα 1-2 megabytes το δευτερόλεπτο. Στη συγκεκριμένη εφαρμογή λοιπόν θα χρησιμοποιήσουμε τον Enhanced Parallel Port Mode λειτουργίας (EPP mode) αφού μας επιτρέπει υψηλές ταχύτητες προσπέλασης, έχοντας όμως και σαν εναλλακτική επιλογή τον (SPP mode) λειτουργίας. 2-2

19 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ 2.2 Ο Enhanced Parallel Port Mode (EPP) Ο Enhanced Parallel Port mode λειτουργίας ( EPP ), είναι ο τρόπος που επιλέξαμε για την επικοινωνία του υπολογιστή με το σύστημα της γεννήτριας. Όπως είπαμε, με τον mode αυτό μπορούμε να προσπελάσουμε 1 byte δεδομένων με μία μόνο εντολή, κάνοντας έτσι πιο εύκολο και γρήγορο τον προγραμματισμό. Πριν αρχίσουμε όμως να αναλύουμε τη λειτουργία του EPP θα πρέπει να δούμε ποια είναι τα σήματα στο βύσμα της παράλληλης. Αυτά φαίνονται στον παρακάτω πίνακα τόσο για τον EPP όσο και για τον SPP mode. Pin SPP Signal EPP Signal In/Out Function 1 Strobe Write Out Η τιμή 0 στο σήμα αυτό δηλώνει εγγραφή (Write), ενώ η τιμή 1 δηλώνει ανάγνωση (Read). 2-9 Data 0-7 Data 0-7 In-Out Data Bus, δικατευθυντήριο 10 Ack Interrupt In Σήμα διακοπής (Interrupt).To interrupt συμβαίνει στην ανερχόμενη παρυφή. 11 Busy Wait In Χρησιμοποιείται για handshaking. Ένας EPP κύκλος μπορεί να αρχίσει όταν το σήμα είναι 0 και τελειώνει όταν είναι Paper Out/ Spare Δε χρησιμοποιείται στο Spare In End EPP handshake. 13 Select Spare In Spare Δε χρησιμοποιείται στο EPP handshake. 14 Auto Data Όταν είναι 0 δηλώνει Out Linefeed Strobe μεταφορά δεδομένων. 15 Error/ Fault Spare In 16 Initialize Reset Out Reset Ενεργό σε Select Address Όταν είναι 0 δηλώνει Out Printer Strobe μεταφορά δεδομένων Ground Ground GND Ground Γείωση. Spare Δε χρησιμοποιείται στο EPP handshake. Πίνακας 2-1 Ανάθεση των pins του DB-25 connector για τον EPP και SPP mode. Τόσο ο EPP όσο και ο SPP mode χρησιμοποιούν κάποιους καταχωρητές (Software Registers) για να μπορέσουν να προσπελάσουν τα δεδομένα στην παράλληλη 2-3

20 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ θύρα. Στον EPP mode χρησιμοποιούνται επιπλέον και κάποιοι καινούργιοι καταχωρητές συγχρόνως με τους ήδη υπάρχοντες στον SPP mode. Όλους αυτούς μπορούμε να τους δούμε στον παρακάτω πίνακα μαζί με τις διευθύνσεις τους, που αναφέρονται σε συναρτήσει μιας διεύθυνσης βάσης (Base), η οποία για την LPT1 είναι η 3BCh, όπως αναφέρθηκε πιο πριν. Address Port Name Read/Write Base+0 Data Port (SPP) Write Base+1 Status Port (SPP) Read Base+2 Control Port (SPP) Write Base+3 Address Port (EPP) Read/Write Base+4 Data Port (EPP) Read/Write Base+5 Undefined ( 16/32 bit Transfer ) - Base+6 Undefined (32 bit Transfer ) - Base+7 Undefined (32 bit Transfer ) - Πίνακας 2-2 Οι καταχωρητές στoν EPP mode. Όπως βλέπουμε οι τρεις πρώτοι καταχωρητές του EPP mode είναι κοινοί με του αυτούς του SPP. Έτσι μπορούμε να προσπελάσουμε την LPT όπως θα κάναμε και στον SPP, διατηρώντας έτσι τη συμβατότητα με τις παλαιότερες γενιές περιφερειακών συσκευών. Στην περίπτωση όμως που θέλουμε να επικοινωνήσουμε με τον EPP mode τότε χρησιμοποιούμε μόνο τους δύο καταχωρητές, τον Address Register και τον Data Register. Όταν θέλουμε να μεταφέρουμε ένα byte δεδομένων μέσα από την LPT, τότε το μόνο που έχουμε να κάνουμε είναι να εκτελέσουμε έναν κύκλο εγγραφής του συγκεκριμένου byte στον Data Register (στη διεύθυνση Base+4). Όταν θέλουμε να διαβάσουμε ένα byte δεδομένων τότε εκτελούμε έναν κύκλο ανάγνωσης από τον Data Register, ενώ με ανάλογο τρόπο γίνεται η εγγραφή και η ανάγνωση ενός byte διεύθυνσης από τον Address Register. Όπως θα δούμε παρακάτω τα handshaking σήματα πού έπρεπε να δημιουργήσουμε εμείς στον SPP mode, τώρα δημιουργούνται αυτόματα από την παράλληλη με την εκτέλεση της εντολής ανάγνωσης ή εγγραφής. Είναι λοιπόν φανερό πόσο πιο εύκολη και γρήγορη γίνεται η οδήγηση της κάρτας μας χρησιμοποιώντας τον EPP mode. Παρακάτω φαίνονται σχηματικά οι κύκλοι εγγραφής και ανάγνωσης στους Address και Data Registers και εξηγούνται αναλυτικά όλα τα βήματα που ακολουθούνται. Πρέπει να σημειωθεί στο σημείο αυτό ότι οι λογικές τιμές 1 και 0 αντιστοιχούν σε TTL τιμές τάσης, δηλαδή +5V και 0V αντίστοιχα, ενώ το γράμμα n μπροστά από ένα σήμα (π.χ nwrite) χρησιμοποιείται για να φανερώσει ότι το σήμα αυτό είναι ενεργό στο

21 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ EPP Data Write Cycle EPP Data Write Write Data Strobe Wait Data DATA Σχήμα 2-1 Enhanced Parallel Port Data Write Cycle Τα βήματα εκτέλεσης ενός κύκλου εγγραφής δεδομένων στον EPP mode έχουν ως εξής : 1. Εκτέλεση εντολής εγγραφής στον EPP Data Register (Base + 4). 2. Το σήμα nwrite γίνεται Τα δεδομένα τοποθετούνται στο Data Bus (Data 0-7). 4. Το σήμα ndata Strobe ενεργοποιείται (τίθεται στο 0 ), αν το nwait είναι 0. (Ένδειξη έναρξης του κύκλου εγγραφής) 5. Η παράλληλη περιμένει αναγνώριση του περιφερειακού με το σήμα nwait να πηγαίνει στο 1. ( Ένδειξη τερματισμού του κύκλου εγγραφής ) 6. Το σήμα ndata Strobe ελευθερώνεται (πηγαίνει στο 1 ). 7. Ο EPP κύκλος εγγραφής δεδομένων τελειώνει. 2-5

22 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ EPP Address Write Cycle EPP Address Write Write Addr Strobe Wait Data DATA Σχήμα 2-2 Enhanced Parallel Port Address Write Cycle Τα βήματα της εκτέλεσης ενός κύκλου εγγραφής διεύθυνσης με τον EPP mode έχουν ως εξής : 1. Εκτέλεση εντολής εγγραφής στον EPP Address Register (Base + 3). 2. Το σήμα nwrite γίνεται Η διεύθυνση τοποθετείται στο Data Bus (Data 0-7). 4. Το σήμα naddr Strobe ενεργοποιείται (τίθεται στο 0 ), αν το nwait είναι 0. (Ένδειξη έναρξης του κύκλου εγγραφής) 5. Η παράλληλη περιμένει αναγνώριση του περιφερειακού με το σήμα nwait να πηγαίνει στο 1. ( Ένδειξη τερματισμού του κύκλου εγγραφής ) 6. Το σήμα naddr Strobe ελευθερώνεται ( πηγαίνει στο 1 ). 7. Ο EPP κύκλος εγγραφής διεύθυνσης τελειώνει. 2-6

23 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ EPP Data Read Cycle EPP Data Read Write Data Strobe Wait Data DATA Data read on this edge Σχήμα 2-3 Enhanced Parallel Port Data Read Cycle Τα βήματα της εκτέλεσης ενός κύκλου ανάγνωσης δεδομένων με τον EPP mode έχουν ως εξής : 1. Εκτέλεση εντολής ανάγνωσης του EPP Data Register (Base + 4). 2. Το σήμα ndata Strobe ενεργοποιείται ( τίθεται στο 0 ), αν το nwait είναι 0. ( Ένδειξη έναρξης του κύκλου εγγραφής ) 3. Η παράλληλη περιμένει αναγνώριση του περιφερειακού με το σήμα nwait να πηγαίνει στο 1. ( Ένδειξη τερματισμού του κύκλου εγγραφής ) 4. Τα δεδομένα διαβάζονται από το Data Bus της παράλληλης (Data 0-7). 5. Το σήμα ndata Strobe ελευθερώνεται ( πηγαίνει στο 1 ). 6. Ο EPP κύκλος ανάγνωσης δεδομένων τελειώνει. 2-7

24 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ EPP Address Read Cycle EPP Address Read Write Addr Strobe Wait Data DATA Data read on this edge Σχήμα 2-4 Enhanced Parallel Port Address Read Cycle Τα βήματα της εκτέλεσης ενός κύκλου ανάγνωσης διεύθυνσης με τον EPP mode έχουν ως εξής : 1. Εκτέλεση εντολής ανάγνωσης του EPP Address Register (Base + 3). 2. Το σήμα naddr Strobe ενεργοποιείται (τίθεται στο 0 ), αν το nwait είναι 0. (Ένδειξη έναρξης του κύκλου εγγραφής) 3. Η παράλληλη περιμένει αναγνώριση του περιφερειακού με το σήμα nwait να πηγαίνει στο 1. ( Ένδειξη τερματισμού του κύκλου εγγραφής ) 4. Τα δεδομένα διαβάζονται από το Data Bus της παράλληλης (Data 0-7). 5. Το σήμα naddr Strobe ελευθερώνεται (πηγαίνει στο 1 ). 6. Ο EPP κύκλος ανάγνωσης διεύθυνσης τελειώνει. 2-8

25 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ Όπως βλέπουμε λοιπόν με τους τέσσερις αυτούς κύκλους μπορούμε να εκτελέσουμε όλες τις απαραίτητες ενέργειες για να επικοινωνήσουμε με την κάρτα μας, χωρίς να ασχοληθούμε καθόλου με τα σήματα handshaking. Ωστόσο όμως θα πρέπει να σημειώσουμε κάτι πολύ σημαντικό σχετικά με τον EPP mode (το οποίο έγινε φανερό στην πορεία υλοποίησης της κάρτας μας). Πριν από την εκτέλεση οποιουδήποτε κύκλου στον EPP mode θα πρέπει να προσέξουμε να κάνουμε configuration των EPP Address και Data Ports. Μόνο τότε θα είμαστε σίγουροι ότι τα σήματα Write,AddrStrobe, DataStrobe, Wait θα είναι σε idle κατάσταση ( δηλαδή 1 ). Σε κάποιες παράλληλες θύρες χρειάζεται να θέσουμε εμείς τα σήματα αυτά στην αρχική τους κατάσταση, γι αυτό θα πρέπει στην αρχή του προγράμματός μας να γράφουμε στον Control Register την τιμή ΧΧΧΧ

26 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ 2.3 Ο Standard Parallel Port Mode (SPP) Όπως έχει ειπωθεί και πιο πριν, ο Standard Parallel Port mode (SPP) είναι ο παραδοσιακός τρόπος επικοινωνίας της παράλληλης θύρας με τις περιφερειακές συσκευές και χρησιμοποιείται ακόμα και σήμερα για λόγους συμβατότητας. Αν και ο τρόπος με τον οποίο επιλέξαμε να επικοινωνεί το συστημά μας είναι ο EPP mode, θα ήταν σωστό να αναφέρουμε και τον SPP mode σα μια εναλλακτική επιλογή. Ο Πίνακας 2-1 δείχνει την αντιστοιχία των pins της παράλληλης με τα σήματα στον SPP mode αλλά και την αντιστοιχία τους με τον EPP mode. Στους παρακάτω πίνακες μπορούμε να δούμε τους τρεις καταχωρητές, Data Register, Control Register, Status Register, καθώς και τη σημασία του κάθε bit. Μιας και έχουμε τη δυνατότητα να χρησιμοποιήσουμε τους καταχωρητές αυτούς και στον EPP mode, μπορούμε με manual τρόπο να δημιουργήσουμε τα σήματα που είδαμε στα σχήματα 2-1, 2-2, 2-3, 2-4. Πρέπει να σημειωθεί ότι τα bit που χαρακτηρίζονται σαν Hardware Inverted αντιστοιχούν σε κάποια γραμμή της οποίας η πολικότητα αντιστρέφεται από το hardware της παράλληλης. Ένα τέτοιο παράδειγμα είναι το Status bit Busy που δείχνει ο Πίνακας 2-4. Αν εφαρμόσουμε μια τάση + 5V στη γραμμή αυτή (λογικό 1 ), τότε θα διαβάσουμε ένα λογικό 0 στο bit 7 του Status Register. Offset Name Read/Write Bit No. Properties Base + 0 Data Port Write Bit 7 Data 7 Bit 6 Data 6 Bit 5 Data 5 Bit 4 Data 4 Bit 3 Data 3 Bit 2 Data 2 Bit 1 Data 1 Bit 0 Data 0 Πίνακας 2-3 Data Port Ο καταχωρητής δεδομένων ή αλλιώς Data Port, βρίσκεται στη διεύθυνση βάσης (Base) της LPT και χρησιμοποιείται για την έξοδο δεδομένων από την παράλληλη. Συνήθως στον καταχωρητή αυτό μπορούμε μόνο να γράψουμε δεδομένα, κάποιες φορές όμως μπορούμε και να διαβάσουμε από αυτόν. Αυτό συμβαίνει αν η LPT χρησιμοποιείται σα δικατευθυντήρια θύρα και τότε διαβάζουμε από αυτή το τελευταίο byte δεδομένων που έχει σταλεί. 2-10

27 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ Hardware Inverted Bit 7 Busy Yes Bit 6 Ack - Bit 5 Paper Out - Bit 4 Select In - Bit 3 Error - Bit 2 IRQ (Not) - Bit 1 Reserved - Bit 0 Reserved - Offset Name Read/Write Bit No. Properties Base + 1 Status Port Read Only Πίνακας 2-4 Status Port Ο καταχωρητής Κατάστασης, ή Status Port, είναι καταχωρητής μόνο ανάγνωσης και μόνο τα 6 πιο σημαντικά ψηφία του χρησιμοποιούνται. Τα bits του καταχωρητή αυτού χρησιμοποιούνται για να δείξουν την κατάσταση που βρίσκεται η παράλληλη θύρα, να γνωστοποιήσουν τυχόν λάθη ή αιτήσεις διακοπής από τη θύρα κ.τ.λ. Το Bit 7, όπως είπαμε και παραπάνω χαρακτηρίζεται σαν Hardware Inverted και με τον ίδιο τρόπο λειτουργεί και το Bit 2 το οποίο έχει αρνητική λογική. Hardware Inverted Bit 7 Unused - Bit 6 Unused - Bit 5 Enable Bi- Directional Port - Bit 4 Enable IRQ Via - Ack Line Bit 3 Select Printer Yes Bit 2 Initialise Printer (Reset ) - Bit 1 Auto Linefeed Yes Bit 0 Strobe Yes Offset Name Read/Write Bit No. Properties Base + 2 Control Port Read/Write Πίνακας 2-5 Control Port Ο καταχωρητής Ελέγχου (Control Port) μας δίνει τη δυνατότητα να γράφουμε αλλά και να διαβάζουμε από αυτόν, αφού οι γραμμές του Control Port είναι έξοδοι κυκλωμάτων «Ανοικτού Συλλέκτη» ή αλλιώς «Open Collector». Αυτό σημαίνει ότι έχουν δύο καταστάσεις λειτουργίας, μια κατάσταση λογικού 0 και μία κατάσταση υψηλής εμπέδησης Ζ, για να μην υπάρχει κίνδυνος «σύγκρουσης δεδομένων» σ αυτές 2-11

28 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ τις γραμμές. Γι αυτό το λόγο στις περισσότερες κάρτες εκτυπωτών τα σήματα αυτά συνδέονται σε pull up αντιστάσεις. Όπως βλέπουμε και στον πίνακα τα Bits 7 και 6 δεν χρησιμοποιούνται, ενώ στην περίπτωση οδήγησης ενός Printer από την παράλληλη χρησιμοποιούνται μόνο τα τέσσερα πρώτα control σήματα (Bit0 - Bit3). Το Bit4 χρησιμοποιείται για να ενεργοποιούμε / απενεργοποιούμε την αίτηση διακοπής (Interrupt Requests) της LPT, που συνήθως είναι τα IRQ5 ή IRQ7. Το Bit 5 χρησιμοποιείται για να επιλέξουμε δικατευθυντήρια λειτουργία της παράλληλης θύρας, δηλαδή την επιπλέον δυνατότητα λήψης δεδομένων από τις γραμμές (DATA 0 7). Όπως δείχνει ο Πίνακας 2-1, τα σήματα Strobe, Auto Linefeed και Select Printer αντιστοιχούν στα σήματα Write, Data Strobe και Address Strobe για τον EPP mode. Στην περίπτωσή μας, που το περιφερειακό δεν είναι ένας Printer αλλά μια άλλη συσκευή με ξεχωριστό πρωτόκολλο επικοινωνίας, μπορούμε να τα ελέγχουμε κατάλληλα για τη δημιουργία των επιθυμητών σημάτων. Λόγω της συμβατότητας που υπάρχει μεταξύ των EPP και SPP, μπορούμε με τον τρόπο αυτό, να έχουμε μια εναλλακτική επιλογή εντολών που θα εξομοιώνουν το πρωτόκολλο στον SPP mode. 2-12

29 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ 2.4 Το Πρωτόκολλο Επικοινωνίας Μετά από την απαραίτητη εισαγωγή στη λειτουργία της παράλληλης θύρας του υπολογιστή θα δούμε τώρα ποια λογική ακολουθήσαμε για την υλοποίηση της επικοινωνίας μας με την κάρτα. Όπως αναφέρθηκε και πιο πάνω θα χρησιμοποιήσουμε τον EPP mode και σε αυτόν θα αναφερόμαστε από εδώ και στο εξής. Συγκεκριμένα οι τέσσερις κύκλοι που παρουσιάστηκαν στο κεφάλαιο 2.2 (EPP Data Write cycle, EPP Address Write cycle, EPP Data Read cycle, EPP Address Read cycle), είναι αυτοί που θα χρησιμοποιηθούν από το User Interface του χρήστη. Το πρώτο βήμα που λάβαμε υπόψη μας ήταν το πρόβλημα της ταυτόχρονης λειτουργίας δυο ή και περισσοτέρων εργαλείων του Desk Top Lab. Κάτι τέτοιο είναι όχι μόνο χρήσιμο στις εργαστηριακές εφαρμογές αλλά και αναγκαίο, όπως για παράδειγμα η ταυτόχρονη χρήση ενός παλμογράφου και μίας γεννήτριας. Η έννοια της «ταυτόχρονης λειτουργίας» της κάρτας μας με κάποια άλλη πραγματοποιείται και είναι εφικτή, ενώ δε θα πρέπει να συγχέεται με την έννοια της «ταυτόχρονης διαχείρισης». Μπορεί η διαχείριση των καρτών να γίνεται με κάποιου είδους καταμερισμό των εντολών στο χρόνο (time shearing), αλλά μια γεννήτρια συχνοτήτων ή ένα τροφοδοτικό δεν παύουν να λειτουργούν. Το πρόβλημα εδώ εντοπίζεται στο ότι όλες οι κάρτες συνδέονται σε μια μόνο παράλληλη θύρα και μέσω αυτής θα πρέπει να τις ελέγχουμε όλες. Δε μπορούμε επομένως να έχουμε πρόσβαση σε όλες τις περιφερειακές συσκευές συγχρόνως και γι αυτό χρειαζόμαστε τη βοήθεια κάποιου «διαχειριστή» των οργάνων του Desk Top Lab, ο οποίος θα αποφασίζει κάθε στιγμή για το ποιο περιφερειακό θα οδηγείται από την LPT. Κάτι τέτοιο μπορεί να υλοποιηθεί με ένα επιπλέον software, το οποίο θα είναι υπεύθυνο για την ομαλή διεξαγωγή της επικοινωνίας του PC με τις συσκευές. Ο σκοπός του είναι να αναγνωρίζει πόσες κάρτες είναι συνδεδεμένες στην παράλληλη θύρα, τι είδους κάρτες είναι και ανάλογα με το είδος τους να εκτελεί τις κατάλληλες υπορουτίνες. Η υλοποίησή του όμως δεν αποτελεί αντικείμενο της παρούσας διπλωματικής εργασίας και γι αυτό το λόγο δεν αναλύεται περισσότερο. Την ανάγκη «διαχείρισης» των οργάνων του Desk Top Lab, τη λάβαμε υπ όψιν μας κατά το σχεδιασμό της γεννήτριας και επεκτείναμε κατάλληλα το σύστημα. Γι αυτό το λόγο χρησιμοποιήθηκε ένας 6-ψήφιος αριθμός ο οποίος δηλώνει το είδος της συσκευής που είναι συνδεδεμένη στο PC. Κάθε φορά που θα εκτελείται το πρόγραμμα «διαχείρισης» τότε θα μπορεί, μέσω αυτού του αριθμού, να αναγνωρίζει τι είδους είναι οι συσκευές που έχουμε στη διάθεσή μας. Κάτι τέτοιο είναι αναγκαίο αφού θα πρέπει να επιλεχθεί το κατάλληλο αρχείο για το configuration του FPGA, που διαθέτουν όλα τα όργανα. Ανάλογα με τον κωδικό της συσκευής στέλνεται και το αντίστοιχο αρχείο προκειμένου να τεθεί η κάρτα σε κατάσταση λειτουργίας. Στην αρχή του κεφαλαίου είχαμε αναφέρει ότι για μπορούμε να διαχειριζόμαστε περισσότερα από ένα όργανα του Desk Top Lab, κρίθηκε σκόπιμη η προσθήκη ενός συνόλου διακοπτών που σχηματίζουν τον κωδικό αναγνώρισης της κάρτας (identification number, id). Από πλευράς λογισμικού εκμεταλλευόμαστε το id της κάρτας ενεργοποιώντας με τον κωδικό αυτό ένα άλλο σήμα της, που καλείται Card Select και αποτελεί την ένδειξη επιλογής της. Μόνο όταν το σήμα αυτό είναι ενεργοποιημένο η κάρτα θα λαμβάνει τις εντολές από την παράλληλη, παρέχοντάς μας έτσι τη δυνατότητα 2-13

30 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ να δίνουμε εντολές κάθε στιγμή και σε διαφορετικό περιφερειακό, χωρίς να επηρεάζεται η κατάσταση των υπολοίπων. Είναι φανερό λοιπόν ότι ένα όργανο του Desk Top Lab μπορεί να λειτουργεί στην κατάσταση που το είχαμε αφήσει ενώ, διαχειριζόμαστε κάποιο άλλο, έχοντας έτσι πολλές συσκευές να λειτουργούν ταυτόχρονα. Όταν θελήσουμε να επικοινωνήσουμε με κάποια άλλη συσκευή, τότε θα πρέπει να επιλέξουμε το Card Select της κάρτας που επιθυμούμε και μετά να στείλουμε τις εντολές σε αυτή. Η συσκευή που ήταν προηγουμένως επιλεγμένη τώρα «χάνει» το Card Select με αποτέλεσμα να διακόπτεται η επικοινωνία της με την παράλληλη. Τότε τα pins τα οποία συνδέονται με την παράλληλη θα πρέπει να έρχονται σε κατάσταση Z (High Impedance) για να μπορούν να οδηγηθούν οι υπόλοιπες κάρτες χωρίς να υπάρχει σύγκρουση δεδομένων. Άλλο ένα ζήτημα που προκύπτει στο θέμα της επικοινωνίας μας με τη κάρτα είναι πώς θα επιτευχθεί ο προγραμματισμός του FPGA, ο οποίος πρέπει να γίνεται από το PC κάθε φορά πού θα ενεργοποιούμε τη γεννήτριά μας. Για το σκοπό αυτό πρέπει να διαθέσουμε τρία σήματα πού θα είναι αποκλειστικά για τον προγραμματισμό του FPGA και θα είναι είσοδοι σ αυτό, ενώ άλλα δυο σήματα που είναι έξοδοι από το FPGA θα πρέπει να ελέγχονται για να επιβεβαιωθεί ότι ο προγραμματισμός του έχει γίνει σωστά. Στα τρία σήματα που είναι είσοδοι στο FPGA, θα πρέπει εμείς να καθορίζουμε την τιμή τους έτσι ώστε να μπορέσουμε να υλοποιήσουμε τα βήματα που απαιτούνται για να γίνει ο προγραμματισμός. Όλα αυτά έκαναν αναγκαία τη χρήση μίας απλής Προγραμματιζόμενης Λογικής Συσκευής (PLD) με την οποία θα δημιουργούνται όλα αυτά τα απαραίτητα σήματα που θα κάνουν πιο εύκολη τη διαδικασία προγραμματισμού του FPGA επάνω στο board. Το PLD μαζί με κάποια απλά ολοκληρωμένα, όπως θα δούμε πιο αναλυτικά στο παρακάτω κεφάλαιο, αποτελούν το τμήμα του Interface Unit της κάρτας. Ωστόσο στο σημείο αυτό θα πρέπει να δούμε πώς αξιοποιείται μια συσκευή, όπως είναι ένα PLD, για να υλοποιήσουμε το πρωτόκολλο επικοινωνίας. 2-14

31 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ 2.5 Υλοποίηση του Πρωτοκόλλου Επικοινωνίας- Διαμόρφωση του PLD Οι Προγραμματιζόμενες Λογικές Συσκευές (PLD s) είναι ψηφιακά ολοκληρωμένα κυκλώματα τα οποία μπορούν να διαμορφωθούν από το χρήστη για την υλοποίηση λογικών συναρτήσεων. Τα PLD s, τα τελευταία χρόνια, αποτελούν την περισσότερο προτιμούμενη επιλογή λόγω και του χαμηλού κόστους αλλά και της ευκολίας στη χρήση τους. Το συγκεκριμένο PLD που χρησιμοποιείται εδώ είναι το ATF22V10 της ATMEL το οποίο αποτελεί μια ιδιαίτερα φθηνή επιλογή με μικρές δυνατότητες ολοκλήρωσης, που όμως είναι υπεραρκετές για τις ανάγκες μας. Η συσκευή αυτή έχει τη δυνατότητα επαναπρογραμματισμού ενώ διατηρείται προγραμματισμένη ακόμα και όταν χαθεί η τροφοδοσία. Το εργαλείο που χρησιμοποιήσαμε για τη διαμόρφωσή και την εξομοίωσή είναι τα προγράμματα WinCupl και WinSim της ATMEL. Η διαμόρφωση του PLD γίνεται σύμφωνα με τις αρχές του πρωτοκόλλου επικοινωνίας που περιγράψαμε προσπαθώντας να χρησιμοποιήσουμε Boolean εκφράσεις. Το pin 1 της συσκευής αποτελεί το ρολόι (clk) όλων των σύγχρονων κυκλωμάτων που χρησιμοποιούμε και συνδέεται στο σήμα Address Strobe της LPT. Οι υπόλοιπες είσοδοι του ολοκληρωμένου είναι τα σήματα DS, WR και οι γραμμές δεδομένων D0-D3 και D6, D7 της LPT, καθώς και τα σήματα S0-S3 που σχηματίζουν το id κάρτας. Τα σήματα που δημιουργούνται σαν έξοδοι του PLD είναι το σήμα Wait, που χρησιμοποιείται για handshaking με την LPT, τα τρία σήματα P0-P2, για τον προγραμματισμό του FPGA, το σήμα επιλογής της κάρτας Card Select και ένα σήμα STATUS για τον έλεγχο της κατάστασης της κάρτας. Παρακάτω φαίνονται με σχηματικά ο σχεδιασμός των Boolean συναρτήσεων για να γίνει καλύτερα κατανοητό το πρόγραμμα στη WinCupl. Η λογική που χρησιμοποιείται είναι ότι τα δύο πιο σημαντικά bits του Data Bus της παράλληλης D6, D7 αποκωδικοποιούνται σε κάθε Address Write Cycle της LPT, προκειμένου να δηλώσουν την κατάσταση της κάρτας. Οι δυνατές καταστάσεις που μπορεί να βρίσκεται η κάρτα είναι: επιλογή της κάρτας (Card Select), έλεγχος της κατάστασης της κάρτας (STATUS), προγραμματισμός του FPGA (Prog FPGA), διευθυνσιοδότηση κατά τη διάρκεια λειτουργίας του FPGA (Cmd FPGA). Η αντιστοιχία των καταστάσεων αυτών με τους τέσσερις δυνατούς συνδυασμούς των D6, D7 φαίνονται στον παρακάτω πίνακα. D7 D6 D5 D4 D3 D2 D1 D0 CARD STATUS 1 1 x X S3 S2 S1 S0 Card Select 1 0 x X P3 P2 P1 P0 Prg. FPGA 0 1 x X x x x x STATUS 0 0 D5 D4 D3 D2 D1 D0 Cmd. FPGA Πίνακας 2-6 Η αποκωδικοποίηση του Data Bus της LPT στις 4 καταστάσεις της κάρτας. 2-15

32 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ Στο Σχήμα 2-5 φαίνεται πώς δημιουργείται το Card Select όταν επιλεγεί ο κατάλληλος κωδικός ( D7 D6 = 1 1 ) και το id της συγκεκριμένης κάρτας. Η ανάδραση στο D-flip flop χρησιμοποιείται για να διατηρείται το σήμα ενεργό ακόμα και όταν μεταβούμε σε κάποια άλλη κατάσταση. Σχήμα 2-5 Σχηματικό κύκλωμα δημιουργίας του σήματος Card Select. Στο Σχήμα 2-6 φαίνεται πώς δημιουργούνται τα σήματα P0-P2 με τα οποία προγραμματίζουμε το FPGA. Τα bits δεδομένων βγαίνουν στην έξοδο του flip flop στην ανερχόμενη παρυφή του AS και εφ όσον το σήμα Card Select είναι ενεργοποιημένο. Με το τρόπο αυτό μπορούμε να καθορίζουμε τις τιμές και των τριών σημάτων ταυτόχρονα σε έναν κύκλο Address Write. Η ανάδραση εδώ χρησιμοποιείται για να διατηρούν τα σήματα την τελευταία τους τιμή όταν αλλάξει η κατάσταση της κάρτας. (Στο Σχήμα 2-6 το x παίρνει τις τιμές 0, 1, 2 ) Σχήμα 2-6 Σχηματικό κύκλωμα δημιουργίας των σημάτων P0-P3. Στο Σχήμα 2-7 φαίνεται η δημιουργία δυο σημάτων, του CSSTAT και του STATUS. Με το τέλος του κύκλου Address Write και ενώ έχει επιλεγεί ο κωδικός D7 D6 = 0 1, ενεργοποιείται το σήμα CSSTAT, ένδειξη ότι βρισκόμαστε σε κατάσταση ελέγχου της κάρτας. Εφ όσον το CSSTAT είναι high και η κάρτα επιλεγμένη, τότε 2-16

33 ΚΕΦΑΛΑΙΟ 2 Η ΕΠΙΚΟΙΝΩΝΙΑ ΤΟΥ ΣΥΣΤΗΜΑΤΟΣ ΜΕ ΤΟΝ ΥΠΟΛΟΓΙΣΤΗ εκτελώντας έναν Data Read κύκλο δημιουργείται ένας παλμός στο STATUS ίσης διάρκειας με το DS. Με τον τρόπο αυτό και με την προσθήκη ενός απομονωτή 74HC245, μπορούμε να ελέγξουμε το σωστό προγραμματισμό του FPGA και να κάνουμε πιο εύκολο το debugging της κάρτας. Πιο αναλυτικά το κύκλωμα αυτό θα συζητηθεί στο επόμενο κεφάλαιο. Σχήμα 2-7 Σχηματικό κύκλωμα δημιουργίας των σημάτων CSSTAT και STATUS. Η τέταρτη κατάσταση D7 D6 = 0 0 είναι η κατάσταση στην οποία αναφέρεται στην κατάσταση λειτουργίας του FPGA και δεν χρειάζεται η δημιουργία κάποιου σήματος από το PLD. Όπως θα δούμε σε παρακάτω κεφάλαιο, εκτελώντας κύκλους Address Write μπορούμε να διευθυνσιοδοτούμε καταχωρητές στο FPGA, προσέχοντας όμως τα D7 D6 να αντιστοιχούν πάντα στον κωδικό 0 0. Κάτι τέτοιο βέβαια σημαίνει ότι μπορούμε να χρησιμοποιήσουμε μόνο 6 από τα 8 bit δεδομένων σε έναν 6 Address Write cycle, όταν λειτουργεί η κάρτα μας. Αυτά αντιστοιχούν σε 2 διαφορετικούς συνδυασμούς, δηλαδή σε 64 διαφορετικές διευθύνσεις οι οποίες όμως είναι υπεραρκετές για τις ανάγκες μας. Τέλος το σήμα Wait υλοποιείται από τη συνάρτηση WAIT = AS+ DS, δημιουργώντας έναν παλμό κάθε φορά που έρχεται το σήμα AS ή DS. Έτσι ολοκληρώνεται το handshaking της κάρτας με την LPT που απαιτείται για τελειώσει ένας κύκλος ανάγνωσης ή εγγραφής στον EPP mode. Στη συνέχεια ακολουθεί το τελικό πρόγραμμα που δημιουργήθηκε στη WinCupl και χρησιμοποιήθηκε για τη διαμόρφωση του PLD. Όπως φαίνεται η περιγραφή των σημάτων που χρησιμοποιούνται είναι ίδια με αυτή στα σχήματα 2-5, 2-6 και 2-7. /****************************************************************/ /* */ /* PLD FOR DESK TOP LAB CARDS */ /* */ /****************************************************************/ /* Allowable Target Device Types : PAL22V10 */ /****************************************************************/ 2-17