ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗΣ

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 1 ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗΣ A. Πίνακες αληθείας λογικών πυλών. Στη θετική λογική το λογικό 0 παριστάνεται µε ένα χαµηλό δυναµικό, V L, ενώ το λογικό 1 µε ένα υψηλό δυναµικό, V H. Αντίστροφα, στην αρνητική λογική το λογικό 0 παριστάνεται µε ένα υψηλό δυναµικό, V H, ενώ το λογικό 1 µε ένα χαµηλό δυναµικό, V L. ΠΥΛΗ Η (O) A B Y 0 0 0 0 1 1 1 0 1 1 1 1 ΠΥΛΗ Η (O) ΘΕΤΙΚΗ ΛΟΓΙΚΗ A B Y V L V L V L V L V H V H V H V L V H V H V H V H ΠΥΛΗ Η (O) ΑΡΝΗΤΙΚΗ ΛΟΓΙΚΗ A B Y V H V H V H V H V L V L V L V H V L V L V L V L ΠΥΛΗ ΚΑΙ (AND) A B Y 0 0 0 0 1 0 1 0 0 1 1 1

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 2 ΠΥΛΗ ΚΑΙ (AND) ΘΕΤΙΚΗ ΛΟΓΙΚΗ A B Y V L V L V L V L V H V L V H V L V L V H V H V H ΠΥΛΗ ΚΑΙ (AND) ΑΡΝΗΤΙΚΗ ΛΟΓΙΚΗ A B Y V H V H V H V H V L V H V L V H V H V L V L V L ΠΥΛΗ ΑΠΟΚΛΕΙΣΤΙΚΟΥ Η (ΧO) A B Y 0 0 0 0 1 1 1 0 1 1 1 0 ΠΥΛΗ ΑΠΟΚΛΕΙΣΤΙΚΟΥ Η (ΧO) ΘΕΤΙΚΗ ΛΟΓΙΚΗ A B Y V L V L V L V L V H V H V H V L V H V H V H V L ΠΥΛΗ ΑΠΟΚΛΕΙΣΤΙΚΟΥ Η (ΧO) ΑΡΝΗΤΙΚΗ ΛΟΓΙΚΗ A B Y V H V H V H V H V L V L V L V H V L V L V L V H ΠΥΛΗ OXI (NOT) A Y 0 1 1 0

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 3 ΠΥΛΗ OXI (NOT) ΘΕΤΙΚΗ ΛΟΓΙΚΗ A V L V H Y V H V L ΠΥΛΗ OXI (NOT) ΑΡΝΗΤΙΚΗ ΛΟΓΙΚΗ A V H V L Y V L V H ΠΥΛΗ Η (O) ΤΡΙΩΝ ΕΙΣΟ ΩΝ A B C Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 ΠΥΛΗ OXI Η (NO) ΤΡΙΩΝ ΕΙΣΟ ΩΝ A B C Y 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 4 ΠΥΛΗ KAI (AND) ΤΡΙΩΝ ΕΙΣΟ ΩΝ A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 ΠΥΛΗ OXI KAI (NAND) ΤΡΙΩΝ ΕΙΣΟ ΩΝ A B C Y 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 Β. Απλές συνδεσµολογίες λογικών πυλών, συνδεσµολογία DL (Diode- Logic configuration). Σχήµα 1. Πύλη O αρνητικής λογικής.

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 5 Η λογική πύλη O, για να έχει έξοδο σε κατάσταση "1" αρκεί τουλάχιστον µια από τις εισόδους της να είναι σε κατάσταση "1". Αντίθετα, η έξοδος θα βρίσκεται σε κατάσταση "0" µόνο όταν όλες οι είσοδοι είναι σε κατάσταση "0". Στην αρνητικής λογικής πύλη του σχήµατος 1 όταν µια από τις εισόδους είναι σε κατάσταση λογικού "1" (χαµηλό δυναµικό V L ) η αντίστοιχη δίοδος θα βρίσκεται σε κατάσταση ορθής πόλωσης, κατά συνέπεια θα άγει και το δυναµικό Υ της εξόδου θα βρίσκεται σε χαµηλό δυναµικό (λογικό "1"). Το δυναµικό αυτό αν (για παράδειγµα) η είσοδος Α βρεθεί σε κατάσταση λογικού "1" θα είναι: V ( VA + VK) υ Υ = V Ion= V + r + (1) i όπου η δίοδος προσεγγίστηκε από την τάση κατωφλίου V K (0.2V για το γερµάνιο και 0.6V για το πυρίτιο) σε σειρά µε την αντίσταση, r f, που εµφανίζει η δίοδος κατά την ορθή πόλωση. Και επειδή ισχύει i + rf, το χαµηλό δυναµικό στην έξοδο θα είναι: υ Υ V + V = V('1') + V = V + V (2) A K K L K f Αν αντίθετα όλες οι είσοδοι βρίσκονται σε κατάσταση λογικού "0" (υψηλό δυναµικό V Η ) τότε λόγω του ότι V =V H, όλες οι δίοδοι θα βρίσκονται σε αποκοπή µε αποτέλεσµα να είναι Υ= V =V H, δηλαδή λογικό "0".

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 6 Σχήµα 2. Πύλη O θετικής λογικής. Στο σχήµα 2 παρουσιάζεται η λογική πύλη O για θετική λογική. Παρατηρούµε ότι έχει αλλάξει η φορά σύνδεσης των διόδων ενώ το δυναµικό V εξακολουθεί να ισούται µε το δυναµικό που αντιστοιχεί στο λογικό "0" µόνο που στη θετική λογική το δυναµικό αυτό είναι το χαµηλό, V L. Έτσι όταν έστω και µια από τις εισόδους είναι σε κατάσταση V H, λογικό "1", η αντίστοιχη δίοδος πολώνεται ορθά και το δυναµικό της εξόδου, Υ, βρίσκεται σε υψηλή στάθµη (λογικό "1"). Το δυναµικό είναι υψηλό και περίπου ίσο µε το V H µειωµένο κατά την πτώση τάσης πάνω στη δίοδο και κατά την πτώση τάσης πάνω στην αντίσταση i η οποία είναι πολύ µικρή. Όταν όλες οι είσοδοι είναι σε κατάσταση low, λογικό "0", τότε έρχονται σε κατάσταση αποκοπής όλες οι δίοδοι µε αποτέλεσµα το δυναµικό της εξόδου Y να ισούται µε το δυναµικό V, το οποίο βρίσκεται σε κατάσταση low, λογικό "0".

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 7 Σχήµα 3. Πύλη AND αρνητικής λογικής. H πύλη AND αρνητικής λογικής που παρουσιάζεται στο σχήµα 3 είναι ένα κύκλωµα πανοµοιότυπο µε αυτό της O θετικής λογικής του σχήµατος 2. Λειτουργώντας ως πύλη AND αναµένεται να έχει στην έξοδο λογικό "1" όταν όλες οι είσοδοι βρίσκονται ταυτόχρονα στην κατάσταση "1". Σε κάθε άλλη περίπτωση η έξοδος βρίσκεται σε κατάσταση "0". Πράγµατι, όταν όλες οι είσοδοι είναι "1" (χαµηλό δυναµικό, V L, στην αρνητική λογική) οι δίοδοι αποκόπτονται µε αποτέλεσµα στην έξοδο Υ το δυναµικό να είναι V =V L, (λογικό "1"). Αντίθετα, όταν µια είσοδος βρίσκεται σε κατάσταση λογικού "0", δηλαδή σε υψηλό δυναµικό V H, τότε η αντίστοιχη δίοδος πολώνεται ορθά, άγει και φέρνει το δυναµικό στην έξοδο σε υψηλή τιµή (λογικό "0") περίπου ίση µε V H -V K.

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 8 Σχήµα 4. Πύλη AND θετικής λογικής. Κατ αναλογία προς τα προηγούµενα, η πύλη AND θετικής λογικής του σχήµατος 4 είναι ένα κύκλωµα πανοµοιότυπο µε την πύλη O αρνητικής λογικής του σχήµατος 1. Όταν όλες οι είσοδοι είναι σε κατάσταση "1", δηλαδή σε υψηλό δυναµικό V H οι δίοδοι αποκόπτονται µε αποτέλεσµα το δυναµικό στην έξοδο Υ να είναι ίσο µε το V (=V H ) δηλαδή λογικό "1". Αντίθετα, όταν έστω και µια είσοδος είναι σε κατάσταση χαµηλού δυναµικού (λογικό "0" ), η αντίστοιχη δίοδος θα άγει µε αποτέλεσµα το δυναµικό στην έξοδο Υ να ισούται περίπου µε V H +V K. Γ. Πύλη NOT µε τρανζίστορ. Στο θετικής λογικής κύκλωµα αναστροφής του σχήµατος 5, ένα npn τρανζίστορ συνδέεται µε ένα διαιρέτη τάσης στο ένα άκρο του οποίου εφαρµόζεται το δυναµικό της εισόδου Α και στο άλλο ένα αρνητικό

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 9 δυναµικό V BB = 12V, ίσο σε απόλυτη τιµή µε το υψηλό δυναµικό V H που αντιστοιχεί στο λογικό "1". Σχήµα 5. Αναστροφέας σήµατος µε τρανζίστορ, πύλη NOT. Όταν η είσοδος Α βρεθεί σε κατάσταση λογικού "0" δηλαδή σε χαµηλό δυναµικό V L (=0Volt), η βάση του τρανζίστορ έρχεται σε αρνητικό δυναµικό. υ = B ( V ) 2 BB 1+ 2 (3) Κάτω από αυτές τις συνθήκες, το τρανζίστορ βρίσκεται σε αποκοπή µε αποτέλεσµα το δυναµικό της εξόδου Υ να ισούται µε V CC (λογικό "1") και να επιτελείται η αναστροφή. Όταν η είσοδος Α βρεθεί σε κατάσταση λογικού "1" δηλαδή σε υψηλό δυναµικό V Η (=12Volt), το κύκλωµα πόλωσης και η παράµετρος β του τρανζίστορ έχουν σχεδιαστεί και επιλεγεί κατάλληλα ώστε το τρανζίστορ να άγει σε κατάσταση κόρου. Στην περίπτωση αυτή το δυναµικό της εξόδου είναι υ Υ =υ CE(SAT) 0.2Volt (λογικό "0").

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 10 Το ρεύµα συλλέκτη σε µια τέτοια περίπτωση θα είναι: I C( SAT) V υ V = CC CE( SAT ) CC C 0.2 Τα ρεύµατα στις αντιστάσεις 1 και 2 θα είναι: I I 1 2 V υ V = A BE( SAT) H 1 1 0.8 υ ( V ) 0.8 + V = BE( SAT ) BB BB 2 2 C (4) (5) (6) Η ελάχιστη τιµή της παραµέτρου β του τρανζίστορ που είναι ικανή να φέρει το τρανζίστορ στον κόρο κάτω από αυτές τις συνθήκες δίδεται από την ακόλουθη έκφραση: I = I I = B 1 2 I C( SAT) β Τυπικές τιµές αντιστάσεων και τάσεων πόλωσης για το συγκεκριµένο κύκλωµα είναι οι 1 =15K, 2 =100K, C =2.2K, -V BB =-12V, V CC =12V. (7). Πύλες σε συνδεσµολογίες DTL, TTL & TL. DTL Στο σχήµα 6 παρουσιάζεται µια πύλη NAND σε συνδεσµολογία DTL. Πρόκειται ουσιαστικά για το συνδυασµό της πύλης AND θετικής λογικής του σχήµατος 4 σε σειρά µε τον αντιστροφέα του σχήµατος 5. Η χωρητικότητα που τοποθετείται παράλληλα στην αντίσταση 1, αποσκοπεί στη βελτίωση της απόκρισης του κυκλώµατος στις µεταβατικές καταστάσεις.

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 11 Σχήµα 6. Πύλη NAND σε συνδεσµολογία DTL. Πόλωση του τρανζίστορ αναστροφής µε χρήση διαιρέτη τάσης. Σχήµα 7. Πύλη NAND σε συνδεσµολογία DTL

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 12 Παραλλαγή του κυκλώµατος του σχήµατος 6, συνηθισµένη στα ολοκληρωµένα κυκλώµατα, είναι αυτή του σχήµατος 7 όπου ο διαιρέτης τάσης λείπει και τη θέση του έχουν πάρει οι δύο δίοδοι D1 και D2. Η αντίσταση 2 παραµένει στο κύκλωµα και βραχυκυκλώνεται µε τον εκποµπό. Ενδεικτικές τιµές αντιστάσεων και τροφοδοσίας για το εν λόγω κύκλωµα είναι οι: D =5K, C =2.2K, 2 =5K και V CC =V H =5V. Με δεδοµένο ότι πρόκειται για µια NAND πύλη (δηλαδή άρνηση της πύλης AND), θα πρέπει όταν έστω µια από τις εισόδους είναι σε χαµηλό δυναµικό (λογικό "0") η έξοδος Υ να βρίσκεται σε υψηλό δυναµικό (λογικό "1"). Αντίθετα, όταν όλες οι είσοδοι είναι σε υψηλό δυναµικό (λογικό "1") η έξοδος Υ θα βρίσκεται σε χαµηλό δυναµικό (λογικό "0"). Πράγµατι, όταν έστω και µια είσοδος βρίσκεται σε χαµηλό δυναµικό (λογικό "0") η αντίστοιχη δίοδος που συνδέεται σε αυτήν την είσοδο θα άγει επειδή θα βρίσκεται σε ορθή πόλωση (έχει χαµηλό δυναµικό V L αριστερά της και υψηλό δυναµικό δεξιά της). Όταν η δίοδος άγει το δυναµικό δεξιά της, στο σηµείο Σ, γίνεται χαµηλό (V L +V D ). Όπου V D η πτώση τάσης στα άκρα της διόδου. Λόγω του χαµηλού αυτού δυναµικού, οι δύο δίοδοι D1 και D2 βρίσκονται σε αποκοπή µε αποτέλεσµα για το τρανζίστορ Q να είναι Ι Β =0 και να βρίσκεται έτσι αυτό σε κατάσταση αποκοπής οδηγώντας την έξοδο Υ σε υψηλό δυναµικό V Y =V CC =V H, (λογικό "1"). Όταν τώρα όλες οι είσοδοι βρίσκονται σε υψηλό δυναµικό (λογικό "1") οι τρεις δίοδοι αποκόπτονται και το δυναµικό στο σηµείο Σ έχει την τάση να ανέβει προς την τιµή V CC. Η αυξητική όµως αυτή τάση του δυναµικού στο σηµείο Σ θα φέρει κάποια στιγµή τις διόδους D1 και D2 σε ορθή πόλωση µε αποτέλεσµα αυτές να αρχίσουν να άγουν και να τροφοδοτούν µε ρεύµα βάσης, Ι Β, το τρανζίστορ. Το κύκλωµα είναι έτσι σχεδιασµένο ώστε το ρεύµα βάσης να είναι τόσο υψηλό ώστε να οδηγεί το τρανζίστορ

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 13 Q στον κόρο µε αποτέλεσµα το δυναµικό στην έξοδο Υ να γίνεται χαµηλό, ίσο µε υ CE(SAT), αντιστοιχώντας στην αναµενόµενη κατάσταση του λογικού "0". Προσδιορισµός των χαρακτηριστικών του κυκλώµατος για λειτουργία του τρανζίστορ στον κόρο. Σύµφωνα µε τα προηγούµενα, το επιθυµητό στη λειτουργία του κυκλώµατος του σχήµατος 7 είναι : όταν όλες οι είσοδοι βρίσκονται σε κατάσταση υψηλού δυναµικού (λογικού "1") οι δίοδοι D1 και D2 να άγουν και να οδηγούν το τρανζίστορ στον κόρο (στο λογικό "0"). Υπό αυτές τις συνθήκες το δυναµικό στο σηµείο Σ θα είναι: V = V + D1 V + D2 V = Σ BE( SAT) 0.7 + 0.7 + 0.8 = 2.2Volt (8) όπου V ( ) = 0.8Volt (9) BE SAT η διαφορά δυναµικού µεταξύ βάσης και εκποµπού του τρανζίστορ Q όταν αυτό λειτουργεί στον κόρο. Για το ρεύµα Ι 1 θα ισχύει: I 1 V V V CC Σ = = D CC για το ρεύµα Ι 2 θα ισχύει: I 2 V BE ( SAT ) = 0.8 2 2 2.2 D (10) (11) το ρεύµα βάσης του τρανζίστορ ισούται µε τη διαφορά των δύο ρευµάτων: VCC 2.2 0.8 IB = I1 I2 = D 2 (12)

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 14 Το ρεύµα στο συλλέκτη ισούται µε: I C VCC VCE ( SAT ) VCC 0.2 = = C C (13) Συνδυάζοντας τις σχέσεις 12 και 13 µπορεί να βρεθεί η ελάχιστη τιµή της παραµέτρου β του τρανζίστορ ώστε αυτό να λειτουργεί στον κόρο: β min IC VCC 0.2 VCC 2.2 0.8 = = IB C D 2 (14) Αιτιολόγηση της χρήσης των δύο διόδων D1 και D2 αντί µιας. Μια δίοδος εκ των D1 και D2 θα αρκούσε για να φέρει το τρανζίστορ Q σε αποκοπή όταν τουλάχιστον µια από τις εισόδους βρίσκεται σε χαµηλό δυναµικό. Πράγµατι όταν κάτι τέτοιο συµβαίνει το δυναµικό στο σηµείο Σ είναι: υ Σ = V + V = 0.2 + 0.7 = 0.9Volt (15) L D και η τάση µεταξύ βάσης και εκποµπού του τρανζίστορ (όταν µόνο µια από τις διόδους D1 και D2 παρεµβάλλεται µεταξύ των σηµείων Σ και Β) θα είναι : V = V V = 0.9 0.6 = 0.3Volt (16) BE Σ Κ όπου V K (=0.6Volt) το δυναµικό κατωφλίου της διόδου (Παρατήρηση: η πτώση τάσης των 0.7Volt χρησιµοποιείται µόνο όταν µια δίοδος άγει). Για να άγει το τρανζίστορ απαιτείται ένα κατώφλι V K (=V BE ) = 0.5 Volt και κατά συνέπεια τα 0.3Volt δεν είναι αρκετά µε αποτέλεσµα το τρανζίστορ να βρίσκεται σε αποκοπή χρησιµοποιώντας µία µόνο δίοδο από τις D1 και D2. Επειδή όµως η διαφορά αυτή των 0.2 Volt από το κατώφλι των 0.5 Volt δεν είναι πολύ µεγάλη και θα µπορούσε να

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 15 αντισταθµιστεί από την ύπαρξη αιχµών θορύβου χρησιµοποιείται και η δεύτερη δίοδος έτσι ώστε να είναι: V = V V V = 0.9 0.6 0.6 = 0.3Volt (17) BE Σ Κ Κ (α) (β) Σχήµα 8. α) Πύλη NAND σε συνδεσµολογία DTL µε χρήση τρανζίστορ αντί της διόδου D1 του σχήµατος 7 για την οδήγηση περισσότερων πυλών στην έξοδό του. β) δράση του συλλέκτη ως απαγωγού του ρεύµατος των πυλών που συνδέονται στην έξοδο.

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 16 και η διαφορά της V BE από το κατώφλι έναρξης λειτουργίας του τρανζίστορ από 0.2 να γίνεται 0.8 Volt. Πιο αυστηρές σχεδιάσεις κυκλωµάτων περιλαµβάνουν και τρίτη δίοδο για την προστασία από το θόρυβο. Στο σχήµα 8 παρουσιάζεται µια ακόµη τροποποίηση της DTL NAND µε στόχο τη λειτουργία του τρανζίστορ Q2 του τµήµατος του αντιστροφέα µε µεγαλύτερα ρεύµατα συλλέκτη (I C2 ). Τυπικές τιµές των στοιχείων του κυκλώµατος είναι οι : D1 =1.75K, D2 =2K, C2 =2.2K, 2 =5K, V CC =5V. Η αναγκαιότητα για µεγαλύτερα ρεύµατα συλλέκτη πηγάζει από την ανάγκη για σύνδεση της εξόδου της πύλης NAND µε περισσότερες πύλες. Στη συνδεσµολογία του σχήµατος 8β, φαίνεται ο ρόλος του συλλέκτη του τρανζίστορ Q2 µιας πύλης NAND ως απαγωγού (αποδέκτη) του ρεύµατος µιας άλλης πύλης NAND που συνδέεται µε µια είσοδό της στην έξοδο της πρώτης. Το ρεύµα συλλέκτη όπως αυτό εκφράζεται µε την εξίσωση 13 αναφέρεται στην περίπτωση που η έξοδος της πύλης NAND είναι ανοικτή (I C =I C(0) ). Όταν στην έξοδο Υ της NAND συνδεθεί η είσοδος µιας πύλης NAND τότε στη χειρότερη περίπτωση όπου όλες οι είσοδοι της δεύτερης NAND είναι σε υψηλό δυναµικό εκτός από την είσοδο που συνδέεται µε την πρώτη NAND η οποία βρίσκεται σε χαµηλό δυναµικό όταν το τρανζίστορ Q2 αυτής (της πρώτης NAND) είναι στον κόρο ένα ρεύµα Ι (µπλε γραµµή στο σχήµα 8β) προστίθεται στο ρεύµα του συλλέκτη του τρανζίστορ Q2 της πρώτης πύλης.. Στην περίπτωση που στην έξοδο Υ συνδέονται Ν πύλες, το ρεύµα που θα προστίθεται στο ρεύµα του συλλέκτη του τρανζίστορ Q2 της πρώτης πύλης θα είναι ΝΙ. Έτσι θα προκύπτει ένα ρεύµα συλλέκτη:

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 17 I = I + NI (18) C( N) C(0) Το πρόσθετο ρεύµα στο συλλέκτη είναι ΝΙ όπου: VCC VD VY VCC 0.7 VL VCC 0.9 I = = = + + + (19) D1 D2 D1 D2 D1 D2 Με δεδοµένο τώρα ότι το ρεύµα βάσης του Q2 είναι πρακτικά ανεξάρτητο από το πλήθος Ν των πυλών που συνδέονται στην έξοδό του, το επιτρεπτό πλήθος πυλών Ν που µπορούν να συνδεθούν στην έξοδο της NAND µπορεί να προκύψει από την εξίσωση: I = I + NI = β I V C( N) C(0) B2 CC 0.2 V 0.9 + N = β I CC B2 C D1+ (20) D2 Για την αύξηση λοιπόν του ρεύµατος στο συλλέκτη του Q2 η δίοδος D1 αντικαθίσταται µε το τρανζίστορ Q1. Όταν όλες οι είσοδοι είναι σε υψηλό δυναµικό, το τρανζίστορ Q1 βρίσκεται στην ενεργό περιοχή λειτουργίας. Έτσι το δυναµικό στο σηµείο Σ θα είναι: V = V + BE1( ACT ) V + D2 V = Σ BE 2( SAT ) 0.7 + 0.7 + 0.8 = 2.2Volt. (21) Τα ρεύµατα Ι 1 και Ι 2 θα είναι αντίστοιχα : I = I + β I, I2 = VBE 2( SAT ) / 2 0.8/ 2 (22) 1 C1 B1 και το ρεύµα βάσης του Q2: I = I I = I + β I 0.8/ (23) B2 1 2 C1 B1 2

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 18 Συνοψίζοντας, η χρησιµοποίηση του τρανζίστορ Q1 αντί της διόδου D1 καθιστά εφικτή την αύξηση του ρεύµατος βάσης του Q2 και τη σύνδεση περισσότερων βαθµίδων στην έξοδό του. HT-DTL NAND. Σχήµα 9. Πύλη NAND σε συνδεσµολογία HT-DTL (High Threshold DTL) µε χρήση διόδου Zener για µεγαλύτερη προστασία από το θόρυβο. Σε περιπτώσεις όπου τα επίπεδα του θορύβου είναι υψηλά, το κύκλωµα του σχήµατος 8 τροποποιείται µε χρήση υψηλότερης τροφοδοσίας και αντικατάσταση της διόδου D2 µε δίοδο Zener. Με τον τρόπο αυτό παρέχεται µεγαλύτερη προστασία από τον θόρυβο. Ενδεικτικές τιµές του κυκλώµατος είναι οι D1 =3K, D2 =12K, C2 =15K, V Z =6.9V, 2 =5K.

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 19 TTL NAND. Σχήµα 10. Πύλη TTL NAND θετικής λογικής µε τρεις εισόδους Το κύκλωµα TTL NAND του σχήµατος 10, επιτελεί την ίδια ακριβώς λειτουργία µε την DTL-NAND του σχήµατος 7. Ενδεικτικές τιµές των χρησιµοποιούµενων αντιστάσεων είναι οι: B1 =4K, C2 =1.4K, C3 =4K, 2 =1K. Η βασική διαφορά του από τη DTL-NAND του σχήµατος 7 είναι η αποκλειστική χρήση τρανζίστορ αντί διόδων (Transistor-Transistor Logic - TTL). Τη θέση της διόδου D2 (του σχήµατος 7) παίρνει η επαφή βάσηςεκποµπού του τρανζίστορ Q2. Τη θέση της διόδου D1 παίρνει η pn επαφή βάσης-συλλέκτη του τρανζίστορ Q1 σε ορθή πόλωση. Τέλος τη θέση των τριών διόδων των εισόδων A, B, C της πύλης παίρνουν οι τρεις pn επαφές βάσης -εκποµπού του τρανζίστορ Q1.

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 20 Περιγραφή της λειτουργίας της πύλης TTL NAND. Όταν έστω µια από τις εισόδους βρίσκεται σε χαµηλό δυναµικό (λογικό "0") τότε το δυναµικό στο σηµείο Σ θα είναι: V = V + L V Σ BE1 0.2 + 0.7 = 0.9Volt (24) Το δυναµικό αυτό δεν είναι ικανό να εξασφαλίσει την ορθή πόλωση της επαφής βάσης-συλλέκτη του Q1 και τη λειτουργία των τρανζίστορ Q2 Q3 αφού κάτι τέτοιο θα απαιτούσε δυναµικό περίπου ίσο µε V Σ = 0.7+0.7+0.7=2.1Volt. Έτσι τα τρανζίστορ Q2 και Q3 θα βρίσκονται σε αποκοπή, µε αποτέλεσµα η έξοδος Υ της πύλης να είναι σε κατάσταση λογικού "1" (υψηλό δυναµικό V H =V CC =5Volt). Το τρανζίστορ Q1 ουσιαστικά συµπεριφέρεται σαν τρεις δίοδοι (τρεις επαφές βάσης-εκποµπού) αντίκρυ µε µια άλλη δίοδο (επαφή βάσηςσυλλέκτη) και όχι σαν τρανζίστορ. Όταν όλες οι είσοδοι βρεθούν σε υψηλό δυναµικό, οι τρεις επαφές βάσης-εκποµπού του τρανζίστορ Q1 πολώνονται ανάστροφα. Έτσι το V Σ τείνει προς την τιµή V CC οδηγώντας τα τρανζίστορ Q2 και Q3 στον κόρο. Κατά συνέπεια, V Y = V CE3(SAT) = 0.2V = V L (λογικό "0"). Το πλεονέκτηµα της συγκεκριµένης συνδεσµολογίας είναι η απόκρισή της κατά τις αλλαγές καταστάσεων. Σε αυτήν την περίπτωση το τρανζίστορ Q2 βρίσκεται στην ενεργό περιοχή λειτουργίας -δρώντας πραγµατικά σαν τρανζίστορ- και το µεγάλο ρεύµα του συλλέκτη του µπορεί να εκφορτίσει τα τρανζίστορ Q2 και Q3 και να αλλάξει µε ταχύ ρυθµό την κατάσταση του κυκλώµατος. Έστω για παράδειγµα ότι η έξοδος της πύλης βρίσκεται σε χαµηλό δυναµικό, τότε σύµφωνα µε την προηγούµενη παράγραφο τα τρανζίστορ Q2 και Q3 άγουν ευρισκόµενα στον κόρο και οι τρεις είσοδοι βρίσκονται σε υψηλό δυναµικό. Το δυναµικό του συλλέκτη του Q1 θα είναι :

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 21 VC1 = VBE 2( SAT ) + VBE3( SAT ) 0.8 + 0.8 = 1.6Volt (25) Όταν κάποια στιγµή µία από τις τρεις εισόδους της πύλης µεταβεί από το λογικό "1" στο λογικό "0", δηλαδή σε V L 0.2Volt τότε σύµφωνα µε την εξίσωση 24 η βάση του τρανζίστορ Q1 θα φτάσει σε δυναµικό V Β1 = V Σ =0.9Volt οπότε θα είναι V BC1 =V B1 -V C1 =0.9-1.6=-0.7. Κατά συνέπεια, η επαφή (p-τύπου)βάσης (n-τύπου)συλλέκτη θα είναι ανάστροφα πολωµένη. Αντίθετα, για την είσοδο που ήρθε σε χαµηλό δυναµικό η αντίστοιχη επαφή βάσης εκποµπού θα είναι ορθά πολωµένη µε αποτέλεσµα πραγµατικά το τρανζίστορ να λειτουργεί στην ενεργό περιοχή κατά τη διάρκεια της µετάβασης. TTL NAND µε έξοδο TOTEM. Σχήµα 11. Πύλη TTL NAND θετικής λογικής µε δύο εισόδους και βαθµίδα εξόδου σε συνδεσµολογία TOTEM.

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 22 Σε αυτό το κύκλωµα, το τρανζίστορ Q1 µε τους δύο εκποµπούς, την αντίσταση B1 και την τάση πόλωσης V CC δρα σαν πύλη AND. Το υπόλοιπο κύκλωµα παίζει το ρόλο του αντιστροφέα. Ενδεικτικές τιµές των στοιχείων του κυκλώµατος είναι οι: B1 =4K, C2 =1.6K, C3 =130Ω, 2 =1K. Τα τρανζίστορ Q3 και Q4 συνδέονται σε µια διάταξη Totem (σύνδεση ενός npn τρανζίστορ σε σειρά µε άλλο ένα npn τρανζίστορ) η οποία είναι πολύ συνηθισµένη σε διατάξεις TTL. Στη βαθµίδα Totem η πόλωση των τρανζίστορ Q3 και Q4 είναι τέτοια ώστε είτε να άγει το Q3 είτε το Q4. Όταν άγει το Q3 και αποκόπτεται το Q4 η έξοδος θα είναι σε κατάσταση υψηλής στάθµης. Αντίθετα όταν άγει (σε κατάσταση κόρου) το Q4 και αποκόπτεται το Q3 η έξοδος Υ βρίσκεται σε χαµηλό δυναµικό. Όταν µια από τις δύο εισόδους Α & Β βρίσκεται σε χαµηλό δυναµικό, V L, η αντίστοιχη επαφή βάσης εκποµπού του Q1 πολώνεται ορθά και το δυναµικό της βάσης του Q1 φτάνει στην τιµή V B1 =V L +0.7Volt. Κατά συνέπεια, η βάση του Q2 που είναι στο ίδιο δυναµικό µε το συλλέκτη του Q1 θα βρίσκεται σε ένα σχεδόν µηδενικό δυναµικό µε αποτέλεσµα το Q2 να αποκόπτεται, η βάση του Q3 να έρχεται σε υψηλό δυναµικό και το δυναµικό στην έξοδο Υ να είναι και αυτό σε υψηλή στάθµη (περίπου 1.5V κάτω από το δυναµικό της βάσης): V = V V V (26) Y B3 BE3 D1 Όταν και οι δύο είσοδοι βρίσκονται σε υψηλό δυναµικό (λογικό "1") τότε οι αντίστοιχες επαφές βάσης εκποµπού των δύο εκποµπών πολώνονται ανάστροφα και δεν άγουν ενώ η επαφή βάσης συλλέκτη πολώνεται ορθά και άγει σαν δίοδος κατά την ορθή φορά. Το τρανζίστορ Q2 έχει κάτω από αυτές τις συνθήκες ένα υψηλό δυναµικό στη βάση του µε αποτέλεσµα να αρχίσει να άγει οδηγώντας σε αγωγιµότητα το Q4 και το Q3 σε αποκοπή. Έτσι η έξοδος Υ βρίσκεται σε κατάσταση χαµηλού

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 23 δυναµικού (λογικό "0"). Η ύπαρξη της διόδου D1 διασφαλίζει την αποκοπή του Q3 όταν άγει το Q4 κρατώντας ανάστροφα πολωµένη την επαφή βάσης-εκποµπού του Q3. Πράγµατι όταν τα Q2 και Q4 άγουν θα είναι: V = V + V Volt (27) B3 BE4( SAT) CE2( SAT) 1 V = V + V Volt (28) E3 CE4( SAT) D1 0.9 και το τρανζίστορ Q3 θα βρίσκεται σε κατάσταση αποκοπής. TTL NO. Σχήµα 12. Πύλη TTL NO θετικής λογικής µε δύο εισόδους και βαθµίδα εξόδου σε συνδεσµολογία TOTEM.

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 24 Η πύλη TTL NO βασίζεται ουσιαστικά σε τροποποίηση της πύλης TTL NAND (προσθήκη των τρανζίστορ Q5 και Q6). Ενδεικτικές τιµές των στοιχείων του κυκλώµατος είναι οι: B1 =4Κ, B5 =4K, C2 =1.6K, C3 =130Ω, 2 =1K. Ο παράλληλος συνδυασµός των τρανζίστορ Q2 και Q6 ορίζει ουσιαστικά µια πύλη O. Το κύκλωµα που ακολουθεί µετά τον παράλληλο αυτό συνδυασµό δρα και εδώ ως αναστροφέας, για να προκύψει τελικά η πύλη NO. Όταν και οι δύο είσοδοι βρίσκονται σε χαµηλό δυναµικό, V L, οι βάσεις των τρανζίστορ Q1 και Q5 έρχονται και αυτές σε χαµηλό δυναµικό V L +0.7 Volt αποκόπτοντας ουσιαστικά τα τρανζίστορ Q2 καιq6. Υπό αυτές τις συνθήκες το τρανζίστορ Q3 θα άγει φέροντας σε υψηλό δυναµικό την έξοδο Υ. Όταν τώρα µια από τις δύο εισόδους (Α ή Β) αποκτήσει υψηλό δυναµικό θα οδηγήσει στην αποκοπή το αντίστοιχο τρανζίστορ (Q1 ή Q5) και αυτό µε τη σειρά του θα οδηγήσει το Q2 ή το Q6 αντίστοιχα σε λειτουργία. Όταν άγει είτε το Q2 είτε το Q6 οδηγεί σε λειτουργία και µάλιστα στον κόρο το τρανζίστορ Q4 µε αποτέλεσµα η έξοδος της πύλης να βρίσκεται σε χαµηλό δυναµικό.

Εισαγωγή στη Μικροηλεκτρονική (ΕΤΥ-482) 25 TL NO Σχήµα 13. Πύλη NO σε συνδεσµολογία TL Ενδεικτικές τιµές των στοιχείων του κυκλώµατος είναι οι: C =600Ω, B =400Ω, V CC =3.6V. Όταν και οι τρεις είσοδοι της πύλης βρίσκονται σε χαµηλό δυναµικό (λογικό "0"), τα τρία τρανζίστορ αποκόπτονται µε αποτέλεσµα η έξοδος Υ να βρίσκεται σε υψηλό δυναµικό V CC (λογικό "1"). Όταν έστω και µία είσοδος βρίσκεται σε υψηλό δυναµικό, το αντίστοιχο τρανζίστορ θα άγει σε κατάσταση κόρου και η έξοδος Υ θα βρίσκεται σε χαµηλό δυναµικό υ CE(SAT). Το πλεονέκτηµα της σχεδίασης TL (esistor Transistor Logic) είναι ο µικρός χώρος που καταλαµβάνει πάνω σε ένα wafer πυριτίου και κατά συνέπεια το χαµηλό κόστος.