فصل چهارم چند مدار ترکیبی کاربردی

فصل چهارم چند مدار ترکیبی کاربردی هدف کلی: بررسی و طراحی مدار های ترکیبی که وضعیت خروجی های آن در هر لحظه منحصرا به وضعیت ورودی های آن در همان لحظه بستگی دارد و مدار های ترکیبی با کاربرد های ویژه که به علت مصرف عام به صورت تراشه های تجارتی عرضه می شوند. هدف های رفتاری: در پایان این فصل از فرا گیرنده انتظار می رود که: کل زمان اختصاص داده شده به فصل: ساعت آموزشی مدار های ترکیبی را تعریف کند. روش طراحی مدارهای ترکیبی را توضیح دهد. چند نمونه مدار ترکیبی را طراحی کند. مدارهای ترکیبی با کاربردهای ویژه را تعریف کند. مدار نیم جمع کننده). ( را تحلیل کند. مدار تمام جمع کننده )F.( را تحلیل کند. مدار تفریق کنندة ناقص ).S( را تحلیل کند. 8 مدار تفریق کنندة کامل )F.S( را تحلیل کند 9 انواع کدها را تعریف کند. انواع کد را با کد D مقایسه کند. مبدل هگزادسی مال به S. )سون سگمنت( را با رسم جدول شرح دهد. مبدل D به S. را با رسم جدول شرح دهد. مدار مقایسه کنندة یک بیتی را تحلیل کند. مدار رمز گشا )Decoder( را تحلیل کند. توابع منطقی را با رمز گشا اجرا کند. مدار رمزگذار) Encoder ( را تحلیل کند. مدار متمرکز کننده )مالتی پلکسر( را تحلیل کند. 8 نحوة افزایش ظرفیت متمرکزکنندهها را تحلیل کند. 9 انتقال اطالعات به کمک متمرکز کنندهها را تحلیل کند. توابع منطقی را توسط مالتی پلکسر)متمرکز کنندهها( اجرا کند. نمایشگرهای الکترونیکی ( S. وED (را توضیح دهد. S. کاتد مشترک آند مشترک و آیسیهای مربوطه را تشریح کند. چیپها) hips (را از نظرگروه SSIو, MSI, SI VSI توضیح دهد. با استفاده از data book آیسیهای مدارهای ترکیبی ویژه را شناسایی کند. با کمک نرمافزار مولتی سیم مدارهای ترکیبی را شبیه سازی کند. به سؤاالت الگوی پرسش پاسخ دهد. کلیة هدفهای رفتاری در حیطة عاطفی که در فصل اول آمده است را باید در این فصل مورد توجه قرار دهد. 99

D I G I T Majority Gate ower رمزگذار Encoder پایین تر کم ارزش گیت اکثریت alf dder=. Equal رمزگذارتقدمی Priority Encoder مساوی نیم جمع گر Full dder=f. alf Subtractor =.S Full Subtractor =F.S orrow Greater Seven Segment =.S Decoder D: inary oded Decimal Multiplexer =MU Demultiplexer Data us ترکیب کننده جدا کننده مسیرداده ها بزرگ تر هفت قطعه ای رمزگشا تمام جمع گر نیم تفریق گر تمام تفریق گر قرض گرفتن پیش گفتار در فصل سوم به بررسی جبر بول پرداختیم و توابع جبری آن را به صورت ساده شده نشان دادیم و اشاره ای به مدارهای ترکیبی داشتیم در این فصل به بررسی مدار های منطقی ترکیبی با کاربرد ویژه می پردازیم. در طراحی و ساخت مدارها ی منطقی باید تا حد امکان از ساده ترین و کم ترین قطعات استفاده شود. به عبارت دیگر در طراحی مدارهای منطقی باید ابتدا مدارها را با روش های مختلف خالصه و ساده کنید تا به یک مدار بهینة قابل قبول با حد اقل قطعات برسید. در این فصل به بررسی مدار های ترکیبی که کار بری عمومی دارند می پردازیم و با زبان ساده آنها را تشریح می کنیم. اندازة کافی صبر کنیم تا روی خروجی ها اثر بگذارند در این شرایط مقادیر خروجی ها تحت تأثیر آخرین مجموعة مقادیر ورود ی ها قرار می گیرند و مقدار آنها را مشخص می کند. به آنچه که از مدار های ترکیبی بیان شد «رفتار مدار«گفته می شود. می توانیم مدارهای ترکیبی را بر اساس ساختار مدار نیز تعریف کنیم. به عبارت ساده مدارهای ترکیبی مدارهایی بدون فید بک )پسخورد( و بدون عنصر حافظه هستند. یک مدار ترکیبی شامل متغیرهای ورودی دروازه های منطقی و متغیر های خروجی است. شکل بلوک دیاگرام یک مدار ترکیبی را نشان می دهد. مدارهای ترکیبی مدارهای ترکیبی مدارهایی هستند که خروجی های آنها به طور هم زمان به ورودی های آنها بستگی دارد. به عبارت دیگر اگر ورودی هایی را به شبکه اعمال کنیم و به متغیرهای خروجی مدار منطقی ترکیبی شکل بلوک دیاگرام یک مدار ترکیبی متغیرهای ورودی

روش طراحی مدارهای ترکیبی: در فصل سوم پیاده سازی روابط منطقی را با استفاده از گیت ها بیان کردیم. در این فصل به طراحی مدار های ترکیبی می پردازیم. طراحی مدارهای ترکیبی با تعریف یک مسئله شروع می شود و با دیاگرام»منطقی مدار«یا»مجموعه ای از توابع بول«که با استفاده از آنها می توان به سادگی دیاگرام منطقی را به دست آورد پایان می یابد. مراحل زیر روند طراحی مدارهای ترکیبی را نشان می دهد. تعریف دقیق مسئله. تعیین تعداد ورودی ها و خروجی های الزم. تشکیل جدول درستی مدار که ارتباط بین ورودی ها و خروجی ها را برقرار کند. نوشتن تابع منطقی. ساده سازی تابع منطقی بولی به دست آمده برای هر یک از خروجی های مدار. رسم مدار منطقی با حداقل گیت یا با گیت های خواسته شده. نکته : در طراحی مدار سعی می کنیم تعداد دروازه های منطقی و تعداد ورودی های آن حد اقل باشد. جدول درستی یک مدار ترکیبی از ستون های ورودی و ستون های خروجی تشکیل می شود. بر اساس صورت مسئله با استفاده از حالت n ورودی حالت های خروجی را به دست می آوریم. مشخصات مسئله ممکن است به گونه ای باشد که بعضی از ترکیب های ورودی هرگز به وجود نیایند. که این حالت ها را»حالت های بی اهمیت«care( )don t می گویند. طراحی چند نمونه مدار ترکیبی: در فصل سوم طراحی مدار های مختلف ترکیبی را فرا گرفتید برای یاد آوری و تأکید بیشتر در این فصل به شرح چند مثال دیگر می پردازیم. مثال : مداری با سه ورودی و طراحی کنید که اگر ورودی یک باشد خروجی یک شود. حل: الف( رسم جدول صحت: ابتدا جدول صحت را با سه متغیر ورودی و یک خروجی رسم می کنیم. با توجه به صورت مسئله در جدول صحت در شرایطی که ورودی یک است خروجی را یک می نویسیم. جدول جدول صحت مربوط به مثال F شمارة سطر ب( نوشتن تابع منطقی مدار: تابع منطقی را با توجه به حالت هایی که خروجی یک است می نویسیم برای نوشتن تابع منطقی از حاصل جمع حاصل ضرب ها )مین ترم( استفاده می کنیم. F = + + + سطر سطر سطر سطر ج( ساده کردن تابع منطقی: از سطر و عبارت و از سطر و عبارت را فاکتورگیری می کنیم. F = ( + ) + ( + ) می دانیم هر متغیر که با مکمل خودش جمع شود حاصل آن یک است. هم چنین اگر»یک«منطقی در عبارتی ضرب شود حاصل همان عبارت خواهد بود.

بنابراین عبارت خروجی به صورت زیر در می آید. F = + د( طراحی مدار: با توجه به عبارت منطقی به دست آمده برای تابع F مدار شکل را طراحی می کنیم. F شکل مدار مربوط به مثال کمی به عبارت خروجی F توجه کنید در می یابید که می توانید تابع F را ساده تر کنید. از متغیر فاکتور گیری می کنیم حاصل به صورت زیر در می آید. F = ( + ) = در نتیجه وقتی خروجی یک است که ورودی یک باشد. به عبارت دیگر سایر متغیر های ورودی تأثیری در خروجی ندارند و می توانند حذف شوند. مدار شکل مدار ساده شدة عبارت خروجی F است. F شکل مدار ساده شد ۀ مثال اگر از قوانین مربوط به ساده کردن عبارت های منطقی استفاده نمی کردیم باید مدار سادة مثال را به صورت مدار پیچیدة شکل طراحی کنیم. F شکل مدار مثال قبل از ساده شدن با مقایسة مدار های شکل و در می یابیم که تعداد گیتهای استفاده شده در مدار ساده شده فقط یک گیت بافر و در مدار ساده نشده 9 گیت مختلف و پیچیده است. لذا از این تفاوت نمیتوان به راحتی عبور کرد. مثال : مداری طراحی کنید که یک قفل را با کلید دو وضعیتی و کنترل کند. رمز قفل در حالتی باز میشود که فقط یک کلید بسته باشد )بسته بودن به مفهوم»یک«منطقی است(. حل: الف( ترسیم جدول صحت: ابتدا با توجه به تعداد متغیرها ) متغیر( و تعداد حالتها )8= ( جدول صحت را مطابق جدول رسم میکنیم. در این جدول ستون شمارة سطر و ستون حالتهای ورودیها را نشان میدهد. جدول جدول صحت مربوط به مثال F ستون همان خروجی مدار یا F است که بر اساس تعریف کارمدار آن را تکمیل می کنیم. بنابر صورت مسئله اگر فقط یکی از ورودی ها یک و بقیه صفر باشند ستون خروجی یعنی F یک خواهد شد. ب( نوشتن تابع منطقی مدار: حال باید تابع منطقی را برای حالت هایی که مقدار خروجی یک است بنویسیم. برای نوشتن تابع منطقی می توانیم از حاصل جمع حاصل ضرب ها )مین ترم( استفاده کنیم. F = + + سطر سطر سطر شمارة سطر

ج( ساده کردن تابع منطقی: تابع منطقی به دست آمده ساده نمی شود. د( طراحی مدار: برای طراحی مدار ابتدا از تابع منطقی به دست آمده )F( کمک می گیریم سپس با استفاده از دروازه های منطقی OR ND و NOT مدار را طراحی می کنیم. شکل مدار مربوط به مثال را نشان می دهد. F شکل مدار مثال همان طور که در شکل مشاهده می کنید بعضی از ورودی ها برای اتصال به گیت بعدی ابتدا وارد گیت منطقی NOT می شوند تا به صورت متمم درآیند. برای هر یک از گیت های NOT یک نماد مداری مشابه شکل رسم شده است. شکل دروازۀ منطقی NOT برای ساده تر شدن مدار های ترسیمی در رسم مدارها معموال گیت NOT را با یک دایرة تو خالی در ورودی گیت مورد نظر )مثال گیت )ND نشان می دهند در شکل این اتصال را مشاهده می کنید. با استفاده از نماد جدید مدار شکل را می توان به صورت ساده تر )شکل 8 ( در آورد. F شکل 8 مدار سادۀ مثال مثال : یک ساختمان دارای سه طبقه است. برق سه فاز وارد ساختمان میشود و هر طبقه را با یک فاز تغذیه میکند. شرایط کار در ساختمان بهگونهای است که اگر برق دو طبقه قطع شود )دو فاز قطع شود( باید حتما طبقهای که برق دارد نیز قطع شود. مداری طراحی کنید که توانایی وصل بودن حداقل دو فاز را نشان دهد. حل: مرحلة اول: برای حل این مسئله ابتدا باید تعداد ورودیها را مشخص کنیم. چون مدار سه فاز است در نتیجه سه ورودی داریم. مرحلة دوم: رسم جدول صحت و تعیین حالتهایی است که خروجی جواب یک دارد. جدول جدول صحت این مدار را نشان میدهد. جدول جدول صحت مثال F عالمت دایرۀ تو خالی به جای گیت NOT استفاده شده است. شکل نماد گیت NOT به صورت دایرۀ تو خالی شمارة سطر

مرحلة سوم: عبارت های منطقی مربوط به خروجی یک را می نویسیم. F = + + + سطر سطر سطر سطر مرحلة چهارم: عبارت خروجی را ساده می کنیم. F = ( + ) + ( + ) + ( + ) سطر و سطر و سطر و مرحلة پنجم: طراحی و رسم مدار مربوط به خروجی F شکل 9 مدار مثال تمرین کالسی : گیت اکثریت) gate )Majority یک مدار دیجیتالی است که اگر اکثر ورودی های آن ( بیش از درصد ) یک باشد خروجی آن نیز یک است. هم چنین اگر اکثر ورودی های مدار صفر شود خروجی نیز صفر خواهد بود. حال اگر مدار چهار ورودی داشته باشد تابع بولی مناسب را بنویسید و مدار آن را طراحی کنید. مدار های ترکیبی با کاربرد های ویژه در این بخش بعضی از مدار های ترکیبی با کاربرد های ویژه که به علت مصرف عام به صورت تراشه ها )I( تجارتی عرضه می شوند را معرفی می کنیم. ابتدا در هر مورد به بیان اصول کار مدار با تکیه بر مفاهیم اساسی جبر بول می پردازیم سپس بحث را با معرفی تراشه های تجارتی به پایان می رسانیم. ماشین های محاسبه گر دیجیتالی باید مدار هایی باشند که قدرت انجام عملیات ریاضی جمع تفریق ضرب تقسیم و را داشته باشند. می دانیم کلیة عملیات ریاضی بر اساس جمع و تفریق صورت می گیرد زیرا اجرای سایر عملیات به کمک جمع و تفریق امکان پذیر است. مثال برای اجرای ضرب 9 می توانیم 9 را سه بار متوالی با خودش جمع کنیم یعنی: 9=9+9+9 یا برای انجام تقسیم می توانیم را پنج بار متوالی از کم کنیم و آخرین مرحله که باقی مانده مساوی صفر می شود جواب تقسیم است. یعنی: = = 9 = 9 = = جواب تقسیم یا خارج قسمت است. لذا بهدلیل این که جمع و تفریق اساس عملیات ریاضی را تشکیل میدهد. در این مبحث به بررسی جمع کننده و تفریقکننده میپردازیم. جمعکنندۀ ناقص :)alf dder(. جمع دورقم دودویی را میتوان با مداری به نام جمعکنندة ناقص یا به اختصار. انجام دهیم. مدار. مداری است که دو ورودی ) و ( و دو خروجی )S و ( دارد. arry رقم نقلی یا و SUM رقم اول حاصل جمع S را مشخص میکند. جدول صحت جمع دوبیت و را در جدول مشاهده میکنید. جدول جدول صحت نیمجمعکننده S + = + = + = + =

بلوک دیاگرام مداری که بتواند دو رقم باینری را با هم جمع کند در شکل نشان داده ایم. S جمع گر باینری یک رقمی شکل بلوک دیاگرام جمع کنندۀ ناقص با توجه به جدول به این نتیجه می رسیم که اگر فقط دو بیت با هم جمع شوند رقم نقلی از قبل وجود ندارد و جمع کنندة ناقص )نیم جمع کننده( می تواند این عمل جمع را انجام دهد. مطابق جدول صحت مدار تابع S شامل دو جملة و است یعنی: S = + = از طرفی تابع فقط شامل یک جملة است یعنی: = با استفاده از مقادیرS و به کمک یک دروازة OR و یک دروازة ND می توانیم مداری مطابق شکل را طراحی کنیم. S شکل مدار نیم جمع گر باینری یک رقمی در این جمع گر ورودی رقم نقلی پیش بینی نشده است. به همین دلیل به آن جمع گر ناقص یا نیم جمع گر می گویند. جمع کنندۀ کامل :)Full dder(f. برای انجام عملیات جمع اعداد دودویی نیاز به مداری داریم که بتواند رقم یک بیتی باینری را با هم جمع کند. چنین مداری را جمع کنندة کامل می گویند و با F. نشان می دهند. جمعکنندة کامل یا تمامجمعگر مداری است که خط ورودی ) و ) i و دو خط خروجی )S و ( را دارد. بهاین ترتیب مدار جمعکنندة کامل میتواند دو رقم دودویی و یک arry که از مرحلة قبل حاصل شده است را با هم جمع کند. با بیان مثالی در جمع اعداد دهدهی درک موضوع را سادهتر میکنیم. در جمع دو عدد 9 و 8 وقتی میخواهیم دو رقم دهگان و 8 را جمع کنیم ابتدا باید حاصلجمع دو رقم یکان را بهدست آوریم از حاصلجمع دو رقم یکان و عدد حاصل میشود که را در ستون یکان مینویسیم و رقم یک را به ستون دهگان انتقال میدهیم که اصطالحا ده بر یک میگوییم. عدد یک رقم نقلی است که در جمع 8 و تأثیر می گذارد در سیستم باینری نیز به همین ترتیب رقم نقلی وجود دارد و روی عمل جمع اثر می گذارد. به کمک دو نیم جمع کننده می توان یک تمام جمع گر یا یک جمع گر یک بیتی کامل مطابق شکل ساخت. نیم جمع کننده نیم جمع کننده i S S S S شکل مدار تمام جمع گر یک بیتی به طور مثال برای جمع دو عدد باینری چهار بیتی و خواهیم داشت:

+ رقم نقلی ورودی) arry ( رقم نقلی مستلزم آن است که هر دو نیم جمع کننده رقم نقلی یک ایجاد کنند و این تنها در صورتی تحقق می یابد که هر دو ورودی نیم جمع کننده یک باشند. a k b k k S S نیم جمع کننده S S S k k+ n- n- k+ k = a n- a n-... a k... a a + = b n- b n-... b k... b b n S n- n- S n- k+ S k S S یعنی تمام جمع گری که در موقعیت مکانی K b k را با یک دیگر a k و k قرار می گیرد باید سه بیت جمع کند. k +a k +b k رابطة باال را می توانیم به صورت زیر بنویسیم. k +a k +b k = k+)a k +b k ( یعنی ابتدا ارقام a k و b k را با هم جمع کنیم و سپس حاصل جمع آن ها را با k جمع می کنیم. در طراحی مدار نیز باید به همین ترتیب عمل کنیم. در شکل مدارهای نیم جمع کننده شکل به صورت بلوک دیاگرام نشان داده شده است در این مدار ابتدا نیم جمع کننده ارقام a k و b k را با هم جمع می کند و سپس نیم جمع کننده حاصل جمع این دو رقم را با k به دست می آورد. توجه داشته باشید که هرگز ورودی های دروازة OR )گیت شمارة ( هم زمان یک نمی شود زیرا این امر شکل بلوک دیاگرام تمام جمع گر حال اگر هر دو ورودی a k و b k برابر یک باشند خروجی = S و = می شود. چون خروجی = S است خروجی = می شود )آیا می د انید چرا ( اگر ورودی های a k و b k هم زمان یک نشوند خروجی = می شود یعنی هرگز خروجی های و هم زمان یک نمی شوند. تمرین کالسی : جدول صح ت یک تمام جمع گر یک بیتی را بنویسید و به کمک آن توابع S k و +k را بر حسب ورودی های b k, a k و k به دست آورید. برای جمع کردن دو عدد n رقمی باید n طبقة تمام جمع گر را مطابق شکل پشت سر هم ببندیم. b n- a n- b n- a n- b a b a n n- n- F F F F S n- S n- S S شکل بلوک دیاگرام یک جمع گر n بیتی

مطابق این الگو خروجی های طبقة او ل یعنی S و بالفاصله پایدار می شوند ولی خروجی های طبقة دوم ابتدا حاصل جمع a b+ را نشان می دهند و پس از رسیدن به حاصل جمع پایدار خود می رسند. سایر طبقات نیز تا رسیدن رقم نقلی طبقات ماقبل به حالت پایدار نمی رسند. این نوع جمع گر را که در آن رقم نقلی به صورت موجی از طبقة اول ایجاد می شود و به تدریج طبقات دیگر را تحت تأثیر قرار می دهد جمع گر موازی با رقم نقلی موجی dder( )Parallel Ripple arry می نامند. تأخیر انتشار رقم نقلی در مواردی که تعداد ارقام دو عدد زیاد باشد موجب کندی عمل جمع می شود. در جمع گر های با سرعت زیاد با به کار بردن شیوه های خاص ی رقم نقلی هر طبقه را پیش بینی و مستقیما ایجاد می کنند. جمع گرهای باینری چهار بیتی با رقم نقلی موجی به صورت آی سی عرضه می شود. نمونه ها یی از این آی سی ها به صورت تجارتی پایه با شماره های 8و 8 S8 در بازار وجود دارند. در شکل مشخصات تراشة 8 را مشاهده می کنید. به زمین اتصال داده می شود. دو عدد هشت بیتی و I را با هم جمع میکنیم. ابتدا در آیسی )سمت راستی( ارقام با جمع میشوند و اگر رقم نقلی ایجاد شود به پایة آیسی سمت چپ انتقال مییابد. سپس ارقام با جمع شده و در صورتی که رقم نقلی ایجاد شود در پایة آیسی دوم ظاهر میشود. حاصل جمع چهار بیت کم ارزشتر در پایههای 9 و و و آیسی سمت راست و حاصلجمع چهار بیت با ارزش باالتر را در پایههای 9 و و و آیسی سمت چپ مشاهده میکنید. جهت هنر جویان عالقه مند: با استفاده از نرم افزار مولتی سیم یا پروتئوس دو عدد آی سی 8 مدار شکل را ببندید و با تغییر ورودی ها به حالت صفر و یک نتیجه را در خروجی های مدار مشاهده کنید. +V +V () () () () () () (8) () () () () () () () (8) () () () I () () I () ( out ) S8 ( in ) ( out ) S8 ( in ) O () 9 () 9 () O S S S S S S S S V 8 8 9 GND } () (8) (9) () P () () () () () () () } Q () () O () i } } } } شکل مشخصات جمع گر چهار بیتی 8 برای جمع کردن اعداد بزرگ تر از چهار رقم می توان از چند تراشة تجارتی استفاده کرد. در شکل چگونگی انجام دادن عمل جمع دو عدد هشت بیتی را با استفاده از دو جمع گر چهار بیتی S8 مشاهده می کنید. در تراشة سمت راست چون رقم نقلی از مرحلة اولی وجود ندارد پایة این آی سی همان S پایة رقم نقلی است ورودی باید به زمین وصل شود. ddend : O I I ugend : + + O S S S S S S S S شکل چگونگی انجام دادن عمل جمع دو عدد هشت بیتی به کمک دو جمع گر S8

جهت هنر جویان عالقه مند: با استفاده از نرم افزار مولتی سیم مدار تمام جمع گر بیتی و تمام جمع گر هشت بیتی را ببندید و نتیجة جمع را در آزمایشگاه مجازی تجربه کنید. مدار شبیه سازی شده را به کالس ارائه نمائید. تفریق کنندۀ ناقص. S Subtractor( :)alf عمل تفریق دودویی را در فصل اول فرا گرفتیم و همانطور که اشاره شده برای اجرای عمل تفریق از متمم کامل اعداد استفاده میکنیم. مدار تفریقکنندة ناقص یا نیمتفریقکننده شامل دو ورودی )x,y( و دو خروجی) D,( است. خروجی D حاصلتفریق و خروجی رقم قرضی )orrow( میباشد. در حین تفریق )y x( اگر x y باشد یعنی ), ( عمل تفریق انجام میشود و به رقم قرضی نیاز نداریم. ولی اگرy > x باشد یعنی ) ( بایستی یک واحد از مرتبة باالتر قرض بگیریم. یک واحد قرض گرفته شده از مرتبة باالتر واحد به بیت مورد نظر اضافه میکند )در سیستم دودویی(. این عمل را عینا در سیستم دهدهی شاهد هستیم که منجر به اضافه شدن واحد به رقم قرض گیرنده میشود.پس حاصلتفریق )= ( برابر با یک میشود. جدول جدول صحت تفریقکنندة ناقص را نشان میدهد. جدول جدول صحت نیم تفریق کننده بر اساس جدول تفریق کنندة ناقص عبارت مربوط به خروجی ها را می نویسیم. D = xy + xy = x y = xy جالب توجه است که مقادیر خروجی D در اینجا با مقادیر خروجی در نیم جمعکننده یکسان است. با استفاده از مقادیر بهدست آمده در تابع خروجی مدار نیم تفریقکننده به صورت شکل در میآید. Y D شکل مدار نیم تفریق کننده تفریق کنندۀ کامل F.S Subtractor( :)Full میتوان مطابق روشی که برای مدارهای»تمام جمعکننده«ذکر شده مدار تمام تفریقکننده یا تفریقکنندة کامل را نیز با دو تفریقکنندة ناقص و یک گیت OR ساخت. شکل 8 بلوک دیاگرام تفریقکنندةکامل را نشان میدهد. تفریق کنندۀ ناقص Y.S D تفریق کنندۀ ناقص.S OUT D OUT شکل 8 بلوک دیاگرام تفریق کنندۀ کامل در شکل 8 رقم قرض گرفته شده از مرحلة قبل است. مشابه آنچه که برای مدارهای تمام جمعکننده گفته شد. Y D شکل 9 مدار تفریق کنندۀ کامل ورودیها Y میدانیم خروجیها D - - - - 8

مدار تفریق کنندة کامل از دو مدار تفریق کنندة ناقص و یک گیت OR مطابق شکل 9 تشکیل شده است. در عمل برای انجام دادن تفریق )y x x( را با مکمل دو y جمع می کنند و رقم نهایی را نادیده می گیرند. به مثال زیر توجه کنید. مثال : تفریق مستقیم دو عدد باینری - حاصل تفریق اگر متمم دو عدد را بهدست آوریم خواهیم داشت: متمم حال عدد را با متمم جمع می کنیم. رقم نقلی نهایی را حذف می کنیم. همان طور که مشاهده می شود حاصل تفریق در این روش مشابه حاصل تفریق در روش مستقیم است. + حاصل تفریق رقم نقلی نهایی در شکل مدار تفریق کننده را با استفاده از آی سی 8 و به کمک متمم مشاهده می کنید. همان طور که در شکل مشاهده می کنید چگونگی عمل تفریق دو عدد باینری چهار بیتی با استفاده از آی سی 8 نشان داده شده است. ورودی in جمع کنندة کامل به V+ وصل شده است تا با افزودن»«به متمم ایجاد شود. اگر مدار شکل را به صورت شکل تغییر دهیم بسته به آن که خط کنترل,»«یا»«باشد قادر به انجام عمل ) + (یا تفریق )( خواهد بود. S8 b b b b out in S8 a a a a شکل مدار جمع کننده / تفریق کننده چهار بیتی نکته : ورودی in جمع کنندة کامل به خط وصل شده است وقتی =x است. )( واحد به اضافه میشود تا متمم) ( عدد بهدست آید. برای حذف out در این مرحله از مدار شکل استفاده میشود. = out S8 = b b b b () () () () = a a a a () () (8) () +V () out S8 V in () () شکل مدار مربوط به پایة out و خط GND () () () (9) () حاصل تفریق ( ) 9 شکل انجام دادن تفریق به کمک متمم

جهت هنر جویان عالقه مند: در آزمایشگاه با استفاده از یک عدد آی سی 8 مدار شکل را ببندید و با تغییر ورودی ها به حالت های صفر و یک نتیجة عمل جمع یا تفریق دو عدد دل خواه را مشاهده کنید و جدول صحت مدار را رسم کنید. مربیان عزیز با استفاده از نرم افزار مولتی سیم مدار تفریق کنندة کامل بیتی را ببندید و نتیجة تفریق را در آزمایشگاه مجازی و مدار شبیه سازی شده به کالس ارائه نمایید. مقایسه کنندۀ یک بیتی: درمقایسة دو بیت اگر فقط قرار باشد که تساوی یا عدم تساوی نشان داده شود ساده ترین مدار استفاده ازگیت NOR است. در این مقایسه کننده اگر دو بیت مساوی باشند خروجی»«و در غیر این صورت خروجی» «می شود. جدول جدول صحت گیت NOR را نشان می دهد. جدول جدول صحت گیت NOR F تمرین کالسی : از چه گیت دیگری می توان برای مقایسه مساوی بودن یا مساوی نبودن دو بیت استفاده کرد جدول صحت آن را نیز رسم کنید. تمرین کالسی : چه تفاوتی در خروجی گیت NOR و گیت تمرین کالسی وجود دارد بنویسید و جدول صحت آن را نیز رسم کنید. در مقایسه بین دو بیت ممکن است بزرگ تر کوچک تر و مساوی بودن بیت ها مورد نظر باشد. جدول جدول مقایسه بین دو بیت و را نشان می دهد. جدول جدول مقایسه دو بیت و F < F = F > مطابق جدول سه خروجی داریم. در شکل بلوک دیاگرام مقایسه کنندة یک بیتی را مشاهده می کنید: < = > F F F مقایسه گر یک بیتی شکل بلوک دیاگرام مقایسه گر یک بیتی با توجه به جدول صحت مقایسه گر یک بیتی عبارت بولی هر یک از خروجی های F F و F را می نویسیم: نکته : به معنی ower )کمتر( E به معنی Eequal )معادل( و G به معنی ( Greater بزرگ تر( است.

F = F E =+ F = با استفاده از توابع به دست آمده از خروجی ها می توان مدار شکل را طراحی کرد. F FE F شکل مدار مقایسه گر یک بیتی F F F تمرین کالسی : مدار را تحلیل کنید و جدول صحت هر یک از خروجی های F F و F را رسم کنید. نتیجه را با مدار شکل مقایسه کنید. شکل مدار تمرین کالسی انواع کدها از آن جا که رمز کردن اطالعات برای ایجاد ارتباط با رایانه صورت می گیرد و از طرفی رایانه تنها صفر ها و یک ها را می شناسد برای کد کردن اطالعات کافی است آنها را به صورت رشته ای از صفر ها و یک ها درآوریم که مثال برای نشان دادن کد مربوط به چهار نوع اطالعات دو بیتی متفاوت به صورت رو به رو عمل می کنیم: اطالعات اول: به صورت کد شده اطالعات دوم: به صورت کد شده اطالعات سوم: به صورت کد شده اطالعات چهارم: به صورت کد شده چون هر یک از اطالعات دارای کدی متفاوت با بقیه است هیچ کدام از کد ها به اشتباه به جای دیگری استفاده نمی شود. بنابراین برای رمز کردن کافی است که بتوانیم اطالعات را به صورت رشته هایی متفاوت ازصفر ها و یک ها در آوریم. اگر اطالعاتی که به صورت کد در آورده می شوند تنها اعداد باشند کدهای به دست آمده را کد های عددی و اگر اطالعاتی که به صورت کد درآورده می شوند حروف الفبا ارقام یا عالئم باشند کدهای حرفی عددی نامیده می شوند. به طورکلی اگر یک برنامة نرم افزاری نصب شده در یک بانک را در نظر بگیریم مشاهده می کنیم که جستجوی اطالعات از دو طریق شمارة حساب و نام فرد امکان پذیر است. در نتیجه دراین سامانه به هردو نوع کد عددی و حرفی نیاز داریم. کد های متنوعی برای نمایش اعداد تعریف شده است که هر کدام اهداف خاصی را دنبال می کنند. ولی به طور کلی می توان انواع کد عددی را به صورت جدول 8 تقسیم بندی کرد. کد وزن دار کد بدون وزن جدول 8 انواع کد عددی { { الف وزن دار مثبت ب وزن دار منفی وزن D { پ وزن 8 الف همینگ ب گری پ مازاد یا کد افزونی کد باینری )دودویی( کد اکتال )هشت تایی( کد هگزا دسی مال )شانزده تایی(

در فصل اول به تفصیل در مورد کدهایی که استفاده بیشتری دارند توضیح داده شده است و معرفی این کدها جهت آشنایی است. مقایسه انواع کد با کد :D بعضی از ماشینهای محاسبهگر الکترونیکی عملیات ریاضی را در کد D انجام میدهند. در کد D هر رقم دهدهی با چهار بیت باینری معادل آن نشان داده میشود. مثال : اعداد و 9 و در سیستم دهدهی را بهصورت کد بهدست آورید. حل: برای تبدیل اعداد باینری به کد D در صورتی که تعداد ارقام آنها کمتر از رقم باشد. کد باینری را مینویسیم و سپس به تعدادی که بیت کم دارد در سمت چپ کد باینری صفر اضافه میکنیم. مثال برای عدد )( داریم: )( =)( = معادل باینری تعداد صفرهای اضافه شده کد D در صورتی که تعداد ارقام باینری در جواب عدد مورد نظر برابر با رقم باشد همان را مینویسیم. مثال برای عدد )9( داریم: )9( =)( =)( D توجه شود اگر عدد دهدهی چند رقمی باشد برای هر رقم دهدهی کد باینری را بهدست میآوریم سپس معادل آن را به صورت D مینویسیم. مثال برای عدد )( داریم: )( =)( معادل هر رقم ده دهی در سیستم باینری معادل هر رقم باینری در سیستم D توجه داشته باشید که در این روش نمایش اعداد باید هر رقم دهدهی را با چهار بیت باینری نمایش دهیم. در جدول 9 تفاوت نمایش ارقام دهدهی از صفر تا 9 به صورت باینری و D نمایش داده شده است. جدول 9 نمایش ارقام دهدهی تا 9 به صورت باینری و D 8 9 عدد D عدد باینری عدد ده دهی تمرین کالسی : اعداد و و در سیستم ده دهی را به صورت باینری و کد D به دست آورید. با توجه به تبدیل سیستم های باینری اکتال و هگزا دسی مال به یک دیگر می توان انواع کد ها را به کد D تبدیل کرد. مبدل D به S. ( نمایشگر هفت قطعه ای( نمایشگر هفت قسمتی )Seven segment display(.s برای نمایش هر یک از ارقام تا 9 به کار می رود و با توجه به آن چه که توضیح داده می شود معموال رقم ده دهی را می توان به راحتی به کد D تبدیل کرد. )( )( )( )( )( )( کد D )( =)( =) ( D

برای نمایش کد D در S. باید از آی سی )برای S. آند مشترک( و آی سی 8 )برای S. کاتد مشترک( استفاده کنیم. شکل مدار مربوط به این مبدل را نشان می دهد. رقم D را به ورودی های آی سی می دهیم. پایه های,, وD ورودی های آی سی هستند و پایه هایf,e,d,c,b,a وg خروجی های آی سی که به S. اتصال می یابند. ورودیD با ارزش ترین رقم D و ورودی کم ارزش ترین رقم D را دریافت می کند. آی سی نمایشگر هفت قسمتی آند مشترک است. پایة آند مشترک )( ورودی مشترک برای تمام ED هاست. برای محدود کردن جریان و جلوگیری از آسیب رسیدن به نمایشگر هفت قطعهای S. یک مقاومت Ω را به صورت سری با V و در مسیر پایة مشترک قرار میدهیم. در شکل نقشة داخلی و پایههای آیسی را مالحظه میکنید. V به پایه و زمین به پایة 8 آیسی وصل میشود. پایههای ورودی,, و D به ترتیب به پایه های و آی سی متصل میشود. خروجیهای مبدل هگزادسی مال به S.: در سیستم هگزادسی مال )شانزده تایی( ارقام از صفر شروع می شوند و تا خاتمه می یابند. همان طور که می دانید از رقم تا را در این سیستم به صورت حروف تا F نمایش می دهند. در مبدل هگزادسی مال به S. برای نمایش ارقام می توان از جدول استفاده کرد. البته اگر بخواهیم ارقام سیستم هگزا دسی مال را به صورت D در S. نمایش دهیم باید از دو عدد S. استفاده کنیم )آیا می دانید چرا ( چون هدف در این قسمت مبدل هگزادسی مال به S. است فقط از یک آی سی و یک S. استفاده می کنیم و مداری مشابه مدار را می بندیم. ورودی ها مانند مدار در پایه های,, وD آی سی قرار دارند. جدول اعداد صفر تا در سیستم ده دهی تبدیل D GND 8 a b c d e f g 9 8 a b c d e f g f e a g d b c V +V Ω شکل مبدل D به S. آی سی پایه های,f,e,d c,b, a و g هستند که به ترتیب به پایه های 9 و وصل می شوند. پایه های و آی سی را به V وصل می کنند. D TO SEGMENT DEODER / DRIVER outputs V } } inputs 9 f g abcde T D 8 out out GND puts puts inputs } شکل نقشة داخلی آی سی جهت هنر جویان عالقه مند: مدار D به S. را برای آی سی 8 )کاتد مشترک( توسط نرم افزار مولتی سیم ببندید و نتیجة فعالیت آزمایشگاهی را به کالس ارائه کنید.

آن به هگزا دسی مال و نمایش آن در S. را نشان می دهد. جدول مبدل هگزا دسی مال به.Sو نمایش ارقام کد هگزا دسی مال کد باینری سطر a -Seg b c d e f g شکل 8 مدار سؤال E جدول صحت سؤال الگوی پرسش E الگوی پرسش نشان دهید چگونه می توان سه تابع: S S شکل 9 مدار سؤال F = F = + F = را به کمک سه مدار نیم جمع کننده اجرا کرد. جدول صحت مدار شکل 8 را به دست آورید. یک مقایسه کننده طراحی کنید که در آن دو عدد دو بیتی و را با هم مقایسه کند و وضعیت = را در خروجی نشان دهد. بلوک دیاگرام شکل 9 را که مربوط به یک جمعکنندة بیتی با استفاده از تمام جمعکننده است را کامل کنید.???? F F F? 8 9 8 9 D E F

در شکل تابع خروجی را بنویسید و جدول صحت آن را بدست آورید. F شکل مدار سؤال دو عدد = و = را با هم جمع کنید و حاصل جمع را در یک مدارتمام جمع کننده با استفاده از آی سی S 8 نشان دهید. آیا پایة آی سی دوم خروجی یک دارد در مدار شکل شرایط زیر برقرار است: الف( Z موقعی یک است که = ==, یا = و == باشد. ب( Z موقعی یک است که = =, و = یا = و = و = باشد. ج( در بقیة حاالت = Z Z= است. مدار منطقی این مدار ترکیبی را رسم کنید و جدول صحت آن را به دست آورید. شکل مدار سؤال Z Z مدار ترکیبی 8 مدار شکل مدار جمع کننده و تفریق کننده با استفاده از آی سی 8 است. این مدار را با استفاده از نرم افزار ببندید و به کالس ارائه نمائید. کلید key = Space را اگر به زمین وصل کنید مدار به عنوان جمع کنندة بیتی عمل می کند و می توانید با تغییر کلید های تا اعداد مختلف بیتی )باینری( را به مدار اعمال کنید. و نتیجة جمع را در S. مشاهده کنید. چنانچه key = Space را به V وصل کنید مدار به عنوان تفریق کنندة کامل بیتی عمل می کند. با تغییرکلیدهای ورودی نتیجه را در.S مشاهده کنید. جهت هنرجویان عالقهمند: 9 جدول صحت تفریق کنندة کامل را رسم کنید. شکل مدار جمع کننده و تفریق کننده

D E F G I J D D D D مدارهای رمزگشا :)Decoder( برای دریافت اطالعات از دستگاههای محاسباتی دیجیتالی مداری مورد نیاز است که اطالعات را از حالت دودویی به اعشاری تبدیل کند. خروجی این مدارها معموال بهنمایشگرهامت صل میشود.این تبدیلکنندههارا رمزگشا و عملی را که انجام میدهند رمزگشایی مینامیم. هر رمزگشا با n ورودی دارای حداکثر n خروجی است و در هر لحظه تنها یکی از n خروجی فعال است. به عبارت دیگر هر یک از خروجیهای آن متناظر با یک ترکیب خاص ورودی )یک جمله حاصل ضرب نرمال یا مینترم( است. در شکل یک رمزگشای )بخوانید به ( و در جدول جدول صح ت آن نشان داده شده است. شکل مدار رمز گشای جدول جدول صحت مدار رمزگشا D D D D D D D D ورودی های و را ورودی های آدرس و خروجی های D, D, D و D را خروجی های داده می نامیم. همان طورکه در شکل دیده می شود خروجی دروازة شکل آدرس دهی مکان یک کلمة معین از حافظه ممکن است رمزگشا با دروازههای NND ساخته شده باشد. در این صورت حالت فعال خروجیها»«خواهد بود. در شکل یک رمزگشای نشان داده شده است. شمارة فقط به ازای ترکیب ورودی = فع ال.D می شود )»«می شود( یعنی = D و = D به همین ترتیب می توانیم بنویسیم: = شکل رمزگشای D D D D.D = )توج ه کنید که در این جا متغیر کم ارزش تر و متغیر با ارزش تر از آن است یعنی: = = =(. =, از رمزگشاها برای آدرس دهی اجزای مختلف گیرنده یا فرستندة اطالعات یک سیستم نیز استفاده می شود مثال اگر بخواهیم کلمه ای را در یک سطر معی ن حافظه بنویسیم یا آن را از سطر معینی از حافظه بخوانیم نخست باید محل سطر مورد نظر را مشخص کنیم. در شکل سطر م از یک حافظه با ظرفیت کلمة آدرس داده شده است )در بخش مدارهای ترتیبی با ساختمان حافظه های نیمه هادی آشنا خواهید شد.(

جدول جدول صحت رمز گشای D D D D جدول جدول صحت دکودر با حالت فع ال ow را نشان میدهد. همانطورکه در شکل نشان داده شده دروازة شماره در حالت فع ال است ورودیهای این دروازه از و گرفته شده است. در بعضی از رمزگشاها عالوه بر ورودیهای آدرس یک ورودی فعالکننده )Enable( )تواناساز( نیز پیشبینی شده است. اگر این ورودی در حالت غیر فع ال نگهداشته شود رمزگشایی انجام نخواهد شد. در شکل یک رمزگشا با خط تواناساز بههمراه جدول صحت آن را در جدول مشاهده میکنید. نکته : در آیسیها از کلماتEnable وDisable استفاده میکنند. کلمة Enable به معنی فعالکننده و Disable بهمعنیغیرفعالکنندهبهکارمیرود. با توجه به جدول صحت هرگاه یک ورودی را با x نشان دهند به معنای این است که اگر ارزش منطقی صفر یا یک باشد برای خروجی مدار بیتفاوت است. و درسطر اول جدول صحت چون ورودی E در صفر منطقی قرار گرفته است عمل رمز گشایی انجام نمیشود. در سطرهای دوم تا پنجم چون ورودی E برابر با»یک«است عمل رمزگشایی انجام خواهد شد. در شکل مدار یک رمز گشای 8 بههمراه جدول صحت آن جدول نشان داده شده است. همانطور که مالحظه میکنید رمزگشا دارای دو خط فعال کنندة G و G است که حالت فعال G برابر صفر است. در آنها برای G برابر یک و برای کتابهای راهنمای تراشههای تجارتی وضعیت ورودی و خروجیها را به جای صفر و یک با حروف ( مخفف ) ow و مخفف igh مشخص میکنند. D D D () Y D () Y Enable Inputs () G () G () G Select Inputs () () () الف( مدارهای داخلی آی سی 8 () Y () Y () Y () Y (9) Y () Y Data Outputs فعال کننده )توانا ساز( E Enable با خط تواناساز شکل رمزگشای با خط تواناساز جدول جدول صحت دکودر E D D D D

G G G Y GND 8 8 V Y Y Y Y Y Y 9 Y ب( مشخصات پایههای آیسی 8 شکل مدارهای داخلی و مشخصات آیسی 8 نکته : هدف از نمایش مدا رهای داخلی آی سی فقط شناسایی پایه های Enable آی سی است و در آزمون ها از مدار داخلی آی سی نباید سؤال داده شود. جدول جدول صحت رمز گشای 8 تواناساز با دو خط INPUTS ENE SEET OUTPUTS G G Y Y Y Y Y Y Y Y برای اجرای توابع منطقی نیز میتوانیم از رمزگشا استفاده کنیم. بدین منظور باید هریک از متغیرهارا به ورودی آدرس متناظر با ارزش آن و همة خروجیهای رمزگشا را که متناظر با حالتهای»«تابع است به ورودیهای یک دروازة OR وصل کنیم. F مثال : با توجه به جدول توابع منطقی F را به کمک یک رمزگشای 8 اجرا کنید. و جدول مربوط به مثال f f F =Σm),, و), F حل:چون) Σm),,, = F از یک دروازة F و است برای اجرای هریک از توابع OR چهار ورودی مطابق شکل 8 استفاده میکنیم. D D D D D D D D f f شکل 8 رمز گشا 8 اگر رمزگشا با دروازه های NND ساخته شده باشد در اجرای توابع منطقی به جای دروازه های OR باید از دروازه های NND استفاده کنیم )به یاد آورید که ترکیب ND-OR معادل ترکیب NND NND است. مثال : یک مدار تمام جمع کنندة یک بیتی با استفاده از رمزگشا طراحی کنید. حل: ابتدا جدول صحت S و مربوط به جمع کنندة کامل را به دست می آوریم حال با توجه به جدول صحت داریم: 8

جدول جدول صحت جمع کنندۀ کامل in OUT S out در سطرهای مطابق جدول خروجی هایS و زیر جواب یک دارند. S = m(,,, ) S =Σm (,,,) out =Σm (,,,) در تمام جمع کننده ورودی و خروجی داریم. پس رمزگشایی را انتخاب می کنیم که ورودی داشته باشد و 8= خروجی و خروجی ها را بر اساس مین ترم ها به هم وصل می کنیم. تمرین کالسی : تابع منطقی رأی اکثریت یک کمیتة سه نفره را با یک رمز گشای 8 اجرا کنید. تمرین کالسی 8 : تابع Σm),,,( =F را با یک رمزگشای 8 که با گیتهای NND ساخته شده است را اجرا کنید. تمرین کالسی 9 : یک رمزگشای با دروازههای ND را با خط تواناساز صفر فعال رسم کنید. مدار های رمزگذار) Encorder ( اعدادی که به کامپیوتر یا سامانة دیجیتالی داده می شود در سیستم ده دهی هستند. چون کامپیوتر با اعداد باینری کار می کنند اعداد ده دهی باید به اعداد باینری تبدیل شوند. مداری که اط العات را از حالت ده دهی به باینری تبدیل می کند رمزگذار نام دارد. شکل یک سامانة دیجیتال را نشان می دهند. in En= Dec OUT S شکل 9 مدار جمعکننده با استفاده از رمزگشا نمایش خروجی 8 9 یکان دهگان رمز گشا واحد محاسبه و حافظه رمز گذار رمز گشا اعداد باینری کدهای D 9 شکل یک سامانة دیجیتال

+V KΩ = = () = یک رمزگذار با m ورودی دهدهی باید دارای nخروجی باشد بهطوریکه همواره نامساوی n m برقرار باشد. برای مثال یک صفحهکلید با شمارههای صفر تا سه را میتوان به دو خط باینری تبدیل کرد. در شکل بلوک دیاگرام یک رمزگذار به همراه جدول صحت در جدول نشان داده شده است. رمز گذار شکل بلوک دیاگرام رمز گذار جدول جدول صحت رمز گذار I I I I همانطورکه مشاهده میکنید در هرلحظه باید فقط یکی از ورودیهای رمزگذار در حالت فعال قرار گیرد تا درست عمل کند. ورودی I I معر ف کلیدهای ورودی است و در جدول نشان دهندة فع ال بودن آن کلید است. مدار رمزگذار را میتوان مطابق شکل طراحی کرد. چنانچه کلید فشرده شود یکی از خطوط دو گیت»«OR منطقی میشود. که سبب ایجاد عدد باینری سه»«در خروجی رمزگذار میشود. شکل مدار رمزگذار تمرین کالسی : در مدار شکل اعداد باین ری صفر تا دو چگونه ظاهر می شوند توضیح دهید. در شکل دیاگرام یک رمزگذار 8 )بخوانید 8 به ( و در جدول 8 جدول صح ت آن نشان داده شده است. همانطورکه مشاهده میکنید در هر لحظه باید فقط یکی از ورودیهای رمزگذار در حالت فع ال باشد. I I I I I I I I E N O D E R شکل بلوک دیاگرام رمز گذار 8 I I جدول 8 جدول صحت یک رمزگذار 8 خروجیها ورودیها I I I I I I

یاه یجورخ زا کی ره لوب تلاداعم قوف لودج قباطم :میسیون یم ار و =I +I +I +I =I +I +I +I =I +I +I +I.تسا هدش مسر لکش رد راذگ زمر نیا رادم +V 8 راذگ زمر رادم لکش یقطنم یاه هزاورد اب ناوت یم ار راذگ زمر یاه رادم لا عف تلاح تروص نیا رد.درک یحارط زین NND کی رادم لکش رد.دوب دهاوخ»«اه یدورو NND یاه هزاورد اب هک یرنیاب هب یهد هد راذگ زمر نیا تحص لودج.دینک یم هدهاشم ار تسا هدش ارجا رد هک دینک ه جوت.میا هدروآ 9 لودج رد ار رادم هتفرگ رظن رد ی صاخ یدورو رفص مقر یارب رادم نیا عطق 9 ات یاه دیلک ةمه هک ینامز اریز تسا هدشن یقطنم»«تلاح رد رادم یاه یجورخ دنشاب.تسا یراشعا رفص لداعم هک دنریگ یم رارق طقف ن یعم ةظحل کی رد میدش ر کذتم هک هنوگ نامه رد لاثم دوش لا عف دناوت یم راذگ زمر یاه یدورو زا یکی رادم یجورخرد دوش هدرشف 9 دیلک رگا لکش.دوش یم رهاظ ینعی نآ زرا مه یرنیاب بیکرت نامز مه 9 و یاه دیلک یقاف تا روط هب رگا لاح رهاظ یرنیاب بیکرت رادم یجورخ رد دنوش هدرشف یارب.تسین 9 ای ماقرا زا مادک چیه لداعم هک دوش یم یتعنص یاهراذگ زمر اه اطخ هنوگ نیا زورب زا یریگ شیپ +V 8 9 D یرنیاب هب یهد هد راذگ زمر لکش یرنیاب هب یهد هد راذگ زمر ت حص لودج 9 لودج 8 9 INPUTS OUTPUTS

() () () () () () () (9) () () Q Q Q را طوری طر احی می کنند که در صورت فشرده شدن هم زمان چند کلید فقط ترکیب باینری هم ارز بزرگ ترین رقم اعشاری را تولید کنند. این رمز گذار ها را رمز گذارهای با رعایت تقدم Encoder( )Priority می نامند. مثال اگر دو کلید و 9 هم زمان فشرده شوند رمز گذار صنعتی ارزش کلید 9 را تولید می کند. تراشة )آی سی( SN یک رمز گذار ده دهی به باینری با رعایت تقدم است. مشخصات کامل آن را در شکل مشاهده می کنید. در شکل الف عالمت استاندارد آی سی در شکل ب نمای باال و شمارة پایه های آی سی و در شکل پ مدار های داخلی آن را مالحظه کنید. () () 8 () Q 8 9 () () () () () () () () () 8 9 PRI / D 8 (9) () () () الف( عالمت استانداردIEEE/NSI پ( مدار های داخلی شکل رمزگذار تقدمیSN جدول جدول صحت آی سی SN را نشان می دهد. D جدول جدول صحت رمز گذار تقد می SN 8 GND 8 V N 9 D 9 N 8 8 9 N V N 9 8 D N ب( نمای باال و شمارۀ پایه ها GND N 9

تذکر مهم: هدف از نمایش مدار های داخلی آی سی ها آشنایی با مدار هاست و به هیچ عنوان در آزمون ها نباید سؤالی در این رابطه طراحی شود. 8 مدار های متمرکز کننده یا تسهیم کننده )Multiplexer( مالتی پلکسر یکی از پرکاربردترین مدار های ترکیبی است که مانند یک انتخاب کننده ) Selector (عمل می کند. این مدار با توج ه به آدرسی که برای آن انتخاب می شود به یکی از ورودی ها اجازة عبور می دهد. به عبارت دیگر عملکرد آن درست شبیه یک کلید چند حالته است با این تفاوت که حالت کلید به صورت دیجیتالی انتخاب می شود. دیاگرام عملیاتی یک مالتی پلکسر در شکل نشان داده شده است. ورودی های انتخاب حالت را ورودی های آدرس Inputs( )ddress و ورودی های اصلی مالتی پلکسر ورودی های داده inputs( )Data و خروجی مالتی پلکسر را خروجی تابع یا به اختصارخروجی می نامند. یک مالتی پلکسر با n خط آدرس می تواندیکی از n ورودی اصلی را انتخاب کند. D D Output z D N- D N- DT inputs MU ورودیهای آدرس یا انتخاب جدول مدار تسهیم کننده در رمز گذار شکل شمای عمومی یک متمرکز کننده D D D D > > > > f در شکل 8 مدار یک مالتیپلکسر )بخوانید به ( نشان داده شده است. در این شکل ورودیهای اصلی مالتیپلکسر با D, D, D و D ورودیهای آدرس آن با و و خروجی مدار با F مشخص شده است. شکل 8 مدار متمرکز کننده

D D f با توج ه به شکل 8 معادلة بولی تابع F را می نویسیم. EN F= D + D + D + D تابع F به فرم مجموع حاصل ضرب ها است یعنی در هر حالت فقط یکی از جمالت آن ممکن است»«باشد. مثال اگر حالت = و = را انتخاب کنیم برابر»«است. لذا خواهیم داشت: فقط جملة F= D + D + D + D =D D تبعیت میکند بهعبارت دیگر یعنی F عینا از آدرس = دروازة شمارة را برای عبور D باز میکند. بقی ة حالتهای تابع را نیز بههمین ترتیب میتوانیم مشخص کنیم. در جدول کل یة حالتهای تابع مشخص شده است. در اغلب مالتیپلکسرها عالوهبر ورودیهای آدرس یک خط کنترل اضافی نیز پیشبینی شده است. این ورودی اضافی با نامهای فعالساز )تواناساز( Enable مشخ ص میشود. چنانچه این ورودی در یک حالت از پیش تعریف شده»«یا»«باشد همه دروازههای ND را مسدود میسازد و از انتقال اطالعات ورودی به خروجی مدار پیشگیری میکند. به عبارت دیگر این ورودی مقدم بر ورودیهای آدرس است. در شکل 9 یک مالتیپلکسر با ورودی تواناساز به همراه جدول صحت آن نشان داده شده است. جدول جدول صح ت مالتی پلکسر شکل 9 مدار یک مالتی پلکسر در شکل مدار یک مالتیپلکسر 8 را که با شمارة تجارتی به بازار عرضه میشود مشاهده میکنید. در شکل الف نماد استاندارد آیسی در شکل ب نمای باال و شمارة پایههای آیسی و در شکل پ مدارهای داخلی آیسی نشان داده شده است. D D D D Y W G GND G D D D D D D D D () () () (9) () () () () () () () () EN } MU V D D D D D D N Y W 8 8 9 9 D G D GND () () N Y W V D 9 8 N D D N D الف( نماد استاندارد IEEE/NSI ب( نمای باال و شمارۀ پایه EN f D D

پ( مدارهای داخلی شکل مدار مالتی پلکسر 8 تجارتی) )SN جدول صحت آ ی سی SN را در جدول مشاهده می کنید. جدول جدول صحت مالتی پلکسر SN SEET inputs INPUTS STROE G OUTPUTS Y outputs D D D D D D D D W D D D D D D D D همان طور که در جدول مشاهده می کنید خروجی W معکوس خروجی Y است. در کامپیوترها مالتیپلکسرها بهعنوان گذرگاه دادهها Data us ایفای نقش میکنند. در این موارد معموال به مالتی پلکسرهای چند بیتی نیاز داریم مثال اگر بخواهیم اطالعات را توسط یک خط انتقال از دو سیستم و به سیستم برسانیم و این اطال عات در قالب کلمات چهار بیتی باشند به یک مالتی پلکسر بیتی نیازداریم. امکان عرضة مالتی پلکسرهای چند بیتی بهصورت تراشههای تجارتی وجود ندارد دلیل این امر افزایش تعداد پایههای ضروری آنهاست. لذا باید با استفاده از مالتیپلکسرهای یک بیتی مالتیپلکسر مورد نیاز خود را طراحی کنیم. در مورد مثال فوق با استفاده از یک تراشة که شامل چهار مالتیپلکسر یکبیتی است یک مالتی پلکسر چهار بیتی مطابق شکل الف ب پ ت و ث طراحی میکنیم: یعنی کال چهار مالتیپلکسر یک بیتی را بهصورت موازی به کار میبریم.

a a a a c c c b b b c b E الف( مدار اصلی یک Mux چهار بیتی که با استفاده از چهار Mux یک بیتی ساخته شده است. INPUTS OUTPUT Y STROE SEET G /, S, S = high level, = ow level, = irrelevant ت( جدول صحت G / () () () () () () () () () () EN G MU () () (9) () Y Y Y Y () ب( نماد استاندارد IEEE/NSI STROE G SEET / () () () () () () () () () () Y () Y (9) Y () Y / Y Y GND / N V G V G 9 8 Y N Y 8 9 8 9 Y نوع DIP نوع Flat Y GND N Y N Y پ( نمای باال و شمارۀ پایه ها ث( مدار های داخلی شکل الف چگونگی ساخت Mux چند بیتی ب تا ث مشخصات تراشة تجارتی SN

D D D D MU MU MU MU out Output خروجی همانطور که گفتهشد افزایش تعداد پایههای ورودی مالتیپلکسر در طراحی مدارهای منطقی ضروری است. بنابراین در این بخش نحوة توسعة ورودیهای یک مالتیپلکسر را با طراحی یک مالتیپلکسر به وسیلة سه عدد مالتیپلکسر تشریح میکنیم. در شکل بلوک دیاگرام یک مالتیپلکسر را همراه با جدول صحت آن در جدول مشاهده میکنید. در این مدار به ازای آدرس = ورودی D به خط خروجی وصل شده است. D D D D D D F = شکل بلوک دیاگرام مالتی پلکسر جدول جدول صحت مالتی پلکسر شکل یک مالتی پلکسر همراه جدول صحت آن مثال 8 : یک مالتیپلکسر 8 را با دو عدد مالتیپلکسر و یک مالتی پلکسر طراحی کنید)شکل (. D D D D MU MU 8 MU D D D D MU شکل مدار مثال 8 اگر سه عدد مالتیپلکسر را مطابق شکل به یکدیگر اتصال دهیم یک مالتیپلکسر شکل میگیرد. شکل خط آدرس مالتی پلکسرهای ورودی با یکدیگر موازی شدهاند و خط آدرس کمارزشتر مالتیپلکسر را تشکیل میدهد و خط آدرس مالتی پلکسر سوم )خروجی ) به عنوان خط آدرس با ارزشتر مالتیپلکسر قرار میگیرد.

بزرگترین مالتیپلکسری که در دسترس قرار دارد و به صورت آیسی )I( به بازار عرضه شده است یک مالتیپلکسر با شمارة تجارتی است. در صورتی که بخواهیم ورودیهای بیشتری را متمرکز سازیم باید از چند مالتیپلکسر استفاده کنیم. مثال 9 : با استفاده از 9 مالتیپلکسر 8 یک مالتیپلکسر بسازید. حل: ابتدا هر 8 ورودی را به یک مالتیپلکسر 8 روی یک خط متمرکز میکنیم. سپس 8 خط متمرکز شده را به کمک یک مالتیپلکسر 8 دیگر دوباره روی یک خط متمرکز میسازیم. در شکل اجرای اصولی چنین مالتیپلکسری نشان داده شده است. یکی از کاربردهای مالتیپلکسر اجرای توابع منطقی است. برای اجرای یک تابع منطقی n متغیری میتوان از یک مالتیپلکسر با n خط آدرس یا n خط آدرس یا nخط آدرس استفاده کرد. در هر مورد باید تابع را برحسب n متغیر یا n متغیر یا n متغیری که به خطوط آدرس مالتیپلکسر وصل میشوند بسط نرمال داد. برای سهولت کار معموال متغیرها را به پایههای آدرس متناظر آنها وصل میکنند. مثال اگر بخواهیم F(,,) m( تابع) ( = را که در آن ارزش متغیرها به ترتیب = =, و = است به کمک یک مالتیپلکسر 8 اجرا کنیم باید کمارزشترین متغیر را به کمارزشترین آدرس مالتیپلکسر وصل و را و را به پایة کنیم یعنی باید را به پایة آدرس مالتیپلکسراتصال دهیم. به پایة پایههای آدرس مالتیپلکسر است(. و, )پایههای با ذکر چند مثال چگونگی استفاده از مالتیپلکسر را نشان میدهیم. مثال : تابع منطقی ) F(,,) = + + ( + را به کمک یک مالتیپلکسر 8 اجرا کنید. حل: F = + + ( + ) F= + + + D D D D 8 D 9 D D D D D D D 9..... Mux D E F Mux D E F Mux D E F Mux D E F Mux Mux 9 تابع را به صورت استاندارد می نویسیم. F = ( + ) + ( + ) + ( + ) + ( + ) عبارت ها را در پرانتز ضرب می کنیم. F = + + + + + + + D D D 8 D D D... D E F Mux D E F Mux D E F Mux 8 شکل اجرای اصولی یک مالتیپلکسر با استفادهازدومرحلةتمرکز )مثال عددی )DEF= D E F 8

جمالت تکراری را حذف می کنیم. F = + + + + = Σm ( ( مطابق شکل باید ورودی های متناظر با هر یک از جمالت تشکیل دهندة تابع»«منطقی شود. لذا + cc و بقیة D( را به D تا این ورودی ها )ورودی های D به ترتیب متناظر با D و D ورودی ها ( ورودی جمالت و را به زمین وصل می کنیم(. توجه کنید که متغیر در جدول صحت کم ارزش ترین متغیر تابع است و به همین دلیل به ورودی آدرس یعنی کم ارزش ترین ورودی آدرس وصل شده است. 9 الگوی پرسش تعداد خط خروجی دودویی یک رمزگذار با حالت را محاسبه کنید. تعداد خط آدرس دهی یک مالتیپلکسر را محاسبه کنید. یک مالتیپلکسر را با ورودی تواناساز صفر فعال رسم کنید. را با یک F(,,) m( تابع ( ) = مالتیپلکسر 8 اجرا کنید. جهت هنرجویان عالقهمند: جدول جدول صحت یک جمعکنندة کامل است. که S حاصل جمع ) Sum (و رقم نقلی ) arry (جمعکنندة کامل را مشخص میکند. مطابق این جدول تابع منطقی S و را با دو مالتی پلکسر 8 طراحی و رسم کنید. جدول جدول صحت یک جمع کنندۀ کامل in S D D D D D D D D S MS +V خروجی مورد نیاز آدرس انتخاب شده رابطة خروجیS و را بر اساس جدول بنویسید. تابعF مدار شکل را که با آی سی مالتی پلکسر اجرا شده است بنویسید. +V D D D D D D D D GND G +V 9 شکل مدار و جدول مالتی پلکسر 8 مثال

کاربا نرم افزار مدار شکل 8 رمز گذار است مدار را توسط نرم افزار مولتی سیم ببندید و صحت عملکرد آن را در شکل مدار سؤال الگوی پرسش صفحة نمایش مشاهده کنید. تمرین الگوی پرسش را با نرم افزار اجرا کنید. شکل 8 مدار رمز گذار