'Έλεγχος Φωτεινών Έημοιτοδοτών Μ ε Μ ικροελεγκτή

Transcript

1 PEI %β(βλβλ<σ ΤΙΜΗ94Λ (B IO m C X M n io f'p P0W<PO<POPI'Kyf<E E I Z IfT W ik E: a jim P P P IO S!irO TA P I3 If L i H 7 i (1, 7 'Έλεγχος Φωτεινών Έημοιτοδοτών Μ ε Μ ικροελεγκτή ίμάρκου Έμμοονουήλ ^ταμπουλής Φίλιππος

2 Περιεχόμενα Σελίδες Εισαγωγή 3 ΚΕΦΑΛΑΙΟ I ΠΕΡΙ ATMEL AT90s Περιγραφή Μικροελεγκτή Γενικά χαρακτηριστικά Αρχιτεκτονική του AT90S Μνήμη & Οργάνωση της μνήμης Συμβατική διευουνσιοδότηση μνήμης Δομή σωρού Μέθοδοι διευθυνσιοδότησης Πόρτες Εισόδου-Εξόδου Περιγραφή των ακίδων Χρονιστές Σειριακή τιεριφερειακή ετηκοινωνία Σειριακό περιφερειακό περιβάλλον - (SP1) Παράλληλος προγραμματισμός Προγραμματισμός μνήμης Flash και EEPROM 50 ΚΕΦΑΛΑΙΟ II ΣΧΕΔΙΑΣΗ 2.1 Απαιτήσεις Απαιτήσεις ασφαλείας Κατανομή απαιτήσεων κατά FURPS Προδιαγραφές Ανάλυση ετηκινδυνότητας Προδιαγραφές ασφαλείας Αποτέλεσμα έρευνας αγοράς Χρονοδιάγραμμα συστήματος 62 ΚΕΦΑΛΑΙΟ ΙΠ HARDWARE Μέρος Α' 3.1 Έρευνα και Ανάπτυξη 65 Ερευνητικό σχέδιο 65 Αρχιτεκτονικά σχέδια συστήματος 65 Υλικά κατασκευής συστήματος 67 Μέθοδος εργαλεία και πρότυπα 68 Κατασκευαστική διαδικασία 69 Σχέδιο μεταφερσιμότητας 69

3 Μέρος Ε 3.2 Μηχανολογική Κατασκευή Μακέτα 70 Βάση μακέτας Μακέτα εξομοίωσης κόμβου Φαλήρου Καβάλας 73 Σύνοψη κατασκευαστικών σταδίων της μακέτας 76 Απεικόνιση υλικών στρωμάτων της μακέτας 78 Μέρος Γ Ηλεκτρολογική & Ηλεκτρονική Κατασκευή Ράστερ Συνδεσμολογία κυκλώματος Αναλυτική περιγραφή των PORTS 82 PORTA 82 PORTB 83 PORTC 84 PORTD 85 Μέρος Δ' 3.4 Κατασκευή Φωτεινού Σηματοδότη 86 ΚΕΦΑΛΑΙΟ IV ΤΕΣΤ HARDWARE 4.1 1Τεστ Hardware Υλικών 93 ΚΕΦΑΛΑΙΟ V ΛΟΓΙΣΜΙΚΟ 5.1 Γ ενικά για το λογισμικό Μεταβλητές Συναρτήσεις Συναρτήσεις leitourgialχ (leitourgial 1...letourgial 8) Συναρτήσεις leitourgia2x 0eitourgia21... letourgia28). 118 ΚΕΦΑΛΑΙΟ VI ΤΕΣΤ ΛΟΓΙΣΜΙΚΟΥ 6.1 I Έλεγχος ανοιχτού κουτιού Έλεγχος κλειστού κουτιού 158 Εγχειρίδιο Κώδικας σε ASSEMBLY 164

4 ΕΙΣΑΓΩΓΗ Έλεγχος φωτεινών σηματοδοτών με μικροελεγκτή; Η παρούσα πτυχιακή ασχολείται με την προσομοίωση των φωτεινών σηματοδοτών του κόμβου στην περιοχή Φάληρο Καβάλας. Η εργασία αποτελείται από δύο σκέλη: 1. τη δημιουργία μακέτας του κόμβου υτιό κλίμακα 2. το προγραμματισμό του μικροελεγκτή. Ο μικροελεγκτής που χρησιμοποιείται είναι ο ATMEL AT90S8535, για τον προγραμματισμό του οποίου χρησιμοποιήθηκε το πρόγραμμα C AVR studio και το stk 500 kit. Η μακέτα βασίζεται στο αρχιτεκτονικό σχέδιο του κόμβου και είναι υπό κλίμακα τιερίπου 1:95. Ο συντονισμός και οι ιδιαίτερες λειτουργίες των φωτεινών σηματοδοτών πραγματοποιούνται από το panel έλεγχου με το οποίο συνδέονται. Οι φωτεινοί σηματοδότες της μακέτας λειτουργούν βάση των πραγματικών χρόνων λειτουργίας του κόμβου, οι οτιοίοι υπάρχουν στην ετιίσημη μελέτη του Δήμου Καβάλας.

5 Κατασκευή μακέτας: Για την κατασκευή της μακέτας χρησιμοποιήθηκε ξύλο και μακετόχαρτο. Η μακέτα είναι ουσιαστικά ένα μεγάλο ξύλινο κουτί που ανοίγει. Στο πάνω μέρος του βρίσκεται σχηματισμένος ο κόμβος και τα φανάρια, ενώ μέσα του το ράστερ με τον μικροεπεξεργαστή, τα μτιουτόν λειτουργίας κα οι απαραίτητες καλωδιώσεις. Στο μπροστινό μέρος της μακέτας βρίσκονται δύο διακόπτες διπλής κατάστασης και δύο μτιουτόν. Στο τήσω μέρος της μακέτας υπάρχει η τροφοδοσία και ο διακότιτης ρεύματος. Τις δύο πλευρές ατιοτελούν δύο μακρόστενα διάφανα plexy glass. Τα πεζοδρόμια που σχηματίζουν τον κόμβο κατασκευάστηκαν από μακετόχαρτο το οτιοίο κολλήθηκε πάνω σε μία ξύλινη βάση διαστάσεων 1X1. Η βάση αυτή είναι το καπάκι της μακέτας το οποίο ανοίγει από τη μία πλευρά. Στο κάτω μέρος της βάσης βρίσκονται τα καλώδια τα οποία τροφοδοτούν τα led των φαναριών. Τα καλώδια αυτά καταλήγουν στο ράστερ το οποίο βρίσκεται κολλημένο στην κάτω βάση της μακέτας. Το ράστερ, ετήσης, τροφοδοτεί τα μπουτόν που βρίσκονται στην πρόσοψη της μακέτας.

6 , ο ε > ί ^ ν.νώ'' Λ! * / '

7 Το λογισμικό: Το λογισμικό βασίζεται στην ιδέα της δημιουργίας ενός χρονομετρητή ο οποίος μετράει δευτερόλεπτα. Ανάλογα με την τιμή του ανάβουν για προκαθορισμένα χρονικά διαστήματα τα led των φωτεινών σηματοδοτών. Υπάρχουν 2 λειτουργίες, μία με κύκλο λειτουργίας 90 sec και μία με 70 sec. Επίσης, υπάρχει νυχτερινή λειτουργία (όλα τα πορτοκαλί να αναβοσβήνουν) και 2 ειδικές διαδρομές μέσα στον κόμβο, οι οποίες ενεργοποιούνται για 15 sec. Ο τρόπος που ανάβουν οι φωτεινοί σηματοδότες στηρίζεται στην ομαδοποίηση των φαναριών. Πολλοί σηματοδότες λειτουργούν ταυτόχρονα, για το ίδιο χρονικό διάστημα. Έτσι είναι εφικτός ο διαχωρισμός τους σε 8 ομάδες. Κάθε ομάδα φαναριών αποτελείται από 1 (η μικρότερη) ως και 5 (η μεγαλύτερη) φανάρια. Οι φωτεινοί σηματοδότες που βρίσκονται στην ίδια ομάδα λειτουργούν με τους ίδιους χρόνους. Έχουν δηλαδή όλοι ταυτόχρονα την ίδια ένδειξη στα led (πράσινο, κόκκινο ή πορτοκαλί). Έτσι απαιτείται από τον μικροετιεξεργαστή μία έξοδος για κάθε κατάσταση. Μία να ελέγχει τα πράσινα και μία τα πορτοκαλί. Τα κόκκινα είναι μια ιδιαίτερη περίπτωση. Στην τιερίπτωση που σε μία ομάδα υπάρχουν φανάρια τιεζών και φανάρια οχημάτων υπάρχει πρόβλημα, όταν οι φωτεινοί σηματοδότες οχημάτων δείχνουν τωρτοκαλί. Σε αυτή τη ττερυιτωση τα αντίστοιχα των πεζών πρέπει να είναι κόκκινα. Έτσι χρησιμοποιούνται 2 έξοδοι για τα κόκκινα led. Μία για τους φωτεινούς σηματοδότες πεζών και μία για τους φωτεινούς σηματοδότες των οχημάτων. Στο λογισμικό περιέχονται συναρτήσεις τιου ευθύνονται για τη λειτουργία του κόμβου. Ανάλογα με τη λειτουργία που επιλέγεται καλείται και η συνάρτηση η οτιοία στέλνει σήμα στις εξόδους του μικροετιεξεργαστή σύμφωνα με τους χρόνους που πρέπει να ανάψουν οι σηματοδότες. Στο παρακάτω σχήμα φαίνεται ο τρόπος τιου συνδέεται ο μικροεπεξεργαστής με τους σηματοδότες, πώς αυτοί χωρίζονται σε ομάδες, καθώς και η συνδεσμολογία με τα μπουτόν και τους διακόπτες χειρισμού του συστήματος.

8

9 % εφ ά λ ΰ α ο I ΰ Τ ερ ί A tm e C - A ^ 0 S

10 1.1 Περιγραφή Μικροελεγκτή ο AT90S8535 είναι ένας μικροελεγκτής CMOS 8 ψηφίων χαμηλής τάσης βασισμένος στην αρχιτεκτονική AVR RISC. Με δυνατότητα εκτέλεσης σύνθετων εντολών σε ένα κύκλο ρολογιού, ο AT90S8535 καταφέρνει throughputs που κυμαίνονται στο 1 MIPS ανά ΜΗζ επιτρέποντας στο σχεδιαστή του συστήματος μικρότερη κατανάλωση ενέργειας σε σύγκριση με την ταχύτητα επεξεργασίας. Σχήμα 1. Το διάγραμμα βαθμίδας του AT90S8535. Ο AVR συνδυάζει ένα πλούσιο πακέτο εντολών με τριάντα δύο (32) ενεργούς γενικούς καταχωρητές.

11 Όλοι οι καταχωρητές συνδέονται άμεσα με την Αριθμητική και Λογική Μονάδα (ALU), ετητρέποντας την πρόσβαση σε δύο ανεξάρτητους καταχωρητές με μία μόνο εκτέλεση εντολής σε ένα μόνο κύκλο ρολογιού. Η αρχιτεκτονική αυτή είναι αποτελεσματικότερη στην εκτέλεση καθώς επιτρέπει throughputs έως 1θ φορές ταχύτερα στον κώδικα από ένα συμβατικό μικροελεγκτή CISC. Το AT90S8535 παρέχει τα ακόλουθα χαρακτηριστικά ; 8Κ byte προγραμματιζόμενης μνήμης Flash, 512 byte EEPROM, 512 byte SRAM, I/O γενικού σκοπού, ενεργούς καταχωρητές γενικού σκοπού, > ρολόι πραγματικού χρόνου (RTC), εύχρηστους μετρητές χρόνου που παρέχουν και μεθόδους σύγκρισης εσωτερικές και εξωτερικές διακοπές, > 1 σειριακά προγραμματιζόμενο UART, 8-κανάλια, 10-bit ADC, προγραμματιζόμενο χρονιστη Watchdog με εσωτερικό ταλαντωτή, μία σειριακή πόρτα SPI με τρεις καταστάσεις λειτουργίας που επιλέγονται μόνο από το λογισμικό. Η κατάσταση αδράνειας σταματά τη CPU, ετητρέποντας όμως στους μετρητές χρόνου της SRAM, στην πόρτα SPI και στο σύστημα διακοπών να συνεχίσουν να λειτουργούν. Σε κατάσταση διακοπής τροιροδοσίας (Power-down) τα περιεχόμενα του καταχωρητή σώζονται, αλλά σταματά ο ταλαντωτής, απενεργοτιοιώντας κάθε άλλη διεργασία, εως ότου ο μικροελεγκτής να αρχικοποιηθεί από το hardware reset. Στην κατάσταση εξοικονόμησης ενέργειας (Power-Save), ο χρονιστής συνεχίζει να τρέχει, ετητρέποντας στο χρήστη τη διατήρηση μιας χρονικής βάσης όσο το υπόλοιπο κύκλωμα βρίσκεται σε κατάσταση αναμονής. Ο μικροελεγκτής κατασκευάζεται χρησιμοποιώντας τεχνολογία μη πτητικής μνήμης υψηλής πυκνότητας της Atmel. Η ενσωματωμένη 1SP Flash επιτρέπει στη μνήμη προγράμματος να επαναπρογραμματιστεί μέσω του σειριακού περιβάλλοντος του SPI ή μέσω μίας συμβατικής μνήμης. Συνδυάζοντας μία RISC CPU 8 ψηφίων με μια εσωτερικά προγραμματιζόμενη μνήμη Flash σε ένα μονολιθικό ολοκληρωμένο κύκλωμα, ο Atmel AT90S8535 είναι ένας δυνατός μικροελεγκτής, που ΤΜρέχει μια εναλλακτική και φθηνή λύση, σε πολλές ένθετες ελεγχόμενες εφαρμογές. Ο AT90S8535 AVR υποστηρίζεται από ένα πλήρες πρόγραμμα και ένα ανατπυξιακό πακέτο το οποίο τιεριέχει; C μεταγλωττιστές(compilers), macro συμβολομεταφραστές (macro assemblers), πρόγραμμα εκσφαλμάτωσης / εξομοίωσης (program debugger/ simulators), εσωτερικούς προσομοιωτές( in-circuit emulators) και πακέτα αξιoλόγησης(evaluation kit).

12 1.2 Γενικά χαρακτηριστικά Ενσωματωμένη (On-chip) μνήμη ταχείας αποθήκευσης (flash), με δυνατότητα Προγραμμαησμού Εντός του Συστήματος ή ISP (In-System Programmable), ως Μνήμη Προγράμματος. Τριάντα δύο (32) καταχωρητές εργασίας 8 ψηφίων. Ενσωματωμένη μνήμη δεδομένων τύπου EEPROM και RAM. Τόσο η μνήμη EEPROM, όσο και η RAM, αντιμετωπίζονται ως Μνήμη Δεδομένων (DATA Memory). Οι περισσότερες εντολές της γλώσσας των μικροελεγκτών AVR ολοκληρώνονται σε μια μόνο τιερίοδο του κεντρικού ρολογιού (RISK). Πηγές εσωτερικών και εξωτερικών διακοπών. Προγραμματιζόμενος χρονιστής επιτήρησης (WDT) οδηγούμενος από ειδικό ταλαντωτή. Αειτουργίες Ηρεμίας (SLEEP) και Διακοττής Τροιροδοσίας (POWER DOWN). Εσωτερικό κύκλωμα ΕπανατοτωΟέτησης κατά την Εφαρμογή της Τάσης Τροιροδοσίας ή Power On Reset (POR). Μηχανισμός συνεχούς διοχέτευσης εντολών (instruction pipeline). Π ανάκληση και η αποκωδικοτγοίηση των εντολών καθώς επίσης και η εκτέλεσή τους, αποτελούν διαδικασίες οι οποίες λαμβάνουν χώρα ταυτόχρονα κατά τη λειτουργία του επεξεργαστή.

13 1.3 Αρχιτεκτονική του AT90S8535 Σχήμα 2. Διάγραμμα βαθμίδας του AT90S8535 Ο καταχωρητής αρχείων γρήγορης πρόσβασης περιέχει 32 ενεργούς καταχωρητές οιοτώ ψηφίων γενικού σκοπού, έχοντας πρόσβαση σε όλους μέσα σε ένα κύκλο ρολογιού. Αυτό σημαίνει ότι σε ένα κύκλο ρολογιού μπορεί να εκτελεστεί μία λειτουργία της Αριθμητικής και Αογικής Μονάδας [ Arithmetic Logic Unit (ALU)]. Δύο τελεστέοι (operands) εκκρέουν από τον καταχωρητή αρχείου, η πράξη εκτελείται και το αποτέλεσμα αποθηκεύεται πίσω στο καταχωρητή αρχείου -σε ένα μόνο κύκλο ρολογιού. Έξι από τους 32 καταχωρητές μπορούν να χρησιμοτιοιηθούν σαν τρεις δείκτες 16 ψηφίων έμμεσης διευθυνσωδότησης στον καταχωρητή δεδομένων, για διευθυνσιοδότηση δεδομένων στο χώρο, ετητρέποντας αποτελεσματικότερή χρήση των διευθύνσεων. Ο ένας από τους τρεις δείκτες διευθύνσεων, επίσης, χρησιμοποιείται και ως δείκτης από τη συνάρτηση αναζήτησης στον πίνακα των σταθερών της.

14 Αυτοί οι ετππρόσθετοι καταχωρητές είναι οι καταχωρητές 16 ψηφίων X, Υ, Η Αριθμητική και Αογική Μονάδα (ALU) υποστηρίζει αριθμητικές και λογικές πράξεις μεταξύ καταχωρητών ή μεταξύ σταθερών και ενός καταχωρητή. Επίσης απ την ALU εκτελούνται πράξεις σε έναν μόνο καταχωρητή. Ένα σύστημα διακοπών, ελέγχει τους καταχωρητές στον χώρο I/O, και έναν επιπλέον δείκτη διακοπών συστήματος στον καταχωρητή κατάστασης. Όλες οι διακοτιές έχουν ξεχωριστή θέση στον πίνακα διακοπών που είναι τοποθετημένος στην αρχή του προγράμματος μνήμης. Οι προτεραιότητες των διακοπών ορίζονται απ αυτή τη θέση. Οσο χαμηλότερη η διεύθυνση του στο άνυσμα (vector) των διακοπών τόσο υψηλότερη η προτεραιότητα. 1.4 Μνήμη & Οργάνωση της μνήμης Σχήμα 3. Οργάνωση της μνήμης > Διαφορετικές μνήμες και διαδρόμους για προγράμματα και δεδομένα > Μία εντολή προγράμματος εκτελείται σε μια μόνο περίοδο του κεντρικού σήματος χρονισμού και όσο αυτή εκτελείται η επόμενη εντολή προ-εκτελείται απ τη μνήμη του προγράμματος. > Μνήμη SRAM με 5 διαφορετικούς τρότωυς διεθυνσιοδότησης μέσω των οποίων είναι προσπελάσιμοι οι παρακάτω πόροι: ο 32 καταχωρητές γενικού σκοπού ο 512 bytes εσωτερικής μνήμης SRAM ο Επανεγράψιμη μνήμη Flash 8 Kbytes, με ανοχή περίπου 1000 εγγραφών και διαγραφών, που μπορεί να φορτωθεί (Downloadable) ο 64 διευθύνσεις I/O

15 Σχήμα 4. Μνήμη Register Fie Data Address Space

16 1.5 Συμβατική διευθυνσιοδότηση μνήμης Η συμβατική διευθυνσιοδότηση μνήμης μπορεί να χρησιμοποιηθεί και για τον καταχωρητή. Αυτό φαίνεται από το γεγονός ότι στον καταχωρητή αρχείου διατίθενται οι 32 κατώτερες διευθύνσεις ($00 - S1F), επιτρέποντας πρόσβασή σαν να ήταν κοινές διευθύνσεις μνήμης. Η διαθέσιμη μνήμη I/O περιέχει 64 διευθύνσεις για τις περιφερειακές διεργασίες της CPU, όπως οι καταχωρητές έλεγχου, οι μετρητές, οι μετατροπείς A/D και άλλες λειτουργίες I/O. Ο AT90S8535 χρησιμοποιεί την αρχιτεκτονική φιλοσοφία του Harvard με ξεχωριστές μνήμες και διαδρόμους, για δεδομένα και προγράμματα. Η μνήμη προγράμματος εκτελείται με διάδρομο δύο σταδίων. Ενώ εκτελείται μια εντολή, η επόμενη προ-εκτελείται απ τη μνήμη προγράμματος. Αυτό επιτρέπει την εκτέλεση εντολών σε κάθε κύκλο του ρολογιού. Η μνήμη προγράμματος είναι εσωτερική προγραμματιζόμενη μνήμη Flash Δομή του σωρού Σχήμα 5. Δομή του σωρού ί R A M END I... I I I I I, ~ ^ I stack Pointer I Stack Pointer after PUSH I I I II I I Register Value O σωρός είναι τμήμα της SRAM του AVR. Ο δείκτης σωρού (SP) δείχνει τιιν τρέχουσα θέση. Όταν αποθηκεύεται μία διεύθυνση ο SP μειώνεται. Η μέγιστη επιτρεπτή αρχή του σωρού είναι το τέλος της SRAM. Μπορεί να γεμίσει μέχρι την πρώτη θέση της SRAM. Οι περισσότερες εντολές του AVR έχουν μορφή λέξης 16 ψηφίων. Κάθε διεύθυνση προγράμματος περιέχει εντολές 16 ή 32 ψηφίων. Κατά τη διάρκεια των διακοπών και των κλήσεων ρουτινών, ο μετρητής προγράμματος (PC) αποθηκεύεται στο σωρό. Το μέγεθος του σωρού περιορίζεται απ το μέγεθος της συνολικής SRAM και τη χρήση της. Όλα τα προγράμματα του χρήστη πρέπει να αρχικοποιούν το δείκτη σωρού (SP) με τη ρουτίνα reset. Ό δείκτης σωρού (Stack Pointer) 10 ψηφίων είναι προσπελάσιμος για εγγραφή ή ανάγνωση στο I/O χώρο. Τα 512 byte δεδομένων της SRAM μπορούν εύκολα να προσπελασθούν απ τις πέντε διαφορετικές μεθόδους διευθυνσιοδότησης που υποστηρίζονται απ την αρχιτεκτονική AVR.

17 Σχήμα 6. Χάρτες Μνήμης Program t^emory Καταχωρητές > Τριάντα δύο καταχωρητές γενικού σκοτιού. > Η ομάδα των καταχωρητών εργασίας χωρίζεται σε 2 τμήματα, κάθε ένα από τα οποία διαθέτει συνολικά 16 καταχωρητές, τους R0 έωςr15 και R16 έως R31. > Ο καταχωρητής R0 χρησιμοποιείται στην εντολή LPM (Load Program Memory). > Οι καταχωρητές R26 έως R31 χρησιμοποιούνται ως καταχωρητές δείκτες (pointer registers). Οι καταχωρητές αυτοί χρησιμοποιούνται σε πολλές από τις εντολές με έμμεση διευθυνσιοδότηση. 1. Καταχωρητής X (R26- R27) 2. Καταχωρητής Y(R28-R29) 3. Καταχωρητής Z(R30 -R 31) Σχήμα 7. Καταχωρητές Γ Π π R26(S1A) 15 0 Υ.ΓΒ^Ιβτ Ζreglsler

18 Λιγότερο ΟφοντίΛό όγΐβ tou κοταχωρητή X >. Περιίηοτερο ΟΓχιανηχό byte του κοταχωρητή X t. Λιγότερο σημαντικό byte του κοταχωρητή Υ». Περιοοότερο σημαντικό byte του κοταχωρητή Υ >. Λιγότερο οημαντ.κό by: τη;ι κοταχωρητή Ζ Περιοοότερο σημαντικό byte του κοταχωρητή Ζ 1.6 Μέθοδοι διευθυνσιοδότησης I. Άμεση διευθυνσιοδότηση με χρήση ενός μόνο κοταχωρητή REGISTER FILE

19 Έλεγχος φωτεινών οτηματοδοτών με μικροελεγκτή II. Αμεση διευθυνσιοδότηση με χρήση δύο καταχωρητών ISGISTER RLE Ον τελεστέοι τιεριέχονται στους καταχωρητές d(rd) και r(rr). Το αποτέλεσμα αποθηκεύεται στον καταχωρητή d(rd) III. I/O Αμεση διευθυνσιοδότηση Η διεύθυνση του τελεστέου περιέχεται στα 6 ψηφία της λέξης εντολών. Το η τιεριέχει τις διευθύνσεις προορισμού ή τις διευθύνσεις προέλευσης του καταχωρητή διευθύνσεων.

20 IV. Έμμεση διευθυνσιοδότηση δεδομένων Μία διεύθυνση δεδομένων 16 ψηφίων ^ριέχεται στα 16 LSB των 2 λέξεων εντολών. Οι καταχωρητές Rd/Rr υποδεικνύουν τις διευθύνσεις ανάγνωσης ή εγγραφής των δεδομένων στον καταχωρητή. V. Έμμεση διευθυνσιοδότηση δεδομένων με μετατόπιση Η διεύθυνση του τελεστέου είναι το αποτέλεσμα της πράξης ADD που γίνεται στους καταχωρητές Υ, Ζ και το αποτέλεσμα τοποθετείται στη διεύθυνση που δείχνει η 16 ψηφίων λέξη εντολών.

21 VI. Έμμεση διευθυνσιοδότηση δεδομένων Η διεύθυνση του τελεστέου είναι το περιεχόμενο το καταχωρητή X, Υ ή Ζ, VII. Έμμεση προμειωτική διευθυνσδιοδότηση δεδομένων. Οι καταχωρητές X, Υ ή Ζ μειώνονται κατά 1 πριν τη διευθυνσιοδότηση.ο τελεστέος είναι το αποτέλεσμα της μείωσης των περιεχομένων των καταχωρητών X, Υ ή Ζ.

22 VIII. Έμμεση μεταυξητική διευθυνσδιοδότηση δεδομένων Οι καταχωρητές X, Υ ή Ζ είναι αυξημένοι κατά 1 μετά την πράξη. Η διεύθυνση του τελεστέου είναι το περιεχόμενο της. IX. Διευθυνσιοδότηση σταθερός με τη χρήση της εντολής LPM Η διεύθυνση σταθερός προσδιορίζεται απ το περιεχόμενο του καταχωρητή Ζ. Τα 15 περισσότερο σημανπκά ψηφία επιλέγουν τη διεύθυνση λέξης (0-4Κ) και το λιγότερο σημαντικό ψηφίο επιλέγει το χαμηλό byte αν είναι Ό" ή το υψηλό byte αν είναι Τ '.

23 X. Έμμεση διευθυνσιοδότηση μνήμης προγράμματος με χρήση των εντολών IJMP και 1CALL. Η εκτέλεση του προγράμματος συνεχίζεται στη διεύθυνση που περιεχεται στον καταχωρητή Ζ (δηλαδή, ο μετρητής προγράμματος φορτώνεται με το τιεριεχόμενο του καταχωρητή Ζ.) XI. Σχετική διευθυνσιοδότηση μνήμης προγράμματος με χρήση των εντολών RJMP και RCALL Το πρόγραμμα συνεχίζει να εκτελείται στη διεύθυνση PC + k + 1. Η σχετική διεύθυνση k βρίσκεται ανάμεσα στη διεύθυνση (-2Θ48) έως (+2047).

24 1.7 Πόρτες Εισόδου-Εξόδου Δυνατότητα τιαροχής ρεύματος tou ανέρχεται στην ημή των 20 ma. Τρεις διευθύνσεις στη μνήμη εισόδου-εξόδου. Α. DDRx : Η πρώτη διεύθυνση-καταχωρητής καθορίζει την κατεύθυνση των γραμμών, δηλαδή καθορίζει ποιες γραμμές θα λειτουργούν ως είσοδοι και ποιες ως έξοδοι. Τοποθετώντας ένα ψηφίο του καταχωρητή κατεύθυνσης σε λογική κατάσταση 1, η αντίστοιχη γραμμή της πόρτας PORTx θα λειτουργεί ως έξοδος. Ενώ τοποθετώντας το ψηφίο του καταχωρητή κατεύθυνσης, σε λογική κατάσταση 0, η γραμμή της PORTx στην οποίο αντιστοιχεί, θα λειτουργεί ιος είσοδος. Β. PORTx : Η δεύτερη διεύθυνση-καταχωρητής αφορά τα δεδομένα που πρόκειται να εγγραφούν στις γραμμές της πόρτας που έχουν προγραμματιστεί ως έξοδου C. ΡΙΝχ : Η τρίτη διεύθυνση-καταχωρητής αφορά στα δεδομένα που διαβάζονται απ τις γραμμές που έχουν προγραμμαπστεί ως είσοδοι. Σχήμα 8. Μικροελεγκτής ΑΤ9Θ88535 fto)pw t Cn}PBi [ CAINOIPU [ (ΑΙΝΙ^ΡΗ [ (W) PB4 [ OKMDPIl [ XIML2 XTM.1 0UD) PD CrW) PDA a m ) PDi arm ) PM (OCIB) PM focia) PM gcp) PM C i± C 11 C 14 C 14 C 1 C 17 C 14 C 1 a nu> (ADCl) M l (ADC1) i ^ M 2 (AD02) r M l ^ ^ M l ^ :i PK7 IMXM] (ADOT) 4[T04fti)

25 VCC GRD 1.8 Περιγραφή των ακίδων Πόρτα A (ΡΑ7...ΡΑ0) Πόρτα Β (ΡΒ7...ΡΒ0) Πόρτα C (PC7...PC0) Πόρτα D (PD7...PD0) Ψηφιακή τιαροχή τάσης. Ψηφιακή γείωση. Η πόρτα A είναι μία αμφίδρομη, 8 ψηφίων, I/O πόρτα. Οι ακίδες κάθε πόρτας παρέχουν pull up αντιστάσεις. ( για κάθε ψηφίο) Οι γραμμές εξόδου κάθε πόρτας μπορούν απορροφήσουν 20 ma και να δώσουν ενδείξεις σε LED αυτόνομα. Οταν οι ακίδες Α7..Α0 χρησιμοποιούνται ως είσοδος και τους δίνεται εξωτερικά η τιμή 0, θα αποθηκεύσουν ρεύμα αν οι εσωτερικές pull-up αντιστάσεις είναι ενεργοτωιημένες. Η πόρτα A χρησιμοποιείται και ως αναλογική είσοδος για A/D μετατροπείς. Οι γραμμές της πόρτας A είναι τριών καταστάσεων όταν είναι σε λειτουργία, ακόμη και αν το ρολόι δεν λειτουργεί. Η πόρτα Β είναι μία αμφίδρομη, 8 ψηφίων, I/O πόρτα με εσωτερικές pullup αντιστάσεις. Οι γραμμές εξόδου της κάθε πόρτας μπορούν να απορροφήσουν 20 ma. Ως είσοδος οι γραμμές της πόρτας Β, που δέχονται εξωτερικά τιμή 0, θα αποθηκεύσουν ρεύμα αν ενεργοποιηθούν οι pull-up αντιστάσεις. Οι γραμμές της πόρτας Β είναι τριών καταστάσεων όταν είναι σε λειτουργία, ακόμη και αν το ρολόι δεν λειτουργεί. Η πόρτα C είναι μία αμφίδρομη, 8 ψηφίων, I/O πόρτα με εσωτερικές pullup αντιστάσεις. Οι γραμμές εξόδου της κάθε πόρτας μπορούν να απορροφήσουν 20 πτα. Ως είσοδος οι γραμμές της πόρτας Β, που δέχονται εξωτερικά τιμή 0, θα αποθηκεύσουν ρεύμα αν ενεργοτκηηθούν οι pull-up αντιστάσεις. Δύο γραμμές της πόρτας C μπορούν εναλλακτικά να χρησιμοποιηθούν σαν ταλαντωτές για το μετρητή χρόνου (timer/counter). Οι ακίδες της πόρτας A είναι τριών καταστάσεων όταν είναι σε λειτουργία, ακόμη και αν το ρολόι δεν λειτουργεί. Η πόρτα D είναι μία αμφίδρομη, 8 ψηφίων, I/O πόρτα με εσωτερικές pullup αντιστάσεις. Οι γραμμές εξόδου κάθε πόρτας μπορούν απορροφήσουν 20 ητα. Ως είσοδος οι γραμμές της πόρτας D, που δέχονται εξωτερικά τιμή 0, θα αποθηκεύσουν ρεύμα αν ενεργο^ιηθούν οι pull-up αντιστάσεις. Οι ακίδες της πόρτας D είναι τριών καταστάσεων όταν είναι σε λειτουργία, ακόμη και αν το ρολόι δεν λειτουργεί. RESET XTAL1 XTAL2 AVCC Είσοδος reset. Εξωτερική επαναρχικοποίηση (reset) δημιουργείται με χαμηλή τιμή (0) στην ακίδα του RESET. Παλμοί μεγαλύτεροι από 50 ns δημαιυργούν επαναρχικοποίηση, ακόμη και αν το ρολόι δεν λειτουργεί. Μικρότεροι παλμοί δεν είναι βέβαιο ότι θα δημιουργήσουν επαναρχικοποίηση. Είσοδος στον ανάστροφο ενισχυτή ταλάντωσής (inverting oscillator amplifier) και είσοδος στο ρολόι του εσωτερικού κυκλώματος χειρισμού (operating circuit) Έξοδος από τον ανάστροιρο ενισχυτή ταλάντωσης. Το AVCC είναι η ακίδα παροχής τάσης για την πόρτα A και για τον A/D

26 Έλεγχος φωτεινών σηματοδοτών με μικροελεγκττή μετατροτιέα. Αν ο A/D μετατροπέας δεν χρησιμοποιείται τότε η ακίδα αυτή πρέπει να συνδεθεί στο VCC. Αν χρησιμοποιείται τότε το AVCC πρέπει να συνδεθεί στο VCC μέσω ενός low pass φίλτρου. AREF AGND Το AREF είναι η αναλογική είσοδος για τον A/D μετατροπέα. Για τις λειτουργίες του A/D μετατροπέα απαιτείται να δοθεί τάση από 2V ως 5V στο AREF. Αναλογική είσοδος. Αν η πλακέτα έχει σχεδιαστεί με ξεχωριστή αναλογική γείωση τότε η ακίδα αυτή πρέπει να συνδεθεί σε αυτή. Διαφορετικά συνδέεται στο GRD. 1. Σχηματικό Διάγραμμα Πόρτας Α. Ακίδες 0-7. WP: WRITE PORTA WD: WRITE DORA RL: READ PORTA LATCH RP: READ PORTA PIN Rft READ DORA n: 0-7

27 2. Σχηματικό Διάγραμμα Πόρτας Β. Ακίδες 0-1. Έλεγχος φωτεινών σηματοδοτών με μικροελεγκτή

28 3. Σχηματικό Διάγραμμα Πόρτας Β. Ακίδες Σχηματικό Διάγραμμα Πόρτας Β. Ακίδα 5

29 5. Σχηματικό Διάγραμμα Πόρτας Β. Ακίδα 6 Έλεγχος φωτεινών σηματοδοτών με μικροελεγκτή

30 6. Σχηματικό Διάγραμμα Πόρτας Β. Ακίδα 7 Έλεγχος φωτεινών σηματοδοτών με μικροελεγκτή

31 7. Σχηματικό Διάγραμμα Πόρτας C. Ακίδες 0-5. Έλεγχος φωτεινών σηματοδοτών με μικροελεγκτή

32 8. Σχηματικό Διάγραμμα Πόρτας C. Ακίδα Σχηματικό Διάγραμμα Πόρτας C. Ακίδα 7.

33 10. Σχηματικό Διάγραμμα Πόρτας D. Ακίδα Σχηματικό Διάγραμμα Πόρτας D. Ακίδα 1.

34 12. Σχηματικό Διάγραμμα Πόρτας D. Ακίδες Σχηματικό Διάγραμμα Πόρτας D. Ακίδες 4-5.

35 14. Σχηματικό Διάγραμμα Πόρτας D. Ακίδα 6. Έλεγχος φωτεινών σηματοδοτών με μικροελεγκτή

36 1.9 Χρονιστές ο ATMEL AT90s8535 περιέχει τρεις μετρητές / χρονιστές γενικού σκοπού - δύο μετρητές / χρονιστές 8 ψηφίων και ένα μετρητη/χρονισττ 2 16 ψηφίων. Ο δεύτερος μπορεί να ρυθμιστεί (clocked) ασύγχρονα από ένα εξωτερικό ταλαντευτή. Ο ταλαντευτης αυτός λειτουργεί με έναν κρυσταλλικό ρολόι ΚΗζ επιτρέποντας τη χρήση του σαν ρολόι πραγματικού χρόνου (RTC), Οι μετρητές / χρονιστές 0 και Γ δέχονται ανεξάρτητη προκλιμακούμενη ετπλογή από προκλιμακούμενο χρονιστήιο ψηφίων. Ο μετρητής / χρονιστής2 έχει το δικό του προκλιμακωτή. Αυτοί οι μετρητές / χρονιστές μπορούν να λειτουργήσουν είτε ως χρονιστές χρησιμοποιώντας την εσωτερική χρονική βάση του μικροελεγκτή είτε ως μετρητές με χρήση εξωτερικού ρολογιού. Σχήμα 9. Προκλιμακωτές Οι μετρητές / χρονιστές Ό και Γ, επίσης χρησιμοποιούν προκλιμακωτές (prescalers) με τέσσερις διαφορετικές επιλογές προκλιμάκωσης CK/8, CK/64,CK/256 και CK/1024, όπου CK είναι το ρολόι του ταλαντευτή. Για τους δύο μετρητές / χρονιστές 0 και 1 εκτός από το ρολόι του ταλαντευτή, εξωτερικές κλήσεις και διακοπές μπορούν να χρησιμοποιηθούν για την έναρξη της λειτουργίας του.

37 Σχήμα 10. Χρονιστής/μετρητής2 Το ρολόι για το μετρητή/χρονιστή2 είναι το PCK2, το οποίο είναι συνδεδεμένο με το ρολόι του συστήματος. Θέτοντας το AS2 ψηφίο στο ASSR, ο μετρητής / χρονιστής2 Ρυθμίζεται να λειτουργεί ασύγχρονα απ την γραμμή PC6(TOSCl). Αυτό επιτρέτιει τη χρήση του μετρητή / χρονιστή2 ως ρολόήπραγματικού χρόνου RTC). Όταν το AS2 ενεργοποιηθεί, οι γραμμές PC6(TOSCl) και PC7(TOSC2) αποσυνδέονται από την Πόρτα C. Και ένας κρύσταλλός μπορεί να ενωθεί για να δημιουργήσει ένα εξωτερικό ανεξάρτητο ρολόι. Χρονίστής/μετρητής ΟΚΤώ(8) ψηφίων το σχήμα 11 δείχνει διάγραμμα βαθμίδας του χρονιστή / μετρητή 0. Ο χρονίστής/μετρητής 0, οκτώ ψηφίων μπορεί να ετηλέξει εσωτερικό ή εξωτερικό ρολόι. Όταν ο μετρητής ρυθμίζεται να λειτουργεί από σήμα εξωτερικού ρολογιού, η έξοδός του συγχρονίζεται με τη συχνότητα του ταλαντευτή της CPU. Για να εξασφαλισθεί η σωστή λειτουργία του εξωτερικού ρολογιού ο μικρότερος χρόνος δειγματοληψίας ανάμεσα στους κύκλους του χρονιστή θα πρέπει να ισούται με ένα τουλάχιστον εσωτερικό κύκλο ρολογιού της CPU. Η δειγματοληψία γίνεται στην υψηλή κορυφή του παλμού(κατάσταση υψηλή) του εσωτερικού παλμού του ρολογιού της CPU. Ό οκτώ ψηφίων χρονίστής/μετρητής 0 χαρακτηρίζεται από υψηλή συχνότητα και μεγάλη ακρίβεια. Αυτός ο μετρητής είναι ιδανικός για χρήση σε διεργασίες μικρής ταχύτητας ή σε μη συχνές δραστηριότητες.

38 Έλεγχος φωτεινών σηματοδοτών με μικροελεγκττή Σχήμα II. Διάγραμμα βαθμίδας μετρητή/ χρονιστή 0 Καταχωρητής ελέγχου χρονισμού - TCCR0 Ψηφία Αποθεματικά ψηφία Αυτά τα ψηφία είναι, δεσμευμένα από τον επεξεργαστή AT90S8535 και πάντα διαβάζονται ως μηδενικά. Ψηφία 2, 1, 0 - CS02, CS01, CS00: ψηφία του Clock SelectO, 2, 1 και 0 Τα ψηφία του Clock SelectO 2, 1 και 0 ορίζουν την προέλευση του σήματος του προκλιμακωτή του μετρητή/χρονιστή 0. Η κατάσταση τερματισμού(51ορ) παρέχει στο χρονιστή μία συνάρτηση Ενεργοποίησης / Απενεργοποίησης. Οι CK προκλιμακωτές λειτουργίες προέρχονται απευθείας από τον ταλαντευτή του χρονιστή CK. Αν οι εξωτερικές γραμμές είναι χρησιμοποιημένες, πρέπει να γίνει αίτηση προς τον καταχωρητή ελέγχου κατεύθυνσης δεδομένων. Ο μετρητής / χρονιστής 0 - TCNT0 Ο μετρητής / χρονιστής είναι ένας αυξανόμενος μετρητής, προσβάσιμος για εγγραφή και ανάγνωση. Αν γίνει εγγραφή στο μετρητή και υπάρχει ρολόι παρόν τότε ο μετρητής συνεχίζει να μετράει στον κύκλο του ρολογιού που ακολουθεί την εγγραφή.

39 Πίνακας 1. Ετπλογή θ, ρολογιού με προκλιμακωτή $33 ($63) Rgad/Write Initial Value Ο I - I TCCRO R ' ' (Vw n/mr Μετρητής/ χρονιστήςι 16 ψηφίων Σχήμα 12. Διάγραμμα βαθμίδας μετρητή/ χρονιστή 1 Ο 16 ψηφίων μετρητής / χρονιστήςι μπορεί να επιλέξει πηγή ρολογιού από την CK προκλιμακούμενη ετπλογή ή από το εξωτερικό ρολόι. Όταν ο χρονιστής μετρητής λειτουργεί με εξωτερικό σήμα, τότε το σήμα του συγχρονίζεται με το σήμα του ταλαντωτή της CPU. Για να εξασιραλιστεί η σωστή λειτουργία του εξωτερικού ρολογιού ο μικρότερος χρόνος δειγματοληψίας στους κύκλους του χρονιστή θα πρέτιει να ισούται με ένα τουλάχιστον εσωτερικό κύκλο ρολογιού της CPU. Η δειγματοληψία γίνεται στην υψηλή κορυφή του παλμού του εσωτερικού παλμού του ρολογιού της CPU.

40 Ο 8 ψηφίων χρονιστής / μετρητής 0 χαρακτηρίζεται για την υψηλή του συχνότητα και την μεγάλη του ακρίβεια. Ο μετρητής αυτός είναι ιδανικός, για χρήση σε διεργασίες μικρής ταχύτητας ή σε μη συχνές δραστηριότητες. Επίσης ο χρονιστής παρέχει συναρτήσεις σύγκρισης καταχωρητών. Οι συναρτήσεις αυτές παρέχουν λειτουργία διαγραφής του καταχωρητή, προαιρετικά. Ο χρονιστής αυτός μπορεί να χρησιμοποιηθεί και ως διαμορφωτής παλμού εύρους 8-9 ή 10 ψηφίων. Η λειτουργία δημιουργίας στιγμιότυπου εισόδου του μετρητή μας δίνει μια εικόνα του μετρητή στον καταχωρητή στιγμιότυπου εισόδου(ιηρυί Capture Register) (ICRl), Watchdog χρονιστής: ο χρονιστής επιτήρησης παίρνει χρονικούς παλμούς από έναν ανεξάρτητο ενσωματωμένο στο κύκλχομα ταλαντευτή. Ο χρονιστής επιτήρησης έχει οκτώ διαφορετικές περιόδους χρονισμού οι οποίες μπορούν να επιλεχθούν και να διαμορφώσουν την περίοδο επανεκκίνησης. Αν η περίοδος επανεκκίνησης λήξει χωρίς να γίνει άλλη επανεκκίνηση, ο AT90S8535 κάνει επανεκκίνηση από το άνυσμα επανεκκίνησης. Η συχνότητα του ταλαντωτή του χρονιστή επιτήρησης είναι ανάλογη της τάσης. Η επανεκκίνηση του χρονιστή επιτήρησης πρέπει να γίνεται πριν την λειτουργία του χρονιστή. Αυτό εξασφαλίζει ότι ο χρονιστής θα είναι συντονισμένος με τα δεδομένα του προκλιμακωτή. Όταν αυτό δεν γίνει, υπάρχει ^θανότητα ο χρονιστής να μην ξεκινήσει να μετρά από το 0. Καταχο>ρΐ τΐ ς ιχίηχον χροννβτή Walflidog»21 <$41) I ReHcWVrils Initial Value - I - I WRTibE I W5g I m 2 WMi WWo B R R/W R/W RW R/W *' RW *

41 1.10 Σειριακή περιφερειακή επικοινωνία Σειριακό περιφερειακό περιβάλλον - (SPI) Η σειριακή τιεριφερειακή επικοινωνία επιτρέπει μεγάλη ταχύτητα μεταφοράς δεδομένων μεταξύ του μικροελεγκτή και της περιφερειακής συσκευής. Ο AT90S8535 προσφέρει SPI το οποίο τιεριλαμβάνει: Σύγχρονη μεταιρορά δεδομένων (Full-duplex, 3-wire synchronous Data Transfer) Κύρια ή δευτερεύουσα λειτουργία (Master or Slave Operation) Μεταφορά λιγότερου ή περισσότερου σημαντικού Byte δεδομένων πρώτα (LSB First or MSB First Data Transfer) Ταχύτητες που καθορίζονται από τέσσερα προγραμματιζόμενα ψηφία. Δείκτης διακοττής τέλους μεταφοράς δεδομένων - ([SPIF] End-of-transmission Interrupt Flag) Δείκτης προστασίας σύγκρουσης εγγραφών Επαναφορά μετά ατιό αναμονή Σχήμα 13. Διάγραμμα βαθμίδας του SP1 βρι INTERRUPT ΙΜΤΈΝΝΜ. Η διασύνδεση μεταξύ κύριας και δευτερεύουσας CPU φαίνεται στο σχήμα 38. Η γραμμή PB7(SCK) είναι η έξοδος του χρονιστή στην κύρια λειτουργία και η είσοδος του χρονιστή στη δευτερεύουσα λειτουργία.

42 Η εγγραφή δεδομένων στον καταχωρητή δεδομένων SPI της κύριας CPU γίνεται ξεκινώντας τη γεννήτρια ρολογιού (Clock generator) του SPI και τα δεδομένα εγγραφής μετατοτήζονται απ την γραμμή PB5(MOSI) στη γραμμή PB5(MOSI) της δευτερεύουσας CPU. Αφού μετακινήσει ένα byte η γεννήτρια ρολχηαού SPI σταματά, ενεργοποιώντας το δείκτη τέλους μεταφοράς (SPIF). Όταν δείκτης διακοπής SPI ενεργοποιηθεί (SPIF) στον καταχωρητή SPCR ξεκινά μια ρουτίνα διακοπής. Η προετπλογμένη είσοδος της δευτερεύοικτας CPU, PB4(SS), τίθεται σε κατάσταση χαμηλή για να επιλέξει κάποια περιφερειακή συσκευή του δευτερεύοντος SPI. Οι δύο καταχωρητές ολίσθησης της κύριας και της δευτερεύουσας λειτουργίας μπορούν να θεωρηθούν ως ένας κυκλικός καταχωρητής ολίσθησης 16 ψηφίων. Αυτό φαίνεται στο σχήμα 10. Όταν τα δεδομένα μεταφερθούν απ το κύριο στο δευτερεύοντα καταχωρητή, τα δεδομένα που υπήρχαν στους καταχωρητές μεταφέρονται ταυτόχρονα απ τον έναν καταχωρητή στον άλλο δια μέσου μιας ολίσθησης. Σχήμα 14. Διασύνδεση πρωτεύοντος SPI καταχωρητή και δευτερεύοντος SPI Το σύστημα μεταφέρει δεδομένα σε απομονωτή (bufter) μονής κατεύθυνσης αλλά δέχεται δεδομένα σε διπλής κατεύθυνσης απομονωτή. Αυτό σημαίνει ότι τα δεδομένα προς μεταιρορά δεν μπορούν να εγγραιρούν στο SPI πριν την ολοκλήρωση του κύκλου ολίσθησης. Όταν όμως λαμβάνει δεδομένα, το ληφθέν byte πρέπει να διαβαστεί πριν ο SPI καταχωρητής δεδομένων ολισθήσει πλήρως τα δεδομένα μέσα, αλλιώς το πρώτο byte χάνεται. Όταν το SPI είναι ενεργοποιημένο, η κατεύθυνση των δεδομένων προς των γραμμών MOSI, MISO, SCK και SS διαφοροποιείται σύμφωνα με τα τιεριεχόμενα του πίνακα 22.

43 Πίνακας 2. Διαφοροποιήσεις SPI Pin Γραμμή Κατεύθυνση, Κύριο SPI Κατείιθυνση, Αευτερεύον SP1 Ρυθμιζόμενη από τον Είσοδος χρήστη Είσοδος Ρυθμιζόμενη α χρήστη Ρυθμιζόμενη από τον Είσοδος χρήστη... Ρυθμιζόμενη από τον χρήστη Είσοδος Γραμμή SS Όταν το SPI είναι ρυθμισμένο ως κύριο σύστημα (θέτει MSTR στον SPCR καταχωρητή), ο χρήστης επιλέγει την κατεύθυνση της γραμμής SS. Εάν η SS τεθεί ως έξοδος, η γραμμή λειτουργεί ως έξοδος και δεν εττηρεάζει το σύστημα SPI. Αν SS έχει τεθεί ως είσοδος πρέπει να μένει σε κατάσταση υψηλή για να μπορεί να διασφαλίσει τη σωστή λειτουργία του κύριου SPI. Εάν η SS γραμμή τοποθετηθεί σε κατάσταση χαμηλή απ το περιφερειακό κύκλωμα όταν το SPI είναι ρυθμισμένο να λειτουργεί ως κύριο, με την SS ρυθμισμένή ως είσοδο, το SPI τιεριβάλλον αντιλαμβάνεται τη γραμμή ως κύρια, επιλέγοντας το SPI ως δευτερεύον, ξεκινώντας την αποστολή δεδομένων προς αυτό. Για την αποφυγή σύγκρουσης δεδομένων το περιβάλλον SPI παίρνει τα ακόλουθα μέτρα: 1. Το ψηφίο MSTR στον SPCR σβήνεται και το SPI γίνεται δευτερεύον. Αυτό έχει ως αποτέλεσμα οι γραμμές MOSI και SCK να γίνουν είσοδοι. 2. Το SPIF τίθεται στον SPSR, η διακοπή SPI ενεργοποιείται και το ψηφίο I του SREG λαμβάνει τιμή ενεργοποιώντας τη ρουτίνα διακοπών. Έτσι, όταν ο δείκτης διακοπής μεταφοράς του SPI χρησιμοποιηθεί στην κύρια λειτουργία, υπάρχει η πιθανότητα η SS να οδηγηθεί σε κατάσταση χαμηλή. Έτσι η διακοπή θα πρέπει πάντα να ελέγχει αν το ψηφίο MSTR είναι ακόμη ενεργό. Όταν το ψηφίο MSTR ατιελευθερωθεί από μία ετπλογή δευτερεύουσας λειτουργίας, πρέπει ξανά να τεθεί τιμή απ τον χρήστη, για να ενεργοποιηθεί η κύρια SPI λειτουργία. Όταν το SPI ρυθμιστεί ως δευτερεύον, η γραμμή SS γίνεται πάντα είσοδος. Οταν η SS κρατιέται σε χαμηλή κατάσταση, η SP1 ενεργοποιείται και η MISO γραμμή γίνεται έξοδος μόνο όταν τεθεί από τον χρήστη. Όλες οι υπόλοιπες γραμμές είναι είσοδοι. Όταν η SS οδηγηθεί σε υψηλή κατάσταση, όλες οι γραμμές είναι είσοδοι και το SPI τιαραμένει τιαθητικό, too σημαίνει ότι δεν θα λάβει εισερχόμενα δεδομένα. Η SPI λογική θα επανέλθει στην αρχική κατάσταση αμέσως, η γραμμή SS μπαίνει σε κατάσταση υψηλή. Αν η γραμμή SS έρθει σε κατάσταση υψηλή κατά τη διάρκεια μίας μετάδοσης, το SPI θα σταματήσει να στέλνει και να λαμβάνει άμεσα και τα δεδομένα που λαμβάνονταν ή αποστέλλονταν θα θεωρηθούν χαμένα.

44 Καταστάσεις Δεδομένων Υτιάρχουν τέσσερις συνδυασμοί για τη SCK-φάση και πολικότητα που σέβονται τα σειριακά δεδομένα, αυτές επιλέγονται από τα ψηφία ελέγχου CPHA και CPOL. Οι SPI τύποι μεταφοράς δεδομένων παρουσιάζονται στο σχήμα 11 και 12. Σχήμα 15. Τύτιοι μεταφοράς δεδομένων SPI με το CPHA = 0 και το DORD = 0 SCK(CPOL=0) SCK(CP0L=1) MOSI (FROM MASTER) MISO _ 4 (FROM SUVE) S?(TO SLAVE) SAMPLE t M t t M ί 'Not ctefined but normaly MSB of character just received. Σχι'ιμα 16. Τύποι μεταφοράς δεδομένων SPI με το CPHA = 1 και το DORD = 0 Καταχωρητής Ελέγχου SPI - (SPCR) Bit 7» 5 $00(S2D) r *? B F * T * I 60At> I HisTR I d>0i. I έ^ιια I I iho I Read'Write RV) ' few Fiw /W/ iw HAv ' Ra*/ Ιηΐιίί^ Value ο Ψηφίο 7 - SPIE: Ενεργοποίηση Διακοπής SPI Αυτό το ψηφίο ενεργοποιεί τη SP1 διακοπή και την εκτελεί αν το SPIF ψηφίο στον SPSR καταχωρητή τεθεί και οι ολικές διακοτιές ενεργοποιηθούν. Ψηφίο 6 - SPE: Ενεργοποίηση SPI

45 Όταν το SPE ψηφω τεθεί (1), το SPI ενεργοτιοιείται. Αυτό το ψηφίο πρέτιει να τεθεί για να μπορεί να ενεργοποιηθούν οποιοδήποτε SPI λειτουργίες. Ψηφίο 5 - DORD: Σειρά Αποστολής Δεδομένων Όταν το ψηφίο DORD τίθεται (1), το LSB του πακέτου των δεδομένων μεταδίδεται πρώτο. Όταν το ψηφίο DORD τεθεί (0), το MSB του πακέτου των δεδομένων μεταδίδεται πρώτο. Ψηφίο 4 - MSTR: Κύρια / Αευτερεύουσα Λειτουργία Αυτό το ψηφίο επιλέγει την κύρια SPI λειτουργία, όταν τεθεί (1) και τη δευτερεύουσα SP1 λειτουργία, όταν τεθεί (0). Αν η SS έχει ρυθμιστεί ως είσοδος και οδηγηθεί σε χαμηλή κατάσταση, ενώ το MSTR είναι ενεργοποιημένο, το MSTR θα χάσει την τιμή του και το SPIF του SPSR καταχωρητή θα γίνει ενεργό. Ό χρήστης τότε θα πρέπει να δώσει τιμή στο MSTR για να ενεργοποιήσει ξανά την κύρια SPI λειτουργία. Ψηφίο 3 - CPOL: Πολικότητα του ρολογιού Όταν αυτό το ψηφίο είναι (1), η γραμμή SCK είναι σε κατάσταση υψηλή σε αδράνεια. Ενώ όταν το CPOL είναι μηδέν, η γραμμή SCK είναι σε κατάσταση χαμηλή, σε αδράνεια. Ψηφίο 2 - CPHA: Φάσεις ρολογιού Δείτε το σχήμα 40 και το σχήμα 41 για τη χρησιμότητα αυτού του ψηφίου. Ψηφία 1,0 - SPR1, SPR0: SP1 Επιλογές συχνότητας ρολογιού 1 και 0 Αυτά τα δύο ψηφία ελέγχουν την συχνότητα SCK της συσκευής που έχει ρυθμιστεί ως κύρια. Το SPR1 και SPR0, δεν έχουν καμία εττίδραση στη δευτερεύουσα συσκευή. Όι εξαρτήσεις ανάμεσα στον SCK και τη συχνότητα του ταλαντωτή του ρολογιού fcl δείχνονται στον ττίνακα 23. Πίνακας 3. Εξαρτήσεις ανάμεσα στον SCK και τη συχνότητα του ταλαντωτή του ρολογιού SPR1 SPR0 SC K Frequency 0 0 fci/4 0 1 fd' fd'' y i2 8

46 Καταχωρητής κατάστασης SPI ( SPSR) ΒΙΙ (S2E) I SWF I WOOL Γ ψηφίο 7 - SPIF: SPI Δείκτης Διακοπών Όταν η σειριακή μετάδοση ολοκληρωθεί, το ψηφίο SPIF τίθεται (1) και μία διακοπή παράγεται. Αν το 8ΡΙΕστον SPCR καταχωρητή τεθεί (1)οι διακοπές του συστήματος θα ενεργοποιηθούν. Η γραμμή SS είναι μια είσοδος που οδηγείται σε χαμηλή κατάσταση, όταν το SPI είναι σε Κύρια λειτουργία. Τότε θα τεθεί και ο δείκτης SPIF. Ο δείκτης SPIF καθαρίζεται από το hardware, όταν εκτελεστεί διακοπή απάντησης προς το διαχειριζόμενο φορέα. Αλλιώς, το ψηφίο SPIF καθαρίζεται με την πρώτη ανάγνοκτη του SPI καταχωρητή κατάστασης, με το SPIF ενεργό(ι). Μτιορεί να έχει πρόσβαση στον SPI καταχωρητή δεδομένων (SPDR). Ψηφίο 6 - WCOL: Δείκτης προστασίας σύγκρουσης εγγραφών Το ψηφίο WCOL παίρνει τιμή όταν ο SPDR παίρνει τιμή κατά τη διάρκεια μεταφοράς δεδομένων. Το ψηφίο WCOL (και το ψηφίο SPIF ) γίνονται μηδέν (0) την πρώτη φορά που θα διαβαστεί ο SP1 καταχωρητής κατάστασης. Ψηφίο Κρατημένα ψηφία Αυτά τα ψηφία στον AT90S8535 πάντα λαμβάνονται ως μηδενικά. Το SPI περιβάλλον στον AT90S8535 επίσης χρησιμοποιείται για προγραμματισμό της μνήμης, για κατέβασμα ή ανέβασμα δεδομένων στην EEPROM. Καταχωρητής Δεδομένων του SPI - SPDR Ο καταχωρητής δεδομένων του SPI είναι ένας καταχωρητής εγγραφής/ανάγνωσης και χρησιμοποιείται για μεταφορά δεδομένων μεταξύ του καταχωρητών αρχείου και των SPI καταχωρητών ολίσθησης. Η εγγραφή στον καταχωρητή υποδηλώνει μεταιρορά δεδομένων. Η ανάγνωση από τον καταχωρητή στέλνει στον καταχωρητή ολίσθησης τα δεδομένα που ελήφθησαν ώστε να διαβαστούν.

47 Σχήμα 17 Μεταδότης UART Έλεγχος φωτεινών σηματοδοτών με μικροελεγκτή

48 1.11 Παράλληλος προγραμματισμός Οι γραμμές ΧΑ1 και ΧΑΟ καθορίζουν την λειτουργία που εκτελείται όταν δοθεί θετικός παλμός στην γραμμή XTAL1. Οταν το ή το παλμοδοτείται, η εντολή που είναι φορτωμένη στη μνήμη καθορίζει τη λειτουργία που πρόκειται να εκτελεστεί. Οι εντολές είναι byte, τα οποία ανάλογα με τη διάταξη της σειράς των ψηφίων τους, εκτελούν διαιρορετικές λειτουργίες, όπως φαίνονται στον παρακάτω πίνακα. Π ρογραμματιστικό Όνομα I/O Λειτουργία όνομα Ακίδας RDY/BSY PD1 ο 0: η συσκευή είναι απασχολημένη 1: η συσκευή είναι έτοιμη για να δεχθεί νέα εντολή ΟΕ PD2 I Ενεργοποίηση εξόδου (ενεργό χαμηλό) WR PD3 I Παλμός εγράφης (ενεργό χαμηλό) BS PD4 I Επιλογή byte ('0 ' επιλογή χαμηλού byte,!' επιλογή υψηλού byte) ΧΑΟ PD5 I XTAL ενεργό ψηφίο 0 ΧΑ1 PD6 I XTAL ενεργό ψηφίο 1 DATA ΡΒ7-0 I/O Διπλής κατεύθυνση διάδρομος δεδομένων

49 ΧΑ1 ΧΑΟ Ενεργοποιείται όταν το XTAL1 έχει παλμό 0 0 Φορτώνει διεύθυνση μνήμης Flash ή EHPROM. 0 1 Φορτώνει δεδομένα. 1 0 Φορτώνει εντολές. 1 1 Καμία λειτουργία, αδράνεια. Εντολές παράλληλου προγραμματισμού Byte Εντολής Εκτέλι:ση ι^τολης Λιαγραφή προγράμματος μικροελεγκτή ΨπΦία συγγιΐινευσιις ΐΓ/γραφής Ψηφία κλειδιίιματος εγγραφής Εγγραφή στην Flash Εγγραφή στιιν EEPROM Λνάγνιιίσιι byte υπογραφής Λνάγνίιίση \»ηφίων κλειδιίιματος και συγχώνευσης Λνάγνωσιτ στιιν Flash Ανάγνωση στην EEPROM

50 51.94(2.045) PIN 1 η π π π π VvllXL r 13.97(0.550) μ 13.46(0.530) ΙΤΈΡ ' U U U U U U μ 48.26(1.9(ΧΙ) REF 17.78(0.700)ΜΑΧ ' Ψηφία κλειδώματος προγράμματος και δεδομένων Ο AT90S8535 δuxθέτει δύο ψηφία κλειδώματος που μπορούν να παραμείνουν απρογραμμάτιστα ( 1 ) ή να προγραμματιστούν ( 0 ) για να αποκτήσουν επιπλέον χαρακτηριστικά που φαίνονται στον πίνακα που ακολουθεί. Ψηφία κλειδώματος μνήμης Τύπος προστασίας Λ ειτουργία LB1 LB Κανένα κλείδωμα μνήμης Επιπλέον προγραμματισμός μνήμης flash ή EEPROM δεν επιτρέπεται Το ίδιο με την 2, αλλά η τηστοποίηση είναι επίσης ανενεργή. Τα ψηφία κλειδώματος μπορούν να διαγραφούν μόνο με την εντολή διαγραφής του μικροελεγκτή.

51 Σημείωση: Στη τιαράλληλη λειτουργία, ο ετππλέον προγραμμαησμός των ψηφίων συγχώνευσης είναι ανεπίτρετιτος πριν τον προγραμματισμό των ψηφίων κλειδώματος. Ψηφία συγχώνευσης Ο AT90S8535 έχει δύο ψηφία συγχώνευσης, το SPIEN και το FSTRT. 1. Όταν το ψηφίο SPIEN πάρει την τιμή 0, ο σειριακός προγραμματισμός και το κατέβασμα δεδομένων ενεργοποιούνται. Η αρχική τιμή είναι προγραμμαησμένη να είναι ( 0 ). Το ψηφίο SPIEN συγχώνευσης δεν είναι προσβάσιμο στην κατάσταση σειριακού προγραμματισμού. 2. Όταν το FSTRT ψηφίο είναι προγραμματισμένο σε κατάσταση ( 0 ), τότε η γρήγορη εκκίνηση επιλέγεται. Η αρχική τιμή είναι προγραμματισμένη να είναι ( 1 ). Τα ψηφία συγχώνευσης δεν επηρεάζονται από σβήσιμο του ολοκληρωμένου. Byte υπογραφής Όλοι οι Atmel μικροελεγκτές έχουν υπογραφή κώδικα τριών byte που προσδιορίζει την συσκευή. Αυτός ο κώδικας μπορεί να διαβαστεί και από τη σειριακή και την παράλληλη λειτουργία. Τα τρία byte βρίσκονται σε διαφορετικές διευθύνσεις. 1. $000: $ 1Ε (ένδειξη ότι κατασκευάστηκε από Atmel) 2. $001: $93 (ένδειξη ύπαρξης 8Κ byte μνήμης Flash ) 3. $002: $03 (ένδειξη ότι η συσκευή είναι AT90S8535, όταν το ψηφίο υπογραφής $001 είναι $93) Όταν τα δύο ψηφία κλειδώματος προγραμματιστούν, η υπογραφή δεν μπορεί να διαβαστεί στη σειριακή κατάσταση. Η ανάγνωση του byte υπογραφής επιστρέφει : $00, $01 και $ Προγραμματισμός μνήμης Flash και EEPROM Ό Atmel AT90S8535 παρέχει 8Κ byte εσωτερικά προγραμματιζόμενης μνήμης Flash και 512 byte μνήμης δεδομένων EEPROM. Ό AT90S8535 αποστέϊ^ται με ενσωματωμένη μνήμη Flash και EEPROM μνήμη δεδομένων. Αυτή η συσκευή υποστηρίζει υψηλή τάση (12V) στην κατάσταση παράλληλου προγραμμαησμού και χαμηλή τάση στην κατάσταση σειριακού προγραμματισμού. Τα +12V χρησιμοποιούνται για ενεργοτιοίηση μόνο και ρεύμα δεν τιαρέχεται σε καμία ακίδα. Στην κατάσταση σειριακού προγραμματισμού τιαρέχεται βολικός τρόπος τοποθέτησης του προγράμματος και των δεδομένων μέσα στον AT90S8535. Όι πίνακες διευθύνσεων προγράμματος και δεδομένων του AT90S8535 προγραμματίζονται byte με byte. Σε οιαδήποτε κατάσταση προγραμματισμού. Κατά τη διάρκεια του προγραμματισμού η τιαροχή τάσης που παρέχεται πρέπει να κυμαίνεται όπως φαίνεται στον παρακάτω πίνακα.

52 Παροχή τάσης κατά την διάρκεια του προγραμματισμού Μικροελεγκτής Σειριακός προγραμματισμός Παράλληλος προγραμματισμός AT90S V V AT90S V V

53 Ίζβφάλοαο II Σ χ ε δ ία σ η

54 ΚΕΦΑΛΑΙΟ II ΣΧΕΔΙΑΣΗ 2.1 Απαιτήσεις Α. 1) Δημιουργία του κόμβου Φαλήρου Καβάλας σε μακέτα. Β. 1) Προσομοίωση της λειτουργίας των φωτεινών σηματοδοτών του κόμβου για οχήματα και πεζούς. Γ. 1) Δυνατότητα μεταβολής των φωτεινών σηματοδοτών σε νυχτερινή κατάσταση λειτουργίας(ί1α8ηϊη πορτοκαλί φανού). Γ.2) Γ.3) Δυνατότητα λειτουργίας των φωτεινών σηματοδοτών σε δύο προγράμματα χρονικών καταστάσεων. Δημιουργία ειδικών διαδρομών εντός του κόμβου, σε περιπτώσεις ειδικών καταστάσεων π.χ. διέλευση ασθενοφόρων. Δ. 1) Μετάβαση από τη μία λειτουργία στην άλλη κατά την διάρκεια λειτουργίας της συσκευής. Ε. 1) Ο προγραμματισμός των οδικών των φωτεινών σηματοδοτών θα γίνει βάση των ετήσημων χρόνων που αναγράφονται στην μελέτη οδικής κυκλοφορίας της Νομαρχίας Καβάλας. Ζ. 1) Η μακέτα θα είναι ακριβές αντίγραφο του πραγματικού κόμβου, υπό κλίμακα 1 ;95 με βάση τις πραγματικές διαστάσεις που αναγράφονται στα σχέδια της πολεοδομίας Καβάλας. Η. 1) Το λογισμικό θα υλοποιηθεί σε γλώσσα προγραμματισμού C. Η.2) Επίσης θα παραδοθεί και ο πηγαίος κώδικας του έργου σε γλώσσα Assembly. Θ. 1) Ύπαρξη οπτικού συναγερμού σε περίπτωση προβλήματος ή παραβίασης των καταστάσεων ανοχής των παραμέτρων ( δύο φωτεινοί σηματοδότες που μοιράζονται προτεραιότητα στον ίδιο δρόμο να ανάβουν ταυτόχρονα πράσινο κ.τ.λ.). Θ.2) Ύπαρξη ελέγχου καταστάσεων οδικών φανών για την αποφυγή συγκρούσεων.

55 Έλεγχος φωτεινών σηματοδοτών με μνκροελεγκτή 2.2 ΑΠΑΙΤΗΣΕΙΣ ΑΣΦΑΛΕΙΑΣ 1. Εκπαίδευση προσωτηκού. 2. Αυστηρή τήρηση προδιαγραφών, όσον αιρορά την εγκατάσταση των φωτεινών σηματοδοτών 3. Αποφυγή κινδύνου ηλεκτροπληξίας των προσώπων. 4. Ύπαρξη manual. 2.3 ΚΑΤΑΝΟΜΗ ΑΠΑΙΤΗΣΕΩΝ ΚΑΤΑ FURPS+ Λειτουργικότητα (Functionality) 1. Ύπαρξη δύο διακοπτών ετπλογής καταστάσεων και δύο κουμτηών ετπλογής ειδικών διαδρομών. 2. Προτεραιότητα στην εξυπηρέτηση των κλήσεων. 3. Ύπαρξη διακόπτη on / off. Με το πάτημα του διακόπτη απενεργοποιείται η τροφοδοσία για ασφάλεια του χρήστη αλλά και της πλακέτας. Ευχρηστία (Usability) 1. Ύπαρξη ένδειξης λειτουργίας. 2. Οι χειριστές του θα είναι ερευνητές ή φοιτητές 3. Ύπαρξη οδηγιών χρήσης. Αξιοπιστία (Reliability) 1. Να γίνεται συνεχώς έλεγχος στους φωτεινούς σΐ") ματοδότες για να ελέγχονται τυχόν εσιραλμένα σήματα. 2. Έλεγχος χρόνων λειτουργίας. 3. Οπτική ένδειξη αλλαγής καταστάσεων. 4. Οπτική ένδειξη για εισαγωγή ειδικής κατάστασης. Επίδοση (Performance) 1. Μικρή χρονική καθυστέρηση μετά την επιλογή ειδικής διαδρομής κατά την διάρκεια αλλαγής κατάστασης, καθώς και οπτική ειδοποίηοπι. 2. Μικρή χρονική καθυστέρηση μέχρι την αλλαγή κατάστασης λειτουργίας με οπτική ειδοποίηση. Συντηρησημότητα (Siipportability) Ύπαρξη δυνατότητας service η οποία θα παρέχεται από οποιοδήποτε ηλεκτρονικό και ετππλέον αναλυτικά σχέδια συντήρησης. Μεταφερσιμότητα (+Localizability) Το σύστημα υπακούει στο νομικό πλαίσιο της Ελλάδας και προορίζεται μόνο για την Ελλάδα.

56 2.4 Προδιαγραφές Υτιηρεσία : Περιγραφή : Είσοδος: Προέλευση : Έ ξοδος: Προορισμός : Προϋπόθεση : Απαίτηση : Πλευρικά φ.: Δημιουργία μακέτας κόμβου Φαλήρου Δημιουργία υτιό κλίμακα του κόμβου Φαλήρου Καβάλας αρχιτεκτονικά Αγορά υλικών για την κατασκευή του μοντέλου. Εξομοίωση του κόμβου Φαλήρου Καβάλας. Μη εύρεση κατάλληλων υλικών και εσφαλμένη χρήση αυτών. Π2 Υττηρεσία : Προσομοίωση της λειτουργίας των οδικών φανών Περιγραφή : > Τα φανάρια να λειτουργούν σε πραγματικές συνθήκες για οχήματα και τιεζούς > Να υπάρχει βραδινή κατάσταση λειτουργίας των φαναριών Είσοδος : Από τον μικροετιεξεργαστή Προέλευση : Από το λογισμικό βάση χρόνου Έ ξοδος: Λειτουργία ή όχι του Led. Προορισμός : Μακέτα : τα Led των φαναριών Προϋπόθεση : Σωστή λειτουργία liardware,software(led, cpu, αλγόριθμοι) Απαίτηση : Να λειτουργούν βάση των απαιτήσεων τα φανάρια. Πλευρικά φ.: Δυσλειτουργία software, hardware Π3 Υττηρεσία : Περιγραφή : Είσοδος: Προέλευση : Έξοδος : Προορισμός : Προϋπόθεση : Απαίτηση : Πλευρικά φ.: Μετάβαση σε κατάσταση βραδινής λειτουργίας Δυνατότητα των φαναριών να εισέρχονται σε πορτοκαλί ένδειξη (βραδινή λειτουργία) σε πραγματικό χρόνο. Διακόπτης εκκίνησης βραδινής κατάστασης λειτουργίας. Χρήστης Πορτοκαλί ένδειξη στα φανάρια. Μακέτα : τα Led των φαναριών Σωστή λειτουργία hardware,software(led, epu, αλγόριθμοι) Να αναβοσβήνουν τα πορτοκαλί Led. Δυσλειτουργία software, hardware 55

57 Π4 Υπηρεσία : Περιγραφή : Είσοδος: Προέλευση : Έξοδος : Προορισμός : Προϋπόθεση : Απαίτηση : Πλευρικά φ.: Δημιουργία δικτύου φαναριών στη μακέτα και λειτουργία της, βάση επίσημων χρόνων και σχεδίων Η μακέτα να φτιαχτεί βάση των ετήσημων σχεδίων της ΔΕΚΕ και τα φανάρια να λειτουργούν βάση των ετήσημων χρόνων. Ετήσημοι χρόνοι & σχέδια. Να βρεθούν οι μελέτες Να φτιαχτεί η μακέτα υπό κλίμακα και να λειτουργεί, όσο το δυνατόν σε πραγματικές συνθήκες Να μην βρεθούν οι μελέτες. Π5 Υπηρεσία : Υλοτιοίηση λογισμικού σε C Περιγραφή : 0 κώδικας του project ζητήθηκε να γραφτεί σε γλώσσα C. Είσοδος : Προέλευση : Έξοδος : Προορισμός : Προϋπόθεση : Απαίτηση : Πλευρικά φ.: Ηλεκτρονικός υπολογιστής. Code Vision AVR C Compiler. STK 500 AVR programmers kit. Microcontroller. Να υποστηρίζει το kit τον compiler. Να γραφτεί ο κώδικας του project σε γλώσσα C αλλά να έχει την δυνατότητα ο επεξεργαστής να λειτουργεί με το assembly πρόγραμμα που παράγει ο Code Vision AVR C Compiler. Να μην υποστηρίζει ή να μην βρίσκει τον επεξεργαστή το k it, να υπάρχουν φθορές στο hardware. Π6 Υπηρεσία : Περιγραφή : Οτττικός συναγερμός. Ενεργοποίηση του συναγερμού από λανθάνουσα κατάσταση έχει ως αποτέλεσμα εισαγωγή του φανού σε κατάσταση νυχτερινής λειτουργίας ως ένδειξη προειδοποίησης στους οδηγούς. Είσοδος : Software. Προέλευση : Έλεγχος του software. Έξοδος : Πορτοκαλί ένδειξη στα φανάρια. Προορισμός: Μακέτα. Προϋπόθεση : Σωστή λειτουργία hardware, software,σωστοί αλγόριθμοι ελέγχου. Απαίτηση : Προειδοποίηση οδηγών και τεχνικών σε ττερίπτωση εσφαλμένης λειτουργίας. Πλευρικά φ.: Μη σωστή λειτουργία hardware, software και εσφαλμένη πρόβλεψη περιπτώσεων συναγερμών. 56

58 Υτιηρεσία : Περιγραφή : Είσοδος: Προέλευση : Έξοδος : Προορισμός : Προτ5πόθεση : Απαίτηση : Πλευρικά φ.: Υλοποίηση project με embedded programming Η μακέτα θα λειτουργεί με χρήση microcontroller ο οποίος θα προγραμματιστεί με τη βοήθεια ειδικού kit προγραμματισμού (AVR STK 500 kit) Χρήστης. Αρχείο Code Vision AVR C Compiler. AVR STK 500 kit. Microcontroller. Ύπαρξη των εργαλείων προγραμματισμού του μικροελεκτή. Να λειτουργεί αυτόματα ο μηχανισμός της μακέτας με μόνη διαφορά τη νυχτερινή κατάσταση που μπορεί να εκκινείτε με χρήση ενός διακόπτη. Μη επαρκείς γνώσεις, φθορές στο υλικό μέρος (υλικά και εργαλεία) και στο μη υλικό μέρος του project(software). Υπηρεσία : Περιγραφή : Είσοδος: Προέλευση : Έ ξοδος: Προορισμός: Προϋπόθεση : Απαίτηση : Πλευρικά φ.: Αειτουργία δύο χρονικών καταστάσεων. Δυνατότητα ετπλογής με χρήση διακόπτη, δύο λειτουργικών καταστάσεων βάση χρονικών προγραμμάτων. Διακόπτης. Αογισμικό. Μακέτα. Οδικό φανάρι. Σωστή λειτουργία ρολογιού, λογισμικού, hardware. Αλλαγή κατάστασης σύμφωνα με τα νέα δεδομένα του χρονικού προγράμματος. Κακή λειτουργία διακόπτη. Υπηρεσία: Μετάβαση σε δύο ειδικές διαδρομές. Περιγραφή : Δυνατότητα ετπλογής με χρήση button δύο ειδικών διαδρομών για οχήματα με προτεραιότητα Είσοδος : Προέλευση : Έξοδος : Προορισμός: Προϋπόθεση : Button Δογισμικό. Μακέτα. Οδικό φανάρι. Σωστή λειτουργία ρολογιού, λογισμικού, hardware. Απαίτηση : Πλευρικά φ.: Αλλαγή κατάστασης σύμφωνα με τα νέα δεδομένα του προγράμματος. Κακή λειτουργία Button

59 2.5 Ανάλυση επικινδυνότητας Ατυχιίματος

60 Ηλεκτροπληξία Καλή μόνωσΐ] των ηλεκτρονικών Έλεγχος τάξης Έλεγχος πριν τιι χρήσΐ] των κομματιών επιμέρους Φωτιά Καλή μόνωση των ηλεκτρονικών Χρήση όσο το δυνατών λιγότερο εύφλεκτων υλικών Κόψιμο Στρογγυλεμένες άκρες Σωστή κάλυψη των επικίνδυνων αιχμών

61 2.6 ΠΡΟΔΙΑΓΡΑΦΕΣ ΑΣΦΑΛΕΙΑΣ Εκπαίδευση χειριστών. Αποφυγή κινδύνου ηλεκτροπληξίας Υττηρεσία: Περιγραφή: Αποφυγή κινδύνου ηλεκτροπληξίας Για την αποιρυγή κινδύνου ηλεκτροπληξίας και κατά επέκταση πυρκαγιάς, πρέτιει όλοι οι μηχανισμοί (διακόπτες, button,) να μονώνονται στις επαφές τους. Ετήσης τα καλώδια του συστήματος να έχουν εσωτερικές- εξωτερικές μονώσεις και να χρησιμοποιούνται όσο το δυνατόν περισσότερο μη εύφλεκτα υλικά. Τέλος κρίνεται αναγκαία η τακτική ετιίβλεψη και ο έλεγχος των τιαραπάνω Ύπαρξη κουμπιού ON/OFF Υχτηρεσία: Τροφοδοσία ρεύματος Περιγραφή: Σε περίπτωση ύτμρξης οποιουδήποτε προβλήματος, μπορεί να διακοπεί η τροιροδοσία ρεύματος του συστήματος από δαικόπτη, που βρίσκεται στην πίσω πλευρά του κουτιού της μακέτας. Ύπαρξη manual Υττηρεσία: Περιγραφή: Ύπαρξη manual Πρέτιει να υπάρχει ένα εγχειρίδιο με τις οδηγίες χρήσης του συστήματος χειρισμού της μακέτας, μέσα στο οτιοίο θα γίνεται αναλυτική τιεριγραφή του τρόπου λειτουργίας του συστήματος, ώστε να μπορεί να χρησιμοποιηθεί από οιοσδήποτε χρήστη.