Θέµατα Φεβρουαρίου
|
|
|
- Παρασκευή Λιακόπουλος
- 7 χρόνια πριν
- Προβολές:
Transcript
1 Θέµατα Φεβρουαρίου
2 Θέµα ο (3%): Έστω η παρακάτω ακολουθία εντολών που χρησιµοποιείται για την αντιγραφ από µια θέση µνµης σε µια άλλη (memory-to-memory copy): lw $2, ($) sw $2, 2($) i) Εµφανίζει η παραπάνω ακολουθία καθυστέρηση στην εκτέλεση της σε µια δίοδο δεδοµένων µε αρχιτεκτονικ αγωγού (pipelined datapath); Σχεδιάστε ένα διάγραµµα χρονισµού σε δίοδο δεδοµένων των σταδίων, όπως αυτ φαίνεται στο σχµα της επόµενης σελίδας. ii) είξτε πως µπορεί κανείς να χρησιµοποισει ένα σχµα προώθησης, ανάλογο µε αυτό που φαίνεται στο παρακάτω σχµα για τις εντολές, ώστε να αποφεύγει την (ενδεχόµενη) καθυστέρηση. ώστε τις συνθκες (If (ID/EX.) όπως αυτές των σελ. 8-83) που πρέπει να ισχύουν για να γίνει η προώθηση. iii) Ξαναγράψτε την έκφραση στη σελίδα του βιβλίου ώστε να µην ανιχνεύεται πλέον η καθυστέρηση εξ αιτίας της παραπάνω ακολουθίας. 2-
3 Θέµα ο (3%) συνέχεια 2-
4 Λύση ου θέµατος (i) Εφαρµόζοντας τις υπάρχουσες προβλέψεις forwarding : Υποχρεωτικά εισάγεται µία καθυστέρηση : If ID/EX.MemRead and // lw στο στάδιο ID/EX ((ID/EX.RegRt = IF/ID.RegRs) or // η επόµενη εντολ χρησιµοποιεί (ID/EX.RegRt = IF/ID.RegRt)) // τον RegRt της lw then stall Και στη συνέχεια µε forwarding : If (MEM/WB.RegWrite and // lw στο στάδιο MEM/WB (MEM/WB.RegRt ) and // η επόµενη εντολ χρησιµοποιεί (MEM/WB.RegRt = ID/EX.RegRt)) // τον υποψφιο Reg της lw για WB then forward IF-ID-EX-MEM-WB IF - s -ID -EX -MEM WB cslab@ntua 2-
5 Λύση ου θέµατος (ii) Μπορούµενα εισάγουµε το εξς forwarding: IF-ID-EX-MEM-WB IF-ID-EX -MEM WB Προσθέτοντας τον έλεγχο : If (ID/EX.MemWrite and EX/MEM.MemRead and (ID/EX.RegRt=EX/MEM.RegRt and EX/MEM.RegRt )) then mux = else mux = M U X cslab@ntua 2-
6 Λύση ου θέµατος (ii) 2η Λύση : If (EX/MEM.MemWrite and MEM/WB.RegWrite and (EX/MEM.RegRt=MEM/WB.RegRt and MEM/WB.RegRt )) then mux = else mux = M U X cslab@ntua 2-
7 Λύση ου θέµατος (iii) Ο βρόχος πρόβλεψης των stalls µετά από εντολ lw (για την περίπτωση που στην επόµενη εντολ χρησιµοποιείται η τιµ της θέσης µνµης που φορτώνεται από τη µνµη) πρέπει να αλλάξει: If ID/EX.MemRead and ((ID/EX.RegRt = IF/ID.RegRs) or (ID/EX.RegRt = IF/ID.RegRt)) and not (IF/ID.MemWrite and (ID/EX.RegRt = IF/ID.RegRt)) and ID/EX.RegRt then stall cslab@ntua 2-
8 Θέµα 2ο (2%): Θέλουµενα συγκρίνουµε τη αποδοτικότητα χρσης µνµης που εµφανίζουν οι διάφορες αρχιτεκτονικές συνόλου εντολών (instruction set architectures) για δύο συγκεκριµένες ακολουθίες εντολών. Οι αρχιτεκτονικές συνόλου εντολών είναι: Συσσωρευτ (accumulator): (LDA mem_address, STA mem_address) Μνµης-Μνµης: (τρία ορίσµατα σε κάθε εντολ που είναι διευθύνσεις µνµης: load A, B, C κλπ) Στοίβας: (όλες οι πράξεις γίνονται στη κορυφ της στοίβας. Μόνο οι push και pop προσπελαύνουν τη µνµη, και όλες οι άλλες εντολές βγάζουν τους τελεστέους τους από τη στοίβα, εκτελείται η αντίστοιχη πράξη, και το αποτέλεσµα αποθηκεύεται στη στοίβα. Η εντολ dup ξανααποθηκεύει στη στοίβα το στοιχείο που ταν στην κορυφ της. Push A, Pop B, mul, sub κλπ). Φόρτωσης/Αποθκευσης (Load/Store): (όλες οι αριθµητικές εντολές έχουν ορίσµατα καταχωρητές, υπάρχουν καταχωρητές γενικού σκοπού, άρα bit για δεικτοδότηση κάθε ορίσµατος) Για να µετρσουµε την αποδοτικότητα στη χρση µνµης κάνουµε τις παρακάτω υποθέσεις: Το τµµα opcode (κώδικας εντολς) έχει µκος byte (8 bit) Οι διευθύνσεις µνµης έχουν µκος 2 bytes ( bit) Όλα τα ορίσµατα-δεδοµένα έχουν µκος bytes (32 bit) Όλες οι εντολές έχουν µκος ακέραιο αριθµό από bytes. εν υπάρχουν άλλου είδους βελτιστοποισεις αναφοράς στη µνµη, και όλες οι µεταβλητές A,B,C,D και E είναι αρχικά στη µνµη. cslab@ntua 2-
9 Θέµα 2ο (2%): i) γράψτε τις τέσσερις ακολουθίες εντολών για τα παραπάνω Instruction Sets της εντολς A=B+C. Για κάθε ακολουθία µετρστε το σύνολο των instruction και data bytes που φέρνετε από τη µνµη. α) Ποια αρχιτεκτονικ είναι πιο αποδοτικ σε σχέση µε το σύνολο των instruction bytes; β) Ποια αρχιτεκτονικ είναι πιο αποδοτικ σε σχέση µε το συνολικό πλθος των bytes (instruction+data) που ανταλλάσσονται µεταξύ CPU και µνµης (memory bandwidth) ii) επαναλάβετε το (i) για A= B* C D= A C E= A+ C Aν τα αποτελέσµατα είναι διαφορετικά από ότι στο (i), σχολιάστε. cslab@ntua 2-
10 Λύση 2ου θέµατος (i) : A = B + C Instr data ( bytes). load B + 2 add C + 2 store A add A, B, C push B + 2 push C + 2 add pop A load r, B = load r2, C = add r3, r, r = 3 store A, r = 2 cslab@ntua 2-
11 A = B * C Λύση 2ου θέµατος (ii) : D = A C E = A + C Instr data ( bytes). load B 3 mul C 3 store A 3 sub C 3 store D 3 load A 3 add C 3 store E = 2. mul A, B, C 7 2 sub D, A, C 7 2 add E, A, C 7 2 cslab@ntua = 7 Instr data 3. push C 3 dup push B 3 mul dup dup pop A 3 push C 3 sub pop D 3 add pop E = 8
12 A = B * C Λύση 2ου θέµατος (ii) : D = A C E = A + C Instr data ( bytes). load r, B load r2, C mul r3, r, r2 3 store A, r3 sub r, r3, r2 3 store D, r add r, r3, r2 3 store E, r = cslab@ntua 2-
13 Έστω το παρακάτω τµµα κώδικα: Loop: lw $, ($2) addi $, $, sw ($2), $ addi $2, $2, sub $, $3, $2 bnez cslab@ntua 2- Θέµα 3ο (3%): $, loop Η αρχικ τιµ του $3 είναι $2+3. Χρησιµοποιούµε µια δίοδο δεδοµένων µε αρχιτεκτονικ αγωγού (pipelined datapath) των σταδίων (IF, ID, EX, MEM, WB). Υποθέστε ότι όλες οι αναφορές στη µνµη ικανοποιούνται από τη κρυφ µνµη (cache hits).. είξτε το διάγραµµα εκτέλεσης των επιµέρους φάσεων για κάθε εντολ, µέσα στην αρχιτεκτονικ αγωγού, χωρίς την ύπαρξη κανενός είδους σχµατος προώθησης (διάγραµµα εκτέλεσης όπως στις διαφάνειες του µαθµατος). Υποθέστε ότι µπορείτε να διαβάσετε και να γράψετε στον ίδιο κύκλο µέσω του register file. Υποθέστε ότι η διακλάδωση γίνεται µε καθάρισµα (flushing) του αγωγού (pipeline). Πόσους κύκλους χρειάζεται για να εκτελεστεί ο παραπάνω βρόχος; 2. είξτε το διάγραµµα εκτέλεσης των επιµέρους φάσεων για κάθε εντολ, µέσα στην αρχιτεκτονικ αγωγού, µε την υποστριξη σχµατος προώθησης. Υποθέστε ότι µπορείτε να διαβάσετε και να γράψετε στον ίδιο κύκλο µέσω του register file. Υποθέστε ότι κάθε φορά θεωρούµε ότι δεν πρόκειται να γίνει η διακλάδωση (branch not taken). Πόσους κύκλους χρειάζεται τώρα για να εκτελεστεί ο παραπάνω βρόχος;
14 Λύση 3ου θέµατος (i) lw $, ($2) IF D EX MEM-WB addi $, $, IF s -s -ID EX MEM-WB sw ($2), $ IF s- s -ID EX MEM-WB addi $2, $2, IF-D EX MEM-WB sub $, $3, $2 IF-s s ID-EX MEM-WB bnez $, loop IF-s s -D EX MEM-WB... Επανάληψη του βρόχου : 3 / = φορές Συνολικά : x + 2 = 87 = cycles cslab@ntua 2-
15 Λύση 3ου θέµατος (ii) lw $, ($2) IF D EX MEM-WB addi $, $, IF ID s -EX MEM-WB sw ($2), $ IF s -ID EX MEM-WB addi $2, $2, IF-D EX MEM-WB sub $, $3, $2 IF-ID-EX MEM-WB bnez $, loop IF-ID EX MEM-WB... Επανάληψη του βρόχου : 3 / = φορές Συνολικά : x + 2 = 83 = cycles cslab@ntua 2-
16 Θέµα ο (%): ίνεται µια σειρά αναφορών σε διευθύνσεις λέξεων στη µνµη ενός υπολογιστ:,, 8,, 2, 7,,,,,, 3,,,, 7. Υποθέτουµε ότι έχουµε κρυφ µνµη µε οργάνωση: απευθείας απεικόνισης (direct mapped) µε blocks, όπου κάθε block έχει µέγεθος µια λέξη (word), απευθείας απεικόνισης (direct mapped), µε λέξεις (words) συνολικό µέγεθος cache, όπου κάθε block έχει µέγεθος τέσσερεις () λέξεις. συνόλου συσχέτισης 2-δρόµων (2-way set associative) µε συνολικό µέγεθος λέξεις (words) όπου κάθε block έχει µέγεθος µια λέξη (Υποθέστε LRU αλγόριθµο αντικατάστασης). είξτε για τις παραπάνω περιπτώσεις οργάνωσης της κρυφς µνµης, για κάθε αναφορά, αν είναι επιτυχς (hit) όχι (miss) καθώς και την τελικά περιεχόµενα της κρυφς µνµης. 2-
17 Λύση ου θέµατος (i) index valid tag x-3 ιαθέτουµε cache µε blocks = 2 blocks index = (mem address) mod αλλιώς τα τελευταία bits της διεύθυνσης (σε 2-δικ µορφ) Αρχικά η cache είναι κεν (όλα τα valid flags = ) cslab@ntua
18 Λύση ου θέµατος (i) Κλση της διεύθυνσης : = index = mod = index valid tag x cslab@ntua 2-
19 Λύση ου θέµατος (i) miss cslab@ntua 2- = index = mod = index valid tag x mem[]
20 Λύση ου θέµατος (i) miss cslab@ntua 2- = index = mod = index valid tag x mem[]
21 Λύση ου θέµατος (i) miss miss cslab@ntua 2- = index = mod = index valid tag x mem[] mem[]
22 Λύση ου θέµατος (i) miss miss cslab@ntua 2-8 = index = 8 mod = 8 index valid tag x mem[] mem[]
23 Λύση ου θέµατος (i) miss miss cslab@ntua 2-8 = index = 8 mod = 8 index valid tag x mem[] mem[] mem[8]
24 Λύση ου θέµατος (i) miss miss miss cslab@ntua 2- = index = mod = index valid tag x mem[] mem[] mem[] mem[8]
25 Λύση ου θέµατος (i) miss miss miss 2 miss cslab@ntua 2-2 = index = 2 mod = index valid tag x mem[] mem[] mem[] mem[8] tags :! =
26 Λύση ου θέµατος (i) miss miss miss 2 miss cslab@ntua 2-2 = index = 2 mod = index valid tag x mem[] mem[2] mem[] mem[8]
27 Λύση ου θέµατος (i) miss miss miss 2 miss 7 miss 3 7 cslab@ntua 2-7 = index = 7 mod = index valid tag x mem[] mem[2] mem[] mem[8]
28 Λύση ου θέµατος (i) miss miss miss 2 miss 7 miss 3 7 cslab@ntua 2-7 = index = 7 mod = index valid tag x-3 mem[7] 2 3 mem[2] mem[] 7 8 mem[8] 2 3
29 Λύση ου θέµατος (i) miss miss miss 2 miss 7 miss miss 3 7 cslab@ntua 2- = index = mod = 3 index valid tag x-3 mem[7] 2 3 mem[2] mem[] 7 8 mem[8] 2 3
30 Λύση ου θέµατος (i) miss miss miss 2 miss 7 miss miss 3 7 cslab@ntua 2- = index = mod = 3 index valid tag x-3 mem[7] 2 3 mem[] mem[2] mem[] 7 8 mem[8] 2 3
31 Λύση ου θέµατος (i) miss miss miss 2 miss 7 miss miss miss 3 7 cslab@ntua 2- = index = mod = 8 index valid tag x-3 mem[7] 2 3 mem[] mem[2] mem[] 7 8 mem[8] 2 3
32 Λύση ου θέµατος (i) miss miss miss 2 miss 7 miss miss miss 3 7 cslab@ntua 2- = index = mod = 8 index valid tag x-3 mem[7] 2 3 mem[] mem[2] mem[] 7 8 mem[] 2 3
33 Λύση ου θέµατος (i) miss miss miss 2 miss 7 miss miss miss miss 3 7 cslab@ntua 2- = index = mod = index valid tag x-3 mem[7] 2 3 mem[] mem[2] mem[] 7 8 mem[] mem[] 2 3
34 Λύση ου θέµατος (i) miss miss miss 2 miss 7 miss miss miss miss miss 3 7 cslab@ntua 2- = index = mod = index valid tag x-3 mem[7] 2 3 mem[] mem[2] mem[] 7 8 mem[] mem[] mem[] 2 3
35 Λύση ου θέµατος (i) miss miss miss 2 miss 7 miss miss miss miss miss miss 3 7 cslab@ntua 2- = index = mod = index valid tag x-3 mem[7] 2 3 mem[] mem[2] mem[] 7 8 mem[] mem[] mem[] 2 3
36 Λύση ου θέµατος (i) miss miss miss 2 miss 7 miss miss miss miss miss miss 3 miss 7 cslab@ntua 2-3 = index = 3 mod = index valid tag x-3 mem[7] 2 3 mem[] mem[] mem[] 7 8 mem[] mem[] mem[] 2 3
37 Λύση ου θέµατος (i) miss miss miss 2 miss 7 miss miss miss miss miss miss 3 miss 7 cslab@ntua 2-3 = index = 3 mod = index valid tag x-3 mem[7] 2 3 mem[] mem[] mem[] 7 8 mem[] mem[] mem[3] 2 3
38 Λύση ου θέµατος (i) miss miss miss 2 miss 7 miss miss miss miss miss miss 3 miss hit 7 cslab@ntua 2- = index = mod = index valid tag x-3 mem[7] 2 3 mem[] mem[] mem[] 7 8 mem[] mem[] mem[3] 2 3
39 Λύση ου θέµατος (i) miss miss miss 2 miss 7 miss miss miss miss miss miss 3 miss hit miss 7 cslab@ntua 2- = index = mod = index valid tag x-3 mem[7] 2 3 mem[] mem[] mem[] mem[] 7 8 mem[] mem[] mem[3] 2 3
40 Λύση ου θέµατος (i) miss miss miss 2 miss 7 miss miss miss miss miss miss 3 miss hit miss hit 7 cslab@ntua 2- = index = mod = index valid tag x-3 mem[7] 2 3 mem[] mem[] mem[] mem[] 7 8 mem[] mem[] mem[3] 2 3
41 Λύση ου θέµατος (i) miss miss miss 2 miss 7 miss miss miss miss miss miss 3 miss hit miss hit 7 hit cslab@ntua 2-7 = index = 7 mod = index valid tag x-3 mem[7] 2 3 mem[] mem[] mem[] mem[] 7 8 mem[] mem[] mem[3] 2 3
42 Λύση ου θέµατος (ii) index = ( (mem address) div ) mod ιαθέτουµε cache µε blocks / = 2 = sets = 2 sets αλλιώς τα 2bitsτης διεύθυνσης που βρίσκονται στην 3- lsb θέση (σε 2-δικ µορφ) index valid tag x-3 x-7 x8-b xc-f 2 3 cslab@ntua 2- Αρχικά η cache είναι κεν (όλα τα valid flags = )
43 Λύση ου θέµατος (ii) miss index valid tag x-3 x-7 x8-b xc-f mem[] mem[] mem[2] mem[3] 2 3 = cslab@ntua 2-
44 Λύση ου θέµατος (ii) miss miss index valid tag x-3 x-7 x8-b xc-f mem[] mem[] mem[2] mem[3] mem[] mem[] mem[] mem[7] 2 3 = cslab@ntua 2-
45 Λύση ου θέµατος (ii) miss miss index valid tag x-3 x-7 x8-b xc-f mem[] mem[] mem[2] mem[3] mem[] mem[] mem[] mem[7] 2 mem[8] mem[] mem[] mem[] 3 8 = cslab@ntua 2-
46 Λύση ου θέµατος (ii) miss miss hit index valid tag x-3 x-7 x8-b xc-f mem[] mem[] mem[2] mem[3] mem[] mem[] mem[] mem[7] 2 mem[8] mem[] mem[] mem[] 3 = cslab@ntua 2-
47 Λύση ου θέµατος (ii) miss miss hit 2 miss index valid tag x-3 x-7 x8-b xc-f mem[] mem[] mem[2] mem[3] mem[] mem[] mem[] mem[7] 2 mem[8] mem[] mem[] mem[] 3 2 = cslab@ntua 2-
48 Λύση ου θέµατος (ii) miss miss hit 2 miss index valid tag x-3 x-7 x8-b xc-f mem[] mem[] mem[2] mem[3] mem[2] mem[2] mem[22] mem[23] 2 mem[8] mem[] mem[] mem[] 3 2 = cslab@ntua 2-
49 Λύση ου θέµατος (ii) miss miss hit 2 miss 7 miss 3 7 index valid tag x-3 x-7 x8-b xc-f mem[] mem[] mem[2] mem[3] mem[2] mem[2] mem[22] mem[23] 2 mem[8] mem[] mem[] mem[] 3 7 = cslab@ntua 2-
50 Λύση ου θέµατος (ii) miss miss hit 2 miss 7 miss 3 7 index valid tag x-3 x-7 x8-b xc-f mem[] mem[7] mem[8] mem[] mem[2] mem[2] mem[22] mem[23] 2 mem[8] mem[] mem[] mem[] 3 7 = cslab@ntua 2-
51 Λύση ου θέµατος (ii) miss miss hit 2 miss 7 miss hit 3 7 index valid tag x-3 x-7 x8-b xc-f mem[] mem[7] mem[8] mem[] mem[2] mem[2] mem[22] mem[23] 2 mem[8] mem[] mem[] mem[] 3 = cslab@ntua 2-
52 Λύση ου θέµατος (ii) miss miss hit 2 miss 7 miss hit miss 3 7 index valid tag x-3 x-7 x8-b xc-f mem[] mem[7] mem[8] mem[] mem[2] mem[2] mem[22] mem[23] 2 mem[] mem[7] mem[8] mem[] 3 = cslab@ntua 2-
53 Λύση ου θέµατος (ii) miss miss hit 2 miss 7 miss hit miss miss 3 7 index valid tag x-3 x-7 x8-b xc-f mem[] mem[7] mem[8] mem[] mem[2] mem[2] mem[22] mem[23] 2 mem[] mem[7] mem[8] mem[] 3 = cslab@ntua 2-
54 Λύση ου θέµατος (ii) miss miss hit 2 miss 7 miss hit miss miss 3 7 index valid tag x-3 x-7 x8-b xc-f mem[] mem[7] mem[8] mem[] mem[2] mem[2] mem[22] mem[23] 2 mem[8] mem[] mem[] mem[] 3 = cslab@ntua 2-
55 Λύση ου θέµατος (ii) miss miss hit 2 miss 7 miss hit miss miss hit 3 7 index valid tag x-3 x-7 x8-b xc-f mem[] mem[7] mem[8] mem[] mem[2] mem[2] mem[22] mem[23] 2 mem[8] mem[] mem[] mem[] 3 = cslab@ntua 2-
56 Λύση ου θέµατος (ii) miss miss hit 2 miss 7 miss hit miss miss hit miss 3 7 index valid tag x-3 x-7 x8-b xc-f mem[] mem[7] mem[8] mem[] mem[2] mem[2] mem[22] mem[23] 2 mem[8] mem[] mem[] mem[] 3 = cslab@ntua 2-
57 Λύση ου θέµατος (ii) miss miss hit 2 miss 7 miss hit miss miss hit miss 3 7 index valid tag x-3 x-7 x8-b xc-f mem[] mem[7] mem[8] mem[] mem[] mem[] mem[] mem[7] 2 mem[8] mem[] mem[] mem[] 3 = cslab@ntua 2-
58 Λύση ου θέµατος (ii) miss miss hit 2 miss 7 miss hit miss miss hit miss 3 miss 7 index valid tag x-3 x-7 x8-b xc-f mem[] mem[7] mem[8] mem[] mem[] mem[] mem[] mem[7] 2 mem[8] mem[] mem[] mem[] 3 3 = cslab@ntua 2-
59 Λύση ου θέµατος (ii) miss miss hit 2 miss 7 miss hit miss miss hit miss 3 miss 7 index valid tag x-3 x-7 x8-b xc-f mem[] mem[7] mem[8] mem[] mem[] mem[] mem[] mem[7] 2 mem[] mem[] mem[2] mem[3] 3 3 = cslab@ntua 2-
60 Λύση ου θέµατος (ii) miss miss hit 2 miss 7 miss hit miss miss hit miss 3 miss hit 7 index valid tag x-3 x-7 x8-b xc-f mem[] mem[7] mem[8] mem[] mem[] mem[] mem[] mem[7] 2 mem[] mem[] mem[2] mem[3] 3 = cslab@ntua 2-
61 Λύση ου θέµατος (ii) miss miss hit 2 miss 7 miss hit miss miss hit miss 3 miss hit hit 7 index valid tag x-3 x-7 x8-b xc-f mem[] mem[7] mem[8] mem[] mem[] mem[] mem[] mem[7] 2 mem[] mem[] mem[2] mem[3] 3 = cslab@ntua 2-
62 Λύση ου θέµατος (ii) miss miss hit 2 miss 7 miss hit miss miss hit miss 3 miss hit hit miss 7 index valid tag x-3 x-7 x8-b xc-f mem[] mem[7] mem[8] mem[] mem[] mem[] mem[] mem[7] 2 mem[] mem[] mem[2] mem[3] 3 = cslab@ntua 2-
63 Λύση ου θέµατος (ii) miss miss hit 2 miss 7 miss hit miss miss hit miss 3 miss hit hit miss 7 index valid tag x-3 x-7 x8-b xc-f mem[] mem[7] mem[8] mem[] mem[] mem[] mem[] mem[7] 2 mem[8] mem[] mem[] mem[] 3 = cslab@ntua 2-
64 Λύση ου θέµατος (ii) miss miss hit 2 miss 7 miss hit miss miss hit miss 3 miss hit hit miss 7 hit index valid tag x-3 x-7 x8-b xc-f mem[] mem[7] mem[8] mem[] mem[] mem[] mem[] mem[7] 2 mem[8] mem[] mem[] mem[] 3 7 = cslab@ntua 2-
65 Λύση ου θέµατος (iii) index valid tag x-3 ιαθέτουµε cache µε blocks / 2 = 3 = 8 sets = 2 sets index = (mem address) mod 8 αλλιώς τα 3 τελευταία bits της διεύθυνσης (σε 2-δικ µορφ) Αρχικά η cache είναι κεν (όλα τα valid flags = ) cslab@ntua
66 Λύση ου θέµατος (iii) miss cslab@ntua 2- = index = mod 8 = index valid tag x
67 Λύση ου θέµατος (iii) miss cslab@ntua 2- = index = mod 8 = index valid tag x mem[]
68 Λύση ου θέµατος (iii) miss miss cslab@ntua 2- = index = mod 8 = index valid tag x mem[] mem[]
69 Λύση ου θέµατος (iii) miss miss cslab@ntua 2-8 = index = 8 mod 8 = index valid tag x mem[8] mem[] mem[]
70 Λύση ου θέµατος (iii) miss miss miss cslab@ntua 2- = index = mod 8 = index valid tag x mem[8] mem[] mem[] mem[]
71 Λύση ου θέµατος (iii) miss miss miss 2 miss cslab@ntua 2- = index = 2 mod 8 = index valid tag x mem[8] mem[] mem[] mem[]
72 Λύση ου θέµατος (iii) miss miss miss 2 miss cslab@ntua 2- = index = 2 mod 8 = index valid tag x mem[8] mem[] mem[2] mem[] mem[]
73 Λύση ου θέµατος (iii) miss miss miss 2 miss 7 miss 3 7 cslab@ntua 2-7 = index = 7 mod 8 = index valid tag x mem[8] mem[] mem[2] mem[] mem[]
74 Λύση ου θέµατος (iii) miss miss miss 2 miss 7 miss 3 7 cslab@ntua 2-7 = index = 7 mod 8 = index valid tag x mem[8] mem[7] mem[] mem[2] mem[] mem[]
75 Λύση ου θέµατος (iii) miss miss miss 2 miss 7 miss miss 3 7 cslab@ntua 2- = index = mod 8 = 3 index valid tag x mem[8] mem[7] mem[] mem[] mem[2] mem[] mem[]
76 Λύση ου θέµατος (iii) miss miss miss 2 miss 7 miss miss miss 3 7 cslab@ntua 2- = index = mod 8 = index valid tag x mem[8] mem[7] mem[] mem[] mem[2] mem[] mem[]
77 Λύση ου θέµατος (iii) miss miss miss 2 miss 7 miss miss miss 3 7 cslab@ntua 2- = index = mod 8 = index valid tag x mem[] mem[8] mem[7] mem[] mem[] mem[2] mem[] mem[]
78 Λύση ου θέµατος (iii) miss miss miss 2 miss 7 miss miss miss miss 3 7 cslab@ntua 2- = index = mod 8 = index valid tag x mem[] mem[8] mem[7] mem[] mem[] mem[2] mem[] mem[]
79 Λύση ου θέµατος (iii) miss miss miss 2 miss 7 miss miss miss miss 3 7 cslab@ntua 2- = index = mod 8 = index valid tag x mem[] mem[8] mem[] mem[7] mem[] mem[2] mem[] mem[]
80 Λύση ου θέµατος (iii) miss miss miss 2 miss 7 miss miss miss miss miss 3 7 cslab@ntua 2- = index = mod 8 = 3 index valid tag x mem[] mem[8] mem[] mem[7] mem[] mem[2] mem[] mem[]
81 Λύση ου θέµατος (iii) miss miss miss 2 miss 7 miss miss miss miss miss 3 7 cslab@ntua 2- = index = mod 8 = 3 index valid tag x mem[] mem[8] mem[] mem[7] mem[] mem[] mem[2] mem[] mem[]
82 Λύση ου θέµατος (iii) miss miss miss 2 miss 7 miss miss miss miss miss hit 3 7 cslab@ntua 2- = index = mod 8 = index valid tag x mem[] mem[8] mem[] mem[7] mem[] mem[] mem[] mem[2] mem[]
83 Λύση ου θέµατος (iii) miss miss miss 2 miss 7 miss miss miss miss miss hit 3 miss 7 cslab@ntua 2-3 = index = 3 mod 8 = 3 index valid tag x mem[] mem[8] mem[] mem[7] mem[] mem[] mem[] mem[2] mem[]
84 Λύση ου θέµατος (iii) miss miss miss 2 miss 7 miss miss miss miss miss hit 3 miss 7 cslab@ntua 2-3 = index = 3 mod 8 = 3 index valid tag x mem[] mem[8] mem[] mem[7] mem[3] mem[] mem[] mem[2] mem[]
85 Λύση ου θέµατος (iii) miss miss miss 2 miss 7 miss miss miss miss miss hit 3 miss hit 7 cslab@ntua 2- = index = mod 8 = index valid tag x mem[] mem[8] mem[] mem[7] mem[3] mem[] mem[] mem[2] mem[]
86 Λύση ου θέµατος (iii) miss miss miss 2 miss 7 miss miss miss miss miss hit 3 miss hit miss 7 cslab@ntua 2- = index = mod 8 = index valid tag x mem[] mem[8] mem[] mem[7] mem[3] mem[] mem[] mem[2] mem[] mem[]
87 Λύση ου θέµατος (iii) miss miss miss 2 miss 7 miss miss miss miss miss hit 3 miss hit miss hit 7 cslab@ntua 2- = index = mod 8 = index valid tag x mem[] mem[8] mem[] mem[7] mem[3] mem[] mem[] mem[2] mem[] mem[]
88 Λύση ου θέµατος (iii) miss miss miss 2 miss 7 miss miss miss miss miss hit 3 miss hit miss hit 7 hit cslab@ntua 2- = index = 7 mod 8 = index valid tag x mem[] mem[8] mem[] mem[7] mem[3] mem[] mem[] mem[2] mem[] mem[]
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ www.cslab.ece.ntua.gr ΠΡΟΗΓΜΕΝΑ ΘΕΜΑΤΑ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ www.cslab.ece.ntua.gr ΠΡΟΗΓΜΕΝΑ ΘΕΜΑΤΑ
ΕΘΝΙKΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Ονοματεπώνυμο: ΑΜ:
ΕΘΝΙKΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Ονοματεπώνυμο: ΑΜ: ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ (τμήμα Μ - Ω) Κανονική εξεταστική Φεβρουαρίου
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ Ε Ρ Γ ΑΣ Τ ΗΡ ΙΟ Υ ΠΟΛΟΓΙΣ Τ ΙΚΩΝ Σ Υ Σ Τ ΗΜΑΤΩΝ w w w. c s l ab.ece.ntua.gr
Τελική Εξέταση, Απαντήσεις/Λύσεις
ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών (ΗΜΜΥ) HMΜY 212 Οργάνωση Η/Υ και Μικροεπεξεργαστές Εαρινό Εξάμηνο, 2007 Τελική Εξέταση, Απαντήσεις/Λύσεις Άσκηση 1: Assembly για
3 η ΑΣΚΗΣΗ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ ΥΠΟΛΟΓΙΣΤΩΝ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ www.cslab.ntua.gr 3 η ΑΣΚΗΣΗ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ
add $t0,$zero, $zero I_LOOP: beq $t0,$s3, END add $t1, $zero,$zero J_LOOP: sub $t2, $s3, $t0 add $t2, $t2, $s1 int i, j, tmp; int *arr, n;
Άσκηση 1 η Μέρος Α Ζητούμενο: Δίνεται το παρακάτω πρόγραμμα σε C καθώς και μια μετάφραση του σε assembly MIPS. Συμπληρώστε τα κενά. Σας υπενθυμίζουμε ότι ο καταχωρητής $0 (ή $zero) είναι πάντα μηδέν. int
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ www.cslab.ece.ntua.gr ΠΡΟΗΓΜΕΝΑ ΘΕΜΑΤΑ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ www.cslab.ece.ntua.gr ΑΡΧΙΤΕΚΤΟΝΙΚΗ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ. ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ, 5 ο εξάµηνο
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ και ΥΠΟΛΟΓΙΣΤΩΝ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ, 5 ο εξάµηνο ΦΕΒΡΟΥΑΡΙΟΣ 2006 ΘΕΜΑΤΑ ΚΑΙ ΛΥΣΕΙΣ
Α. Δίνονται οι. (i) στη. πρέπει να. πιο. (ii) $a0. $s0 θα πρέπει να. αποθήκευση. αυξάνει τον. f: sub sll add sub jr. h: addi sw sw.
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΡ ΙΟ ΥΠΟΛΟΟ ΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ www.cslab.ece.ntua. gr ΑΡΧΙΤΕΚΤΟΝΙΚΗ
Διάλεξη 12 Καθυστερήσεις (Stalls)
ΗΥ 232 Οργάνωση και Σχεδίαση Υπολογιστών Διάλεξη 12 Καθυστερήσεις (Stalls) Νίκος Μπέλλας Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Η/Υ 1 Καθυστερήσεις και Εκκενώσεις Εντολών Οι κίνδυνοι δεδομένων (data
Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών H/Y Department of Electrical and Computer Engineering. Εργαστήριο 8. Χειμερινό Εξάμηνο
Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών H/Y Department of Electrical and Computer Engineering Οργάνωση και Σχεδίαση Η/Y (HY232) Εργαστήριο 8 Χειμερινό Εξάμηνο 2016-2017 1. Προσομοίωση λειτουργίας ιεραρχίας
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ www.cslab.ece.ntua.gr ΠΡΟΗΓΜΕΝΑ ΘΕΜΑΤΑ
Ασκήσεις στα Προηγμένα Θέματα Αρχιτεκτονικής Υπολογιστών
Ασκήσεις στα Προηγμένα Θέματα Αρχιτεκτονικής Υπολογιστών ακ. έτος 2006-2007 Νεκτάριος Κοζύρης Νίκος Αναστόπουλος {nkoziris,anastop}@cslab.ece.ntua.gr Άσκηση 1: pipelining Εξετάζουμε την εκτέλεση του παρακάτω
Διάλεξη 12 Καθυστερήσεις (Stalls) Εκκενώσεις Εντολών (Flushing)
ΗΥ 232 Οργάνωση και Σχεδίαση Υπολογιστών Διάλεξη 2 Καθυστερήσεις (Stalls) Εκκενώσεις Εντολών (Flushing) Νίκος Μπέλλας Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων Καθυστερήσεις και Εκκενώσεις Εντολών
AΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ (5 ο εξάμηνο) ΕΠΑΝΑΛΗΠΤΙΚΗ ΕΞΕΤΑΣΗ (ΦΘΙΝΟΠΩΡΟ 2007) ΔΙΑΡΚΕΙΑ ΕΞΕΤΑΣΗΣ: 2 ΩΡΕΣ 30 ΛΕΠΤΑ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ Ε Ρ Γ Α Σ Τ ΗΡ ΙΟ Υ ΠΟΛΟΓΙΣ Τ Ι Κ Ω Ν Σ Υ Σ Τ ΗΜΑΤΩΝ w w w. c s l ab.
30 min κάθε «φάση» Pipeline: Ένα παράδειγµα από.τη καθηµερινή ζωή. 1. Πλυντήριο. 2. Στεγνωτήριο. 3. ίπλωµα. 4. αποθήκευση. προσέγγιση για 4.
Pipeline: Ένα παράδειγµα από.τη καθηµερινή ζωή Time 6 PM 7 8 9 10 11 12 1 2 AM 1. Πλυντήριο 2. Στεγνωτήριο 3. ίπλωµα 4. αποθήκευση Task order A B C D Σειριακή προσέγγιση για 4 φορτία =8h 30 min κάθε «φάση»
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ www.cslab.ece.ntua.gr ΠΡΟΗΓΜΕΝΑ ΘΕΜΑΤΑ
ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΙΑΣ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΔΕΥΤΕΡΗ ΠΡΟΟΔΟΣ ΣΤΗΝ ΟΡΓΑΝΩΣΗ ΣΤΟΥΣ Η/Y (ΗΥ232)
ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΙΑΣ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ Η/Υ ΔΕΥΤΕΡΗ ΠΡΟΟΔΟΣ ΣΤΗΝ ΟΡΓΑΝΩΣΗ ΣΤΟΥΣ Η/Y (ΗΥ232) Δευτέρα, 3 Νοεμβρίου 25 ΔΙΑΡΚΕΙΑ ΔΙΑΓΩΝΙΣΜΑΤΟΣ 3 ΛΕΠΤΑ Για πλήρη
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ www.cslab.ece.ntua.gr ΠΡΟΗΓΜΕΝΑ ΘΕΜΑΤΑ
2η ΑΣΚΗΣΗ ΣΤΗΝ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ Ακ. έτος , 5ο Εξάμηνο Σχολή ΗΜ&ΜΥ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ Ε Ρ Γ Α Σ Τ ΗΡ ΙΟ Υ ΠΟΛΟΓΙΣ Τ Ι Κ Ω Ν Σ Υ Σ Τ ΗΜΑΤΩΝ w w w. c s l ab.
Διάλεξη 15 Απόδοση της Ιεραρχίας Μνήμης Βελτιστοποίηση της απόδοσης
ΗΥ 232 Οργάνωση και Σχεδίαση Υπολογιστών Διάλεξη 5 Απόδοση της Ιεραρχίας Μνήμης Βελτιστοποίηση της απόδοσης Νίκος Μπέλλας Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων Πόσο μεγάλη είναι μια μνήμη cache;
Διάλεξη 14 Εισαγωγή στην Ιεραρχία Μνήμης
ΗΥ 232 Οργάνωση και Σχεδίαση Υπολογιστών Διάλεξη 14 Εισαγωγή στην Ιεραρχία Μνήμης Νίκος Μπέλλας Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων 1 H Μικρο-αρχιτεκτονική μας 4 1 0 PCSrc IF/ID Control ID/EX
ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2
ΠΛΕ- 074 Αρχιτεκτονική Υπολογιστών 2 7ο μάθημα: Κρυφές μνήμες (cache) - εισαγωγή Αρης Ευθυμίου Πηγές διαφανειών: συνοδευτικές διαφάνειες αγγλικης εκδοσης του βιβλιου Σύστημα μνήμης! Η μνήμη είναι σημαντικό
ΠΛΕ- 027 Μικροεπεξεργαστές 6ο μάθημα: Αρχιτεκτονική πυρήνα: υλοποίηση με διοχέτευση
ΠΛΕ- 027 Μικροεπεξεργαστές 6ο μάθημα: Αρχιτεκτονική πυρήνα: υλοποίηση με διοχέτευση Αρης Ευθυμίου Απόδοση απλής υλοποίησης Υλοποίηση ενός κύκλου είναι πολύ αργή κάθε κύκλος είναι τόσο μεγάλος όσο χρειάζεται
Pipeline: Ένα παράδειγμα από.τη καθημερινή ζωή. 30 min κάθε «φάση»
Pipeline: Ένα παράδειγμα από.τη καθημερινή ζωή 1. Πλυντήριο 2. Στεγνωτήριο 3. Δίπλωμα 4. αποθήκευση Σειριακή προσέγγιση για 4 φορτία = 8h 30 min κάθε «φάση» Pipelined προσέγγιση για 4 φορτία = 3.5h Το
O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control)
O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control) 4 κατηγορίες εντολών: Σχεδίαση datapath Αριθμητικές-λογικές εντολές (add, sub, slt κλπ) R Type Εντολές αναφοράς στη μνήμη (lw,
Διάλεξη 11 Προώθηση (Forwarding)
ΗΥ 3 Οργάνωση και Σχεδίαση Υπολογιστών Διάλεξη Προώθηση (Forwarding) Νίκος Μπέλλας Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων (HY3) Η μέχρι τώρα μικρο-αρχιτεκτονική του MIPS ID/EX PCSrc Control WB
ΗΥ 232 Οργάνωση και Σχεδίαση Υπολογιστών. Διάλεξη 13. Διακλαδώσεις. Νίκος Μπέλλας Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Η/Υ
ΗΥ 232 Οργάνωση και Σχεδίαση Υπολογιστών Διάλεξη 13 Διακλαδώσεις Νίκος Μπέλλας Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Η/Υ Η μέχρι τώρα μικρο-αρχιτεκτονική (Eντολές Διακλάδωσης) Η μικρο-αρχιτεκτονική
Chapter 6 Αύξηση της απόδοσης με διοχέτευση (pipeline)
Chapter 6 Αύξηση της απόδοσης με διοχέτευση (pipeline) Διαφάνειες διδασκαλίας από το πρωτότυπο αγγλικό βιβλίο (4 η έκδοση), μετάφραση: Καθ. Εφαρμογών Νικόλαος Πετράκης, Τμήματος Ηλεκτρονικών Μηχανικών
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ www.cslab.ece.ntua.gr ΠΡΟΗΓΜΕΝΑ ΘΕΜΑΤΑ
Ασκήσεις Caches
Ασκήσεις Caches 1 Άσκηση 1η Θεωρήστε ένα σύστημα μνήμης με μία cache: 4-way set associative μεγέθους 256ΚΒ, με cache line 8 λέξεων. Χαρακτηριστικά συστήματος μνήμης: μέγεθος της λέξης είναι 32 bits. 1
ΠΛΕ- 027 Μικροεπεξεργαστές 9ο μάθημα: Αρχιτεκτονική συστήματος μνήμης: Κρυφές μνήμες εισαγωγή
ΠΛΕ- 027 Μικροεπεξεργαστές 9ο μάθημα: Αρχιτεκτονική συστήματος μνήμης: Κρυφές μνήμες εισαγωγή Αρης Ευθυμίου Σύστημα μνήμης Η μνήμη είναι σημαντικό κομμάτι ενός υπολογιστή Επηρεάζει κόστος, ταχύτητα, κατανάλωση
Άσκηση 1η. Θεωρήστε ένα σύστημα μνήμης με μία cache: 4 way set associative μεγέθους 256ΚΒ,
Ασκήσεις Caches Άσκηση 1η Θεωρήστε ένα σύστημα μνήμης με μία cache: 4 way set associative μεγέθους 256ΚΒ, με cache line 8 λέξεων. Χαρακτηριστικά συστήματος μνήμης: μέγεθος της λέξης είναι 32 bits. 1 byte
ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ
1 ΕΘΝΙKΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Ονοματεπώνυμο: ΑΜ: ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ (τμήμα Λ - Ω) Εξέταση Μαρτίου 2014
Processor-Memory (DRAM) ιαφορά επίδοσης
Processor-Memory (DRAM) ιαφορά επίδοσης µproc 6%/yr 98 98 982 983 984 985 986 987 988 989 99 99 992 993 994 995 996 997 998 999 2 2 22 23 24 25 Performance Processor-Memory Performance Gap: (grows 5% /
και η µονάδα ελέγχου (control) O επεξεργαστής: Η δίοδος δεδοµένων (datapath) Εντολές διακλάδωσης (branch beq, bne) I Type Σχεδίαση datapath
O επεξεργαστής: Η δίοδος δεδοµένων (path) και η µονάδα ελέγχου (control) Σχεδίαση path 4 κατηγορίες εντολών: Αριθµητικές-λογικές εντολές (add, sub, slt κλπ) R Type Εντολές αναφοράς στη µνήµη (lw, sw) I
-Επεξεργαστής: datapath (δίοδος δεδοµένων) (1) και control (2) -Μνήµη (3) -Συσκευές Εισόδου (4), Εξόδου (5) (Μεγάλη ποικιλία!!)
Οργάνωση Υπολογιστών 5 συστατικά στοιχεία -Επεξεργαστής: datapath (δίοδος δεδοµένων) (1) και control (2) -Μνήµη (3) -Συσκευές Εισόδου (4), Εξόδου (5) (Μεγάλη ποικιλία!!) Συσκευές γρήγορες π.χ. κάρτες γραφικών,
ΤΕΧΝΙΚΕΣ ΑΥΞΗΣΗΣ ΤΗΣ ΑΠΟΔΟΣΗΣ ΤΩΝ ΥΠΟΛΟΓΙΣΤΩΝ I
ΤΕΧΝΙΚΕΣ ΑΥΞΗΣΗΣ ΤΗΣ ΑΠΟΔΟΣΗΣ ΤΩΝ ΥΠΟΛΟΓΙΣΤΩΝ I MIPS Η MIPS (Microprocessor without Interlocked Pipeline Stages) είναι μία αρχιτεκτονική συνόλου εντολών (ISA) γλώσσας μηχανής που αναπτύχθηκε από την εταιρεία
ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΙΑΣ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ Η/Υ
ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΙΑΣ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ Η/Υ ΤΕΛΙΚΟ ΔΙΑΓΩΝΙΣΜΑ ΣΤΗΝ ΟΡΓΑΝΩΣΗ ΣΤΟΥΣ Η/Y (ΗΥ232) Τετάρτη, 21 Δεκεμβρίου 2016 ΔΙΑΡΚΕΙΑ ΔΙΑΓΩΝΙΣΜΑΤΟΣ 3 ΩΡΕΣ Για πλήρη
Ασκήσεις Caches. Αρχιτεκτονική Υπολογιστών. 5ο εξάμηνο ΣΗΜΜΥ ακ. έτος: Νεκ. Κοζύρης
Αρχιτεκτονική Υπολογιστών 5ο εξάμηνο ΣΗΜΜΥ ακ. έτος: 2014-2015 Νεκ. Κοζύρης nkoziris@cslab.ece.ntua.gr Ασκήσεις Caches http://www.cslab.ece.ntua.gr/courses/comparch/ Άδεια Χρήσης Το παρόν εκπαιδευτικό
O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control)
O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control) 4 κατηγορίες εντολών: Σχεδίαση datapath Αριθμητικές-λογικές εντολές (add, sub, slt κλπ) R Type Εντολές αναφοράς στη μνήμη (lw,
Κεφάλαιο 4. Ο επεξεργαστής. Οργάνωση και Σχεδίαση Υπολογιστών Η ιασύνδεση Υλικού και Λογισµικού, 4 η έκδοση
Οργάνωση και Σχεδίαση Υπολογιστών Η ιασύνδεση Υλικού και Λογισµικού, 4 η έκδοση Κεφάλαιο 4 Ο επεξεργαστής ιαφάνειες διδασκαλίας του πρωτότυπου βιβλίου µεταφρασµένες στα ελληνικά και εµπλουτισµένες (µετάφραση,
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ www.cslab.ece.ntua.gr ΠΡΟΗΓΜΕΝΑ ΘΕΜΑΤΑ
Ασκήσεις Caches
Ασκήσεις Caches 1 Άσκηση 1η Θεωρήστε ένα σύστημα μνήμης με μία cache: 4-way set associative μεγέθους 256ΚΒ, με cache line 8 λέξεων. Χαρακτηριστικά συστήματος μνήμης: μέγεθος της λέξης είναι 32 bits. 1
Processor-Memory (DRAM) ιαφορά επίδοσης
Processor-Memory (DRAM) ιαφορά επίδοσης µproc 6%/yr 98 98 982 983 984 985 986 987 988 989 99 99 992 993 994 995 996 997 998 999 2 2 22 23 24 25 Performance Processor-Memory Performance Gap: (grows 5% /
Pipeline: Ένα παράδειγµα από.τη καθηµερινή ζωή. 30 min κάθε «φάση»
Pipeline: Ένα παράδειγµα από.τη καθηµερινή ζωή 1. Πλυντήριο 2. Στεγνωτήριο 3. ίπλωµα 4. αποθήκευση Time Task order A B C D 6 PM 7 8 9 10 11 12 1 2 AM Σειριακή προσέγγιση για 4 φορτία =8h 30 min κάθε «φάση»
Αρχιτεκτονική Υπολογιστών
ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΪΚΑ ΜΑΘΗΜΑΤΑ Αρχιτεκτονική Υπολογιστών Οργάνωση επεξεργαστή Διδάσκων: Επίκουρος Καθηγητής Αριστείδης Ευθυμίου Άδειες Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε
Αρχιτεκτονική Υπολογιστών
ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΪΚΑ ΜΑΘΗΜΑΤΑ Αρχιτεκτονική Υπολογιστών Υποσύστημα μνήμης Διδάσκων: Επίκουρος Καθηγητής Αριστείδης Ευθυμίου Άδειες Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες
Σχεδίαση μονάδας ελέγχου επεξεργαστή
Σχεδίαση μονάδας ελέγχου επεξεργαστή Αρχιτεκτονική Υπολογιστών 5ο εξάμηνο ΣΗΜΜΥ ακ. έτος: 29-2 Νεκτάριος Κοζύρης nkoziris@cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/courses/comparch/ Datapath ενός
ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ
ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ Θεµατική Ενότητα ΠΛΗ 21: Ψηφιακά Συστήµατα Ακαδηµαϊκό Έτος 2009 2010 Γραπτή Εργασία #3 Παράδοση: 28 Μαρτίου 2010 Άσκηση 1 (15 µονάδες) Ένας επεξεργαστής υποστηρίζει τόσο
Single Cycle Datapath. Αρχιτεκτονική Υπολογιστών. 5ο εξάμηνο ΣΗΜΜΥ ακ. έτος: Νεκ. Κοζύρης
Αρχιτεκτονική Υπολογιστών 5ο εξάμηνο ΣΗΜΜΥ ακ. έτος: 2014-2015 Νεκ. Κοζύρης nkoziris@cslab.ece.ntua.gr Single Cycle Datapath http://www.cslab.ece.ntua.gr/courses/comparch/ Άδεια Χρήσης Το παρόν εκπαιδευτικό
Κεφάλαιο 7 Ιεραρχία Μνήμης (Memory Hierarchy)
Κεφάλαιο 7 Ιεραρχία Μνήμης (Memory Hierarchy) 1 Συστήματα Μνήμης Η οργάνωση του συστήματος μνήμης επηρεάζει τη λειτουργία και απόδοση ενός μικροεπεξεργαστή: Διαχείριση μνήμης και περιφερειακών (Ι/Ο) απότολειτουργικόσύστημα
Οργάνωση Ιεραρχίας Μνήμης - Caches
Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχανικών - Μηχανικών Υπολογιστών Αρχιτεκτονική Υπολογιστών Νεκτάριος Κοζύρης Οργάνωση Ιεραρχίας Μνήμης - Caches Άδεια Χρήσης Το παρόν εκπαιδευτικό υλικό
Processor-Memory (DRAM) Διαφορά επίδοσης
Performance Processor-Memory (DRAM) Διαφορά επίδοσης 98 98 982 983 984 985 986 987 988 989 99 99 992 993 994 995 996 997 998 999 2 2 22 23 24 25 µproc 6%/yr Processor-Memory Performance Gap: (grows 5%
Υ- 01 Αρχιτεκτονική Υπολογιστών Υπόβαθρο: Κρυφές μνήμες
Υ- 01 Αρχιτεκτονική Υπολογιστών Υπόβαθρο: Κρυφές μνήμες Αρης Ευθυμίου Το σημερινό μάθημα Κρυφές μνήμες (cache memory) Βασική οργάνωση, παράμετροι: γραμμές, συσχετιστικότητα, συνολική χωρητικότητα Επίδοση:
2 η Ενδιάμεση Εξέταση Λύσεις/Απαντήσεις
ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών (ΗΜΜΥ) HMMY 212 Οργάνωση Η/Υ και Μικροεπεξεργαστές Εαρινό Εξάμηνο, 2007 2 η Ενδιάμεση Εξέταση Λύσεις/Απαντήσεις Άσκηση 1: Διασωλήνωση
Pipelined Datapath, Hazards and Forwarding
Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχανικών - Μηχανικών Υπολογιστών Αρχιτεκτονική Υπολογιστών Νεκτάριος Κοζύρης Pipelined Datapath, Hazards and Forwarding Άδεια Χρήσης Το παρόν εκπαιδευτικό
Τέτοιες λειτουργίες γίνονται διαμέσου του
Για κάθε εντολή υπάρχουν δυο βήματα που πρέπει να γίνουν: Προσκόμιση της εντολής (fetch) από τη θέση που δείχνει ο PC Ανάγνωση των περιεχομένων ενός ή δύο καταχωρητών Τέτοιες λειτουργίες γίνονται διαμέσου
Επεξεργαστής Υλοποίηση ενός κύκλου μηχανής
ΗΥ 232 Οργάνωση και Σχεδίαση Υπολογιστών Διάλεξη 9 Επεξεργαστής Υλοποίηση ενός κύκλου μηχανής Νίκος Μπέλλας Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων 1 Ti είναι Αρχιτεκτονική και τι Μικροαρχιτεκτονική
1.1 ΑΣΚΗΣΗ ΛΥΣΗ 2.1 ΑΣΚΗΣΗ ΛΥΣΗ 3.1 ΑΣΚΗΣΗ
1.1 ΑΣΚΗΣΗ i) Έστω ότι οι εντολές κινητής υποδιαστολής ευθύνονται για το 25% του χρόνου εκτέλεσης ενός προγράµµατος σε ένα µηχάνηµα. Προτείνεται να βελτιωθεί το υλικό που σχετίζεται µε αριθµούς κινητής
Κάθε functional unit χρησιμοποιείται μια φορά σε κάθε κύκλο: ανάγκη για πολλαπλό hardware = κόστος υλοποίησης!
Single-cyle υλοποίηση: Διάρκεια κύκλου ίση με τη μεγαλύτερη εντολή-worst case delay (εδώ η lw) = χαμηλή απόδοση! Αντιβαίνει με αρχή: Κάνε την πιο απλή περίπτωση γρήγορη (ίσως και εις βάρος των πιο «σύνθετων»
Η διασύνδεση Υλικού και λογισμικού David A. Patterson και John L. Hennessy. Chapter 5. Ο επεξεργαστής: διαδρομή δεδομένων και μονάδα ελέγχου
Η διασύνδεση Υλικού και λογισμικού David A. Patterson και John L. Hennessy Chapter 5 Ο επεξεργαστής: διαδρομή δεδομένων και μονάδα ελέγχου Ενδέκατη (11 η ) δίωρη διάλεξη. Διαφάνειες διδασκαλίας από το
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ www.cslab.ece.ntua.gr ΠΡΟΗΓΜΕΝΑ ΘΕΜΑΤΑ
Προτεινόμενες Λύσεις 1 ης Ενδιάμεσης Εξέτασης στο ΗΜΥ213 & Αποτελέσματα
Προτεινόμενες Λύσεις ης Ενδιάμεσης Εξέτασης στο ΗΜΥ & Αποτελέσματα Αποτελέσματα ης Ενδιάμεσης x(-9) x (-) Series x (-) x (-) 9 Μέσος όρος:.9/ Άσκηση srl/sll Ποιο θα είναι το περιεχόµενο του καταχωρητή
Παραδείγματα Assembly (Μέρος
Παραδείγματα Assembly (Μέρος Β) 1 Άσκηση 1 Γράψτε ένα πρόγραμμα (4 εντολών) με το οποίο μπορείτε να προσθέσετε το περιεχόμενο των θέσεων μνήμης 0Χ30000000 και 0Χ30000001. Το αποτέλεσμα να αποθηκευτεί ως
Επανάληψη Σύστημα Διασωλήνωσης (Pipelining) Κεφάλαιο 4 - Σύστημα ιασωλήνωσης
Επανάληψη Σύστημα Διασωλήνωσης (Pipelining) 1 ιασωλήνωση 2 Pipelining Παραλληλισμός + Pipelining 3 Χρόνος Εκτέλεσης = I x CPI x Cycle Time Με ή χωρις pipeline το Ι είναι το ίδιο όπως και τo CPI = 1. Το
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών Κρυφές Μνήμες. (οργάνωση, λειτουργία και απόδοση)
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2016-17 Κρυφές Μνήμες (οργάνωση, λειτουργία και απόδοση) http://mixstef.github.io/courses/comparch/ Μ.Στεφανιδάκης Ιεραρχία συχνά και το
Εντολές του MIPS (2)
ΗΥ 134 Εισαγωγή στην Οργάνωση και στον Σχεδιασμό Υπολογιστών Ι Διάλεξη 3 Εντολές του MIPS (2) Νίκος Μπέλλας Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων 1 Παράδειγμα (συνέχεια από προηγ. διάλεξη) $s3
Αρχιτεκτονική Υπολογιστών
ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΪΚΑ ΜΑΘΗΜΑΤΑ Αρχιτεκτονική Υπολογιστών Υποσύστημα μνήμης Διδάσκων: Επίκουρος Καθηγητής Αριστείδης Ευθυμίου Άδειες Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ
ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ Ε Ρ Γ ΑΣ Τ ΗΡ ΙΟ Υ ΠΟΛΟΓΙΣ Τ ΙΚΩΝ Σ Υ Σ Τ ΗΜΑΤΩΝ w w w. c s l ab.ece.ntua.gr
ΕΠΛ 605: ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ ΧΕΙΜΕΡΙΝΟ ΕΞΑΜΗΝΟ 2018 ΕΡΓΑΣΙΑ 3 (13/10/2018) Ηµεροµηνία Παράδοσης δεύτερου µέρους: 18/10/2018
ΕΠΛ 605: ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ ΧΕΙΜΕΡΙΝΟ ΕΞΑΜΗΝΟ 2018 ΕΡΓΑΣΙΑ 3 (13/10/2018) Ηµεροµηνία Παράδοσης δεύτερου µέρους: 18/10/2018 Ηµεροµηνία Παράδοσης πρώτου µέρους: 25/10/2018 Θα πρέπει να παραδώσετε
Κεφάλαιο 4. Ο επεξεργαστής
Κεφάλαιο 4 Ο επεξεργαστής Εισαγωγή Παράγοντες απόδοσης της CPU Πλήθος εντολών Καθορίζεται από την αρχιτεκτονική συνόλου εντολών και το μεταγλωττιστή CPI και Χρόνος κύκλου Καθορίζεται από το υλικό της CPU
ΘΕΜΑΤΑ & ΑΠΑΝΤΗΣΕΙΣ Α. ΨΗΦΙΑΚΗ ΣΧΕ ΙΑΣΗ
ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΣΧΟΛΗ ΘΕΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ Θεµατική Ενότητα ΠΛΗ 2: Ψηφιακά Συστήµατα Ακαδηµαϊκό Έτος 2009 200 Ηµεροµηνία Εξέτασης Τετάρτη 2.6.200
Εντολές γλώσσας μηχανής
Εντολές γλώσσας μηχανής Στον υπολογιστή MIPS η εντολή πρόσθεσε τα περιεχόμενα των καταχωρητών 17 και 20 και τοποθέτησε το αποτέλεσμα στον καταχωρητή 9 έχει την μορφή: 00000010001101000100100000100000 Πεδία
Multi Cycle Datapath. Αρχιτεκτονική Υπολογιστών. 5ο εξάμηνο ΣΗΜΜΥ ακ. έτος: Νεκ. Κοζύρης
Αρχιτεκτονική Υπολογιστών 5ο εξάμηνο ΣΗΜΜΥ ακ. έτος: 2014-2015 Νεκ. Κοζύρης nkoziris@cslab.ece.ntua.gr Multi Cycle Datapath http://www.cslab.ece.ntua.gr/courses/comparch/ Άδεια Χρήσης Το παρόν εκπαιδευτικό
ΠΛΕ- 027 Μικροεπεξεργαστές 5ο μάθημα: Αρχιτεκτονική πυρήνα: υλοποίηση ενός κύκλου
ΠΛΕ- 27 Μικροεπεξεργαστές 5ο μάθημα: Αρχιτεκτονική πυρήνα: υλοποίηση ενός κύκλου Αρης Ευθυμίου Δομή σύγχρονων υπολογιστών Κώδικας μηχανής Αρχιτεκτονικό συνόλο εντολών (InstrucDon Set Architecture ISA)
ΗΥ 232 Οργάνωση και Σχεδίαση Υπολογιστών. Διάλεξη 3 Εντολές του MIPS (2)
ΗΥ 232 Οργάνωση και Σχεδίαση Υπολογιστών Διάλεξη 3 Εντολές του MIPS (2) Νίκος Μπέλλας Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Η/Y Παράδειγμα (συνέχεια από προηγ. διάλεξη) $s3 = &A[0] = 0x0001080 &A[8]
Ιεραρχία Μνήμης. Ιεραρχία μνήμης και τοπικότητα. Σκοπός της Ιεραρχίας Μνήμης. Κρυφές Μνήμες
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2016-17 Κρυφές Μνήμες (οργάνωση, λειτουργία και απόδοση) http://mixstef.github.io/courses/comparch/ Μ.Στεφανιδάκης Για βελτίωση της απόδοσης
ΜΥΥ- 402 Αρχιτεκτονική Υπολογιστών Φροντιστήριο: MIPS assembly
ΜΥΥ- 402 Αρχιτεκτονική Υπολογιστών Φροντιστήριο: MIPS assembly Αρης Ευθυμίου Το σημερινό μάθημα! Σύνταξη εντολών! Θέματα σχετικά με τη προσπέλαση, οργάνωση μνήμης διευθύνση για κάθε byte διευθύνσεις λέξεων
Επιπλέον διδακτικό υλικό κρυφών μνημών: set-associative caches, πολιτικές αντικατάστασης, χειρισμός εγγραφών
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΡΗΤΗΣ Οργάνωση Υπολογιστών Επιπλέον διδακτικό υλικό κρυφών μνημών: set-associative caches, πολιτικές αντικατάστασης, χειρισμός εγγραφών Μανόλης Γ.Η. Κατεβαίνης Τμήμα Επιστήμης
Κεντρική Μονάδα Επεξεργασίας
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2016-17 Κεντρική Μονάδα Επεξεργασίας (Σχεδιασμός και λειτουργία μιας απλής ΚΜΕ) http://mixstef.github.io/courses/comparch/ Μ.Στεφανιδάκης
Αρχιτεκτονική υπολογιστών
1 Ελληνική Δημοκρατία Τεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου Αρχιτεκτονική υπολογιστών Ενότητα 11-12 : Δομή και Λειτουργία της CPU Ευάγγελος Καρβούνης Παρασκευή, 22/01/2016 2 Οργάνωση της CPU Η CPU πρέπει:
Πανεπιστήμιο Θεσσαλίας Τμήμα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών
Πανεπιστήμιο Θεσσαλίας Τμήμα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών Αρχιτεκτονική Υπολογιστών Άσκηση 11 (εργαστηριακή): Ασκήσεις Εξαμήνου Μέρος Γ Δεκέμβριος 2016 Γράψτε ένα πρόγραμμα προσομοίωσης
Chapter 5. Ο επεξεργαστής: διαδρομή δεδομένων και μονάδα ελέγχου. Ενδέκατη (11 η ) δίωρη διάλεξη.
Chapter 5 Ο επεξεργαστής: διαδρομή δεδομένων και μονάδα ελέγχου Ενδέκατη (11 η ) δίωρη διάλεξη. Διαφάνειες διδασκαλίας από το πρωτότυπο αγγλικό βιβλίο (4 η έκδοση), μετάφραση: Καθ. Εφαρμογών Νικόλαος Πετράκης,
Κεφάλαιο 4: Pipelining 75
Κεφάλαιο 4: Pipelining 75 4. Pipelining Το pipelining (στα ελληνικά ορισμένες φορές καλείται σωλήνωση αλλά θα αποφύγουμε τη χρήση αυτού του όρου εδώ) είναι η λειτουργία κατά την οποία η εκτέλεση μιας διαδικασίας
Πανεπιστήμιο Θεσσαλίας Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων
Πανεπιστήμιο Θεσσαλίας Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων Οργάνωση Η/Υ Ενότητα 1η: Εισαγωγή στην Οργάνωση Η/Υ Άσκηση 1: Αναλύστε τη διαδοχική εκτέλεση των παρακάτω εντολών MIPS με βάση τις
Αρχιτεκτονική Υπολογιστών
ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΪΚΑ ΜΑΘΗΜΑΤΑ Αρχιτεκτονική Υπολογιστών Οργάνωση επεξεργαστή Διδάσκων: Επίκουρος Καθηγητής Αριστείδης Ευθυμίου Άδειες Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε
Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών H/Y Department of Electrical and Computer Engineering. Εργαστήριο 1. Χειμερινό Εξάμηνο
Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών H/Y Department of Electrical and Computer Engineering Οργάνωση και Σχεδίαση Η/Y (HY232) Εργαστήριο 1 Χειμερινό Εξάμηνο 2016-2017 Στόχοι του εργαστηρίου Εντολές
Αρχιτεκτονική Υπολογιστών II 16-2-2012. Ενδεικτικές απαντήσεις στα θέματα των εξετάσεων
Αρχιτεκτονική Υπολογιστών II 6 --0 Ενδεικτικές απαντήσεις στα θέματα των εξετάσεων Θέμα. Τι γνωρίζετε για την τοπικότητα των αναφορών και ποιών μονάδων του υπολογιστή ή τεχνικών η απόδοση εξαρτάται από
; Γιατί είναι ταχύτερη η λήψη και αποκωδικοποίηση των εντολών σταθερού μήκους;
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2015-16 Αρχιτεκτονικές Συνόλου Εντολών (ΙΙ) (Δομή Εντολών και Παραδείγματα) http://di.ionio.gr/~mistral/tp/comparch/ Μ.Στεφανιδάκης Αρχιτεκτονική
ΕΠΛ221: Οργάνωση Υπολογιστών και Συμβολικός Προγραμματισμός Κεφ. 4: O επεξεργαστής Σύστημα Διασωλήνωσης (Pipelining)
ΕΠΛ221: Οργάνωση Υπολογιστών και Συμβολικός Προγραμματισμός Κεφ. 4: O επεξεργαστής Σύστημα Διασωλήνωσης (Pipelining) 1 ιασωλήνωση 2 Διασωλήνωση και Παραλληλισμός (Parallelism) Διασωλήνωση (Pipelining):
Άσκηση IF ID EX MEM WB α. 300ps 400ps 350ps 500ps 100ps β. 200ps 150ps 120ps 190ps 140ps
Άσκηση 4.12 Στην άσκηση αυτή, εξετάζουµε την επίδραση της διοχέτευσης στο χρόνο κύκλου ρολογιού του επεξεργαστή. Τα προβλήµατα αυτής της άσκησης θεωρούν ότι τα µεµονωµένα στάδια της διαδροµής δεδοµένων
ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΙΑΣ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΔΕΥΤΕΡΗ ΠΡΟΟΔΟΣ ΣΤΗΝ ΟΡΓΑΝΩΣΗ ΣΤΟΥΣ Η/Y (ΗΥ232)
ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΙΑΣ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ Η/Υ ΔΕΥΤΕΡΗ ΠΡΟΟΔΟΣ ΣΤΗΝ ΟΡΓΑΝΩΣΗ ΣΤΟΥΣ Η/Y (ΗΥ232) Σάββατο, 26 Νοεμβρίου 2016 ΔΙΑΡΚΕΙΑ ΔΙΑΓΩΝΙΣΜΑΤΟΣ 120 ΛΕΠΤΑ 1) Υλοποίηση
i Όλες οι σύγχρονες ΚΜΕ είναι πολυπλοκότερες!
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2016-17 Κεντρική Επεξεργασίας (Σχεδιασμός και λειτουργία μιας απλής ΚΜΕ) http://mixstef.github.io/courses/comparch/ Μ.Στεφανιδάκης Η υπολογιστική
Παραλληλισμός σε επίπεδο εντολών
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2015-16 Παραλληλισμός σε επίπεδο εντολών (Pipelining και άλλες τεχνικές αύξησης απόδοσης) http://di.ionio.gr/~mistral/tp/comparch/ Μ.Στεφανιδάκης
Ενότητα 2: Η κρυφή µνήµη και η λειτουργία της
Ενότητα 2: Η κρυφή µνήµη και η λειτουργία της Στην ενότητα αυτή θα αναφερθούµε εκτενέστερα στη λειτουργία και την οργάνωση της κρυφής µνήµης. Θα προσδιορίσουµε τις βασικές λειτουργίες που σχετίζονται µε
Μικροεπεξεργαστές - Μικροελεγκτές Ψηφιακά Συστήματα
Μικροεπεξεργαστές - Μικροελεγκτές Ψηφιακά Συστήματα 1. Ποια είναι η σχέση της έννοιας του μικροεπεξεργαστή με αυτή του μικροελεγκτή; Α. Ο μικροεπεξεργαστής εμπεριέχει τουλάχιστο έναν μικροελεγκτή. Β. Ο
Επεξεργαστής Υλοποίηση ενός κύκλου μηχανής
ΗΥ 232 Οργάνωση και Σχεδίαση Υπολογιστών Διάλεξη 9 Επεξεργαστής Υλοποίηση ενός κύκλου μηχανής Νίκος Μπέλλας Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Η/Υ 1 Ti είναι Αρχιτεκτονική και τι Μικροαρχιτεκτονική