ΠΑΝΕΠΗΣΤΗΜΙΟ ΠΑΤΡΩΝ ΤΜΗΜΑ ΜΗΧ/ΚΩΝ Η/Υ & ΠΛΗΡΟΦΟΡΙΚΗΣ. Εργασία στα Πλαίσια του μαθήματος: ΔΙΑΣΥΝΔΕΣΗ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Μέγεθος: px
Εμφάνιση ξεκινά από τη σελίδα:

Download "ΠΑΝΕΠΗΣΤΗΜΙΟ ΠΑΤΡΩΝ ΤΜΗΜΑ ΜΗΧ/ΚΩΝ Η/Υ & ΠΛΗΡΟΦΟΡΙΚΗΣ. Εργασία στα Πλαίσια του μαθήματος: ΔΙΑΣΥΝΔΕΣΗ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ"

Transcript

1 ΠΑΝΕΠΗΣΤΗΜΙΟ ΠΑΤΡΩΝ ΤΜΗΜΑ ΜΗΧ/ΚΩΝ Η/Υ & ΠΛΗΡΟΦΟΡΙΚΗΣ Εργασία στα Πλαίσια του μαθήματος: ΔΙΑΣΥΝΔΕΣΗ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Ακαδημαϊκό Έτος: Μπεχτσούδης Ανέστης Επικοινωνία Spartan 3AN FPGA Board με PS/2 πληκτρολόγιο Abstract: Η εργασία έχει ως αντικείμενο τη διασύνδεση(interface) ενός PS2 πληκτρολογίου με κάποιο host machine. Αρχικά θα παρουσιαστεί θεωρητικά το πρωτόκολλο αναλύοντας τα ηλεκτρικά και φυσικά χαρακτηριστικά αυτού. Για το ρόλο του host machine έχει επιλεγεί ένα Spartan 3AN FPGA Board της Xilinx. Παρουσιάζεται ο απαιτούμενος κώδικας σε Verilog για την υλοποίηση του PS2 καθώς και όλα τα σχηματικά και λογικά διαγράμματα των απαιτούμενων κυκλωμάτων. Τέλος παρουσιάζονται οι λεπτομέρειες επικοινωνίας ενός PS2 πληκτρολογίου με ένα PC μέσω του FPGA board.

2 Περιεχόμενα: Κεφάλαιο 1 ο PS2 Keyboard Interface 1. Εισαγωγή 2. Φυσική Διασύνδεση Physical Interface 3. Ηλεκτρική Διασύνδεση Electrical Interface 4. Επικοινωνία: Γενική Περιγραφή 5. Device to Host Επικοινωνία 6. Host to Device Επικοινωνία 7. Κώδικες Σάρωσης Scan Codes Κεφάλαιο 2 ο FPGA Field Programmable Gate Arrays 1. Εισαγωγή Γενικά Χαρακτηριστικά 2. Αρχιτεκτονική 3. Σχεδιασμός Προγραμματισμός FPGA 4. Spartan 3AN Σύντομη Περιγραφή Αναπτυξιακής Πλακέτας Κεφάλαιο 3 ο Κώδικας Υλοποίησης Λειτουργικά Modules 1. PS2 Port Receiving Module 2. PS2 Scan Code Monitor Module 3. PS2 Interface Circuit 4. Universal Asynchronous Receiver Transmitter UART 1. Εισαγωγή 2. UART Receiver 3. UART Transmitter 4. UART Overall System 5. Πρόσθετα Αρχεία Κώδικα Κεφάλαιο 4 ο Verification Circuits Κυκλώματα επιβεβαίωσης Ορθής Λειτουργίας 1. UART Verification Circuit 2. PS2 Verification Circuit Βιβλιογραφία - Πηγές

3 Κεφάλαιο 1 ο PS2 Interface 1.1 Εισαγωγή Το PS2 port παρουσιάστηκε στους προσωπικούς υπολογιστές τις IBM Personal System/2. Πρόκειται για ένα ευρέως διαδεδομένο interface επικοινωνίας τόσο του πληκτρολογίου όσο και του mouse (ποντικιού) με τον εκάστοτε host. Το PS2 port για τους σκοπούς της επικοινωνίας διαθέτει 2 γραμμές, μία γραμμή για την μεταφορά των δεδομένων, τα οποία και μεταφέρονται σειριακά, και μία γραμμή για την μετάδοση της πληροφορίας του ρολογιού (clock), το οποίο καθορίζει πότε τα δεδομένα είναι έγκυρα και μπορούν να διαβαστούν. Η πληροφορία μεταδίδεται σε πακέτα των 11-bit, τα οποία περιέχουν: ένα bit έναρξης (start bit), 8 bits πληροφορίας (data bits), ένα bit περιττής ισοτιμίας (odd parity bit) και ένα bit τερματισμού (stop bit) (στην host-to-device επικοινωνία υπάρχει και ένα 12 ο ACK bit). Παρόλο που το βασικό μοτίβο των πακέτων είναι ίδιο για το πληκτρολόγιο και το ποντίκι, υπάρχει διαφορετική ερμηνεία στα bit πληροφορίας. Η επικοινωνία είναι διπλής κατεύθυνσης (bidirectional host-to-device device-to-host) και ο host μπορεί να στείλει εντολές στη συσκευή για να ρυθμίσει συγκεκριμένες παραμέτρους. 1.2 Φυσική Διασύνδεση Physical Interface Το φυσικό PS/2 port έχει 2 μορφών βύσματα σύνδεσης (connectors): Το 5-pin DIN και το 6-pin mini-din (βλέπε εικόνα παρακάτω για τη μορφή των βυσμάτωνακροδεκτών). Και τα δύο είναι ακριβώς (ηλεκτρικά) ίδια, με μόνη πρακτική διαφορά αυτή της οργάνωσης των ακροδεκτών. Αυτό σημαίνει ότι μπορεί να γίνει εύκολα μετάβαση από τον ένα στον άλλο με ένα προσαρμογέα (adaptor). Το DIN πρότυπο δημιουργήθηκε από το Γερμανικό Οργανισμό Προτυποποιήσεων (Deutsch Standardization Organization).

4 Τα πληκτρολόγια μπορούν να κάνουν χρήση τόσο του 5-pin όσο και του 6-pin προτύπου, αλλά με το δεύτερο να έχει επικρατήσει. Αυτά με 6-pin διασύνδεση είναι ευρέως γνωστά ως PS2 Πληκτρολόγια, ενώ αυτά με 5-pin διασύνδεση ονομάζονται AT συσκευές (ή XT το οποίo χρησιμοποιούνταν αρκετά παλαιότερα). Όλα τα μοντέρνα πληκτρολόγια τα οποία προορίζονται για PCs βασίζονται πλέον στο USB πρωτόκολλο, κάτι το οποίο όμως δεν θα αναλυθεί εδώ σε αυτή την εργασία. 1.3 Ηλεκτρική Διασύνδεση Electrical Interface V CC (+3.3V V)και Ground παρέχουν την απαιτούμενη ισχύ στην συσκευή. Το ρεύμα που αντλεί η συσκευή δεν πρέπει να ξεπερνάει τα 275mA ενώ ειδική μέριμνα πρέπει να υπάρχει για την αποφυγή των αυξομειώσεων στην τάση τροφοδοσίας. Τέτοιες απότομες διακυμάνσεις στην τάση τροφοδοσίας, μπορούν να δημιουργηθούν από το hot-pluggin (σύνδεση/αποσύνδεση της συσκευής όσο το σύστημα είναι σε λειτουργία). Για αυτό το λόγο όλες οι μητρικές έχουν τρόπους προστασίας (auto-reset Poly fuses) αλλά καλό είναι να αποφεύγεται από το χρήστη η σύνδεση συσκευών όσο είναι ενεργό το σύστημα. Τόσο η γραμμή των δεδομένων όσο και αυτή του ρολογιού είναι ανοιχτού συλλέκτη (open-collector) με pullup αντιστάσεις στο V cc. Μία συνδεσμολογία ανοιχτού συλλέκτη έχει δύο πιθανές καταστάσεις (χαμηλή-low και υψηλής εμπέδισης-high impedance). Στη χαμηλή κατάσταση, ένα τρανζίστορ άγει προς τη γείωση. Ενώ στην υψηλή εμπέδιση, το σύστημα συμπεριφέρεται ως ένα ανοιχτό κύκλωμα και δεν οδηγεί καθόλου τη γραμμή (ούτε χαμηλό ούτε υψηλό δυναμικό). Σημείωση: Στο διπλανό σχήμα έχει γίνει χρήση του ίδιου ακροδέκτη για είσοδο και έξοδο και έχουν χρησιμοποιηθεί οι εσωτερικές pullup αντιστάσεις του host. Στο αναπτυξιακό που παρουσιάζουμε αυτές έχουν 270Ω τιμή. 1.4 Επικοινωνία: Γενική Περιγραφή Τα PS/2 πληκτρολόγια υλοποιούν ένα σύγχρονο σειριακό πρωτόκολλο διπλής κατεύθυνσης. Η αρτηρία είναι σε κατάσταση idle όταν και οι δύο γραμμές είναι σε υψηλό δυναμικό (open-collector). Αυτή είναι η μόνη κατάσταση από την οποία επιτρέπεται η εκκίνηση της μετάδοσης δεδομένων από και προς τη συσκευή. Ο host

5 έχει πλήρη έλεγχο πάνω στην αρτηρία και μπορεί να εμποδίσει την επικοινωνία οποιαδήποτε χρονική στιγμή θέτοντας τη γραμμή του ρολογιού σε χαμηλό δυναμικό (low). Εάν ο host θέλει να στείλει δεδομένα στο πληκτρολόγιο, πρέπει πρώτα να διακόψει την επικοινωνία θέτοντας τη γραμμή του ρολογιού σε low. Στη συνέχεια ο host θέτει τη γραμμή δεδομένων σε low και απελευθερώνει τη γραμμή ρολογιού. Αυτή είναι η Request-to-Send κατάσταση και ειδοποιεί τη συσκευή για να αρχίσει να παράγει παλμούς ρολογιού (κάθε συσκευή περιέχει μία γεννήτρια παλμών). Τα παραπάνω συνοψίζονται στον παρακάτω πίνακα: Data Clock Λειτουργία High High Idle High Low Διακοπή Επικοινωνίας low high Host Request-to-send Όλα τα δεδομένα μεταφέρονται με ένα byte (8 bits) τη φορά και κάθε ένα από αυτά στέλνεται σε πακέτα των 11 bits (ή 12 bits), τα οποία είναι τα εξής: 1 ψηφίο εκκίνησης start bit 8 ψηφία δεδομένων data bits 1 ψηφίο περιττής ισοτιμίας odd parity bit 1 ψηφίο τερματισμού stop bit 1 ψηφίο επιβεβαίωσης ACK bit (μόνο στην host-to-device) Το ψηφίο ισοτιμίας παίρνει την τιμή 1 εάν υπάρχει ζυγός αριθμός άσσων στα ψηφία δεδομένων και την τιμή 0 εάν υπάρχει μονός αριθμός άσσων στα ψηφία δεδομένων. Ο αριθμός των άσσων στα δεδομένα και το ψηφίο ισοτιμίας πάντα έχουν περιττό άθροισμα. Το ψηφίο ισοτιμίας χρησιμοποιείται για την ανίχνευση των λαθών στην επικοινωνία. Τα δεδομένα διαβάζονται από τον host κατά την καθοδική ακμή του ρολογιού, ενώ τα δεδομένα που στέλνονται από τον host στη συσκευή διαβάζονται στην ανοδική ακμή του ρολογιού. Η συχνότητα του ρολογιού πρέπει να είναι μεταξύ 10 και 16,7 khz. Αυτό σημαίνει πως το ρολόι πρέπει να είναι σε υψηλό δυναμικό για μs και σε χαμηλό για άλλο τόσο. 1.5 Device to Host Επικοινωνία Τόσο η γραμμή δεδομένων όσο και αυτή του ρολογιού είναι ανοιχτού συλλέκτη. Μία αντίσταση συνδέεται μεταξύ του της γραμμής και των +5V, άρα η κατάσταση idle της αρτηρίας είναι high. Όταν η συσκευή θέλει να στείλει πληροφορία, πρώτα ελέγχει την γραμμή του ρολογιού για να σιγουρευτεί ότι είναι σε υψηλό δυναμικό. Εάν δεν είναι, σημαίνει ότι ο host έχει εμποδίσει την επικοινωνία και η συσκευή πρέπει να αποθηκεύσει προσωρινά τα δεδομένα σε

6 κάποιο τοπικό buffer μέχρι να ελευθερώσει το ρολόι ο host. Η γραμμή του ρολογιού πρέπει να είναι συνεχόμενα για τουλάχιστον 50 μs σε υψηλό δυναμικό πριν η συσκευή μπορέσει να μεταφέρει δεδομένα. Η συσκευή γράφει ένα bit στη γραμμή δεδομένων όταν το ρολόι είναι high και διαβάζεται από τον host όταν το ρολόι είναι low. Η διαδικασία αυτή συνοψίζεται στις παρακάτω εικόνες: Η παρακάτω εικόνα περιέχει τον κωδικό σάρωσης του πλήκτρου Q (15h) ο οποίος αποστέλλεται από το πληκτρολόγιο στον υπολογιστή. Το κανάλι Α είναι το σήμα ρολογιού και το κανάλι Β το σήμα των δεδομένων. Η συχνότητα του ρολογιού είναι khz. Ο χρόνος από την ανοδική ακμή του ρολογιού μέχρι την μετάβαση των δεδομένων πρέπει να είναι το ελάχιστο 5 μs. Ο χρόνος από την μετάβαση των δεδομένων μέχρι την καθοδική ακμή του ρολογιού πρέπει να είναι το ελάχιστον 5 μs και όχι μεγαλύτερο από 25μs. Ο host μπορεί να διακόψει την επικοινωνία οποιαδήποτε χρονική στιγμή θέτοντας τη γραμμή του ρολογιού σε χαμηλό δυναμικό για τουλάχιστον 100μs. Εάν η επικοινωνία διακοπή πριν από τον 11 ο παλμό, η συσκευή πρέπει να διακόψει την τρέχουμε μετάδοση και να προετοιμαστεί να ξανά-μεταδώσει αυτή την πληροφορία όταν ο host απελευθερώσει το clock. Για παράδειγμα εάν γίνει η διακοπή κατά την αποστολή του δεύτερου byte από ένα 2-byte break code, πρέπει να μεταδοθούν ξανά και τα δύο bytes του break code και όχι μόνο αυτό που διακόπηκε. Εάν ο host θέσει το ρολόι σε low πριν από την πρώτη μετάβαση high-to-low, ή μετά την καθοδική ακμή του τελευταίου παλμού ρολογιού, η συσκευή δεν

7 χρειάζεται να μεταδώσει ξανά κανένα δεδομένο. Παρόλα αυτά, εάν δημιουργηθούν νέα δεδομένα πρέπει να αποθηκευτούν σε buffer μέχρι να απελευθερώσει ο host το ρολόι. Τα πληκτρολόγια έχουν ένα 16-byte buffer για αυτό το σκοπό. Εάν συμβούν περισσότερες από 16-byte πιέσεις πλήκτρων (βλέπε παρ. 1.7), αυτές αγνοούνται μέχρι να υπάρξει χώρος στον buffer. 1.6 Host to Device Επικοινωνία Τα πακέτα τα οποία αποστέλλονται είναι ελάχιστα διαφορετικά στην host-todevice επικοινωνία. Καταρχήν, μία PS/2 συσκευή πάντα παράγει παλμούς ρολογιού. Εάν ο host θέλει να στείλει δεδομένα, πρέπει πρώτα να θέσει τις γραμμές δεδομένων και ρολογιού σε κατάσταση request-to-send ως εξής: Διακόπτει την επικοινωνία θέτοντας τη γραμμή ρολογιού σε low για τουλάχιστον 100μs Θέτει την γραμμή δεδομένων σε low και απελευθερώνει το ρολόι Η συσκευή πρέπει να ελέγχει για αυτή την κατάσταση περιοδικά και όχι με χρόνο πάνω από 10ms. Όταν η συσκευή ανιχνεύσει αυτή την κατάσταση, ξεκινάει να παράγει σήμα ρολογιού και δεδομένα σε ομάδες των 8bit ακολουθούμενα από ένα ψηφίο διακοπής (stop bit). Ο host αλλάζει τη γραμμή δεδομένων μόνο όταν η γραμμή ρολογιού είναι σε χαμηλό δυναμικό, και τα δεδομένα διαβάζονται από τη συσκευή όταν το ρολόι είναι σε high. Πρόκειται ουσιαστικά δηλαδή για το αντίθετο από ότι στην device-to-host επικοινωνία. Μετά από τη λήψη του ψηφίου τερματισμού, η συσκευή επιβεβαιώνει το ληφθέν byte θέτοντας τη γραμμή δεδομένων σε low και παράγοντας ένα τελευταίο παλμό ρολογιού. Εάν ο host δεν απελευθερώσει τη γραμμή δεδομένων μετά των 11 ο παλμό, η συσκευή θα συνεχίσει να παράγει παλμούς έως ότου η γραμμή δεδομένων απελευθερωθεί (η συσκευή θα παράγει σφάλμα). Ο host μπορεί να διακόψει την επικοινωνία σε χρόνο μικρότερο από τον 11 ο παλμό (ack bit) κρατώντας τη γραμμή του ρολογιού σε χαμηλό δυναμικό για τουλάχιστον 100μs. Συνοψίζουμε λοιπόν την διαδικασία στα παρακάτω 11 βήματα: 1. Η γραμμή ρολογιού σε low για τουλάχιστον 100μs 2. Γραμμή δεδομένων σε low 3. Απελευθέρωση της γραμμής ρολογιού 4. Αναμονή προκειμένου η συσκευή να φέρει τη γραμμή ρολογιού σε low 5. Αποστολή του πρώτου ψηφίου δεδομένων 6. Αναμονή προκειμένου η συσκευή να θέσει το ρολόι σε high 7. Αναμονή προκειμένου η συσκευή να θέσει το ρολόι σε low 8. Επανάληψη των βημάτων 5-7 για ακόμα 7 ψηφία δεδομένων και το ψηφίο ισοτιμίας 9. Απελευθέρωση της γραμμής δεδομένων 10. Αναμονή μέχρι να θέσει η συσκευή τη γραμμή δεδομένων σε low

8 11. Αναμονή μέχρι να θέσει η συσκευή τη γραμμή ρολογιού σε low 12. Αναμονή μέχρι η συσκευή να απελευθερώσει τις γραμμές δεδομένων και ρολογιού Η επόμενη εικόνα παρουσιάζει γραφικά όσα αναλύθηκαν παραπάνω: 1.7 Κώδικες Σάρωσης Scan Codes Ένα πληκτρολόγιο αποτελείται από ένα μητρώο πλήκτρων και ένα ενσωματωμένο μικροελεγκτή (embedded microcontroller) ο οποίος σαρώνει (scans) τις δραστηριότητες των πλήκτρων και στέλνει τους ανάλογους κωδικούς σάρωσης (scan codes). Υπάρχουν 3 ειδών δραστηριότητες στα πλήκτρα: Όταν ένα πλήκτρο πιέζεται, ο ανάλογος κωδικός του πλήκτρου (make code) μεταδίδεται Όταν ένα πλήκτρο πιέζεται συνεχόμενα, μία κατάσταση γνωστή και ως typematic, ο κωδικός του πλήκτρου μεταδίδεται συνεχώς με μία συγκεκριμένη ταχύτητα. Εξ ορισμού, ένα PS2 πληκτρολόγιο μεταδίδει τους κωδικούς περίπου κάθε 100ms μετά την πίεση του πλήκτρου για 0.5sec. Όταν ένα πλήκτρο απελευθερώνεται, ο κωδικός διακοπής (break code) μεταδίδεται. Οι κωδικοί των πλήκτρων του κυρίως κομματιού του PS2 πληκτρολογίου (κάθε εταιρία κατασκευής ενδέχεται να προσθέτει δικές τις λειτουργίες) φαίνεται στην παρακάτω εικόνα.

9 Ο κωδικός είναι συνήθως μήκους 1 byte και αναπαρίσταται από δύο δεκαεξαδικά (hex) ψηφία. Για παράδειγμα ο κωδικός του πλήκτρου A είναι 1C. Αυτός ο κωδικός μπορεί να εισαχθεί σε ένα πακέτο και να αποσταλεί. Ο κωδικός από μερικά πλήκτρα ειδικού σκοπού, τα οποία είναι γνωστά και ως πλήκτρα επέκτασης (extended keys), μπορούν να έχουν μήκος 2 έως 4 byte. Για παράδειγμα ο κωδικός του άνω βέλους είναι E0 75. Συνεπώς πολλαπλά πακέτα χρειάζονται για αυτές τις μεταφορές πληροφορίας. Οι κωδικοί διακοπής των συνηθισμένων πλήκτρων αποτελούνται από το F0 h ακολουθούμενο από τον κωδικό του πλήκτρου. Για παράδειγμα ο κωδικός διακοπής του A είναι F0 1C. Το PS2 πληκτρολόγιο μεταδίδει μία ακολουθία από κωδικούς ανάλογα με την δραστηριότητα των πλήκτρων. Για παράδειγμα όταν πιέζουμε και απελευθερώνουμε το πλήκτρο A, το πληκτρολόγιο μεταδίδει τον κωδικό του πλήκτρου και τον κωδικό διακοπής, 1C F0 1C. Εάν το πλήκτρο πατηθεί για αρκετή ώρα προτού απελευθερωθεί, τότε ο κωδικό μεταδίδεται πολλαπλές φορές (1C 1C 1C 1C F0 1C). Πολλαπλά πλήκτρα μπορούν να πατηθούν την ίδια χρονική στιγμή. Για παράδειγμα πρώτα μπορεί να πατηθεί το πλήκτρο shift (του οποίου ο κωδικός είναι 12) και μετά να πατηθεί το A, έπειτα να απελευθερωθεί το A και τέλος να απελευθερωθεί και το shift. Ο αποστελλόμενος κωδικός ακολουθεί τους κωδικούς σάρωσης και τους κωδικούς διακοπής των 2 πλήκτρων (12 1C F0 1C F0 12). Τέλος έχουμε και τις εντολές που μπορεί να στείλει ο host στο PS2 πληκτρολόγιο. Οι κυριότερες από αυτές παρουσιάζονται στον παρακάτω πίνακα: Κωδικός ED EE F3 FE FF Περιγραφή Turn on/off Num Lock, Caps Lock και Scroll Lock LEDs. Αποστέλλεται ένα πακέτο στο οποίο εάν υπάρχει 1 στα bit 0,1 και 2 (Scroll, Num, Caps Lock αντίστοιχα) ανάβει το αντίστοιχο LED (τα υπόλοιπα bit αγνοούνται) Echo Το πληκτρολόγιο απαντάει με τον ίδιο κωδικό Set scan code repeat rate Το πληκτρολόγιο επιβεβαιώνει την λήψη του F3 επιστρέφοντας ένα FA, μετά το οποία ο host στέλνει ένα δεύτερο byte για να καθορίσει το ρυθμό επανάληψης Resend Επανααποστολή του τελευταίου κωδικού Reset Κεφάλαιο 2 ο FPGA (Field Programmable Gate Arrays) 2.1 Εισαγωγή Γενικά Χαρακτηριστικά Το FPGA (Field Programmable Gate Array Λογικές Διατάξεις Πυλών Προγραμματιζόμενου Πεδίου) είναι ένα ολοκληρωμένο κύκλωμα σχεδιασμένο να προγραμματίζεται από τον καταναλωτή ή τον σχεδιαστή μετά την κατασκευή του. Ο προγραμματισμός του πραγματοποιείται κυρίως με χρήση μίας γλώσσας

10 περιγραφής υλικού (HDL Hardware Description Language), παρόμοια με αυτή που χρησιμοποιούνταν για τα ASIC (Application Specific Integrated Circuits). Τα FPGA μπορούν να χρησιμοποιηθούν για να υλοποιήσουν οποιαδήποτε λογική συνάρτηση την οποία ένα ASIC μπορεί να εκτελέσει. Η δυνατότητα αναβάθμισης της λειτουργικότητας μετά την αγορά, και το χαμηλό κόστος σε σχέση με ένα ASIC σχεδιασμό, προσφέρει πλεονεκτήματα για αρκετές εφαρμογές. Τα FPGA περιέχουν αντικείμενα προγραμματιζόμενης λογικής, τα λεγόμενα block cells (λογική βαθμίδα), και μία ιεραρχία από επανα-προγραμματιζόμενες εσωτερικές διασυνδέσεις (interconnects), οι οποίες επιτρέπουν στα block να διασυνδέονται φυσικά μεταξύ τους. Τα logic blocks μπορούν να προγραμματιστούν για να εκτελέσουν πολύπλοκες συνδυαστικές συναρτήσεις, ή πιο απλές λογικές πύλες όπως το λογικό KAI (AND). Στα περισσότερα FPGA τα logic blocks περιέχουν επίσης και στοιχεία μνήμης, τα οποία μπορεί να είναι απλά flip-flops ή ολόκληρα block μνήμης. Εφαρμογές των FPGA αποτελούν οι εξής: ψηφιακή επεξεργασία σήματος, αεροδιαστημική, αμυντικά συστήματα, προτυποποίηση ASIC, φαρμακευτική, αναγνώριση φωνής, κρυπτογραφία, βιοιατρική, εξομοίωση υλικού, αστρονομία, ανίχνευση μετάλλων και ένα μεγάλο ακόμα φάσμα τομέων. 2.2 Αρχιτεκτονική Η γενική δομή των FPGA περιέχει 3 ειδών components: λογικές βαθμίδες, βαθμίδες εισόδου/εξόδου για τη σύνδεση με τους ακροδέκτες της συσκευασίας και διακόπτες και γραμμές εσωτερικής διασύνδεσης. Αυτά φαίνονται στην παρακάτω εικόνα:

11 Οι λογικές βαθμίδες οργανώνονται με τη μορφή δισδιάστατης σειράς και οι γραμμές διασύνδεσης οργανώνονται ως οριζόντια και κατακόρυφα κανάλια δρομολόγησης ανάμεσα στις γραμμές και τις στήλες των λογικών βαθμίδων. Τα κανάλια αυτά εμπεριέχουν καλώδια και προγραμματιζόμενους διακόπτες που επιτρέπουν στις λογικές βαθμίδες να διασυνδέονται με πολλούς τρόπους. Παρατηρώντας το παραπάνω σχήμα βλέπουμε ότι υπάρχουν 2 θέσεις προγραμματιζόμενων διακοπτών: Τα τετράγωνα που βρίσκονται δίπλα στις λογικές βαθμίδες (πάνω, κάτω, δεξιά και αριστερά) περιέχουν διακόπτες που συνδέουν τους ακροδέκτες εισόδου και εξόδου των λογικών μονάδων με τα καλώδια διασύνδεσης και τα τετράγωνα που βρίσκονται διαγώνια μεταξύ των λογικών βαθμίδων συνδέουν ένα καλώδιο διασύνδεσης με ένα άλλο (πχ ένα οριζόντιο με ένα κατακόρυφο). Επίσης υπάρχουν προγραμματιζόμενες συνδέσεις ανάμεσα στις βαθμίδες εισόδου/εξόδου και τα καλώδια διασύνδεσης. Ο αριθμός των καλωδίων και των προγραμματιζόμενων διακοπτών ποικίλει στα διάφορα ολοκληρωμένα του εμπορίου. Μία κλασσική λογική βαθμίδα αποτελείται από ένα πίνακα αντιστοίχισης 4 εισόδων (4-input lookup table-lut) και ένα flip-flop, όπως αναπαρίσταται από την παρακάτω εικόνα: Υπάρχει μόνο μία έξοδος, ή οποία μπορεί να είναι είτε η εκταμιευμένη (registered) είτε ή μη εκταμιευμένη (unregistered) έξοδος του LUT. Η λογική βαθμίδα έχει 4 εισόδους για τον πίνακα και μία είσοδο ρολογιού. Τα σήματα ρολογιού (και αρκετές φορές και αρκετά άλλα high-fanout σήματα) συνήθως δρομολογούνται μέσα από ειδικά δίκτυα δρομολόγησης (DCM Digital Clock Management). 2.3 Σχεδιασμός Προγραμματισμός FPGA Ο προγραμματισμός των FPGA γίνεται μέσα από μία γλώσσα περιγραφής υλικούς (hardware description language HDL) ή από μία σχηματική σχεδίαση (schematic design). Μία HDL γλώσσα είναι πιο κατάλληλη για εργασία με μεγάλες και απαιτητικές υλοποιήσεις, επειδή είναι δυνατόν να προσδιοριστούν επακριβώς τα διακριτά modules χωρίς να χρειάζεται να γίνεται σχεδιασμός με το χέρι. Παρόλα αυτά μία σχηματική προσέγγιση παρέχει μία οπτική επαφή της υλοποίησης. Στη συνέχεια χρησιμοποιώντας ένα εργαλείο ηλεκτρονικού σχεδιασμού αυτοματισμού (electronic design automation) παράγεται μία mapped netlist. Αυτή η netlist μπορεί στη συνέχεια να προσαρμοστεί στην FPGA αρχιτεκτονική μέσο μίας διαδικασίας που ονομάζεται place-and-route, η οποία συνήθως πραγματοποιείται από ανάλογο συνοδευτικό λογισμικό της εταιρίας παραγωγής του FPGA. Ο χρήστης

12 μπορεί να αξιολογήσει τη χαρτογράφηση, την τοποθέτηση και την δρομολόγηση των αποτελεσμάτων μέσα από χρονικές αναλύσεις, εξομοίωση και άλλες τεχνικές εγκυρότητας. Όταν ο σχεδιασμός και η εγκυρότητα (validation) έχουν επιτευχθεί, παράγεται το δυαδικό (binary) αρχείο, το οποίο χρησιμοποιείται για να (επανά)παραμετροποιήσει το FPGA (πάλι μέσω του επίσημου λογισμικού της εταιρίας). Το binary αρχείο μεταφέρεται στο FPGA μέσα από μία σειριακή διασύνδεση (serial interface JTAG) ή σε μία εξωτερική μνήμη συνήθως μία EEPROM (και πιο πρόσφατα και FLASH). Η πιο διαδεδομένες HDL γλώσσες είναι η VHDL και η Verilog, παρόλα αυτά γίνεται μία προσπάθεια να μειωθεί η πολυπλοκότητα του σχεδιασμού μέσα από HDL γλώσσες, οι οποίες συγκρίνονται με τις αντίστοιχες γλώσσες μηχανής (assembly languages). Υπάρχουν προσπάθειες για να δημιουργηθεί ένα είδος αφαιρετικότητας (abstraction) στα διάφορα επίπεδα μέσα από την εισαγωγή εναλλακτικών γλωσσών. Επίσης για ακόμα μεγαλύτερη ευελιξία, ο σχεδιασμός μπορείς να γίνει και μέσα από microcontroller software cores (βλέπε Xilinx Picoblaze), για την ανάπτυξη απλών εφαρμογών όχι και τόσο κρίσιμου χρόνου (κύριος δηλαδή για εκπαιδευτικούς, αναπτυξιακούς και ερασιτεχνικούς σκοπούς). Η γλώσσα που χρησιμοποιήθηκε για αυτό το project είναι η Verilog στη νέα της έκδοσης 2001 (υπάρχει και 2005 έκδοση αλλά οι διαφορές είναι ελάχιστες και δεν επηρεάζουν την παρούσα εργασία). 2.4 Spartan 3AN Σύντομη Περιγραφή Αναπτυξιακής Πλακέτας

13 Σύνοψη των χαρακτηριστικών: Xilinx 700K-gate XC3S700AN Spartan 3AN nonvolatile FPGA (484-ball BGA) Internal 8Mbit In-System Flash memory Store FPGA configuration bitstream or nonvolatile data 4 Mbit Xilinx Platform Flash Configuration PROM 64 Mbyte (512Mbit) DDR2 SDRAM, 32Mx16 data interface 4 Mbyte (32 Mbit) parallel NOR Flash FPGA configuration storage MicroBlaze code storage x8 or x9 data interface after configuration Two 16 Mbit SPI serial Flash STMicroelectronics and Atmel DataFlash serial architectures FPGA configuration storage Nonvolatile data storage MicroBlaze code shadowing Two-line 16-charactel LCD PS/2 Port (mouse, keyboard and Y-splitter) VGA display port 12-bit color 10/100 Ethernet PHY (requires MAC in FPGA) On-board USB-based programming solution 50 MHz clock oscillator SMA connector for clock inputs or outputs 100-pin Hirose FX2 expansion connector with up to 43 FPGA I/O pins High-speed differential I/O connectors Two six-pin expansion connectors for Peripheral Modules Four-output, SPI-based DAC (Digital to Analog converter) Two-input, SPI-based ADC (Analog to Digital Converter) with programmable pre-amplifier Stereo audio jack using digital I/O pins ChipScope debugging port Rotary-encoder with push-button shaft Eight discrete LEDs Four slide switches Four push-button switches Ακολουθεί και ένας πίνακας με τα βασικά δομικά χαρακτηριστικά όλως των μοντέλων της ίδιας οικογένειας:

14 Η αρχιτεκτονική των Spartan 3AN FPGA αποτελείται από 5 θεμελιώδη προγραμματιζόμενα λειτουργικά στοιχεία: 1) Configurable Logic Blocks - CLBs(Λογικές Κυψελίδες): Περιέχουν ευέλικτους πίνακες αντιστοίχισης (Lookup Tables LUTs) οι οποίοι υλοποιούν λογικά και αποθηκευτικά στοιχεία σαν τα FF(flip-flops) και τους μανδαλωτές (latches). 2) Input/Ouput Blocks (IOBs): Ελέγχουν την ροή των δεδομένων μεταξύ των I/O ακροδεκτών και την εσωτερική λογική της συσκευής. Υποστηρίζουν ροή δεδομένων διπλής κατεύθυνσης (bidirectional) και λειτουργία 3- καταστάσεων. 3) Block RAM: Παρέχουν αποθηκευτικό χώρο με τη μορφή 18-Κbit dual-port blocks. 4) Multiplier Blocks: Δέχονται δύο 18-bit δυαδικούς αριθμούς σαν εισόδους και υπολογίζουν το αποτέλεσμα 5) Digital Clock Manager (DCM) Blocks: Παρέχουν αυτό-καλιμπραριζόμενες (self-calibrating), πλήρως ψηφιακές λύσεις για την διανομή, καθυστέρηση, πολλαπλασιασμό, διαίρεση και ολίσθηση-φάσης των σημάτων ρολογιού. Τα παραπάνω δομικά στοιχεία οργανώνονται ως εξής: Για περισσότερες λεπτομέρειες σχετικά με τα τεχνικά χαρακτηριστικά ο ενδιαφερόμενος μπορεί να ανατρέξει στα ανάλογα data sheets και user guides (υπάρχει σχετική αναφορά στο τέλος).

15 Κεφάλαιο 3 ο Κώδικας Υλοποίησης Λειτουργικά Modules 3.1 Port Receiving Module Όπως αναφέρθηκε στην παράγραφο επεξήγησης του PS2 πρωτοκόλλου έχουμε δύο σήματα: τη γραμμή δεδομένων (ps2d) και τη γραμμή ρολογιού (ps2c). Τα δεδομένα μεταφέρονται σειριακά και δειγματοληπτούνται κατά την καθοδική ακμή του ρολογιού στην device-to-host επικοινωνία (που μας ενδιαφέρει κυρίως). Το Port Receiving υποσύστημα περιέχει ένα κύκλωμα αναγνώρισης της καθοδικής ακμής, το οποίο παράγει ένα clock-cycle tick (κύκλο ρολογιού) κατά την καθοδική ακμή του ps2c σήματος, και τον αποδέκτη, ο οποίος κάνει shift και συνθέτει τα εισερχόμενα σειριακά δεδομένα. Λόγο του πιθανού θορύβου και της αργής μετάβασης (transition), εισάγουμε ένα απλό κύκλωμα φιλτραρίσματος για να εξαλείψουμε τα glitches. Ο κώδικας του φίλτρου έχει ως εξής: edge clk, pos edge reset) filter_reg <= filter_next; //1-bit shifter assign filter_next = {ps2c, filter_reg[7:1]}; // filter assign f_ps2c_next = (filter_reg==8 b )? 1 b1 : (filter_reg==8 b )? 1 b0 : f_ps2c_reg; Το κύκλωμα αποτελείται από έναν 8-bit shift register και επιστρέφει 1 ή 0 όταν 8 συνεχόμενοι άσσοι ή μηδενικά λαμβάνονται. Glitches μικρότερα των 8 κύκλων ρολογιού αγνοούνται (φιλτράρονται). Η φιλτραρισμένη έξοδος στη συνέχεια προωθείται στο κανονικό κύκλωμα ανίχνευσης καθοδικής ακμής (falling edge detection circuit). Σημ: Στην υλοποίηση δεν περιέχεται κύκλωμα ανίχνευσης λαθών μέσα από το parity bit και ούτε έχει εισαχθεί watchdog timer για την αποφυγή εγκλωβισμού σε μία μη αποδεκτή κατάσταση. κώδικας του module του receiver περιέχεται στο αρχείο ps2_rx.v Στην παρακάτω εικόνα παρουσιάζεται το flowchart του υπομονάδας του αποδέκτη (receiver):

16 Αρχικά ο receiver είναι σε κατάσταση idle. Περιέχει ένα πρόσθετο σήμα ελέγχου, rx_en, το οποίο χρησιμοποιείται για να ενεργοποιήσει ή να απενεργοποιήσει την λειτουργία της λήψης. Ο σκοπός του σήματος είναι να συντονίζει την bidirectional επικοινωνία. Εφόσον το λογικό ΚΑΙ του tick (από το κύκλωμα ανίχνευσης καθοδικής ακμής) και του rx_en είναι 1, το start bit γίνεται shift και μεταβαίνουμε στην κατάσταση dps (data processing state). Εφόσον τα ληφθέντα δεδομένα είναι σε προκαθορισμένο format, κάνουμε shift τα εναπομείναντα 10 bits σε μία κατάσταση (αντί να κάνουμε χρήση περισσότερων καταστάσεων data, parity, stop states). Έπειτα το διάγραμμα μεταβαίνει στην κατάσταση load, στην οποία ένας extra κύκλος ρολογιού παρέχεται προκειμένου να ολοκληρωθεί και η ολίσθηση του stop bit, και το rx_done_tick σήμα ενεργοποιείται για ένα κύκλο ρολογιού. 3.2 Scan Code Monitor Module Όπως αναφέραμε και την επεξήγηση του πρωτοκόλλου, τα δεδομένα αποστέλλονται με κάποιους κωδικούς. Συνεπώς χρειαζόμαστε ένα σύστημα το οποίο θα παρακολουθεί όλους αυτούς του κωδικούς και θα εκτελεί της ανάλογες ενέργειες. Το Scan Code Monitor κύκλωμα της υλοποίησης κάνει monitor των ληφθέν πακέτων κωδικών και απεικονίζει τους scan codes σε ένα HyperTerminal παράθυρο μέσω σειριακής επικοινωνίας με το PC. Αρχικά ο ληφθέν κωδικός σάρωσης διαχωρίζεται σε δύο 4-bit κομμάτια και διαχειρίζεται σαν δύο δεκαεξαδικά (hex) ψηφία. Στη συνέχεια μετατρέπονται τα δύο hex ψηφία στην αντίστοιχη ASCII αναπαράσταση και αποστέλλονται στο PC

17 μέσο της UART (Universal Asynchronous Receiver Transmitter). Για την UART υπάρχει περεταίρω ανάλυση σε επόμενη ενότητα. Ο κώδικας του Scan Code Monitor Module περιέχεται στο αρχείο kb_monitor.v 3.3 Interface Circuit Κύκλωμα Διασύνδεσης Το κύκλωμα του πληκτρολογίου είναι ένα περιφερειακό κύκλωμα ενός μεγάλου συστήματος και συνεπώς χρειάζεται ένα μηχανισμό για να επικοινωνεί με το κυρίως σύστημα. Για το σκοπό αυτό χρησιμοποιούμε ένα four-word buffer για την διασύνδεση στο σχεδιασμό μας. Το top-level block διάγραμμα φαίνεται παρακάτω: Αποτελείται από τον PS2 receiver, ένα FIFO buffer και ένα FSM ελέγχου. Η βασική ιδέα είναι να γίνει χρήση του FSM για να παρακολουθούνται τα F0 πακέτα των break code. Μετά τη λήψη του, το επόμενο πακέτο πρέπει να είναι να είναι ο κωδικός (make code) του πλήκτρου, ο οποίος και γράφεται στον buffer. Ο κώδικας του interface circuit περιέχεται στο αρχείο kb_code.v 3.4 UART Εισαγωγή Επειδή το θεωρητικό υπόβαθρο για την UART δεν αποτελεί σκοπό της εργασίας αλλά μέσω για την υλοποίηση και τον έλεγχο λειτουργίας θα παρουσιαστεί εδώ περιληπτικά, με έμφαση στα σημεία που μας ενδιαφέρουν. Πρόκειται για ένα κύκλωμα το οποίο στέλνει παράλληλα δεδομένα μέσα από μία σειριακή γραμμή. Οι UART χρησιμοποιούνται σε συνδυασμό με το EIA RS- 232 πρότυπο, το οποίο ορίζει τα ηλεκτρικά, μηχανικά, λειτουργικά και διαδικαστικά χαρακτηριστικά του απαιτούμενου εξοπλισμού επικοινωνίας και από τις δύο πλευρές. Επειδή η τάση λειτουργίας που ορίζεται στο RS-232 είναι διαφορετική από

18 αυτή των I/O Pins του FPGA, ένας μετατροπέας τάσης παρεμβάλλεται μεταξύ της RS-232 πόρτας και των ακροδεκτών του FPGA. Ένα UART περιέχει κυκλώματα αποστολής και παραλαβής. Το κύκλωμα αποστολέα (transmitter) είναι στην ουσία ένας ειδικός καταχωρητής ολίσθησης (shift register) ο οποίος φορτώνει παράλληλα δεδομένα και τα κάνει shift στην έξοδο bit προς bit με ένα συγκεκριμένο ρυθμό (rate). Το κύκλωμα παραλήπτη (receiver) κάνει το αντίθετο, παίρνοντας σαν είσοδο bit προς bit τα δεδομένα και ανασυνθέτει την πληροφορία. Η σειριακή γραμμή είναι σε high όταν είναι σε αναμονή (idle). Η μεταφορά ξεκινάει με ένα start bit, το οποίο είναι 0, ακολουθούμενο από τα bit δεδομένων και ένα προαιρετικό ψηφίο ισοτιμίας, και τελειώνει με stop ψηφία τα οποία είναι σε high. Ο αριθμός των bit δεδομένων είναι 6, 7 ή 8. Ο αριθμός των stop bits μπορεί να είναι 1, 1.5 ή 2. Επίσης σημαντικό είναι ότι το λιγότερο σημαντικό ψηφίο (LSB) είναι αυτό που μεταδίδεται πρώτα. Κανένα είδος ρολογιού δεν μεταφέρεται μέσα από την σειριακή γραμμή. Πριν από την εκκίνηση της μεταφοράς, ο αποστολέας και ο παραλήπτης πρέπει να συναινέσουν εξ αρχής σε κοινές ρυθμίσεις. Αυτές οι ρυθμίσεις είναι το baud rate (ρυθμός μεταφοράς), ο αριθμός των ψηφίων δεδομένων και των stop bits, και η χρήση ή όχι ψηφίου ισοτιμίας για έλεγχο. Οι πιο ευρέως χρησιμοποιούμενες τιμές για το baud rate είναι 2400, 4800, 9600 και 19, Υποσύστημα Παραλήπτη UART Receiver Εφόσον δεν υπάρχει ρολόι για το συντονισμό, ο παραλήπτης μπορεί να διαβάσει τα δεδομένα μόνο με χρήση κάποιων προκαθορισμένων παραμέτρων. Χρησιμοποιείται ένα oversampling scheme το οποίο κάνει εκτίμηση των μέσων των μεταδιδόμενων ψηφίων δεδομένων και στη συνέχεια διαβάζει αυτά, στα ανάλογα σημεία. Ο πιο συνηθισμένος ρυθμός δειγματοληψίας είναι 16 φορές το baud rate, το οποίο σημαίνει ότι κάθε σειριακό bit δειγματοληπτείτε 16 φορές. Ας υποθέσουμε ότι σε μία επικοινωνία έχουμε N ψηφία δεδομένων και M stop bits. Το oversampling scheme θα λειτουργήσει ως εξής: 1. Αναμονή μέχρι το εισερχόμενο σήμα να γίνει 0, η αρχή του start bit, και τότε γίνεται εκκίνηση του sampling tick μετρητή (counter) 2. Όταν ο μετρητής φτάσει στην τιμή 7, το εισερχόμενο σήμα έχει φτάσει στο μεσαίο σημείο του start bit. Καθαρισμός του μετρητή. 3. Όταν ο μετρητής φτάσει στην τιμή 15, το εισερχόμενο σήμα επεξεργάζεται για ένα ψηφίο και φτάνει στο μέσο του ψηφίου. Γίνεται ανάγνωση της τιμής του και shift αυτής σε έναν καταχωρητή, και επανεκκίνηση του μετρητή. 4. Επανάληψη του βήματος 3 για N-1 φορές προκείμενου να διαβαστούν όλα τα ψηφία δεδομένων 5. Εάν υπάρχει parity bit γίνεται επανάληψη του 3 ακόμα μία φορά 6. Επανάληψη του βήματος 3 για ακόμα M φορές για τα stop bits

19 Το block διάγραμμα υποσυστήματος του παραλήπτη είναι το εξής: Αποτελείται από 3 κυρίως components: UART Receiver: Το κύκλωμα το οποίο διαβάζει τα δεδομένα μέσω oversampling Baud rate generator: Το κύκλωμα για την παραγωγή των sampling ticks Interface circuit: Το κύκλωμα το οποίο παρέχει ένα buffer και παρεμβάλλεται μεταξύ του UART receiver και του συστήματος που χρησιμοποιεί το UART. Ο κύριος σκοπός του κυκλώματος διασύνδεσης είναι αρχικά να παρέχει ένα μηχανισμό ειδοποίησης όταν υπάρχει διαθέσιμη νέα λέξη και να αποτρέψει την ληφθέν λέξη από το να διαβαστεί πολλαπλές φορές. Και δεύτερον να παρέχει ένα buffer space (κυρίως flag FF και FIFO buffer) μεταξύ του receiver και του κυρίως συστήματος. Ο κώδικας του Receiver υποσυστήματος περιέχεται στο αρχείο uart_rx.v Υποσύστημα Αποστολέα UART Transmitter Η οργάνωση του υποσυστήματος του transmitter είναι παρόμοια με αυτή του receiver. Αποτελείται από τα εξής κυκλώματα: UART Transmitter, baud rate generator και interface circuit (κύκλωμα διασύνδεσης). Το κύκλωμα διασύνδεσης είναι παρόμοιο με αυτό του receiver με τη διαφορά ότι το κυρίως σύστημα κάνει set το flag του FF ή γράφει στον FIFO Buffer και ο UART transmitter κάνει clear τα παραπάνω. Ο UART transmitter είναι στην ουσία ένας καταχωρητής ολίσθησης (shift register), ο οποίος κάνει shift out τα δεδομένα με ένα συγκεκριμένο ρυθμό. Ο ρυθμός ελέγχεται από one-clock-cycle enable ticks τα οποία παράγονται από τον baud rate generator. Επειδή δεν εμπλέκεται oversampling, η συχνότητα των ticks είναι 16 φορές πιο αργή από αυτή του UART receiver. Αντί να εισαχθεί νέος

20 μετρητής, ο UART transmitter συνήθως μοιράζεται την ίδια baud rate γεννήτρια με τον receiver και χρησιμοποιεί ένα εσωτερικό μετρητή για την καταμέτρηση των enable ticks. Ο κώδικας του Receiver υποσυστήματος περιέχεται στο αρχείο uart_tx.v Συνολικό Σύστημα UART UART Overall System Συνδυάζοντας τα υποσυστήματα του παραλήπτη και του αποστολέα μπορούμε να υλοποιήσουμε το συνολικό UART core. Το block διάγραμμα του συνολικού συστήματος φαίνεται στην παρακάτω εικόνα: Ο κώδικας του Receiver υποσυστήματος περιέχεται στο αρχείο uart.v 3.5 Πρόσθετα Αρχεία Κώδικα - Mod M Counter Ένας mod-m μετρητής, μετράει από το 0 έως το m-1 και πάλι πίσω. Στο project έγινε υλοποίηση ενός mod-m counter με 2 παραμέτρους: Μ, το οποίο ορίζει το όριο m και το Ν, το οποίο ορίζει τον αριθμό των bits που απαιτούνται και είναι ίσο με log 2 M. Ο κώδικας του counter περιέχεται στο αρχείο mod_m_counter.v - FIFO Buffer Ένας FIFO (First-In-First-Out) buffer είναι μία αποθηκευτική μονάδα μεταξύ δύο υποσυστημάτων. Έχει 2 σήματα ελέγχου, wr και rd, για τις λειτουργίες της εγγραφής και ανάγνωσης αντίστοιχα. Όταν το wr γίνει set, η είσοδος γράφεται στον buffer. Από την άλλη η λειτουργία της ανάγνωσης είναι λίγο παραπλανητική. Η κορυφή του buffer είναι συνέχεια διαθέσιμη και μπορεί να αναγνωστεί οποιαδήποτε στιγμή.

WDT και Power Up timer

WDT και Power Up timer Ο ΜΙΚΡΟΕΛΕΓΚΤΗΣ PIC O μικροελεγκτής PIC κατασκευάζεται από την εταιρεία Microchip. Περιλαμβάνει τις τρεις βασικές κατηγορίες ως προς το εύρος του δίαυλου δεδομένων (Data Bus): 8 bit (σειρές PIC10, PIC12,

Διαβάστε περισσότερα

ΡΟΜΠΟΤΙΚΗ. ΕΡΓΑΣΙΑ ΠΑΝΩ ΣΤΗΝ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΝΧΤ ΚΑΙ ΤΑ ΠΡΩΤΟΚΟΛΛΑ ΕΠΙΚΟΙΝΩΝΙΑΣ BLUETOOTH, I2C και serial communication

ΡΟΜΠΟΤΙΚΗ. ΕΡΓΑΣΙΑ ΠΑΝΩ ΣΤΗΝ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΝΧΤ ΚΑΙ ΤΑ ΠΡΩΤΟΚΟΛΛΑ ΕΠΙΚΟΙΝΩΝΙΑΣ BLUETOOTH, I2C και serial communication ΡΟΜΠΟΤΙΚΗ ΕΡΓΑΣΙΑ ΠΑΝΩ ΣΤΗΝ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΝΧΤ ΚΑΙ ΤΑ ΠΡΩΤΟΚΟΛΛΑ ΕΠΙΚΟΙΝΩΝΙΑΣ BLUETOOTH, I2C και serial communication ΜΠΑΝΤΗΣ ΑΝΤΩΝΙΟΣ 533 ΤΣΙΚΤΣΙΡΗΣ ΔΗΜΗΤΡΙΟΣ 551 ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΤΟΥ ΡΟΜΠΟΤ LEGO NXT Το ρομπότ

Διαβάστε περισσότερα

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM). Μνήμες Ένα από τα βασικά πλεονεκτήματα των ψηφιακών συστημάτων σε σχέση με τα αναλογικά, είναι η ευκολία αποθήκευσης μεγάλων ποσοτήτων πληροφοριών, είτε προσωρινά είτε μόνιμα Οι πληροφορίες αποθηκεύονται

Διαβάστε περισσότερα

Συστοιχία Επιτόπια Προγραμματιζόμενων Πυλών Field Programmable Gate Arrays (FPGAs)

Συστοιχία Επιτόπια Προγραμματιζόμενων Πυλών Field Programmable Gate Arrays (FPGAs) Συστοιχία Επιτόπια Προγραμματιζόμενων Πυλών Field Programmable Gate Arrays (FPGAs) Οι προγραμματιζόμενες λογικές διατάξεις (PLDs Programmable Logic Devices) είναι ψηφιακά ολοκληρωμένα κυκλώματα (ICs) που

Διαβάστε περισσότερα

Ι ΑΣΚΩΝ ΚΑΘΗΓΗΤΗΣ: ΚΑΘΗΓΗΤΗΣ ΕΦΑΡΜΟΓΩΝ. ΤΕΙ ΥΤΙΚΗΣ ΜΑΚΕ ΟΝΙΑΣ d.fotiadis@kastoria.teikoz.gr

Ι ΑΣΚΩΝ ΚΑΘΗΓΗΤΗΣ: ΚΑΘΗΓΗΤΗΣ ΕΦΑΡΜΟΓΩΝ. ΤΕΙ ΥΤΙΚΗΣ ΜΑΚΕ ΟΝΙΑΣ d.fotiadis@kastoria.teikoz.gr Ι ΑΣΚΩΝ ΚΑΘΗΓΗΤΗΣ: ΦΩΤΙΑ ΗΣ Α. ΗΜΗΤΡΗΣ M.Sc. ΚΑΘΗΓΗΤΗΣ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ Τ.Ε. ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ (Σ.Τ.ΕΦ.) ΤΕΙ ΥΤΙΚΗΣ ΜΑΚΕ ΟΝΙΑΣ d.fotiadis@kastoria.teikoz.gr Ασύγχρονη σειριακή

Διαβάστε περισσότερα

Ενσωματωμένα Συστήματα

Ενσωματωμένα Συστήματα Ενσωματωμένα Συστήματα Ενότητα: ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ Νο 13 Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών

Διαβάστε περισσότερα

Μαθαίνοντας το hardware του αναπτυξιακού

Μαθαίνοντας το hardware του αναπτυξιακού 1. ΑΣΚΗΣΗ 1 Μαθαίνοντας το hardware του αναπτυξιακού Προϋποθέσεις Το εργαστήριο αυτό προϋποθέτει το διάβασμα και χρήση των εξής: Αρχείο mcbstr9.chm HTML, που δίδεται με τα υπόλοιπα αρχεία του εργαστηρίου.

Διαβάστε περισσότερα

Γενικά Στοιχεία Ηλεκτρονικού Υπολογιστή

Γενικά Στοιχεία Ηλεκτρονικού Υπολογιστή Γενικά Στοιχεία Ηλεκτρονικού Υπολογιστή 1. Ηλεκτρονικός Υπολογιστής Ο Ηλεκτρονικός Υπολογιστής είναι μια συσκευή, μεγάλη ή μικρή, που επεξεργάζεται δεδομένα και εκτελεί την εργασία του σύμφωνα με τα παρακάτω

Διαβάστε περισσότερα

ΕΡΓΑΣΤΗΡΙΟ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ Η/Υ

ΕΡΓΑΣΤΗΡΙΟ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ Η/Υ ΕΡΓΑΣΤΗΡΙΟ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ Η/Υ 4 ο Εξάμηνο Μαδεμλής Ιωάννης ΛΟΓΙΚΕΣ ΠΡΑΞΕΙΣ Οι λογικές πράξεις που υποστηρίζει η Assembly του 8088 είναι : Πράξη AND Πράξη OR Πράξη NOT Πράξη XOR Με τις λογικές πράξεις μπορούμε

Διαβάστε περισσότερα

ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΕΛΕΓΚΤΩΝ

ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΕΛΕΓΚΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΕΛΕΓΚΤΩΝ ATMEL AVR8 ΠΟΡΛΙΔΑΣ ΔΗΜΗΤΡΙΟΣ ATMEL AVR Atmega16 Χαρακτηριστικά Μικροελεγκτής 8-bit υψηλής απόδοσης και χαμηλής κατανάλωσης Προοδευμένη αρχιτεκτονική RISC (Reduced instruction

Διαβάστε περισσότερα

Μικροεπεξεργαστές - Μικροελεγκτές Ψηφιακά Συστήματα

Μικροεπεξεργαστές - Μικροελεγκτές Ψηφιακά Συστήματα Μικροεπεξεργαστές - Μικροελεγκτές Ψηφιακά Συστήματα 1. Ποια είναι η σχέση της έννοιας του μικροεπεξεργαστή με αυτή του μικροελεγκτή; Α. Ο μικροεπεξεργαστής εμπεριέχει τουλάχιστο έναν μικροελεγκτή. Β. Ο

Διαβάστε περισσότερα

ΑΣΚΗΣΗ 2η ΥΛΟΠΟΙΗΣΗ ΑΠΟΚΩΔΙΚΟΠΟΙΗΤΗ ΟΘΟΝΗΣ 7 ΤΜΗΜΑΤΩΝ

ΑΣΚΗΣΗ 2η ΥΛΟΠΟΙΗΣΗ ΑΠΟΚΩΔΙΚΟΠΟΙΗΤΗ ΟΘΟΝΗΣ 7 ΤΜΗΜΑΤΩΝ ΑΣΚΗΣΗ 2η ΥΛΟΠΟΙΗΣΗ ΑΠΟΚΩΔΙΚΟΠΟΙΗΤΗ ΟΘΟΝΗΣ 7 ΤΜΗΜΑΤΩΝ Σκοπός της δεύτερης άσκησης είναι αφενός η επανάληψη απαραίτητων γνώσεων από την ύλη του προηγούμενου εξαμήνου και αφετέρου η άμεση εισαγωγή στην υλοποίηση

Διαβάστε περισσότερα

5 η Θεµατική Ενότητα : Μνήµη & Προγραµµατιζόµενη Λογική. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

5 η Θεµατική Ενότητα : Μνήµη & Προγραµµατιζόµενη Λογική. Επιµέλεια διαφανειών: Χρ. Καβουσιανός 5 η Θεµατική Ενότητα : Μνήµη & Προγραµµατιζόµενη Λογική Επιµέλεια διαφανειών: Χρ. Καβουσιανός Μνήµη Η µνήµη καταλαµβάνει το µεγαλύτερο µέρος ενός υπολογιστικού συστήµατος Δύο τύποι: ROM - RAM RΟΜs CPU

Διαβάστε περισσότερα

Εργαστηριακές ασκήσεις λογικών κυκλωμάτων 11 A/D-D/A

Εργαστηριακές ασκήσεις λογικών κυκλωμάτων 11 A/D-D/A 11.1 Θεωρητικό μέρος 11 A/D-D/A 11.1.1 Μετατροπέας αναλογικού σε ψηφιακό σήμα (A/D converter) με δυαδικό μετρητή Σχ.1 Μετατροπέας A/D με δυαδικό μετρητή Στο σχήμα 1 απεικονίζεται σε block diagram ένας

Διαβάστε περισσότερα

8.1 Θεωρητική εισαγωγή

8.1 Θεωρητική εισαγωγή ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 8 ΣΤΟΙΧΕΙΑ ΜΝΗΜΗΣ ΚΑΤΑΧΩΡΗΤΕΣ Σκοπός: Η µελέτη της λειτουργίας των καταχωρητών. Θα υλοποιηθεί ένας απλός στατικός καταχωρητής 4-bit µε Flip-Flop τύπου D και θα µελετηθεί

Διαβάστε περισσότερα

Μάθημα 4.7 Θύρες περιφερειακών

Μάθημα 4.7 Θύρες περιφερειακών Μάθημα 4.7 Θύρες περιφερειακών - Εισαγωγή - Η σειριακή θύρα - Η παράλληλη θύρα - Οι θύρες πληκτρολογίου και ποντικιού τύπου PS/2 - Ο διάδρομος USB Όταν ολοκληρώσεις το μάθημα αυτό θα μπορείς: Να αναφέρεις

Διαβάστε περισσότερα

Ενότητα 4. Εισαγωγή στην Πληροφορική. Αναπαράσταση δεδοµένων. Αναπαράσταση πληροφορίας. υαδικοί αριθµοί. Χειµερινό Εξάµηνο 2006-07

Ενότητα 4. Εισαγωγή στην Πληροφορική. Αναπαράσταση δεδοµένων. Αναπαράσταση πληροφορίας. υαδικοί αριθµοί. Χειµερινό Εξάµηνο 2006-07 Ενότητα 4 Εισαγωγή στην Πληροφορική Κεφάλαιο 4Α: Αναπαράσταση πληροφορίας Κεφάλαιο 4Β: Επεξεργαστές που χρησιµοποιούνται σε PCs Χειµερινό Εξάµηνο 2006-07 ρ. Παναγιώτης Χατζηδούκας (Π..407/80) Εισαγωγή

Διαβάστε περισσότερα

ΕΦΑΡΜΟΓΕΣ ΠΛΗΡΟΦΟΡΙΚΗΣ. Α Γενικού Λυκείου (Μάθημα Επιλογής)

ΕΦΑΡΜΟΓΕΣ ΠΛΗΡΟΦΟΡΙΚΗΣ. Α Γενικού Λυκείου (Μάθημα Επιλογής) ΕΦΑΡΜΟΓΕΣ ΠΛΗΡΟΦΟΡΙΚΗΣ Α Γενικού Λυκείου (Μάθημα Επιλογής) Σύγχρονα Υπολογιστικά Συστήματα τους υπερυπολογιστές (supercomputers) που χρησιμοποιούν ερευνητικά εργαστήρια τα μεγάλα συστήματα (mainframes)

Διαβάστε περισσότερα

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1 ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Καταχωρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Καταχωρητές Παράλληλης Φόρτωσης Καταχωρητές

Διαβάστε περισσότερα

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ. ΚΕΦΑΛΑΙΟ 4ο ΜΝΗΜΕΣ. (c) Αμπατζόγλου Γιάννης, Ηλεκτρονικός Μηχανικός, καθηγητής ΠΕ17

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ. ΚΕΦΑΛΑΙΟ 4ο ΜΝΗΜΕΣ. (c) Αμπατζόγλου Γιάννης, Ηλεκτρονικός Μηχανικός, καθηγητής ΠΕ17 ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΕΦΑΛΑΙΟ 4ο ΜΝΗΜΕΣ Μνήμες (Memory) - Είναι ημιαγώγιμα κυκλώματα που μπορούν να αποθηκεύσουν ένα σύνολο από δυαδικά ψηφία (bit). - Μια μνήμη αποθηκεύει λέξεις (σειρές από bit). - Σε κάθε

Διαβάστε περισσότερα

Ψηφιακή Λογική Σχεδίαση

Ψηφιακή Λογική Σχεδίαση Ψηφιακή Λογική Σχεδίαση Επιμέλεια: Γεώργιος Θεοδωρίδης, Επίκουρος Καθηγητής Ανδρέας Εμερετλής, Υποψήφιος Διδάκτορας Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Σημείωμα Αδειοδότησης Το παρόν

Διαβάστε περισσότερα

ΑΣΚΗΣΗ 5 η Η σειριακή επικοινωνία ΙΙ 1.1 ΣΚΟΠΟΣ Σκοπός της άσκησης αυτής είναι η κατανόηση σε βάθος των λειτουργιών που παρέχονται από το περιβάλλον LabView για τον χειρισµό της σειριακής επικοινωνίας

Διαβάστε περισσότερα

Πανεπιστήμιο Πειραιώς Τμήμα Πληροφορικής Πρόγραμμα Μεταπτυχιακών Σπουδών «Προηγμένα Συστήματα Πληροφορικής» Μεταπτυχιακή Διατριβή

Πανεπιστήμιο Πειραιώς Τμήμα Πληροφορικής Πρόγραμμα Μεταπτυχιακών Σπουδών «Προηγμένα Συστήματα Πληροφορικής» Μεταπτυχιακή Διατριβή Πανεπιστήμιο Πειραιώς Τμήμα Πληροφορικής Πρόγραμμα Μεταπτυχιακών Σπουδών «Προηγμένα Συστήματα Πληροφορικής» Μεταπτυχιακή Διατριβή Δοκιμή ολοκληρωμένων κυκλωμάτων με χρήση του Inovys Personal Ocelot και

Διαβάστε περισσότερα

Τμήμα Λογιστικής. Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές. Μάθημα 8. 1 Στέργιος Παλαμάς

Τμήμα Λογιστικής. Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές. Μάθημα 8. 1 Στέργιος Παλαμάς ΤΕΙ Ηπείρου Παράρτημα Πρέβεζας Τμήμα Λογιστικής Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές Μάθημα 8 Κεντρική Μονάδα Επεξεργασίας και Μνήμη 1 Αρχιτεκτονική του Ηλεκτρονικού Υπολογιστή Μονάδες Εισόδου Κεντρική

Διαβάστε περισσότερα

Σχεδίαση κυκλωμάτων ακολουθιακής λογικής

Σχεδίαση κυκλωμάτων ακολουθιακής λογικής Σχεδίαση κυκλωμάτων ακολουθιακής λογικής Βασικές αρχές Σχεδίαση Latches και flip-flops Γιώργος Δημητρακόπουλος Δημοκρίτειο Πανεπιστήμιο Θράκης Φθινόπωρο 2013 Ψηφιακά ολοκληρωμένα κυκλώματα 1 Ακολουθιακή

Διαβάστε περισσότερα

Η συχνότητα f των παλµών 0 και 1 στην έξοδο Q n είναι. f Qn = 1/(T cl x 2 n+1 )

Η συχνότητα f των παλµών 0 και 1 στην έξοδο Q n είναι. f Qn = 1/(T cl x 2 n+1 ) ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 9 ΥΑ ΙΚΟΙ ΑΠΑΡΙΘΜΗΤΕΣ Σκοπός: Η µελέτη της λειτουργίας των απαριθµητών. Υλοποίηση ασύγχρονου απαριθµητή 4-bit µε χρήση JK Flip-Flop. Κατανόηση της αλλαγής του υπολοίπου

Διαβάστε περισσότερα

ΣΗΜΕΙΩΣΕΙΣ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

ΣΗΜΕΙΩΣΕΙΣ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ Ο ηλεκτρονικός υπολογιστής είναι μια ηλεκτρονική συσκευή που έχει την ικανότητα να επεξεργάζεται μεγάλο όγκο πληροφοριών και δεδομένων με ταχύτητα και ακρίβεια. Επίσης ένας η/υ μπορεί να αποθηκεύσει πληροφορίες,

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2013

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2013 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2013 ΤΕΧΝΟΛΟΓΙΑ (Ι) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Μικροϋπολογιστές

Διαβάστε περισσότερα

Πράξεις με δυαδικούς αριθμούς

Πράξεις με δυαδικούς αριθμούς Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 25-6 Πράξεις με δυαδικούς αριθμούς (λογικές πράξεις) http://di.ionio.gr/~mistral/tp/csintro/ Μ.Στεφανιδάκης Εκτέλεση πράξεων

Διαβάστε περισσότερα

Ενσωµατωµένα Υπολογιστικά Συστήµατα (Embedded Computer Systems)

Ενσωµατωµένα Υπολογιστικά Συστήµατα (Embedded Computer Systems) Ενσωµατωµένα Υπολογιστικά Συστήµατα (Embedded Computer Systems) Μαθηµα 2 ηµήτρης Λιούπης 1 Intel SA-1110 µc StrongARM core. System-on-Chip. Εξέλιξη των SA-110 και SA-1100. 2 ARM cores ARM: IP (intellectual

Διαβάστε περισσότερα

Εφαρμογές μικροελεγκτών

Εφαρμογές μικροελεγκτών Μικροελεγκτές Έναν ορισμό που θα μπορούσαμε να δώσουμε για τους μικροελεγκτές είναι ο εξής: Μικροελεγκτής είναι ένα προγραμματιζόμενο ολοκληρωμένο κύκλωμα το οποίο διαθέτει επεξεργαστή, μνήμη, διάφορα

Διαβάστε περισσότερα

«Σχεδίαση Εφαρμογών Ψηφιακδη Συστημάτοη με τη Γλώσσα \ HDL»

«Σχεδίαση Εφαρμογών Ψηφιακδη Συστημάτοη με τη Γλώσσα \ HDL» ΤΕΙ ΚΑΒΑΛΑΣ ΣΧΟΛΗ ΤΕΧΝΟΑΟηΚίίΝ ΕΦΑΡΜΟΓίΣΝ ΤΜΗΜΑ ΒΙΟΜΗΧΑΝΙΚΗΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ «Σχεδίαση Εφαρμογών Ψηφιακδη Συστημάτοη με τη Γλώσσα \ HDL» ΟΝΟΜΑΤΕΠΩΝΥ ΜΟ ΣΙ10ΥΧΛΣΤΩΝ ΕΥΘΥΜΙΑ Μ1ΧΑΗΛΙΔΟΥ ΑΕΜ:

Διαβάστε περισσότερα

ΠΕΡΙΕΧΟΜΕΝΑ. Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ

ΠΕΡΙΕΧΟΜΕΝΑ. Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ ΠΕΡΙΕΧΟΜΕΝΑ Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ 1.1 Εισαγωγή...11 1.2 Τα κύρια αριθμητικά Συστήματα...12 1.3 Μετατροπή αριθμών μεταξύ των αριθμητικών συστημάτων...13 1.3.1 Μετατροπή ακέραιων

Διαβάστε περισσότερα

Σπύρος Καζαρλής, Χειμώνας 2014-2015 1

Σπύρος Καζαρλής, Χειμώνας 2014-2015 1 Κάθε ενσωματωμένο σύστημα έχει ένα σύνολο θυρών εισόδου / εξόδου, ψηφιακές ή και αναλογικές. Οι ψηφιακές θύρες μπορεί να είναι: Παράλληλες θύρες Σειριακές θύρες Θύρες επικοινωνίας άλλων πρωτοκόλλων όπως

Διαβάστε περισσότερα

Εκτέλεση πράξεων. Ψηφιακά Ηλεκτρονικά και Δυαδική Λογική. Πράξεις με δυαδικούς αριθμούς. Πράξεις με δυαδικούς αριθμούς

Εκτέλεση πράξεων. Ψηφιακά Ηλεκτρονικά και Δυαδική Λογική. Πράξεις με δυαδικούς αριθμούς. Πράξεις με δυαδικούς αριθμούς Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 24-5 Πράξεις με δυαδικούς αριθμούς (λογικές πράξεις) http://di.ionio.gr/~mistral/tp/csintro/ Μ.Στεφανιδάκης ; Ποιες κατηγορίες

Διαβάστε περισσότερα

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων ΗΜΥ-2: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Μετρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Μετρητής Ριπής Σύγχρονος υαδικός

Διαβάστε περισσότερα

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (1 η σειρά διαφανειών)

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (1 η σειρά διαφανειών) ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ Δρ. Δ. Λαμπάκης (1 η σειρά διαφανειών) Τα ηλεκτρονικά κυκλώματα, ιδιαίτερα τα ψηφιακά χρησιμοποιούνται για την υλοποίηση λογικών συναρτήσεων και την αποθήκευση

Διαβάστε περισσότερα

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1 ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Μετρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Μετρητής Ριπής Σύγχρονος υαδικός Μετρητής

Διαβάστε περισσότερα

Διασυνδετικοί Δίαυλοι. Τι διασυνδέει ένας δίαυλος; Μεταφορά δεδομένων. Διασύνδεση Εισόδου-Εξόδου. Μ.Στεφανιδάκης

Διασυνδετικοί Δίαυλοι. Τι διασυνδέει ένας δίαυλος; Μεταφορά δεδομένων. Διασύνδεση Εισόδου-Εξόδου. Μ.Στεφανιδάκης Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2014-15 Διασύνδεση Εισόδου-Εξόδου (συσκευές και ) http://www.ionio.gr/~mistral/tp/comparch/ Μ.Στεφανιδάκης Διασυνδετικοί : Αναλαμβάνουν την

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2014

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2014 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 201 ΤΕΧΝΟΛΟΓΙΑ (Ι) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Μικροϋπολογιστές

Διαβάστε περισσότερα

ΠΕΡΙΕΧΟΜΕΝΑ ΚΕΦΑΛΑΙΟ I: ΕΙΣΑΓΩΓΗ ΣΤΑ ΗΛΕΚΤΡΟΝΙΚΑ

ΠΕΡΙΕΧΟΜΕΝΑ ΚΕΦΑΛΑΙΟ I: ΕΙΣΑΓΩΓΗ ΣΤΑ ΗΛΕΚΤΡΟΝΙΚΑ ΠΕΡΙΕΧΟΜΕΝΑ ΚΕΦΑΛΑΙΟ I: ΕΙΣΑΓΩΓΗ ΣΤΑ ΗΛΕΚΤΡΟΝΙΚΑ 1.1 ΕΙΣΑΓΩΓΗ ΣΤΑ ΑΝΑΛΟΓΙΚΑ ΗΛΕΚΤΡΟΝΙΚΑ 1 1.1.1 Αναλογικά σήματα 1 1.1.2 Οι αντιστάσεις 3 1.1.3 Οι πυκνωτές 7 1.1.4 Τα πηνία 11 1.1.5 Οι δίοδοι 13 1.1.6

Διαβάστε περισσότερα

Αρχιτεκτονική Υπολογιστών

Αρχιτεκτονική Υπολογιστών Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Αρχιτεκτονική Υπολογιστών Ενότητα 13: (Μέρος Α ) Ενσωματωμένα Συστήματα Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 ΑΠΑΝΤΗΣΕΙΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 ΑΠΑΝΤΗΣΕΙΣ ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 Μάθημα : Μικροϋπολογιστές Τεχνολογία Τ.Σ. Ι, Θεωρητικής κατεύθυνσης Ημερομηνία

Διαβάστε περισσότερα

7.1 Θεωρητική εισαγωγή

7.1 Θεωρητική εισαγωγή ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 7 ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΜΑΝ ΑΛΩΤΕΣ FLIP FLOP Σκοπός: Η κατανόηση της λειτουργίας των βασικών ακολουθιακών κυκλωµάτων. Θα µελετηθούν συγκεκριµένα: ο µανδαλωτής (latch)

Διαβάστε περισσότερα

ΗΥ220: Εργαστήριο ψηφιακών κυκλωμάτων

ΗΥ220: Εργαστήριο ψηφιακών κυκλωμάτων Πανεπιστήμιο Κρήτης Τμήμα Επιστήμης Υπολογιστών ΗΥ220: Εργαστήριο ψηφιακών κυκλωμάτων Γιώργος Δημητρακόπουλος Μονάδες επεξεργασίας δεδομένων και ο έλεγχος τους Δόμηση σύνθετων κυκλωμάτων 1. Γενική περιγραφή

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 ΤΕΧΝΟΛΟΓΙΑ (ΙΙ) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Ψηφιακά Ηλεκτρονικά

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007 Μάθημα : Ψηφιακά Ηλεκτρονικά Τεχνολογία ΙΙ Τεχνικών Σχολών, Θεωρητικής Κατεύθυνσης

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2008

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2008 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2008 Τεχνολογία Ι Θεωρητικής Κατεύθυνσης Τεχνικών Σχολών Μάθημα : Μικροϋπολογιστές

Διαβάστε περισσότερα

Αρχιτεκτονική Μνήµης

Αρχιτεκτονική Μνήµης ΕΣ 08 Επεξεργαστές Ψηφιακών Σηµάτων Αρχιτεκτονική Μνήµης Τµήµα Επιστήµη και Τεχνολογίας Τηλεπικοινωνιών Πανεπιστήµιο Πελοποννήσου Βιβλιογραφία Ενότητας Kuo [2005]: Chapters 3 & 4 Lapsley [2002]: Chapter

Διαβάστε περισσότερα

SIMATIC MANAGER SIMATIC MANAGER

SIMATIC MANAGER SIMATIC MANAGER 1 Προγραμματισμός του PLC. 1. Γενικά Μια προσεκτική ματιά σε μια εγκατάσταση που θέλουμε να αυτοματοποιήσουμε, μας δείχνει ότι αυτή αποτελείται από επιμέρους τμήματα τα οποία είναι συνδεδεμένα μεταξύ τους

Διαβάστε περισσότερα

Τ.Ε.Ι. ΚΡΗΤΗΣ / ΠΑΡΑΡΤΗΜΑ ΧΑΝΙΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΝΙΚΗΣ

Τ.Ε.Ι. ΚΡΗΤΗΣ / ΠΑΡΑΡΤΗΜΑ ΧΑΝΙΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΝΙΚΗΣ Τ.Ε.Ι. ΚΡΗΤΗΣ / ΠΑΡΑΡΤΗΜΑ ΧΑΝΙΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΝΙΚΗΣ Μελέτη, σχεδίαση και υλοποίηση σε FPGA, προγραμματιζόμενων LFSR με δυνατότητα παραγωγής τόσο της ορθής όσο και της ανάστροφης ακολουθίας τους. ΠΤΥΧΙΑΚΗ

Διαβάστε περισσότερα

ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008

ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008 ΗΜΥ-211: Εργαστήριο Σχεδιασμού Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2009 Ακολουθιακά Κυκλώματα: Μανδαλωτές (Latches), Flip-FlopsFlops και Μετρητές Ριπής Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων

Διαβάστε περισσότερα

ΑΣΚΗΣΗ 8 Tutorial by TeSLa Συνδεσμολογία κυκλώματος Διαδικασία Προγραμματισμού

ΑΣΚΗΣΗ 8 Tutorial by TeSLa Συνδεσμολογία κυκλώματος Διαδικασία Προγραμματισμού Α.Τ.Ε.Ι. ΘΕΣΣΑΛΟΝΙΚΗΣ ΤΜΗΜΑ ΑΥΤΟΜΑΤΙΣΜΟΥ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΑΣΚΗΣΗ 8 Tutorial by TeSLa Συνδεσμολογία κυκλώματος Διαδικασία Προγραμματισμού Θεσσαλονίκη, Ιανουάριος 2007 Η Άσκηση 8 του εργαστηρίου

Διαβάστε περισσότερα

i Στα σύγχρονα συστήματα η κύρια μνήμη δεν συνδέεται απευθείας με τον επεξεργαστή

i Στα σύγχρονα συστήματα η κύρια μνήμη δεν συνδέεται απευθείας με τον επεξεργαστή Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 2015-16 Τεχνολογίες Κύριας (και η ανάγκη για χρήση ιεραρχιών μνήμης) http://di.ionio.gr/~mistral/tp/comparch/ Μ.Στεφανιδάκης i Στα σύγχρονα

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2012

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2012 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2012 ΤΕΧΝΟΛΟΓΙΑ (Ι) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Μικροϋπολογιστές

Διαβάστε περισσότερα

EΘΝΙΚΟ ΚΑΙ ΚΑΠΟΔΙΣΤΡΙΑΚΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΑΘΗΝΩΝ ΕΙΔΙΚΟΣ ΛΟΓΑΡΙΑΣΜΟΣ ΚΟΝΔΥΛΙΩΝ ΕΡΕΥΝΑΣ ΓΡΑΜΜΑΤΕΙΑ ΕΠΙΤΡΟΠΗΣ ΕΡΕΥΝΩΝ ΑΝΑΡΤΗΤΕΑ ΣΤΟ ΚΗΜΔΗΣ & ΣΤΗ ΔΙΑΥΓΕΙΑ

EΘΝΙΚΟ ΚΑΙ ΚΑΠΟΔΙΣΤΡΙΑΚΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΑΘΗΝΩΝ ΕΙΔΙΚΟΣ ΛΟΓΑΡΙΑΣΜΟΣ ΚΟΝΔΥΛΙΩΝ ΕΡΕΥΝΑΣ ΓΡΑΜΜΑΤΕΙΑ ΕΠΙΤΡΟΠΗΣ ΕΡΕΥΝΩΝ ΑΝΑΡΤΗΤΕΑ ΣΤΟ ΚΗΜΔΗΣ & ΣΤΗ ΔΙΑΥΓΕΙΑ EΘΝΙΚΟ ΚΑΙ ΚΑΠΟΔΙΣΤΡΙΑΚΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΑΘΗΝΩΝ ΕΙΔΙΚΟΣ ΛΟΓΑΡΙΑΣΜΟΣ ΚΟΝΔΥΛΙΩΝ ΕΡΕΥΝΑΣ ΓΡΑΜΜΑΤΕΙΑ ΕΠΙΤΡΟΠΗΣ ΕΡΕΥΝΩΝ ΑΝΑΡΤΗΤΕΑ ΣΤΟ ΚΗΜΔΗΣ & ΣΤΗ ΔΙΑΥΓΕΙΑ Πρόσκληση εκδήλωσης ενδιαφέροντος 45005/2015 στο πλαίσιο

Διαβάστε περισσότερα

VERILOG. Γενικά περί γλώσσας

VERILOG. Γενικά περί γλώσσας VERILOG Γενικά περί γλώσσας Χρησιµότητα της Verilog Υψηλού επιπέδου περιγραφή της συµπεριφοράς του συστήµατος µε σκοπό την εξοµοίωση. RTL περιγραφή της λειτουργίας του συστήµατος µε σκοπό τη σύνθεσή του

Διαβάστε περισσότερα

Το ολοκληρωμένο κύκλωμα μιας ΚΜΕ. «Φέτα» ημιαγωγών (wafer) από τη διαδικασία παραγωγής ΚΜΕ

Το ολοκληρωμένο κύκλωμα μιας ΚΜΕ. «Φέτα» ημιαγωγών (wafer) από τη διαδικασία παραγωγής ΚΜΕ Το ολοκληρωμένο κύκλωμα μιας ΚΜΕ Η Κεντρική Μονάδα Επεξεργασίας (Central Processing Unit -CPU) ή απλούστερα επεξεργαστής αποτελεί το μέρος του υλικού που εκτελεί τις εντολές ενός προγράμματος υπολογιστή

Διαβάστε περισσότερα

Εφαρµογές Πληροφορικής Υπολογιστών. Κεφάλαιο 3 Το υλικό του υπολογιστή

Εφαρµογές Πληροφορικής Υπολογιστών. Κεφάλαιο 3 Το υλικό του υπολογιστή Κεφάλαιο 3 Το υλικό του υπολογιστή Εισαγωγή Τµήµατα του Η/Υ καιοργάνωση Μονάδα Κεντρικής Μνήµης Κεντρική Μονάδα Επεξεργασίας (CPU) Μονάδα Εισόδου Εξόδου ίαυλοι Επικοινωνίας Εναλλακτικές αρχιτεκτονικές

Διαβάστε περισσότερα

- Εισαγωγή - Επίπεδα μνήμης - Ολοκληρωμένα κυκλώματα μνήμης - Συσκευασίες μνήμης προσωπικών υπολογιστών

- Εισαγωγή - Επίπεδα μνήμης - Ολοκληρωμένα κυκλώματα μνήμης - Συσκευασίες μνήμης προσωπικών υπολογιστών Μάθημα 4.5 Η Μνήμη - Εισαγωγή - Επίπεδα μνήμης - Ολοκληρωμένα κυκλώματα μνήμης - Συσκευασίες μνήμης προσωπικών υπολογιστών Όταν ολοκληρώσεις το μάθημα αυτό θα μπορείς: Να αναφέρεις τα κυριότερα είδη μνήμης

Διαβάστε περισσότερα

Πίνακας Περιεχομένων ΚΕΦΑΛΑΙΟ I ΣΥΣΤΗΜΑΤΑ ΑΡΙΘΜΩΝ

Πίνακας Περιεχομένων ΚΕΦΑΛΑΙΟ I ΣΥΣΤΗΜΑΤΑ ΑΡΙΘΜΩΝ Πίνακας Περιεχομένων ΚΕΦΑΛΑΙΟ I ΣΥΣΤΗΜΑΤΑ ΑΡΙΘΜΩΝ 1.1 Παράσταση ενός φυσικού αριθμού 1 1.2 Δεκαδικό σύστημα 1 1.3 Δυαδικό σύστημα 2 1.4 Οκταδικό σύστηνα 2 1.5 Δεκαεξαδικό σύστημα 2 1.6 Μετατροπές από ένα

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2015

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2015 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2015 ΤΕΧΝΟΛΟΓΙΑ (Ι) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Μικροϋπολογιστές

Διαβάστε περισσότερα

Παραδείγματα σχεδίασης με μηχανές πεπερασμένων καταστάσεων

Παραδείγματα σχεδίασης με μηχανές πεπερασμένων καταστάσεων Παραδείγματα σχεδίασης με μηχανές πεπερασμένων καταστάσεων Γιώργος Δημητρακόπουλος 1 Αποκωδικοποιητής κώδικα Huffman συμπίεση δεδομένων Ξέρουμε ότι με n bits μπορούμε να κωδικοποιήσουμε 2 n διαφορετικά

Διαβάστε περισσότερα

Λίγα λόγια από το συγγραφέα... 7. 91 Εισαγωγή στους υπολογιστές... 9. 92 Μονάδες µέτρησης χωρητικότητας... 31. 94 Συσκευές εισόδου...

Λίγα λόγια από το συγγραφέα... 7. 91 Εισαγωγή στους υπολογιστές... 9. 92 Μονάδες µέτρησης χωρητικότητας... 31. 94 Συσκευές εισόδου... Περιεχόµενα Λίγα λόγια από το συγγραφέα... 7 91 Εισαγωγή στους υπολογιστές... 9 92 Μονάδες µέτρησης χωρητικότητας... 31 93 Οι βασικές λειτουργίες ενός ηλεκτρονικού υπολογιστή... 37 94 Συσκευές εισόδου...

Διαβάστε περισσότερα

Πλακέτα Arduino. 1ο ΕΠΑΛ Περάματος - 7ο ΕΚ Πειραιά

Πλακέτα Arduino. 1ο ΕΠΑΛ Περάματος - 7ο ΕΚ Πειραιά Πλακέτα Arduino Το 2005 oι Massimo Banzi και David Cueartielles στο Ivrea Δημιουργούν την υπολογιστική πλατφόρμα Arduino. Το Arduino είναι βασισμένο σε μια απλή μητρική πλακέτα ανοικτού κώδικα, με ενσωματωμένο

Διαβάστε περισσότερα

ΣΤΑΤΙΚΕΣ ΚΑΙ ΔΥΝΑΜΙΚΕΣ ΜΝΗΜΕΣ ΤΥΧΑΙΑΣ ΠΡΟΣΠΕΛΑΣΗΣ (Static and Dynamic RAMs). ΔΙΑΡΘΡΩΣΗ ΤΟΥ ΜΑΘΗΜΑΤΟΣ ΘΕΜΑΤΙΚΕΣ ΕΝΟΤΗΤΕΣ

ΣΤΑΤΙΚΕΣ ΚΑΙ ΔΥΝΑΜΙΚΕΣ ΜΝΗΜΕΣ ΤΥΧΑΙΑΣ ΠΡΟΣΠΕΛΑΣΗΣ (Static and Dynamic RAMs). ΔΙΑΡΘΡΩΣΗ ΤΟΥ ΜΑΘΗΜΑΤΟΣ ΘΕΜΑΤΙΚΕΣ ΕΝΟΤΗΤΕΣ ΣΤΑΤΙΚΕΣ ΚΑΙ ΔΥΝΑΜΙΚΕΣ ΜΝΗΜΕΣ ΤΥΧΑΙΑΣ ΠΡΟΣΠΕΛΑΣΗΣ (Static and Dynamic RAMs). ΔΙΑΡΘΡΩΣΗ ΤΟΥ ΜΑΘΗΜΑΤΟΣ ΘΕΜΑΤΙΚΕΣ ΕΝΟΤΗΤΕΣ ΒΑΣΙΚΑ ΣΤΟΙΧΕΙΑ ΗΜΙΑΓΩΓΙΚΩΝ ΜΝΗΜΩΝ. ΒΑΣΙΚΗ ΛΕΙΤΟΥΡΓΙΑ RAM CMOS. ΤΥΠΟΙ ΚΥΤΤΑΡΩΝ ΑΡΧΕΣ

Διαβάστε περισσότερα

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ ΠΛΗ21 ΟΣΣ#2 14 Δεκ 2008 ΠΑΤΡΑ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ 7-segment display 7-segment display 7-segment display Αποκωδικοποιητής των 7 στοιχείων (τμημάτων) (7-segment decoder) Κύκλωμα αποκωδικοποίησης του στοιχείου

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 ΑΠΑΝΤΗΣΕΙΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 ΑΠΑΝΤΗΣΕΙΣ ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 Μάθημα : Μικροϋπολογιστές Τεχνολογία Τ.Σ. Ι, Θεωρητικής κατεύθυνσης Ημερομηνία

Διαβάστε περισσότερα

Στοιχεία αρχιτεκτονικής μικροεπεξεργαστή

Στοιχεία αρχιτεκτονικής μικροεπεξεργαστή Στοιχεία αρχιτεκτονικής μικροεπεξεργαστή Αριθμός bit δίαυλου δεδομένων (Data Bus) Αριθμός bit δίαυλου διευθύνσεων (Address Bus) Μέγιστη συχνότητα λειτουργίας (Clock Frequency) Τύποι εντολών Αριθμητική

Διαβάστε περισσότερα

Συστήματα Μικροεπεξεργαστών

Συστήματα Μικροεπεξεργαστών Εργαστήριο 1 ο Εισαγωγή στον AVR Περίγραμμα Εργαστηριακής Άσκησης Εισαγωγή... 2 Κατηγορίες μικροελεγκτών AVR... 2 Εξοικείωση με το περιβάλλον AVR Studio 4... 3 Βήμα 1ο: Δημιουργία νέου έργου (project)...

Διαβάστε περισσότερα

Χριστοφορίδης Ιωάννης Ραφαήλ 368

Χριστοφορίδης Ιωάννης Ραφαήλ 368 Χριστοφορίδης Ιωάννης Ραφαήλ 368 Ενσωματωμένα συστήματα Εργασία εξαμήνου OLKI Περιγραφή Ο OLKI είναι ένας απλός επεξεργαστής που έχει τέσσερις 8-bitους καταχωρητές. Εκτελεί απλές λειτουργίες και πράξεις

Διαβάστε περισσότερα

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων. Ψηφιακή Σχεδίαση. Κεφάλαιο 5: Σύγχρονη Ακολουθιακή

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων. Ψηφιακή Σχεδίαση. Κεφάλαιο 5: Σύγχρονη Ακολουθιακή ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων Ψηφιακή Σχεδίαση Κεφάλαιο 5: Σύγχρονη Ακολουθιακή Λογική Σύγχρονα Ακολουθιακά Κυκλώµατα Είσοδοι Συνδυαστικό κύκλωµα

Διαβάστε περισσότερα

Το υλικό του υπολογιστή

Το υλικό του υπολογιστή Το υλικό του υπολογιστή Ερωτήσεις 1. Τι αντιλαμβάνεστε με τον όρο υλικό; Το υλικό(hardware) αποτελείται από το σύνολο των ηλεκτρονικών τμημάτων που συνθέτουν το υπολογιστικό σύστημα, δηλαδή από τα ηλεκτρονικά

Διαβάστε περισσότερα

Εισαγωγή στην πληροφορική

Εισαγωγή στην πληροφορική Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Εισαγωγή στην πληροφορική Ενότητα 2: Βασικές αρχές λειτουργίας και χρήσης του υπολογιστή Αγγελίδης Παντελής Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών

Διαβάστε περισσότερα

Τεχνολογικό Εκπαιδευτικό Ίδρυμα Δυτικής Μακεδονίας Σιώζιος Κων/νος Πληροφορική Ι

Τεχνολογικό Εκπαιδευτικό Ίδρυμα Δυτικής Μακεδονίας Σιώζιος Κων/νος Πληροφορική Ι Βασικά δομικά στοιχεία ενός Η/Υ Σιώζιος Κων/νος Πληροφορική Ι 1 Αρχιτεκτονική Υπολογιστών Γνώσεις αλληλεπίδρασης υλικού λογισμικού Ο ρόλος των οδηγών συσκευών Τα μέρη της κύριας μονάδας και των περιφερειακών

Διαβάστε περισσότερα

Περιεχόµενα. I Βασικές Γνώσεις 1

Περιεχόµενα. I Βασικές Γνώσεις 1 Περιεχόµενα I Βασικές Γνώσεις 1 1 Μοντελοποίηση Προγραµµάτων 3 1.1 Ψευδογλώσσα....................... 6 1.2 Διαγράµµατα Ροής..................... 6 1.3 Παραδείγµατα σε Ψευδογλώσσα και Διαγράµµατα Ροής.

Διαβάστε περισσότερα

ΘΕΜΑ : ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ DIGITAL ELECTRONICS

ΘΕΜΑ : ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ DIGITAL ELECTRONICS ΘΕΜΑ : ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ DIGITAL ELECTRONICS ΔΙΑΡΚΕΙΑ: 1 περιόδους 16/11/2011 10:31 (31) καθ. Τεχνολογίας ΚΑΤΗΓΟΡΙΕΣ ΜΕΓΕΘΩΝ ΑΝΑΛΟΓΙΚΟ (ANALOGUE) ΨΗΦΙΑΚΟ (DIGITAL) 16/11/2011 10:38 (38) ΕΙΣΑΓΩΓΗ ΣΤΑ

Διαβάστε περισσότερα

ΠΛΗΡΟΦΟΡΙΚΗ Ι JAVA Τμήμα θεωρίας με Α.Μ. σε 8 & 9 11/10/07

ΠΛΗΡΟΦΟΡΙΚΗ Ι JAVA Τμήμα θεωρίας με Α.Μ. σε 8 & 9 11/10/07 ΠΛΗΡΟΦΟΡΙΚΗ Ι JAVA Τμήμα θεωρίας με Α.Μ. σε 8 & 9 11/10/07 Τμήμα θεωρίας: Α.Μ. 8, 9 Κάθε Πέμπτη, 11πμ-2μμ, ΑΜΦ23. Διδάσκων: Ντίνος Φερεντίνος Γραφείο 118 email: kpf3@cornell.edu Μάθημα: Θεωρία + προαιρετικό

Διαβάστε περισσότερα

ΒΑΣΙΚΕΣ ΠΛΗΡΟΦΟΡΙΕΣ. Τίτλος Μαθήματος. Διαλέξεις - Θεωρητική Διδασκαλία, Εποπτευόμενο Εργαστήριο Επίδειξη, Μελέτες (Projects)

ΒΑΣΙΚΕΣ ΠΛΗΡΟΦΟΡΙΕΣ. Τίτλος Μαθήματος. Διαλέξεις - Θεωρητική Διδασκαλία, Εποπτευόμενο Εργαστήριο Επίδειξη, Μελέτες (Projects) ΒΑΣΙΚΕΣ ΠΛΗΡΟΦΟΡΙΕΣ Τίτλος Μαθήματος Μικροελεγκτές και Ενσωματωμένα συστήματα Ανάπτυξη και Εφαρμογές Κωδικός Μαθήματος Μ2 Θεωρία / Εργαστήριο Θεωρία + Εργαστήριο Πιστωτικές μονάδες 4 Ώρες Διδασκαλίας 2Θ+1Ε

Διαβάστε περισσότερα

Εισαγωγή στην Πληροφορική

Εισαγωγή στην Πληροφορική Εισαγωγή στην Πληροφορική Χειµερινό Εξάµηνο 2006-07 ρ. Παναγιώτης Χατζηδούκας (Π..407/80) Εισαγωγή στην Πληροφορική 1 Γενικές πληροφορίες Εισαγωγή στην Πληροφορική ιδασκαλία: Παναγιώτης Χατζηδούκας Email:

Διαβάστε περισσότερα

Καθολική Σειριακή Διεπιφάνεια (Universal Serial Interface)

Καθολική Σειριακή Διεπιφάνεια (Universal Serial Interface) Καθολική Σειριακή Διεπιφάνεια (Universal Serial Interface) Εισαγωγή Η καθολική σειριακή διεπιφάνεια (universal serial interface, USI) παρέχει SPI (Serial peripheral interface) και I 2 C (Inter integrated

Διαβάστε περισσότερα

Περιγραφή Κυκλωμάτων με χρήση της VHDL. Εισαγωγικές έννοιες για σχεδιασμό με τη VHDL

Περιγραφή Κυκλωμάτων με χρήση της VHDL. Εισαγωγικές έννοιες για σχεδιασμό με τη VHDL Περιγραφή Κυκλωμάτων με χρήση της VHDL Εισαγωγικές έννοιες για σχεδιασμό με τη VHDL Οργάνωση Παρουσίασης VHDL εισαγωγικές έννοιες Ροή και επίπεδα σχεδιασμού ψηφιακών κυκλωμάτων Μοντελοποίηση Καθυστερήσεων

Διαβάστε περισσότερα

Εργαστήριο Βιοϊατρικής Απεικόνισης και Εφαρμοσμένης Οπτικής

Εργαστήριο Βιοϊατρικής Απεικόνισης και Εφαρμοσμένης Οπτικής Εργαστήριο Βιοϊατρικής Απεικόνισης και Εφαρμοσμένης Οπτικής Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Πανεπιστήμιο Κύπρου Δημιουργία Τεχνικής Μετρήσεων Σε Ακαθόριστες Περιοχές Με τη Βοήθεια

Διαβάστε περισσότερα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2014

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2014 ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2014 ΤΕΧΝΟΛΟΓΙΑ (ΙΙ) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Ψηφιακά Ηλεκτρονικά

Διαβάστε περισσότερα

Σειριακό Τερματικό Serial Terminal (Dumb Terminal)

Σειριακό Τερματικό Serial Terminal (Dumb Terminal) Σειριακό Τερματικό Serial Terminal (Dumb Terminal) Ένα σειριακό τερματικό είναι ο απλούστερος τρόπος για να συνδέσουμε πολλαπλές μονάδες εξόδου (οθόνες) και εισόδου (πληκτρολόγια) σε ένα μηχάνημα UNIX

Διαβάστε περισσότερα

ΑΝΑLOG TO DIGITAL CONVERTER (ADC)

ΑΝΑLOG TO DIGITAL CONVERTER (ADC) ΑΝΑLOG TO DIGITAL CONVERTER (ADC) O ADC αναλαμβάνει να μετατρέψει αναλογικές τάσεις σε ψηφιακές ώστε να είναι διαθέσιμες εσωτερικά στο μικροελεγκτή για επεξεργασία. Η αναλογική τάση που θέλουμε να ψηφιοποιηθεί

Διαβάστε περισσότερα

Εισαγωγή στην επιστήμη των υπολογιστών. Υλικό Υπολογιστών Κεφάλαιο 5ο Οργάνωση υπολογιστών

Εισαγωγή στην επιστήμη των υπολογιστών. Υλικό Υπολογιστών Κεφάλαιο 5ο Οργάνωση υπολογιστών Εισαγωγή στην επιστήμη των υπολογιστών Υλικό Υπολογιστών Κεφάλαιο 5ο Οργάνωση υπολογιστών 1 Οργάνωση υπολογιστών ΚΜΕ Κύρια Μνήμη Υποσύστημα εισόδου/εξόδου 2 Κεντρική Μονάδα Επεξεργασίας (ΚΜΕ) R1 R2 ΑΛΜ

Διαβάστε περισσότερα

1 Συσκευασία. Οδηγός εγκατάστασης. Color Management LCD Monitor. Σημαντικό

1 Συσκευασία. Οδηγός εγκατάστασης. Color Management LCD Monitor. Σημαντικό Οδηγός εγκατάστασης Color Management LCD Monitor Σημαντικό Διαβάστε προσεκτικά τις ΠΡΟΦΥΛΑΞΕΙΣ, αυτόν τον Οδηγό εγκατάστασης και το Εγχειρίδιο χρήστη που είναι στο CD-ROM για να εξοικειωθείτε με την ασφαλή

Διαβάστε περισσότερα

Θεωρητικές Ερωτήσεις

Θεωρητικές Ερωτήσεις Θεωρητικές Ερωτήσεις 1. Από ποιες μονάδες αποτελείται ένας μικροϋπολογιστής και ποιος είναι ο ρόλος της κάθε μιας; 2. Από ποιες μονάδες αποτελείται η μονάδα κεντρικής επεξεργασίας (CPU) και ποιος είναι

Διαβάστε περισσότερα

Κεφάλαιο 1 Ε Π Α Ν Α Λ Η Ψ Η

Κεφάλαιο 1 Ε Π Α Ν Α Λ Η Ψ Η Κεφάλαιο 1 Ε Π Α Ν Α Λ Η Ψ Η Αρχές Δικτύων Επικοινωνιών Σελ. 9-50 Γεώργιος Γιαννόπουλος ΠΕ19, ggiannop (at) sch.gr http://diktya-epal-b.ggia.info/ Creative Commons License 3.0 Share-Alike Σύνδεση από σημείο

Διαβάστε περισσότερα

Κεφάλαιο 7 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Ακολουθιακή Λογική 2

Κεφάλαιο 7 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Ακολουθιακή Λογική 2 ΚΥΚΛΩΜΑΤΑ VLSI Ακολουθιακή Λογική Κεφάλαιο 7 ο Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση 1. Δισταθή κυκλώματα Μεταστάθεια 2. Μανδαλωτές 3. Flip Flops Flops 4. Δομές διοχέτευσης 5. Διανομή ρολογιού 6. Συγχρονισμός

Διαβάστε περισσότερα

Κυκλώματα αποθήκευσης με ρολόι

Κυκλώματα αποθήκευσης με ρολόι Κυκλώματα αποθήκευσης με ρολόι Latches και Flip-Flops Γιώργος Δημητρακόπουλος Τμήμα Επιστήμης Υπολογιστών Πανεπιστήμιο Κρήτης 1 Γιατί χρειαζόμαστε τα ρολόγια Συνδιαστική λογική Η έξοδος εξαρτάται μόνο

Διαβάστε περισσότερα

Σχεδιασμός και Υλοποίηση οχήματος ελεγχόμενου μέσω Bluetooth

Σχεδιασμός και Υλοποίηση οχήματος ελεγχόμενου μέσω Bluetooth ΕΚΘΕΣΗ ΑΝΑΦΟΡΑΣ ΕΡΓΑΣΙΑΣ ΕΞΑΜΗΝΟΥ ΜΕ ΘΕΜΑ: Σχεδιασμός και Υλοποίηση οχήματος ελεγχόμενου μέσω Bluetooth Design and Implementation of a remote control vehicle using Bluetooth ΑΝΑΣΤΑΣΙΟΥ ΚΩΝΣΤΑΝΤΙΝΟΣ Επιβλέπων:

Διαβάστε περισσότερα

Αρχιτεκτονική Eckert-von Neumann. Πως λειτουργεί η ΚΜΕ; Κεντρική μονάδα επεξεργασίας [3] ΕΠΛ 031: ΕΙΣΑΓΩΓΗ ΣΤΟΝ ΠΡΟΓΡΑΜΜΑΤΙΣΜΟ

Αρχιτεκτονική Eckert-von Neumann. Πως λειτουργεί η ΚΜΕ; Κεντρική μονάδα επεξεργασίας [3] ΕΠΛ 031: ΕΙΣΑΓΩΓΗ ΣΤΟΝ ΠΡΟΓΡΑΜΜΑΤΙΣΜΟ Αρχιτεκτονική Eckert-von Neumann εισόδου μεταφορά δεδομένων από έξω προς τον Η/Υ εξόδου μεταφορά δεδομένων από τον Η/Υ προς τα έξω ΕΠΛ 031: ΕΙΣΑΓΩΓΗ ΣΤΟΝ ΠΡΟΓΡΑΜΜΑΤΙΣΜΟ Κύκλος Μηχανής κεντρικός έλεγχος/πράξεις

Διαβάστε περισσότερα

Ψηφιακά ολοκληρωμένα κυκλώματα

Ψηφιακά ολοκληρωμένα κυκλώματα Ψηφιακά ολοκληρωμένα κυκλώματα Εισαγωγή Γιώργος Δημητρακόπουλος Δημοκρίτειο Πανεπιστήμιο Θράκης Φθινόπωρο 2013 Ψηφιακά ολοκληρωμένα κυκλώματα 1 O κόσμος των ηλεκτρονικών... Ψηφιακά ολοκληρωμένα κυκλώματα

Διαβάστε περισσότερα

Μετρητής Ριπής ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ. Αναφορά 9 ης. εργαστηριακής άσκησης: ΑΦΡΟΔΙΤΗ ΤΟΥΦΑ Α.Μ.:2024201100032

Μετρητής Ριπής ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ. Αναφορά 9 ης. εργαστηριακής άσκησης: ΑΦΡΟΔΙΤΗ ΤΟΥΦΑ Α.Μ.:2024201100032 ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΕΛΟΠΟΝΝΗΣΟΥ ΣΧΟΛΗ ΟΙΚΟΝΟΜΙΑΣ, ΔΙΟΙΚΗΣΗΣ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Αναφορά 9 ης εργαστηριακής άσκησης: Μετρητής Ριπής ΑΦΡΟΔΙΤΗ

Διαβάστε περισσότερα

Δυαδικό Σύστημα Αρίθμησης

Δυαδικό Σύστημα Αρίθμησης Δυαδικό Σύστημα Αρίθμησης Το δυαδικό σύστημα αρίθμησης χρησιμοποιεί δύο ψηφία. Το 0 και το 1. Τα ψηφία ενός αριθμού στο δυαδικό σύστημα αρίθμησης αντιστοιχίζονται σε δυνάμεις του 2. Μονάδες, δυάδες, τετράδες,

Διαβάστε περισσότερα

ΓΕΩΠΟΝΙΚΗ ΣΧΟΛΗ ΑΠΘ Εργαστήριο Πληροφορικής στη Γεωργία

ΓΕΩΠΟΝΙΚΗ ΣΧΟΛΗ ΑΠΘ Εργαστήριο Πληροφορικής στη Γεωργία ΓΕΩΠΟΝΙΚΗ ΣΧΟΛΗ ΑΠΘ Εργαστήριο Πληροφορικής στη Γεωργία Το 1944 με την κατασκευή του υπολογιστή Mark I από τον Howard Aiken και την εταιρεία κατασκευής ηλεκτρονικών υπολογιστών IBM και από το 1950 μπήκανε

Διαβάστε περισσότερα

Τροφοδοσία : 3,3V, 5V Αυτή η πινακίδα επιτρέπει τη σύνδεση και των 8 απολήξεων (pins) μίας θύρας E- blocks με καλώδια με τη χρήση τερματισμών με

Τροφοδοσία : 3,3V, 5V Αυτή η πινακίδα επιτρέπει τη σύνδεση και των 8 απολήξεων (pins) μίας θύρας E- blocks με καλώδια με τη χρήση τερματισμών με ΠΙΝΑΚΙΔΑ ΤΕΡΜΑΤΙΣΜΩΝ ΕΒ002 Αυτή η πινακίδα επιτρέπει τη σύνδεση και των 8 απολήξεων (pins) μίας θύρας E- blocks με καλώδια με τη χρήση τερματισμών με βίδες. ΠΙΝΑΚΙΔΑ ΑΙΣΘΗΤΗΡΩΝ ΕΒ003 Αυτή η πινακίδα E-block

Διαβάστε περισσότερα

Ενσωματωμένα Συστήματα

Ενσωματωμένα Συστήματα Ενσωματωμένα Συστήματα Ενότητα: ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ ARDUINO Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών

Διαβάστε περισσότερα