Βιβλιογραϕικές σηµειώσεις 59. Ασκήσεις 19

Transcript

1 ΠΕΡΙΕΧΟΜΕΝΑ Μέρος I Εισαγωγή 1 Η ψηφιακή αφαίρεση Ψηϕιακά σήµατα Τα ψηϕιακά σήµατα είναι ανεκτικά στον θόρυβο Τα ψηϕιακά σήµατα αναπαριστούν σύνθετα δεδοµένα Αναπαράσταση της ηµέρας του έτους Αναπαράσταση αϕαιρετικών χρωµάτων Ψηϕιακές λογικές συναρτήσεις Περιγραϕή ψηϕιακών κυκλωµάτων και συστηµάτων σε Verilog Η ψηϕιακή λογική στα συστήµατα 16 Περίληψη 18 Βιβλιογραϕικές σηµειώσεις 18 Ασκήσεις 19 2 Η πρακτική της σχεδίασης ψηφιακών συστημάτων Η διαδικασία σχεδίασης Καθορισµός προδιαγραϕών Ανάπτυξη εννοιών και εϕικτότητα Κατάτµηση και λεπτοµερής σχεδίαση Επαλήθευση Τα ψηϕιακά συστήµατα κατασκευάζονται µε τσιπ και πλακέτες Εργαλεία σχεδίασης µε τη βοήθεια ηλεκτρονικού υπολογιστή Ο νόµος του Moore και η εξέλιξη των ψηϕιακών συστηµάτων 38 Περίληψη 40 Βιβλιογραϕικές σηµειώσεις 40 Ασκήσεις 41 Μέρος II Συνδυαστική λογική 3 Άλγεβρα Boole Αξιώµατα Ιδιότητες υϊκές συναρτήσεις Κανονική µορϕή Από τις εξισώσεις στις πύλες Εκϕράσεις Boole στη Verilog 56 Περίληψη 58 Βιβλιογραϕικές σηµειώσεις 59 Ασκήσεις 59

2 ii 4 Λογικά κυκλώματα CMOS Μεταγωγική λογική Μοντέλο µεταγωγής τρανζίστορ MOS Κυκλώµατα πύλης CMOS Βασικό κύκλωµα πύλης CMOS Αντιστροϕείς, πύλες NAND και NOR Σύνθετες πύλες Τρικαταστασιακά κυκλώµατα Κυκλώµατα προς αποϕυγή 84 Περίληψη 84 Βιβλιογραϕικές σηµειώσεις 85 Ασκήσεις 86 5 Καθυστέρηση και ισχύς κυκλωμάτων CMOS Καθυστέρηση στατικών πυλών CMOS ιαµοίραση και οδήγηση µεγάλων ϕορτίων Σύµπτυξη και λογική προσπάθεια Υπολογισµός καθυστέρησης Βελτιστοποίηση της καθυστέρησης Καθυστέρηση αγωγού Κατανάλωση ισχύος σε κυκλώµατα CMOS υναµική ισχύς Στατική ισχύς Κλιµάκωση ισχύος 110 Περίληψη 111 Βιβλιογραϕικές Σηµειώσεις 112 Ασκήσεις Σχεδίαση συνδυαστικής λογικής Συνδυαστική λογική Κλειστότητα Πίνακες αληθείας, ελαχιστοόροι και κανονική µορϕή Όροι και κύβοι Χάρτες Karnaugh Κάλυψη µιας συνάρτησης Από την κάλυψη στις πύλες Ελλιπώς ορισµένες συναρτήσεις Υλοποίηση γινοµένου αθροισµάτων Σπινθήρες 135 Περίληψη 138 Βιβλιογραϕικές Σηµειώσεις 139 Ασκήσεις Περιγραφές Verilog για συνδυαστική λογική Το κύκλωµα πρώτου αριθµού στη Verilog Μια υποµονάδα Verilog Η εντολή case Η εντολή casex Η εντολή assign οµική περιγραϕή 152

3 iii Η συνάρτηση δεκαδικού πρώτου αριθµού Ένα πρόγραµµα δοκιµών για το κύκλωµα πρώτου αριθµού Παράδειγµα: ένας αποκωδικοποιητής επτά τµηµάτων 158 Περίληψη 163 Βιβλιογραϕικές σηµειώσεις 164 Ασκήσεις Συνδυαστικά κατασκευαστικά μπλοκ Πολύµπιτη σηµειογραϕία Αποκωδικοποιητές Πολυπλέκτες Κωδικοποιητές ιαιτητές και κωδικοποιητές προτεραιότητας Συγκριτές Ολισθητές Μνήµες µόνο για ανάγνωση Μνήµες ανάγνωσης-εγγραϕής Προγραµµατιζόµενοι λογικοί πίνακες Φύλλα δεδοµένων Πνευµατική ιδιοκτησία 201 Περίληψη 201 Βιβλιογραϕικές σηµειώσεις 202 Ασκήσεις Συνδυαστικά παραδείγματα Κύκλωµα πολλαπλασίων του Κύκλωµα αυριανής ηµεροµηνίας ιαιτητής προτεραιότητας Τρίλιζα 212 Περίληψη 220 Ασκήσεις 221 Μέρος III Αριθμητικά κυκλώματα 10 Αριθμητικά κυκλώματα υαδικοί αριθµοί υαδική πρόσθεση Αρνητικοί αριθµοί και αϕαίρεση Πολλαπλασιασµός ιαίρεση 249 Περίληψη 253 Ασκήσεις Αριθμοί σταθερής και κινητής υποδιαστολής Σϕάλµα αναπαράστασης Αριθµοί σταθερής υποδιαστολής Αναπαράσταση Πράξεις Αριθµοί κινητής υποδιαστολής 269

4 iv Αναπαράσταση Μη κανονικοποιηµένοι αριθµοί και σταδιακή υποχείλιση Πολλαπλασιασµός κινητής υποδιαστολής Πρόσθεση/αϕαίρεση κινητής υποδιαστολής 273 Περίληψη 277 Βιβλιογραϕική σηµείωση 278 Ασκήσεις Γρήγορα αριθμητικά κυκλώματα Πρόβλεψη κρατουµένου Επανακωδικοποίηση Booth έντρα Wallace Σηµειώσεις για τη σύνθεση 298 Περίληψη 298 Βιβλιογραϕικές σηµειώσεις 301 Ασκήσεις Αριθμητικά παραδείγματα Μιγαδικός πολλαπλασιασµός Μετατροπή από µορϕή σταθερής υποδιαστολής σε κινητής υποδιαστολής και αντίστροϕα Μορϕή κινητής υποδιαστολής Μετατροπή από σταθερή υποδιαστολή σε κινητή Μετατροπή από κινητή σε σταθερή υποδιαστολή Φίλτρο FIR 311 Περίληψη 313 Βιβλιογραϕική σηµείωση 315 Ασκήσεις 315 Μέρος IV Σύγχρονη ακολουθιακή λογική 14 Ακολουθιακή λογική Ακολουθιακά κυκλώµατα Σύγχρονα ακολουθιακά κυκλώµατα Ελεγκτής ϕωτεινού σηµατοδότη Τιµοδότηση καταστάσεων Υλοποίηση µηχανών πεπερασµένων καταστάσεων Υλοποίηση Verilog µηχανών πεπερασµένων καταστάσεων 334 Περίληψη 340 Βιβλιογραϕικές σηµειώσεις 341 Ασκήσεις Περιορισμοί χρονισμού Καθυστέρηση διάδοσης και επιµόλυνσης Το D flip-flop Περιορισµοί χρόνου προπαρασκευής και συγκράτησης Η επίδραση της απόκλισης ρολογιού Παραδείγµατα χρονισµού Χρονισµός και λογική σύνθεση 358

5 v Περίληψη 360 Βιβλιογραϕικές σηµειώσεις 361 Ασκήσεις Ακολουθιακή λογική διαδρομής δεδομένων Μετρητές Ένας απλός µετρητής Μετρητής πάνω/κάτω/ϕόρτωσης Ένας χρονοµετρητής Καταχωρητές ολίσθησης Ένας απλός καταχωρητής ολίσθησης Καταχωρητής ολίσθησης αριστερά/δεξιά/ϕόρτωσης(lrl) Ενιαίος ολισθητής/µετρητής ιαµερισµός ελέγχου και δεδοµένων Παράδειγµα: FSM αυτόµατου πωλητή Παράδειγµα: κλειδαριά συνδυασµού 385 Περίληψη 393 Ασκήσεις Κατάτμηση μηχανών πεπερασμένων καταστάσεων Φωτεινό ϕλας Ελεγκτής ϕωτεινού σηµατοδότη 407 Περίληψη 416 Ασκήσεις Μικροκώδικας Απλή FSM µικροκώδικα «Αλληλούχιση» εντολών ιακλάδωση πολλών δρόµων Πολλαπλά είδη εντολών Υπορουτίνες µικροκώδικα Απλός ηλεκτρονικός υπολογιστής 445 Περίληψη 449 Βιβλιογραϕικές Σηµειώσεις 449 Ασκήσεις Ακολουθιακά παραδείγματα Μετρητής διαίρεσης-δια Ανιχνευτής SOS Παρτίδα τρίλιζας Κωδικοποιητής/αποκωδικοποιητής Huffman Κωδικοποιητής Huffman Αποκωδικοποιητής Huffman 473 Περίληψη 476 Βιβλιογραϕική σηµείωση 476 Ασκήσεις 477 Μέρος V Πρακτική Σχεδίαση

6 vi 20 Επαλήθευση και δοκιμή Επαλήθευση σχεδίασης Κάλυψη επαλήθευσης Είδη δοκιµών Στατική ανάλυση χρονισµού Τυπική επαλήθευση Παρακολούθηση σϕαλµάτων οκιµή Μοντέλα αστοχίας Συνδυαστική δοκιµή οκιµή πλεονασµατικής λογικής Σάρωση Ενσωµατωµένη αυτοδοκιµή(bist) Χαρακτηρισµός 490 Περίληψη 491 Βιβλιογραϕικές Σηµειώσεις 492 Ασκήσεις 492 Μέρος VI Σχεδίαση συστήματος 21 Σχεδίαση σε επίπεδο συστήματος ιαδικασία σχεδίασης συστήµατος Καθορισµός προδιαγραϕών Pong DES cracker Συσκευή αναπαραγωγής µουσικής ιαµερισµός Pong DES cracker Συνθέτης µουσικής 506 Περίληψη 508 Βιβλιογραϕικές Σηµειώσεις 508 Ασκήσεις Χρονισμός διεπαφών, και σε επίπεδο συστήματος Χρονισµός διεπαϕών Χρονισµός πάντα έγκυρο Περιοδικά έγκυρα σήµατα Έλεγχος ροής ιαµερισµός και επιλογή διεπαϕής Σειριακές και πακετοποιηµένες διεπαϕές Ισόχρονος χρονισµός Πίνακες χρονισµού Ροή γεγονότων ιοχέτευση και προβλεπτικός χρονισµός Παραδείγµατα διεπαϕών και χρονισµού Pong DES cracker 521

7 Συσκευή αναπαραγωγής µουσικής 522 Περίληψη 525 Βιβλιογραϕικές Σηµειώσεις 525 Ασκήσεις Διοχετεύσεις Βασική διοχέτευση Παραδείγµατα διοχετεύσεων Παράδειγµα: διοχέτευση ενός αθροιστή διάδοσης κρατουµένου ιακοπές διοχέτευσης ιπλή ενταµίευση Ισορροπία ϕορτίου Μεταβλητά ϕορτία Κοινή χρήση πόρων 549 Περίληψη 550 Βιβλιογραϕικές Σηµειώσεις 550 Ασκήσεις Διασύνδεση Αϕηρηµένη διασύνδεση ίαυλοι Σταυρωτοί µεταγωγοί ίκτυα διασύνδεσης 560 Περίληψη 562 Βιβλιογραϕικές Σηµειώσεις 562 Ασκήσεις Συστήματα μνήμης Θεµελιώδη στοιχεία µνήµης Συστοιχίες SRAM Τσιπ DRAM ιαχωρισµός µνήµης σε ϕέτες µπιτ και συστοιχίες ιαπεπλεγµένη µνήµη Κρυϕές µνήµες 574 Περίληψη 578 Βιβλιογραϕικές Σηµειώσεις 578 Ασκήσεις 578 Μέρος VII Ασύγχρονη λογική 26 Ασύγχρονα ακολουθιακά κυκλώματα Ανάλυση πίνακα ροής Σύνθεση πίνακα ροής: το κύκλωµα εναλλαγής Ανταγωνισµοί και τιµοδότηση καταστάσεων 590 Περίληψη 594 Βιβλιογραϕικές Σηµειώσεις 595 Ασκήσεις 595

8 27 Flip-flop Στο εσωτερικό ενός µανδαλωτή Στο εσωτερικό ενός flip-flop Μανδαλωτές και flip-flop CMOS Παραγωγή πίνακα ροής του µανδαλωτή Σύνθεση πίνακα ροής για ένα D-flip-flop 607 Περίληψη 609 Βιβλιογραϕικές Σηµειώσεις 609 Ασκήσεις Μεταστάθεια και αποτυχία συγχρονισμού Αποτυχία συγχρονισµού Μεταστάθεια Πιθανότητα εισόδου και εξόδου σε µη επιτρεπτή κατάσταση Επίδειξη µεταστάθειας 620 Περίληψη 623 Βιβλιογραϕικές Σηµειώσεις 624 Ασκήσεις Σχεδίαση συγχρονιστή Πού χρησιµοποιούνται οι συγχρονιστές; Συγχρονιστής«ωµής βίας» Το πρόβληµα των πολύµπιτων σηµάτων Συγχρονιστής FIFO 631 Περίληψη 638 Βιβλιογραϕικές Σηµειώσεις 639 Ασκήσεις 639 Παράρτημα Α Στυλ κωδικογράφησης σε Verilog 642 Α.1 Βασικές αρχές 642 Α.2 Όλη η κατάσταση θα πρέπει να βρίσκεται σε ρητά δηλωµένους καταχωρητές 643 Α.3 Ορίστε τις συνδυαστικές υποµονάδες έτσι ώστε να είναι ευανάγνωστες 644 Α.4 Τιµοδοτήστε όλες τις µεταβλητές για όλες τις συνθήκες 646 Α.5 ιατηρήστε µικρό το µέγεθος των υποµονάδων 647 Α.6 Οι µεγάλες υποµονάδες θα πρέπει να είναι δοµικές 649 Α.7 Χρησιµοποιήστε περιγραϕικές ονοµασίες σηµάτων 649 Α.8 Χρησιµοποιήστε συµβολικές ονοµασίες για τα υποπεδία των σηµάτων 649 Α.9 Ορίστε σταθερές 650 Α.10 Τα σχόλια θα πρέπει να περιγράϕουν την πρόθεση και να αιτιολογούν, όχι να δηλώνουν το προϕανές 651 Α.11 Μην ξεχνάτε ποτέ ότι ορίζετε hardware 652 Α.12 ιαβάστε και ασκήστε κριτική στον κώδικα Verilog 652 Βιβλιογραϕία 654