HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 7η - Ακολουθιακά Κυκλώματα

HTML
DOWNLOAD

Μέγεθος: px

Εμφάνιση ξεκινά από τη σελίδα:

Download "HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 7η - Ακολουθιακά Κυκλώματα"

Αμάραντος Καλαμογδάρτης
8 χρόνια πριν
Προβολές:

1 HY330 Ψηφιακά - Εισαγωγή στα Συστήματα VLSI Διδάσκων: Χ. Σωτηρίου, Βοηθοί: θα ανακοινωθούν 1 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης FF τύπου HLFF (AM K6-K7) 2 1

2 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης FF τύπου HLFF (AM K6-K7) 3 - ΜΠΚ Inputs Current State COMBINATIONAL LOGIC Registers Outputs Next state Βασικοί Μηχανισμοί Αποθήκευσης (καταχωρητής = μνήμη) Θετική ανάδραση (Στατική Μνήμη) Αποθήκευση φορτίου (Δυναμική Μνήμη) 4 2

3 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές FF τύπου Καθυστέρηση Χρόνος Πρόθεσης HLFF (AM K6-K7) 5 Μανταλωτές (Latch) και Καταχωρητές (Flip-Flop) Μανταλωτής (Latch) αποθηκεύει δεδομένα όταν το Clk (ή G) είναι ενεργό (1) Καταχωρητής (Register) αποθηκεύει δεδομένα στην ακμή του Clk Clk Clk Clk Clk 6 3

4 Μανταλωτές Θετικής/Αρνητικής Πολικότητας (φάσης ρολογιού) 7 Σχεδίαση με Μανταλωτές N ανοικτό όταν f = 1 P ανοικτό όταν f = 0 f P Latch Logic N Latch Logic Λογική μεταξύ και των δυο ειδών μανταλωτή 8 4

5 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης FF τύπου HLFF (AM K6-K7) 9 Χρονισμοί Καταχωρητών t su t hold t Register ATA STABLE t t c 2 q ATA STABLE t t su setup time χρόνος πρόθεσης t hold hold time χρόνος διατήρησης t c2q clock to q delay (χείριστη καθυστέρηση) 10 5

6 Μανταλωτής - Χρονισμός Όταν το G στο latch κάνει μετάβαση 10, το θετικό latch κλείνει Αν το αλλάζει κατά την διάρκεια του κλεισίματος, δηλ. σε χρόνο μικρότερο από την σχετική εσωτερική καθυστέρηση, τότε το latch δεν θα αποθηκεύσει την σωστή κατάσταση Η τελική κατάσταση που θα αποθηκευτεί θα εξαρτάται από τον θόρυβο και δρομήσεις στο κύκλωμα Περιορισμοί Setup (Πρόθεσης) και Hold (Διατήρησης) Latch G (Clock) Setup Hold (ata) 11 Καταχωρητής - Χρονισμός Όταν το κάνει μετάβαση 01, το FF ανοιγοκλείνει (αποτελείται από 2 εσωτερικούς μανταλωτές) Αν το αλλάζει κατά την διάρκεια του κλεισίματος, δηλ. σε χρόνο μικρότερο από την καθυστέρηση του 1 ου, τότε ο 2 ος μανταλωτής δεν θα αποθηκεύσει την σωστή κατάσταση Η τελική κατάσταση που θα αποθηκευτεί θα εξαρτάται από τον θόρυβο και δρομήσεις στο κύκλωμα Περιορισμοί Setup (Πρόθεσης) και Hold (Διατήρησης) FF (Clock) Setup Hold (ata) 12 6

7 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης 13 FF τύπου HLFF (AM K6-K7) t 2 Clk Clk t C 2 Καταχωρητής t C 2 Μανταλωτής Στους μανταλωτές υπάρχει και καθυστέρηση t d2q μικρότερη του t c2q Περίπτωση που ο μανταλωτής είναι ανοικτός και φτάνουν δεδομένα 14 7

8 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές FF τύπου Καθυστέρηση Χρόνος Πρόθεσης HLFF (AM K6-K7) 15 f FF s LOGIC t p,comb Επίσης: t cdreg + t cdlogic > t hold t cd : contamination delay = ελάχιστη καθυστέρηση t clk- + t p,comb + t setup = T 16 8

9 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης FF τύπου HLFF (AM K6-K7) 17 Θετική Ανάδραση (Bistable) V o1 V i2 V i1 V o2 A V i2 = V o1 C Στατικές Μνήμες χρησιμοποιούν Δισταθή Διατήρηση κατάστασης εφόσον το g μένει πάνω από το 1 B V i1 = V o2 18 9

10 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές FF τύπου Καθυστέρηση Χρόνος Πρόθεσης HLFF (AM K6-K7) 19 Εγγραφή σε Μανταλωτή Προσεγγίσεις Το ρολόι χρησιμοποιείται για διαχωρισμό της κατάστασης Ανοικτός ή κλειστός Τύπου Πολυπλέκτη Επιβολή της νέας κατάστασης (και μόνο NMOS) 20 10

11 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές FF τύπου Καθυστέρηση Χρόνος Πρόθεσης HLFF (AM K6-K7) 21 Μανταλωτής μέσω Πολύπλεξης Αρνητικός Μανταλωτής (ανοικτό όταν = 0) Θετικός Μανταλωτής (ανοικτός όταν = 1) Clk Clk In Clk Clk In 22 11

12 Μανταλωτής μέσω Πολύπλεξης Σε επίπεδο τρανζίστορ 23 Μανταλωτής μέσω Πολύπλεξης M M Μόνο NMOS μεταβίβασης Μη επικαλυπτόμενα ρολόγια! 24 12

περνάνε στον σκλάβο και ο αφέντης κλείνει 25 Μανταλωτές θετικής, αρνητικής

13 (Master- Slave) Δυο μανταλωτές διαφορετικής πολικότητας Διάταξη Αφέντη-Σκλάβου = 0 ο 1 ος είναι ανοικτός = 1 ο 2 ος είναι ανοικτός Στην ακμή (01) τα δεδομένα του αφέντη περνάνε στον σκλάβο και ο αφέντης κλείνει 25 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης FF τύπου HLFF (AM K6-K7) 26 13

14 Volts 16/10/2014 (Master- Slave) t setup καθυστέρηση κλεισίματος του αφέντη μη τροποποίηση του Μ από αλλαγή του στο κλείσιμο t hold καθυστέρηση ανοίγματος του σκλάβου μη τροποποίηση του στο μεσοδιάστημα που είναι και οι δυο ανοικτοί I 2 T 2 I 3 I 5 T 4 I 6 I 1 T 1 M I 4 T 3 27 Καθυστέρηση t c 2 q(lh) t c 2 q(hl) time, nsec 28 14

15 Χρόνος Πρόθεσης (Setup) = = 29 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης FF τύπου HLFF (AM K6-K7) 30 15

16 Καταχωρητής με μικρότερο φορτίο στο ρολόι T 1 I 1 T 2 I 3 I 2 I 4 Επιλογή μεγεθών για τους αντιστροφείς διατήρησης Στην εγγραφή πρέπει να επιβληθεί η νέα κατάσταση 31 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης FF τύπου HLFF (AM K6-K7) 32 16

17 Μη ιδανικά ρολόγια Επικάλυψη ρολογιών X A B Σχηματικό (a) Schematic diagram Επικαλυπτόμενα Ρολόγια (b) Overlapping clock pairs 33 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης FF τύπου HLFF (AM K6-K7) 34 17

18 Μανταλωτής μέσω Πύλων με Ανάδραση NOR-based set-reset S S S R 0 0 R R Forbidden State 35 Ακολουθιακά Στοιχεία: Flip-Flop και Latch NOR SR Latch Θετικά Ενεργό Αναλύστε την λειτουργία του ξεκινώντας από μια αρχική κατάσταση στα, Τι συμβαίνει στην περίπτωση που S = R = 1; Υπάρχει κάποιο πρόβλημα εκεί; 36 18

19 Ακολουθιακά Στοιχεία: Flip-Flop και Latch NAN SR Latch Αρνητικά Ενεργό Αναλύστε την λειτουργία του ξεκινώντας από μια αρχική κατάσταση στα, Τι συμβαίνει στην περίπτωση που S = R = 0; Υπάρχει κάποιο πρόβλημα εκεί; 37 Μανταλωτής μέσω Πύλων με Ανάδραση Διασταυρωμένες NAN Επιπρόσθετο Ρολόι V S M 2 M 4 R M 6 M 1 M 8 M 3 S M 5 M 7 R Δεν χρησιμοποιείται για λογική αλλά για στατική μνήμη 38 19

20 (Volts) Volts 16/10/2014 CMOS SR - Μεγέθη S W = 0.5 m m W = 0.6 m m W = 0.7 m m W/L 5 and W = 0.8 m m W = 0.9 m m W = 1 m m time (ns) (a) (b) Δυναμικό C σε σχέση με τα W/L των 5 και 6 Μεταβατική Απόκριση 39 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης 40 FF τύπου HLFF (AM K6-K7) 20

21 Ακολουθιακά Στοιχεία: Flip-Flop και Latch Θετικό Latch (Μανταλωτής), όπου C είναι το ρολόι (συνήθως λέγεται g = gate) Πώς εξασφαλίζεται ότι η περίπτωση S = R = 0 δεν συμβαίνει; Τι θα συμβεί αν C = 1 και το αλλάζει; 41 Ακολουθιακά Στοιχεία: Flip-Flop και Latch -Type Flip-Flop Το παραπάνω FF, μεγαλύτερου εμβαδού, πρακτικά αποτελείται από τρείς μανταλωτές (, ), (, Y), (S, R) 42 21

22 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης FF τύπου HLFF (AM K6-K7) 43 Μηχανισμός Αποθήκευσης Στατική Αποθήκευση Δυναμική Αποθήκευση (βάση φορτίου) 44 22

23 Μετατροπή Δυναμικού Μανταλωτή σε Ψευδοστατικό 45 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης FF τύπου HLFF (AM K6-K7) 46 23

24 Ανάλυση Χρονισμών 47 Ανάλυση Χρονισμών Circuit before clock arrival (Setup-1 case) CN TG1 1 S M Inv2 M Clk- elay Inv1 CP T Clk- ata Clock T Setup-1 Time T Setup-1 t=0 Time 48 24

25 Ανάλυση Χρονισμών Circuit before clock arrival (Setup-1 case) CN TG1 1 S M Inv2 M Clk- elay Inv1 CP T Clk- ata Clock T Setup-1 Time T Setup-1 t=0 Time 49 Ανάλυση Χρονισμών Circuit before clock arrival (Setup-1 case) CN TG1 1 S M Inv2 M Clk- elay Inv1 T Clk- CP ata Clock T Setup-1 Time T Setup-1 t=0 Time 50 25

26 Ανάλυση Χρονισμών Circuit before clock arrival (Setup-1 case) CN TG1 1 S M Inv2 M Clk- elay T Clk- Inv1 CP ata Clock T Setup-1 Time T Setup-1 t=0 Time 51 Ανάλυση Χρονισμών Hold-1 case CN TG1 1 S M Inv2 M Clk- elay Inv1 CP 0 T Clk- Clock ata T Hold-1 Time T Hold-1 t=0 Time 52 26

27 Ανάλυση Χρονισμών Hold-1 case CN TG1 1 S M Inv2 M Clk- elay Inv1 CP 0 T Clk- Clock ata T Hold-1 Time T Hold-1 t=0 Time 53 Ανάλυση Χρονισμών Hold-1 case CN TG1 1 S M Inv2 M Clk- elay Inv1 T Clk- CP 0 Clock T Hold-1 ata T Hold-1 Time t=0 Time 54 27

28 Ανάλυση Χρονισμών Hold-1 case CN TG1 1 S M Inv2 M T Clk- Clk- elay Inv1 CP 0 Clock T Hold-1 ata T Hold-1 Time t=0 Time 55 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης 56 FF τύπου HLFF (AM K6-K7) 28

29 C 2 MOS Καταχωρητής V V M 2 M 6 M 4 X M 8 M 3 C L1 M 7 C L2 M 1 M 5 Μπορεί να μετατραπεί σε ψευδοστατικό προσθέτοντας συντηρητές (keepers) 57 Master Stage Slave Stage C 2 MOS Καταχωρητής και Επικάλυψη V V V V M 2 M 6 M 2 M 6 0 M 4 0 X M 8 X 1 M 3 1 M 7 M 1 M 5 M 1 M 5 (a) (0-0) overlap (b) (1-1) overlap 58 29

30 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές FF τύπου Καθυστέρηση Χρόνος Πρόθεσης HLFF (AM K6-K7) 59 TSPC (True Single-Phase Clock) Μανταλωτής V V V V Out In In Out Θετικός Μανταλωτής (ανοικτός όταν = 1) Αρνητικός Μανταλωτής (ανοικτός όταν = 0) 60 30

31 TSPC Μανταλωτής με επιπρόσθετη λογική V V V V PUN In 1 In 2 In PN In 1 In 2 Ενσωματωμένη Λογική στον Μανταλωτή Μανταλωτής AN 61 TSPC Καταχωρητής V V V M 3 M 6 M 9 Y M 2 X M 5 M 8 M 1 M 4 M

32 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης 63 FF τύπου HLFF (AM K6-K7) αντί Καταχωρητών Μια εναλλακτική προσέγγιση στους ακμοπυροδότητους καταχωρητές είναι οι παλμικοί μανταλωτές Ακμοπυροδότητος Καταχωρητής Παλμικός Μανταλωτής ata L1 L2 L ata Clk Clk Clk Clk Clk 64 32

33 Μετατροπή Ακμής σε Παλμό _In Καθυστέρηση _out _In Καθυστέρηση!= _out 65 V V G M 3 M 2 G M 6 M 5 V M P X G M 1 M 4 M N (a) register (b) glitch generation G (c) glitch clock 66 33

34 HLFF (AM K6-K7) P 1 x P 3 M 3 M 6 M 2 P 2 M 5 M 1 M 4 67 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης FF τύπου HLFF (AM K6-K7) 68 34

35 Pipeline Υπολογισμού Υπολογισμός F Υπολογισμός G 69 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης FF τύπου HLFF (AM K6-K7) 70 35

36 R S Bistable Multivibrator flip-flop, Schmitt Trigger T Monostable Multivibrator one-shot Astable Multivibrator oscillator 71 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης 72 FF τύπου HLFF (AM K6-K7) 36

37 Schmitt Trigger με Υστέρηση In Out V out V OH Καμπύλη μετάβασης με υστέρηση Επαναφορά Λογικών Επιπέδων V OL V M V M+ V in 73 Ανόρθωση Λογικών Επιπέδων με Schmitt Trigger 74 37

38 Υλοποίηση Schmitt Trigger - 1 V M 2 M 4 V in X V out M 1 M 3 Moves switching threshold of the first inverter 75 Χαρακτηριστική με Υστέρηση V out 2.5 V out V M V M k = 1 k = 2 k = 3 k = V in (V) Voltage-transfer characteristics with hysteresis V in (V) The effect of varying the ratio of the PMOS device M 4. The width is k* 0.5 m. m 76 38

39 Υλοποίηση Schmitt Trigger - 2 V M 4 M 6 M 3 In Out M 2 X M 5 V M 1 77 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης FF τύπου HLFF (AM K6-K7) 78 39

40 In ELAY t d Out t d 79 Μανταλωτές θετικής, αρνητικής πολικότητας Σχεδίαση με Μανταλωτές Καθυστέρηση Χρόνος Πρόθεσης FF τύπου HLFF (AM K6-K7) 80 40

41 0 1 2 N-1 Ring Oscillator Απόκριση ταλαντωτή με αντιστροφείς 5 επιπέδων 81 41

Σχετικά έγγραφα

HY422 Ειςαγωγό ςτα Συςτόματα VLSI Διδϊςκων: Χ. Σωτηρύου, Βοηθόσ: Π. Ματθαιϊκησ http://www.csd.uoc.gr/~hy422 1 Μανταλωτζσ κετικισ, αρνθτικισ πολικότθτασ χεδίαςθ με Μανταλωτζσ Κακυςτζρθςθ FF τφπου HLFF (AM