- PDF Free Download

HTML
DOWNLOAD

Μέγεθος: px

Εμφάνιση ξεκινά από τη σελίδα:

Download ""

Στέφανος Δραγούμης
8 χρόνια πριν
Προβολές:

1 HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI Διδάσκων: Χ. Σωτηρίου, Βοηθοί: θα ανακοινωθούν 1 Περιεχόμενα Συσκευές στο Πυρίτιο Πυρίτιο n και p Δίοδος Θετική, αρνητική πόλωση Εξίσωση IV Χωρητικότητα Χώρου Αραίωσης Μοντέλο/παράμετροι SPICE Τρανζίστορ Δομή Τάση Κατωφλίου Φαινόμενο Σώματος Λειτουργία Πύλης Καμπύλες Vds, Ids, Vgs Βασικές Εξισώσεις Μοντέλο MOSFET DSM τρανζίστορ Κόρος ταχύτητας Καθολικό μοντέλο DSM Παράμετροι SPICE PMOS τρανζίστορ Το τρανζίστορ ως αντίσταση/διακόπτης Παρασιτικές Χωρητικότητες Χωρητικότητες Πύλης Χωρητικότητες Διάχυσης Αντιστάσεις S, D Άλλα DSM φαινόμενα 2 1

2 Συσκευές στο Πυρίτιο Συσκευές MOS τρανζίστορ Παρασιτικές συσκευές Δίοδοι Παρασιτικές χωρητικότητες, αντιστάσεις διασυνδέσεων Παρασιτικά τρανζίστορ (διπολικά) Συσκευή - Συμπεριφορά - Μοντέλο Απλό μοντέλο για πρωτογενή ανάλυση Διαισθητική ανάλυση Ελάχιστη ακρίβεια Μοντέλα SPICE Προσομοίωση του κυκλώματος βάση μοντέλου κατασκευής 3 Ενεργειακές Ζώνες Στερεών άδεια γεμάτη Αγώγιμη ζώνη Ομοιοπολι κή ζώνη E g =~ 8eV Άδεια αγώγιμη ζώνη E g = ~1.1eV Γεμάτη ομοιοπολική ζώνη Άδεια αγώγιμη ζώνη Γεμάτη ομοιοπολική ζώνη (α) Αγωγοί (Al) (β) Μονωτές (Si0 2 ) (γ) Ημιαγωγοί (Si) 4 2

3 Ορισμός: Επίπεδο Fermi Το Ενεργειακό επίπεδο που έχει πιθανότητα κατάληψης 50% p = 0% Αγώγιμη ζώνη E g = ~1.1eV E f p = 100% Ομοιοπολι κή ζώνη 5 Κρυσταλλική Δομή Si Το πυρίτιο έχει κρυσταλλική δομή και σθένος Οπή + - Ελεύθερο Ηλεκτρόνιο

4 Πυρίτιο τύπου n και p Πυρίτιο n Κρυσταλλική δομή πού εμπεριέχει (α) 5-σθενές άτομο Πυρήτιο n P, Φώσφορος Ελεύθερο Ηλεκτρόνιο, -e 7 Πυρίτιο τύπου n και p Πυρίτιο p Κρυσταλλική δομή πού εμπεριέχει (β) 3-σθενές άτομο Πυρήτιο p B, Βόρον +4 Ελεύθερη Οπή, +e

5 Επίπεδα Fermi σε n και p πυρίτιο Αγώγιμη ζώνη Αγώγιμη ζώνη E f P-type Si N-type Si E f Ομοιοπολι κή ζώνη Ομοιοπολι κή ζώνη 9 Δίοδος pn B Al A SiO 2 p n Διατομή διόδου pn σε διεργασία κατασκευής A p n B Μονοδιάστατη απεικόνηση Al A B Σύμβολο διόδου 10 5

6 Δίοδος pn και Χώρος Αραίωσης Στο όριο μεταξύ p και n οι πλειοδότες φορείς αλληλοεξουδετερώνονται, με αποτέλεσμα την δημιουργία ηλεκτροστατικού δυναμικού 11 Χώρος Αραίωσης pn - Ανάλυση hole diffusion electron diffusion p n (a) Current flow. Charge Density hole drift electron drift - + x Distance (b) Charge density. Electrical Field x (c) Electric field. Potential V -W 1 W 2 x (d) Electrostatic potential. 12 6

7 Λειτουργία Διόδου σε Κύκλωμα Η δίοδος επιτρέπει την ροή ρεύματος σε μία μόνο κατεύθυνση 13 Επίπεδα Fermi στη Δίοδο P-type Si -e ΔV E c N-type Si E v 14 7

8 Λειτουργία Διόδου 15 Θετική Πόλωση p n (W 2 ) p n0 L p n p0 p-region -W 1 0 W 2 n-region x 16 diffusion Αποφεύγουμε σε ψηφιακά κυκλώματα 8

9 Αρνητική Πόλωση p n0 n p0 p-region -W 1 0 W 2 n-region x diffusion 17 Συνήθης Λειτουργία Εξάρτηση V-I στην Δίοδο 18 9

10 Αναλυτικά Μοντέλα V D + I D = I S (e V D/f T 1) V D + + I D V Don V Don = 0.7V (α) Ιδανικό Μοντέλο Διόδου (β) Απλοϊκό Πρωτογενές Μοντέλο 19 Χωρητικότητα Ένωσης pn 20 10

11 Χωρητικότητα Ένωσης pn Για μεγάλες διαφοροποιήσεις της τάσης, ΔVD, έχουμε: C eq Q V j D Qj( V V high high ) Q( V Vlow low ) K eq C j 0 Όπου το K eq υπολογίζεται ως: K eq ( V high m f0 V )(1 m) low ( f0 V high ) 1m ( f0 V low ) 1m 21 Χωρητικότητα Διάχυσης 22 11

12 I D (A) 3/10/2014 Δευτερογενή Φαινόμενα V D (V) Avalanche Breakdown 23 Μοντέλο Διόδου στο SPICE R S + V D - I D C D I D υπολογίζεται από την εξίσωση ρεύματος C D υπολογίζεται από εξίσωση χωρητικότητας R S αντιστοιχεί στην αντίσταση σε σειρά της διόδου 24 12

13 Παράμετροι SPICE Διόδου 25 Τι είναι το τρανζίστορ; Διακόπτης! Ένα MOS Τρανζίστορ V GS V T V GS S R on D 26 13

14 Τρισδιάστατη όψη Τρανζίστορ MOSFET 27 MOS Τρανζίστορ Τύποι, Σύμβολα D D G G S S D D G G B S S 28 14

15 Δομή NMOS Τρανζίστορ 29 Δομή NMOS Τρανζίστορ Υπόστρωμα ελαφριάς πυκνώτητας p 2 σημεία υψηλής πυκνότητας n Η περιοχή μεταξύ τους ονομάζεται «κανάλι» Το κανάλι καλύπτεται απο λεπτό μονωτικό στρώμα SiO 2 Ακριβώς απο πάνω βρίσκεται ένα ηλεκτρόδιο πολυ-si καί ονομάζεται πύλη Το SiO 2 δέν επιτρέπει ροή ρεύματος μεταξύ πύλης καί καναλιού 30 15

16 Τάση Κατωφλίου Threshold Voltage S + V GS - G D n+ n+ n-channel p-substrate Depletion Region B 31 Φαινόμενο Σώματος - The Body Effect V T (V) V (V) BS 32 16

17 Τάση Κατωφλίου Εξάρτηση στο V SB 33 Λειτουργία Πύλης NMOS Συσσώρευση όταν V gs << V T 34 17

18 Λειτουργία Πύλης NMOS Αραίωση όταν V gs =~ V T 35 Λειτουργία Πύλης NMOS Αντιστροφή όταν V gs > V T 36 18

19 Λειτουργία NMOS Τρανζίστορ Άν V gs > V T, αλλά V ds =0 37 Λειτουργία NMOS Τρανζίστορ Άν V ds < V gs V T Μείωση πάχους καναλιού κατά το μήκος του 38 19

Λειτουργία NMOS Τρανζίστορ Άν V ds V gs V T Το κανάλι διακόπτεται 39 Λειτουργία NMOS Τρανζίστορ Βασίζεται στήν επιρροή του ηλεκτρικού πεδίου που δημιουργεί η πύλη (FET) Μια συσκευή MOS είναι ενας

20 Λειτουργία NMOS Τρανζίστορ Άν V ds V gs V T Το κανάλι διακόπτεται 39 Λειτουργία NMOS Τρανζίστορ Βασίζεται στήν επιρροή του ηλεκτρικού πεδίου που δημιουργεί η πύλη (FET) Μια συσκευή MOS είναι ενας διακόπτης ελεγχόμενος απο το V gs Άν V gs = 0, τότε I ds = ~0 Άν V gs V T, καί V ds > 0, τότε υπάρχει ροή ηλεκτρονίων Η αύξηση του δυναμικού Vds επηρρεάζει την μορφή του καναλιού: Στο άκρο εισροής (πηγή) η διαφορά είναι Vgs Στο άκρο εκροής (καταβόθρα) η διαφορά είναι Vgd Άν V gd < V T, τότε το κανάλι διακόπτεται 40 20

21 I D (A) 3/10/2014 Καμπύλη IV ενός τρανζίστορ -4 x 10 6 VGS= 2.5 V Resistive Saturation VGS= 2.0 V V DS = V GS - V T VGS= 1.5 V Quadratic Relationship 1 VGS= 1.0 V V DS (V) 41 Τρανζίστορ στην γραμμική περιοχή S V GS G V DS D I D n + V(x) + n + L x p-substrate B Τάσεις MOS στην γραμμική περιοχή 42 21

22 Τρανζίστορ σε κόρο V GS G V DS > V GS - V T S D n+ - V GS - V T + n+ Αποκοπή 43 Βασικές Σχέσεις IV Τρανζίστορ 44 22

23 Τρανζίστορ σε λειτουργία Κανάλι Πύλη SiO 2 45 Μοντέλο MOSFET Τρανζίστορ 46 23

24 u n (m/s) I D (A) 3/10/2014 Καμπύλες IV σε DSM Τρανζίστορ x 10 2 Early Saturation VGS= 2.5 V VGS= 2.0 V VGS= 1.5 V Linear Relationship 0.5 VGS= 1.0 V V DS (V) 47 Κόρος Ταχύτητας u sat = 10 5 Constant velocity Constant mobility (slope = µ) c = 1.5 (V/µm) 48 24

25 I D (A) I D (A) 3/10/2014 Σύγκριση I D Long-channel device V GS = V DD Short-channel device V DSAT V GS - V T V DS 49 I D καί V GS 6 x x quadratic γραμμική V GS (V) Long Channel 0.5 quadratic V GS (V) Short Channel 50 25

26 I D (A) I D (A) 3/10/2014 I D καί V DS 6 x VGS= 2.5 V Resistive Saturation VGS= 2.0 V x VGS= 2.5 V VGS= 2.0 V 3 2 V DS = V GS - V T VGS= 1.5 V 1 VGS= 1.5 V 1 VGS= 1.0 V 0.5 VGS= 1.0 V V DS (V) Long Channel V DS (V) Short Channel 51 Καθολικό Μοντέλο MOSFET G S D B 52 26

27 I D (A) I D (A) 3/10/2014 Απλό μοντέλο καί SPICE -4 x Linear V DS =V DSAT Velocity Saturated 0.5 V DSAT =V GT 53 V DS =V GT Saturated V DS (V) Τρανζίστορ PMOS 0 x 10-4 VGS = -1.0V -0.2 VGS = -1.5V VGS = -2.0V VGS = -2.5V Όλες οι μεταβλητές είναι ανάλογες αλλά αρνητικές V DS (V) 54 27

28 Παράμετροι ενός μοντέλου 0,25μm 55 Τρανζίστορ ώς Διακόπτης V GS V T S R on I D D V GS = V DD R mid R 0 V DD /2 V DD V DS 56 28

29 Τρανζίστορ ώς Διακόπτης 7 x R eq (Ohm) V (V) DD 57 Τρανζίστορ ώς Διακόπτης 58 29

30 Δυναμική Συμπεριφορά MOS Τρανζίστορ G C GS C GD S D C SB C GB C DB B 59 Χωρητικότητα της Πύλης Πύλη P-Si Πηγή n + x d x d W Καταβόθρα n + t ox L d Πάνω Όψη Σύμπτωση Πύλης/Υποστρώματος Οξείδιο Πύλης n + L n + Διατομή 60 30

31 Χωρητικότητα της Πύλης G G G S C GC C GC C GC D S D S D Cut-off Resistive Saturation Σημαντικές Περιοχές λειτουργίας για Ψηφιακά Κυκλώματα: Κόρος και Αποκοπή 61 Χωρητικότητα Πύλης WLC ox C GC WLC ox C GC 2WLC ox WLC ox 2 C GC B C GCS = C GCD WLC ox 2 C GCS C GCD 3 V GS 0 V DS /(V GS -V T ) 1 Χωρητικότητα συναρτήσει του VGS (με VDS = 0) Χωρητικότητα συναρτήσει του επιπέδου κορεσμού 62 31

32 Gate Capacitance (F) 3/10/2014 Μέτρηση της Χωρητικότητας Πύλης με SPICE I V GS V GS (V) 63 Χωρητικότητα Διάχυσης Channel-stop implant N A1 Side wall W Πηγή N D Bottom x j L S Side wall Κανάλι Υπόστρωμα N A 64 32

33 Χωρητικότητα Ένωσης pn 65 Χωρητικότητα Ένωσης pn Για μεγάλες διαφοροποιήσεις της τάσης, ΔVD, έχουμε: C eq Q V j D Qj( V V high high ) Q( V Vlow low ) K eq C j0 Όπου το K eq υπολογίζεται ως: K eq ( V high m f0 V )(1 m) low ( f0 V ) 1m high ( f0 V ) 1m low 66 33

34 Χωρητικότητες Διεργασία 0.25μm Έτσι, συνολικά οι χωρητικότητες έχουν ως εξής: CGS = CGCS + CGSO CGD = CGCD + CGDO CGB = CGCB (όταν είναι το τρανζίστορ σβηστό) CSB = CSdiff CDB = Cddiff Παρακάτω παραθέτονται χαρακτηριστικές τιμές για τις σχετικές παραμέτρους σε διεργασία 0.25μm. 67 Παρασιτικές Αντιστάσεις S, D G Polysilicon gate L D Drain contact V GS,eff S D W R S R D Drain 68 34

35 Το υπό-του-1μm Τρανζίστορ Διαφοροποιήσεις Δυναμικού Κατωφλίου Αγωγιμότητα κάτω από το Vt Σημαντικές Παρασιτικές Αντιστάσεις 69 Διαφοροποιήσεις V T V T V T Long-channel threshold Low V DS threshold Threshold as a function of the length (for low V DS ) L V DS Drain-induced barrier lowering (for low L) 70 35

36 I D (A) 3/10/2014 Αγωγιμότητα για V g < V T 10-2 The Slope Factor 10-4 Γραμμική I D ~ I 0 e qvgs nkt, C n 1 C D ox Τετράγωνο S is V GS for I D2 /I D1 = Εκθετική V T V GS (V) Typical values for S: mv/decade 71 I D καί V GS ενώ V g < V T qvgs nkt I D I0e 1 e qvds kt V DS from 0 to 0.5V 72 36

37 I D καί V DS ενώ V g < V T I D I e 0 qvgs nkt 1 e qvds kt 1 V DS V GS from 0 to 0.3V 73 Περίληψη περιοχών λειτουργίας Τρανζίστορ MOSFET Ισχυρή Αντιστροφή V GS >V T Γραμμική (ως Αντίσταση) V DS <V DSAT Κόρος (Σταθερό Ρεύμα) V DS V DSAT Ασθενής Αντιστροφή (υπό-κατωφλίου) V GS V T Εκθετική εξάρτηση ως πρός το V GS, γραμμική ως πρός το V DS 74 37

38 Latch-up, Παρασιτικό Βραχυκύκλωμα 75 Μελλοντικές Προοπτικές 25 nm FINFET MOS transistor 76 38

Σχετικά έγγραφα

Μικροηλεκτρονική - VLSI

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Μικροηλεκτρονική - VLSI Ενότητα 2: Το Τρανζίστορ Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών Τ.Ε. Άδειες Χρήσης