ΔΙΑΦΟΡΙΚΟΙ ΚΑΙ ΠΟΛΥΒΑΘΜΙΟΙ ΕΝΙΣΧΥΤΕΣ ΔΙΑΛΕΞΗ 2
Το διαφορικό ζεύγος Το κάτω τρανζίστορ (I bias ) καθορίζει το ρεύμα του κυκλώματος Τα δυο πάνω τρανζίστορ συναγωνίζονται γιατοποιοθαπάρειαυτότορεύμα 2
Ανάλυση του διαφορικού ζεύγους BJT Αγνοώ το ρεύμα βάσης 3
Ανάλυση του διαφορικού ζεύγους 4
Ο BJT διαφορικός ενισχυτής V dd V dd I out Σταθεροποιημένη τάση εξόδου: Στην έξοδο ρεύμα V out V 1 V 2 Μηδενικό ρεύμα εξόδου: στη έξοδο τάση V b GND 5
Ο βασικός διαφορικός ενισχυτής 6
Ρεύματα διαφορικού ζεύγους 3 2.5 I out - I out + 2 Ρεύμα εξόδου 1.5 1 0.5 0-0.4-0.3 2 1 0 0.1 0.2 0.3 0.4 τάση διαφορικής εισόδου (V) 7
Ρεύματα ακροδεκτών τρανζίστορ (1/2) 8
Ρεύματα ακροδεκτών τρανζίστορ (2/2) 9
MOS ανάλυση μεγάλου σήματος (1/2) Πάνω από την τάση κατωφλίου v ID = v GS1 v GS2 = 2i D1 β I SS = i D1 + i D2 1/2 2i D2 1/2 β i D1 = I SS 2 + I SS i D2 = I SS 2 I SS βv2 ID I SS β2 v 4 ID 2 βv2 ID I SS 4I 2 SS β2 v 4 ID 2 4I 2 SS 1/2 1/2 g m = i D1 / v ID (V ID = 0) = (βi SS /4) 1/2 = K' 1I SS W 1 1/2 4L 1 10
MOS ανάλυση μεγάλου σήματος (2/2) Πάνω από την τάση κατωφλίου 11
Το κέρδος σαν συνάρτηση του ρεύματος πόλωσης 12
Εύρος εισόδου κοινού τρόπου μέγιστο: Q1 ορθά πολωμένο ελάχιστο: Q3 ορθά πολωμένο 13
Εύρος εισόδου κοινού τρόπου (MOS) μέγιστο: M1 στον κόρο ελάχιστο: M3 στον κόρο v ic (max) = V DD -0.5I SS R D -v DS1 (sat)+v GS1 = V DD -0.5I SS R D + V T1 v ic (min) = V SS +v DS3 (sat)+v GS1 14
Micro-surgery Έννοια του ημικυκλώματος 15
Μικρό σήμα: διαφορικό ζευγάρι BJT Έννοια του ημικυκλώματος 16
Το κύκλωμα κοινού τρόπου -CM Ο ενισχυτής degenerated-εκπομπού Gain ~ -Rc/ (2R EE ) 17
Το MOS κύκλωμα κοινού τρόπου -CM Ο ενισχυτής degenerated-εκπομπού Gain ~ -R D / (2R SS ) 18
Διαφορικό κέρδος Gain = - g m R c CMRR ~ - 2 g m R E ~ - 2 (I EE / 2 U T ) R E 19
Το διαφορικό κύκλωμα MOS Gain = - g m R D CMRR ~ - 2 g m R SS ~ -(I SS /(V gs V T )) R SS 20
Μη-ταίριασμα σε κυκλώματα τρανζίστορ Τι εννοούμε με τον όρο mismatch Τι μέθοδος χρησιμοποιείται για την ανάλυση των mismatches (γενική προσέγγιση) Τάση εισόδου και offset ρευμάτων των BJT διαφορικών ενισχυτών Offset τάση εισόδου των MOS διαφορικών ενισχυτών 21
Μοντέλο BJT mismatch Κύκλωμα χωρίς μη-ταιριάσματα 22
Μοντέλο MOS mismatch Κύκλωμα χωρίς μη-ταιριάσματα 23
Μοντέλο BJT mismatch 24
Συναρτήσεις μεταφοράς 25
Συναρτήσεις μεταφοράς Απλός διαφορικός ενισχυτής "Vmin" effect 26
Ο διαφορικός ενισχυτής ευρείας εξόδου Απλός διαφορικός ενισχυτής Φαινόμενο "Vmin" Ευρείας εξόδου ενισχυτής 27
Ο ακόλουθος μοναδιαίου κέρδους (1/2) Κέρδος ενισχυτή= A v A v λύνοντας: V out = V 1 + A in v Ένας περισσότερος ιδανικός ακόλουθος / κύκλωμα buffer (απομονωτή) 28
Ο ακόλουθος μοναδιαίου κέρδους (2/2) Κέρδος ενισχυτή = A v Λύνοντας: V out ~ V in 29
CMOS ενισχυτής τάσης πολλών σταδίων Αρχικά έχω ένα στάδιο κοινής πηγής R A R in υο out = = g = r o m ( r // r o oc // r oc ) Μη επαρκές Πολύ υψηλή Προσθέτω και δεύτερο στάδιο κοινής πηγή R A R in υο out = = g = r o2 m1( ro 1 // roc 1) gm2( r02// roc 2 // r oc2 ) Παραμένει πολύ υψηλή Προσθέτω στάδιο κοινού απαγωγού στην έξοδο R A R in υο out = = g = g m1( o1 // oc1) m2( 02// roc 2 m3 r 1 + g r mb3 g r Χαμηλή ) g m3 gm3 + g mb3 30
BiCMOS ενισχυτής τάσης πολλών σταδίων (1/3) Γενικά ισχύει ότι Α υο (CE)>A υο (CS) επειδή r o (BJT)>r o (MOSFET) και g m (BJT) > g m (MOSFET) αλλά το CS στάδιο προτιμάται σαν πρώτο στάδιο επειδή έχει R in =. Αν προσθέσω ένα στάδιο κοινού εκπομπού στο αρχικό έxω: Το ενδιάμεσο στάδιο μειώνει το κέρδος: R out 1 = ro 1 // roc 1 >> Rin2 = rπ 2 Η τάση διαιρείται μεταξύ των σταδίων: R R 2 rπ 2 rπ 2 = << 1 Rin2 ro 1 // roc 1 + rπ 2 ro 1 // r 1 in out1 + oc 31
BiCMOS ενισχυτής τάσης πολλών σταδίων (2/3) Αν χρησιμοποιήσω δυο στάδια κοινής πηγής και προσθέσω ένα στάδιο κοινού συλλέκτη στην έξοδο έχω: R Όπως και πριν ισχύει: = r // roc2, Rin3 = rπ 3 + β3( ro 3 // roc3 // R out 2 o2 L Η απώλεια που έχω στα ενδιάμεσα στάδια είναι: ) R out 2 Rin3 + R in3 = r o2 // r oc2 rπ 3 + β3( r + r + r π 2 o3 π 3 // roc3 // RL ) + β ( r // r 3 o3 oc3 // R L ) Είναι καλύτερη περίπτωση από την προηγούμενη αλλά όχι ικανοποιητική. 32
BiCMOS ενισχυτής τάσης πολλών σταδίων (3/3) Καλύτερος buffer τάσης: cascade κοινού συλλέκτη και στάδιο εξόδου κοινού απαγωγού. R Φορτίο ενδιάμεσων σταδίων: out3 R + R m3 r 1 + g mb3 + β ( r π 4 // r + β ( r 4 o4 // R in4 π 4 4 o4 oc4 L = in4 g + r // r ) oc4 // R L ) 1 R R in3 = out 2 + R in 3 1 R out = R out 4 1 = g m4 R + β out3 4 1 = g m4 + β ( g 4 m3 1 + g mb3 ) Η αντίσταση εξόδου είναι πλέον πολύ καλή!! 33
Ενισχυτής διακριτών στοιχείων 2 cascaded στάδια με διπολικά τρανζίστορ κοινού εκπομπού και ένα στάδιο κοινού συλλέκτη. AC συνεζευγμένο σήμα εισόδου μεταξύ εισόδου και σταδίων εξόδου. Απαιτεί μεγάλα εξωτερικά στοιχεία, R και C 34
Ενισχυτής ολοκληρωμένου κυκλώματος CMOS τριών σταδίων: Διαφορικό στάδιο εισόδου ενεργού φορτίου, στάδιο κέρδους κοινής πηγής, στάδιο απομονωτή κοινού απαγωγού. 35
Ενισχυτής 2 σταδίων με απομονωτή κοινής πύλης Μοντέλο μικρού σήματος 36
CMOS τελεστικός ενισχυτής 2 σταδίων Μοντέλο μικρού σήματος 37
CMOS τελεστικός ενισχυτής 2 σταδίων Συχνότητα (Hz) Γωνία α (βαθμοί) Μέτρο Φάση 38
Απλοποιημένος τελεστικός ενισχυτής 2 σταδίων Διπολικός CMOS 39
Συμπερασματικά Στο σχεδιασμό κυκλωμάτων ενισχυτών πολύ συχνά είμαστε αναγκασμένοι να χρησιμοποιήσουμε πολλά στάδια. Στους ενισχυτές πολλών σταδίων τα διάφορα στάδια μπορεί να χρησιμοποιηθούν για διάφορους σκοπούς Κέρδος τάσης: κοινής-πηγής, κοινού εκπομπού Απομόνωση τάσης (buffer): κοινού-απαγωγού, κοινούσυλλέκτη Απομόνωση ρεύματος: κοινής-πύλης, κοινής-βάσης Χρειάζεται προσοχή στα φορτία των ενδιάμεσων σταδίων. Στους απευθείας συνεζευγμένους ενισχυτές, η πόλωση μοιράζεται μεταξύ των διπλανών σταδίων: Χρειάζεται «συμβιβαστική» πόλωση Προσοχή στην μετατόπιση πόλωσης από στάδιο σε στάδιο 40
Καθρέφτες ρεύματος nfet καθρέφτης ρεύματος I in I out V out pfet καθρέφτης ρεύματος V dd V b V dd M b V b M 5 M 4 M 7 GND GND I in I out I out = ( (W/L) 5 / (W/L) b ) I in I out = ( (W/L) 7 / (W/L) 4 ) I in Ένας καλός τρόπος για να έχω ρεύμα πόλωσης 41
Καθρέφτης ρεύματος I in I out1 I out2 I out3 V out1 V out2 V out3 V b M b M5 M 6 M 7 GND GND GND GND I out = ( (W/L) 5 / (W/L) b ) I in I out / I in = ( (W/L) 6 / (W/L) b ) I out / I in = ( (W/L) 7 / (W/L) b ) 42
Η διάλεξη αυτή έγινε στο πλαίσιο του ΕΠΕΑΚ ΙΙ για το μάθημα Αναλογικά Ηλεκτρονικά 43