Πανεπιστήμιο Ιωαννίνων Τμήμα Μηχανικών Η/Υ και Πληροφορικής Εργαστήριο Συστημάτων VLSI και Αρχιτεκτονικής Υπολογιστών. Γεώργιος Τσιατούχας

Σχετικά έγγραφα
ΒΑΣΙΚΑ ΗΛΕΚΤΡΟΝΙΚΑ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ

ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ

ΒΑΣΙΚΑ ΗΛΕΚΤΡΟΝΙΚΑ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα

Πανεπιστήμιο Ιωαννίνων Τμήμα Μηχανικών Η/Υ και Πληροφορικής Εργαστήριο Συστημάτων VLSI και Αρχιτεκτονικής Υπολογιστών. Γεώργιος Τσιατούχας

Εργαστηριακή άσκηση. Θεωρητικός και πρακτικός υπολογισμός καθυστερήσεων σε αναστροφείς CMOS VLSI

Το διπολικό τρανζίστορ

Κεφάλαιο 7 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Ακολουθιακή Λογική 2

ΑΣΚΗΣΗ 2 η : ΟΡΓΑΝΑ ΚΑΙ ΣΥΣΚΕΥΕΣ ΤΟΥ ΕΡΓΑΣΤΗΡΙΟΥ

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ

4 η ΕΝΟΤΗΤΑ. Το MOSFET

3 η ΕΝΟΤΗΤΑ. Το διπολικό τρανζίστορ

Άσκηση 10 Στοιχεία ηλεκτρονικής τεχνολογίας

Κεφάλαιο 10 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Ακολουθιακή Λογική 2

Εργαστηριακές Ασκήσεις

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα. Σχεδίαση Ψηφιακών Συστημάτων. Ενότητα: ΚΑΤΑΧΩΡΗΤΕΣ - ΑΠΑΡΙΘΜΗΤΕΣ

1η Εργαστηριακή Άσκηση: Απόκριση κυκλώµατος RC σε βηµατική και αρµονική διέγερση

ΑΣΚΗΣΕΙΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΗΛΕΚΤΡΟΝΙΚΗΣ

ΒΑΣΙΚΑ ΗΛΕΚΤΡΟΝΙΚΑ - ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ Ι Ο ΤΕΛΕΣΤΙΚΟΣ ΕΝΙΣΧΥΤΗΣ

Κεφάλαιο 1 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. CMOS Κυκλώματα 2

Εργαστηριακή άσκηση. Θεωρητικός και πρακτικός υπολογισμός καθυστερήσεων σε λογικά δίκτυα πολλών σταδίων

«Συγκριτής τάσης (με τελεστικό ενισχυτή)»

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Ψηφιακή Λογική και Σχεδίαση

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017

ΑΣΚΗΣΗ 7. ΘΕΜΑ 1ο MINORITY A B C. C out

VLSI Systems and Computer Architecture Lab. Εργαστήριο Υλικού & Αρχιτεκτονικής Υπολογιστών

ΒΑΣΙΚΑ ΗΛΕΚΤΡΟΝΙΚΑ - ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops

ΑΣΚΗΣΗ 6 ΠΟΛΥΠΛΕΚΤΕΣ (MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMUX)

Καθυστέρηση στατικών πυλών CMOS

5. ΕΝΙΣΧΥΤΗΣ ΜΕ ΑΡΝΗΤΙΚΗ ΑΝΑΤΡΟΦΟΔΟΤΗΣΗ

Κεφάλαιο 4 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Λογικός Φόρτος 2

ε. Ένα κύκλωμα το οποίο παράγει τετραγωνικούς παλμούς και απαιτείται εξωτερική διέγερση ονομάζεται ασταθής πολυδονητής Λ

Εργαστήριο Ψηφιακής Σχεδίασης

7.1 Θεωρητική εισαγωγή

Πανεπιστήµιο Κύπρου Τµήµα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Εργαστήριο Κυκλωµάτων και Μετρήσεων

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ

Εισαγωγή στις Τηλεπικοινωνίες / Εργαστήριο

Στατική ηλεκτρική ανάλυση του αντιστροφέα CMOS. Εισαγωγή στην Ηλεκτρονική

2 η ΕΝΟΤΗΤΑ. Δίοδοι - Επαφή pn. 4 ο 5 ο 6 ο Εργαστήριο ΦΥΛΛΟ ΕΡΓΑΣΙΑΣ

ΑΣΚΗΣΗ 8 η -9 η ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΗΣ ΛΟΓΙΚΗΣ ΜΟΝΑΔΑΣ ΤΕΣΣΑΡΩΝ ΔΥΑΔΙΚΩΝ ΨΗΦΙΩΝ

Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα

ΑΣΚΗΣΗ 9. Tα Flip-Flop

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Γ ΕΠΑΛ 14 / 04 / 2019

Πανεπιστήµιο Κύπρου. Τµήµα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών. ΗΜΥ 100 Εισαγωγή στην Τεχνολογία

Μετρήσεις µε παλµογράφο

4. ΕΝΙΣΧΥΤΗΣ ΜΕ ΑΜΕΣΗ ΣΥΖΕΥΞΗ

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

3. ΕΝΙΣΧΥΤΗΣ ΜΕ ΣΥΖΕΥΞΗ ΜΕΣΩ ΠΥΚΝΩΤΗ

w x y Υλοποίηση της F(w,x,y,z) με πολυπλέκτη 8-σε-1

Συστήματα Αυτομάτου Ελέγχου Ι

ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS)

Κεφάλαιο 11. Κυκλώματα Χρονισμού

Κεφάλαιο 9 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. CMOS Λογικές ομές 2

Απαριθμητές (Ασύγχρονοι Σύγχρονοι, Δυαδικοί Δεκαδικοί)

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

ΙΚΑΝΟΤΗΤΕΣ: 1. Αναγνωρίζει απλούς κωδικοποιητές - αποκωδικοποιητές.

ΗΜΥ203 Εργαστήριο Κυκλωµάτων και Μετρήσεων

ΤΕΛΕΣΤΙΚΟΣ ΕΝΙΣΧΥΤΗΣ

ΑΣΚΗΣΗ 7 ΚΥΚΛΩΜΑ R-L-C: ΣΥΝΔΕΣΗ ΣΕ ΣΕΙΡΑ ΣΥΝΤΟΝΙΣΜΟΣ

6.1 Θεωρητική εισαγωγή

ΜΕΡΟΣ Α: Απαραίτητες γνώσεις

3. Συνδυαστική λογική Λογικές πύλες 4. Στοιχεία μνήμης Καταχωρητές 5. Ακολουθιακή λογική

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

VLSI Technology and Computer Architecture Lab. Εργαστήριο Υλικού & Αρχιτεκτονικής Υπολογιστών

Εισαγωγή στις Τηλεπικοινωνίες / Εργαστήριο

1 η ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ: ΧΑΡΑΚΤΗΡΙΣΤΙΚΗ ΚΑΜΠΥΛΗ ΩΜΙΚΟΥ ΑΝΤΙΣΤΑΤΗ ΚΑΙ ΛΑΜΠΤΗΡΑ ΠΥΡΑΚΤΩΣΗΣ

Πανεπιστήμιο Θεσσαλίας

Πείραμα. Ο Διαφορικός Ενισχυτής. Εξοπλισμός. Διαδικασία

Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

ΑΣΚΗΣΗ-3: ΣΧΗΜΑΤΑ LISSAJOUS

Φίλτρα διέλευσης: (α) χαμηλών συχνοτήτων (β) υψηλών συχνοτήτων

ΣΥΝΔΕΣΗ ΣΕ ΣΕΙΡΑ ΕΠΩΝΥΜΟ: ΟΝΟΜΑ: ΑΜ: ΕΠΩΝΥΜΟ: ΟΝΟΜΑ: ΑΜ: ΕΠΩΝΥΜΟ: ΟΝΟΜΑ: ΑΜ: 1 ΣΚΟΠΟΣ 1 2 ΘΕΩΡΗΤΙΚΟ ΥΠΟΒΑΘΡΟ 1 3 ΕΞΟΠΛΙΣΜΟΣ 7 4 ΕΞΑΡΤΗΜΑΤΑ 7

Εργαστηριακές Ασκήσεις ΑΝΑΛΟΓΙΚΩΝ ΗΛΕΚΤΡΟΝΙΚΩΝ

Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Εργαστήριο Κυκλωμάτων και Μετρήσεων

ΠΛΗ10 Κεφάλαιο 2. ΠΛH10 Εισαγωγή στην Πληροφορική: Τόμος Α Κεφάλαιο: : Αριθμητική περιοχή της ALU 2.5: Κυκλώματα Υπολογιστών

Εργαστηριακή άσκηση. Σχεδίαση layout και προσομοίωση κυκλώματος με το πρόγραμμα MICROWIND

Πολυσύνθετες πύλες. Διάλεξη 11

ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΗΣ

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

7 η διάλεξη Ακολουθιακά Κυκλώματα

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΊΔΡΥΜΑ ΑΘΗΝΑΣ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΒΙΟΪΑΤΡΙΚΗΣ ΤΕΧΝΟΛΟΓΙΑΣ

8. ΕΝΙΣΧΥΤΗΣ ΙΣΧΥΟΣ PUSH-PULL

Πανεπιστήμιο Θεσσαλίας

Εργαστηριακή άσκηση. Κανόνες σχεδίασης και κατασκευαστικές λεπτομέρειες στη σχεδίασης μασκών (layout) και προσομοίωσης κυκλώματος VLSI

Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Εργαστήριο Κυκλωμάτων και Μετρήσεων

1η ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ:

ΑΣΚΗΣΗ 2 η N-MOS ΚΑΙ P-MOS TRANSISTOR ΩΣ ΔΙΑΚΟΠΤΗΣ


4.1 Θεωρητική εισαγωγή

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)

Ψηφιακά Κυκλώματα (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

ΑΣΚΗΣΗ 1 ΛΟΓΙΚΕΣ ΠΥΛΕΣ (Α)

ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ ΗΛΕΚΤΡΙΚΩΝ

Transcript:

Πανεπιστήμιο Ιωαννίνων ΚΥΚΛΩΜΑΤΑ VLI Εργαστηριακές Ασκήσεις Γεώργιος Τσιατούχας Ιωάννινα 2016

VLI ystems and Computer rchitecture Lab

ΚΥΚΛΩΜΑΤΑ VLI ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ ΠΕΡΙΕΧΟΜΕΝΑ Χαρακτηριστικές MO τρανζίστορ 5 CMO αναστροφέας / Χρόνος διάδοσης σήματος 9 Λογικές πύλες 13 Πολυπλέκτης, Μανδαλωτής, Flip Flop 15 Αθροιστής, Ολισθητής. 19 Χειριστής δεδομένων (atapath) 23 Εγχειρίδια χρήσης κυκλωματικών στοιχείων.. 25 Εργαστηριακή Ομάδα: Ονοματεπώνυμο Α.Μ.

ΚΥΚΛΩΜΑΤΑ VLI ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ Ι Χαρακτηριστικές MO Τρανζίστορ 1) Σχεδιάστε στο περιβάλλον του OrC το κύκλωμα του Σχήματος 1. Το σύμβολο του MO τρανζίστορ (Nbreak4) υπάρχει στη βιβλιοθήκη breakout.olb. Για την προσομοίωση λάβετε υπ όψιν τα μοντέλα του ΟΚ C4007 (C4007.lib). Τα μεγέθη των τρανζίστορ είναι αντίστοιχα: pmo W p /L p =60μm/10μm και nmo W n /L n =30μm/10μm. α) Στο περιβάλλον προσομοίωσης PPICE, πραγματοποιήστε, C ανάλυση σάρωσης (C sweep) με μεταβλητή την τάση V G. Το εύρος των τιμών σάρωσης να είναι από 0 ως 8V και το βήμα 200mV. Στην τάση V να δοθεί η C τιμή 8V. Για την ανάλυση χρησιμοποιήστε τις οδηγίες στη σελίδα 30 (παρ. 2.2.2) του εγχειριδίου χρήσης του περιβάλλοντος σχεδίασης OrC που σας έχει δοθεί. Στο γραφικό περιβάλλον προσομοίωσης εμφανίστε την καμπύλη της χαρακτηριστικής εισόδου I V G του nmo τρανζίστορ, όπου I το ρεύμα στον κλάδο της υποδοχής (απαγωγού). Με χρήση της καμπύλης υπολογίστε την τάση κατωφλίου V tn του τρανζίστορ. V tn = β) Πραγματοποιήστε, C ανάλυση σάρωσης (C sweep) με πρωτεύουσα μεταβλητή σάρωσης την τάση V και δευτερεύουσα μεταβλητή σάρωσης την τάση V G. Το εύρος των τιμών σάρωσης να είναι από 0 ως 8V και το βήμα 200mV. Στο γραφικό περιβάλλον προσομοίωσης εμφανίστε το σμήνος των καμπυλών της χαρακτηριστικής I V για τις διάφορες τιμές της τάσης V G. V G + G + V 5 Gnd Σχήμα 1: Συνδεσμολογία nmo τρανζίστορ

2) Με τη χρήση του ολοκληρωμένου κυκλώματος C4007 υλοποιήστε στο breadboard το κύκλωμα του Σχήματος 2, σύμφωνα με τις υποδείξεις του Σχήματος 3 και το εγχειρίδιο του ολοκληρωμένου. Ενδεικτικά, κάντε χρήση του nmo τρανζίστορ με ακροδέκτες (6, 7, 8). α) Χρησιμοποιήστε το τροφοδοτικό για να δώσετε C τάση V =8V. Συνδέστε το πολύμετρο, ως αμπερόμετρο, σε σειρά στο κύκλωμα. Επιπρόσθετα, χρησιμοποιήστε μεταβλητή αντίσταση (τρίμερ) των 10ΚΩ για να οδηγήσετε την πύλη του τρανζίστορ (V =8V). Μεταβάλλοντας την αντίσταση του τρίμμερ ώστε η τάση V G να μεταβληθεί από 0V σε 8V (με βήμα: 200mV μέχρι το 1V, 500mV μέχρι τα 3V και 1V μέχρι τα 8V) μετρήστε το ρεύμα I στην υποδοχή του τρανζίστορ. Κάντε χρήση του παλμογράφου για την μέτρηση της V G. Καταγράψτε τις μετρήσεις στον Πίνακα Μετρήσεων και απεικονίστε στους άξονες της σελίδας 8 (ή στο Excel) την καμπύλη I =f(v G ). Εκτιμήστε την τάση κατωφλίου V tn του MO τρανζίστορ. β) Στο ίδιο κύκλωμα ρυθμίστε διαδοχικά με το τρίμερ την τάση V G στις τιμές 2V, 4V και 6V. Για καθεμία από τις τιμές της V G μεταβάλλετε την V (τροφοδοτικό) από 0V έως 8V (με βήμα: 200mV μέχρι το 1V, 0.5V μέχρι τα 3V και στη συνέχεια ανά 1V μέχρι τα 8V) και μετρήστε το ρεύμα I στην υποδοχή του τρανζίστορ. Κάντε χρήση και του δεύτερου καναλιού του παλμογράφου για την μέτρηση της V. Καταγράψτε τις μετρήσεις στον Πίνακα Μετρήσεων και απεικονίστε στους άξονες της σελίδας 8 (ή στο Excel) το σμήνος των καμπυλών I =f(v ) για κάθε τιμή του V G. Τρίμμερ Αμπερόμετρο V + + 6 G 8 V + 10KΩ V G 7 Gnd Σχήμα 2: Τοπολογία κυκλώματος 6

Τροφοδοτικό Παλμογράφος V V 6 8 14 10ΚΩ Τρίμμερ C4007 V G 7 Gnd Πολύμετρο Σχήμα 3: Διασυνδέσεις πειραματικής διάταξης Πείραμα 2.α Πείραμα 2.β V = 8V V G = 2V V G = 4V V G = 6V V G I V I V I V I Πίνακας μετρήσεων 7

I (0, 0) V tn = V G I (0, 0) V 8

ΚΥΚΛΩΜΑΤΑ VLI ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ ΙΙ Α. Ο CMO Αναστροφέας 1) Σχεδιάστε στο περιβάλλον του OrC τον CMO αναστροφέα του Σχήματος 1. Το σύμβολο του MO τρανζίστορ (Nbreak4) υπάρχει στη βιβλιοθήκη breakout.olb. Στην προσομοίωση λάβετε υπ όψιν τα μοντέλα του ΟΚ C4007 (C4007.lib). Τα μεγέθη των τρανζίστορ είναι αντίστοιχα: pmo W p /L p =60μm/10μm και nmo W n /L n =30μm/10μm. Η τάση τροφοδοσίας είναι V =8V. Με C ανάλυση εμφανίστε στο γραφικό περιβάλλον προσομοίωσης την καμπύλη της στατικής χαρακτηριστικής του αναστροφέα χρησιμοποιώντας βήμα 0,1V. Προσδιορίστε το αναμενόμενο κατώφλι μετάβασης (V M ). V M = 11 14 V + V in + V out 10 12 9 7 Σχήμα 1: CMO αναστροφέας Gnd 2) Με τη χρήση του ολοκληρωμένου κυκλώματος C4007 υλοποιήστε τον αναστροφέα του Σχήματος 1 σύμφωνα με τις υποδείξεις του Σχήματος 2. Τροφοδοτήστε το κύκλωμα με τάση V =8V. Χρησιμοποιήστε τη δεύτερη έξοδο του τροφοδοτικού ώστε να οδηγήσετε την είσοδο του αναστροφέα (V in ). Επιπρόσθετα, με τη χρήση του παλμογράφου, απεικονίσετε στα δύο κανάλια σήματος τις τάσεις εισόδου (V in ) και εξόδου (V out ) του αναστροφέα. Ακολούθως, μεταβάλλετε με το τροφοδοτικό την τάση εισόδου V in από 0V έως 8V με βήμα 0,4V και για κάθε τιμή καταγράψτε στον πίνακα μετρήσεων την αντίστοιχη τιμή της τάσης εξόδου V out. Με βάση τις μετρήσεις απεικονίστε στους άξονες (ή στο Excel) την χαρακτηριστική καμπύλη εισόδου εξόδου (V out =f(v in )) του αναστροφέα. Από την χαρακτηριστική εισόδου εξόδου εκτιμήστε τις τάσεις κατωφλίου των δύο τρανζίστορ ((V tp ) & V tn ) και προσδιορίστε το κατώφλι μετάβασης του αναστροφέα (V M ). V tp = V tn = V M = 9

V out V in V out V in V out (0, 0) V in Χαρακτηριστική εισόδου εξόδου Πίνακας μετρήσεων Τροφοδοτικό Παλμογράφος V V in 10 11 12 10 14 C4007 9 7 Gnd Σχήμα 2: Διασυνδέσεις πειραματικής διάταξης 10

Β. Χρόνος Διάδοσης Σήματος 3) Χρησιμοποιήστε το ΟΚ C4007 για να υλοποιήσετε τρεις αναστροφείς συνδεδεμένους σε συστοιχία (cascade) όπως φαίνεται στο Σχήμα 3. Η τάση τροφοδοσίας να είναι V =8V. Οδηγείστε τον πρώτο αναστροφέα με σήμα τετραγωνικό παλμό από την Γεννήτρια Συχνοτήτων όπως παρουσιάζεται στο Σχήμα 4. Η συχνότητα του παλμού να είναι 1ΜHz και το πλάτος του 8V. α) Με τη χρήση του Παλμογράφου μετρήστε την καθυστέρηση διάδοσης του σήματος μέσα από την συστοιχία. β) Μετρήστε το χρόνο ανόδου και καθόδου του σήματος στην έξοδο του δεύτερου αναστροφέα. γ) Αλλάξτε την τάση τροφοδοσίας V και το πλάτος του παλμού της Γεννήτριας Συχνοτήτων ώστε η νέα τιμή να είναι 5V. Μετρήστε το χρόνο καθυστέρησης όπως στο υποερώτημα (α). Είναι αναμενόμενη η διαφορά των δύο χρόνων και γιατί; Τάση Καθυστέρηση διάδοσης Χρόνος ανόδου Χρόνος καθόδου 8V 5V Αιτιολόγηση: V V in Από Γεννήτρια Συχνοτήτων V out Προς Παλμογράφο Gnd Σχήμα 3: Συστοιχία αναστροφέων με χρήση του ΟΚ C4007 11

Τροφοδοτικό Παλμογράφος V 11 6 12 14 2 C4007 Gnd 4 6 7 9 Γεννήτρια Συχνοτήτων Σχήμα 4: Διασυνδέσεις πειραματικής διάταξης 4) Στο κύκλωμα του προηγούμενου ερωτήματος αποσυνδέστε τη Γεννήτρια Συχνοτήτων και συνδέστε την έξοδο του τρίτου αναστροφέα στην είσοδο του πρώτου, όπως φαίνεται στο Σχήμα 5. Τι παρατηρείτε; Πως εξηγείτε το φαινόμενο; Με τον παλμογράφο μετρήστε την περίοδο / συχνότητα του σήματος στην έξοδο ενός από τους αναστροφείς. V Περίοδος (Τ) = Προς Παλμογράφο Συχνότητα (f) = Gnd Σχήμα 5: Ταλαντωτής 12

ΚΥΚΛΩΜΑΤΑ VLI ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ ΙIΙ Λογικές Πύλες 1) Στο περιβάλλον σχεδίασης του OrC σχεδιάστε, την πύλη NOT καθώς και τις πύλες NOR και NN δύο εισόδων. Τα σύμβολα των MO τρανζίστορ (Pbreak4 και Nbreak4) υπάρχουν στη βιβλιοθήκη breakout.olb. Κάντε χρήση της τεχνολογίας UMC 0.18μm, με V =1.8V, W min =240nm και L min =180nm, και θεωρώντας μ n =2μ p. Βελτιστοποιήστε το σχεδιασμό του Σχήματος 1 ως προς την καθυστέρηση με τη μέθοδο του λογικού φόρτου (για τα μεγέθη του λογικού φόρτου g και της παρασιτικής καθυστέρησης p των πυλών ανατρέξτε στους σχετικούς πίνακες των διαφανειών του μαθήματος). Η χωρητικότητα εισόδου του σχεδιασμού είναι 0.72μm και η χωρητικότητα εξόδου είναι 7.2μm. Για κάθε τύπο πύλης όπου θα χρειαστείτε διαφορετικού μεγέθους τρανζίστορ, υλοποιήστε πολλαπλά αντίγραφα (σχηματικά). Στη συνέχεια, παραμένοντας στο ίδιο project, σχεδιάστε ιεραρχικά το κύκλωμα του Σχήματος 1 με χρήση των προηγούμενων πυλών και: α) Στο περιβάλλον προσομοίωσης PPICE, πραγματοποιήστε, ανάλυση στο πεδίο του χρόνου (Transient nalysis). Στην προσομοίωση λάβετε υπ όψιν τα μοντέλα της UMC (UMC_018 ΤΤ.lib). Το σήμα στην είσοδο Α να είναι τετραγωνικός παλμός με πλάτος 1.8V και περίοδο 5ns (επιπλέον δώστε TF=TR=10ps και PW=2.49ns). Στις υπόλοιπες εισόδους φροντίστε να δώσετε τις σταθερές τιμές του σχήματος. Μετρήστε την καθυστέρηση διάδοσης σήματος t d καθώς και τους χρόνους ανόδου t r και πτώσης t f στην έξοδο Β. t d = t r = t f = β) Ολοκληρώστε το ρεύμα της πηγής τροφοδοσίας σε μία περίοδο και υπολογίστε την καταναλισκόμενη ενέργεια (E). E = 1 z x Α 1 0.72μm 1 y 2 x 3 z 4 w 5 0 7.2μm 1 Β Σχήμα 1: Τοπολογία κυκλώματος Φόρτος Εξόδου 13

2) Δουλεύοντας στο ίδιο project, υλοποιήστε ως μία σύνθετη πύλη τη συνάρτηση που ακολουθεί και προσομοιώστε τη λειτουργία της χρησιμοποιώντας στις εισόδους της περιοδικούς παλμούς με διπλάσια περίοδο του ενός από τον προηγούμενό του, όπως φαίνεται στο Σχήμα 2. Η ελάχιστη περίοδος σήματος εισόδου να είναι 500ps. Παρατηρήστε ότι με αυτή την τεχνική δίδονται στις εισόδους του κυκλώματος όλοι οι δυνατοί συνδυασμοί. Στην έξοδο της πύλης, ως φόρτο, χρησιμοποιήστε μια πύλη ΝΟΤ. F C 500ps 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 4ns Σχήμα 2: Σήματα εισόδου σύνθετης πύλης 3) Υλοποιήστε σε επίπεδο τρανζίστορ και με χρήση της omino λογικής τις πύλες του Σχήματος 3 και εν συνεχεία το σχετικό κύκλωμα (τεχνολογία UMC 0.18μm). Προσομοιώστε το κύκλωμα με περίοδο για το σήμα ρολογιού () ίση με 500ps. Τα σήματα Β και να είναι μόνιμα σε λογικό 0. Για το σήμα Α χρησιμοποιήστε παλμό με διπλάσια περίοδο σε σχέση με το και για το σήμα C παλμό με τετραπλάσια περίοδο ως προς το. Επιλέξτε κατάλληλα το PW των σημάτων Α και C ώστε να είναι συμβατά με τη omino λογική. F C Σχήμα 3: omino κύκλωμα 14

ΚΥΚΛΩΜΑΤΑ VLI ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ ΙV Πολυπλέκτης Μανδαλωτής Flip Flop 1) Σχεδιάστε τον δύο σε ένα (2:1) πολυπλέκτη (MUX) του Σχήματος 1 στην τεχνολογία UMC 0.18μm (UMC_018 ΤΤ.lib), με V =1.8V, W min =240nm και L min =180nm, και θεωρώντας μ n =2μ p. (α) Pass Gate Pass Gate MUX Z (1) MUX (0) (β) Σχήμα 1: α) Πολυπλέκτης (MUX) και β) κυκλωματικό σύμβολο Z 2) Στη συνέχεια, με τη χρήση του προηγούμενου πολυπλέκτη σχεδιάστε τον 4 bit 2:1 πολυπλέκτη του Σχήματος 2. 0 0 1 1 2 2 3 3 (1) (0) MUX (1) (0) (1) (0) (1) (0) MUX MUX MUX 4 bit 2:1 MUX Z 0 Z 1 Z 2 Z 3 Σχήμα 2: 4 bit 2:1 πολυπλέκτης 15

3) Με τον πολυπλέκτη της ενότητας (1), Σχήμα 1, σχεδιάστε τον μανδαλωτή (latch) του Σχήματος 3. (1) MUX (0) Z (α) Latch Latch (β) Σχήμα 3: α) Μανδαλωτής (latch) και β) κυκλωματικό σύμβολο 4) Ακολούθως, με τη χρήση του μανδαλωτή, σχεδιάστε το Flip Flop Αφέντη Σκλάβου, όπως φαίνεται στο Σχήμα 4. M Latch Latch Flip Flop Master lave Flip Flop (β) (α) Σχήμα 4: α) Flip Flop και β) κυκλωματικό σύμβολο 16

5) Με το Flip Flop της υποενότητας (3) σχεδιάστε καταχωρητή των 4 bit, όπως φαίνεται στο Σχήμα 5. 0 1 2 3 Flip Flop Flip Flop Flip Flop Flip Flop 4 bit Register 0 1 2 3 Σχήμα 5: Καταχωρητής των 4 bit 6) Με το Flip Flop της υποενότητας (3) σχεδιάστε το σειριακό ολισθητή καταχωρητή των 4 bit του Σχήματος 6. Προσομοιώστε τη λειτουργία του (ανάλυση στο πεδίο του χρόνου) με τη χρήση σήματος ρολογιού συχνότητας =1GΗz και σήματος εισόδου In με περίοδο PER=16ns και πλάτος παλμού PW=2ns. In Out Flip Flop Flip Flop Flip Flop Flip Flop 4 bit hift Register Σχήμα 6: Σειριακός ολισθητής καταχωρητής των 4 bit 17

18

ΚΥΚΛΩΜΑΤΑ VLI ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ V Αθροιστής Ολισθητής 1) Σχεδιάστε τον πλήρη αθροιστή (full adder F) του Σχήματος 1 στην τεχνολογία UMC 0.18μm (V =1.8V). V V C i V UM Gate C i C i C i C o Gnd CRRY Gate C i Gnd 2bit Full dder F Gnd C i F C o Σχήμα 1: α) Πλήρης αθροιστής και β) κυκλωματικό σύμβολο 19

2) Με τον πλήρη αθροιστή της προηγούμενης υποενότητας σχεδιάστε τον αθροιστή/αφαιρέτη ριπής κρατουμένου (ripple carry adder RC) των 4 bit, στο συμπλήρωμα ως προς 2, του Σχήματος 2 και προσομοιώστε τη λειτουργία του. 0 0 1 1 2 2 3 3 XOR XOR XOR XOR C i0 F C o0 F C o1 F C o2 F C o3 0 2 RC 4 bit Ripple Carry dder 0 1 2 3 4 4 C i0 4 bit RC 4 C o3 Σχήμα 2: α) Κύκλωμα RC αθροιστή των 4 bit και β) κυκλωματικό σύμβολο Pass Gate Z XOR Pass Gate XOR Z Σχήμα 3: α) Κύκλωμα πύλης XOR και β) κυκλωματικό σύμβολο 20

3) Σχεδιάστε τον 1 bit ολισθητή (shifter) δεξιάς αριστερής ολίσθησης μίας θέσης του Σχήματος 4. i+1 L i Pass Gate i i L R Z i i R hifter i L i 1 i+1 Pass Gate Z i hifter i i 1 R Σχήμα 4: α) Κύκλωμα δεξιάς αριστερής ολίσθησης και β) κυκλωματικό σύμβολο 4) Σχεδιάστε τον 4 bit ολισθητή δεξιάς αριστερής ολίσθησης μίας θέσης του Σχήματος 5. 0 1 2 3 ft V 0 0 hifter R L 1 1 hifter R L 2 2 hifter R L 3 3 hifter R L 1 0 2 1 3 2 V 4 bit Right/Left hifter Z 0 Z 1 Z 2 Z 3 Σχήμα 5: Κύκλωμα ολισθητή 4 bit με δυνατότητα απλής δεξιάς αριστερής ολίσθησης 21

4 4 bit hifter ft Z 4 Σχήμα 6: Σύμβολο ολισθητή 4 bit με δυνατότητα μονής δεξιάς αριστερής ολίσθησης 22

ΚΥΚΛΩΜΑΤΑ VLI ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ VΙ Χειριστής Δεδομένων atapath 1) Με τη χρήση των υποκυκλωμάτων των ασκήσεων IV και V, σχεδιάστε σε συνέχεια, στο ίδιο project, τον 4 bit χειριστή δεδομένων (datapath) του Σχήματος 1. ata In 4 bit Register 4 atapath ub/dd C i0 4 bit RC C o3 ypass1 4 0 4 bit 1 2:1 MUX 4 4 4 bit hifter Z ft 4 hift R/L 4 ypass2 0 4 bit 1 2:1 MUX 4 4 bit Register Flip Flop ata Out 4 Overflow Σχήμα 1: Τοπολογία datapath 23

2) Προσομοιώστε το χειριστή δεδομένων (datapath) για την επαλήθευση της λειτουργίας του με την εκτέλεση διαδοχικών πράξεων, ολισθήσεων κ.τ.λ.. Παραδείγματος χάριν, προσθέστε τους 4 bit δυαδικούς αριθμούς: Χ=<X0 X1 X2 X3>=<1011> και Υ=<Y0 Y1 Y2 Y3>=<0010> (<L M>) και στη συνέχεια ολισθήστε το αποτέλεσμα κατά μία θέση δεξιά. Κατά τις προσομοιώσεις μετρήστε το χρόνο διάδοσης σήματος στις διάφορες διαδρομές του κυκλώματος. 24