i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

HTML
DOWNLOAD

Μέγεθος: px

Εμφάνιση ξεκινά από τη σελίδα:

Download "i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)"

Κλειώ Βιτάλη
9 χρόνια πριν
Προβολές:

1 Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 25-6 Το τρανζίστορ MOS(FET) πύλη (gate) Ψηφιακή και Σχεδίαση πηγή (source) καταβόθρα (drai) (σχεδίαση συνδυαστικών κυκλωμάτων) Μ.Στεφανιδάκης i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. υπόστρωμα (body) p κανάλι (chael) Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 2 Λειτουργία του τρανζίστορ MOS(FET) Τρανζίστορ NMOS και PMOS V+ - V- p NMOS: άγει όταν στην πύλη εφαρμόζεται Περνά ισχυρό Τι συμβαίνει στο τρανζίστορ PMOS V+ ρεύμα V- p i Η πλειοψηφία των σημερινών κυκλωμάτων χρησιμοποιεί και τα δύο είδη τρανζίστορ (τεχνολογία MOS) PMOS: άγει όταν στην πύλη εφαρμόζεται Περνά ισχυρό σύμβολα Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 3 Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 4

2 Ψηφιακά Ηλεκτρονικά: Ιεραρχία σχεδίασης Ψηφιακά Ηλεκτρονικά και Δυαδική λογική σύστημα σε chip Η δυαδική λογική ταιριάζει με την τεχνολογία του τρανζίστορ 2 καταστάσεις: ON-OFF, - MUX σύνθετο τμήμα λογική πύλη Ψηφιακά ηλεκτρονικά (2 στάθμες) Δυαδική άλγεβρα oole άλγεβρα κύκλωμα Συσχέτιση με διακοπτικά Η εργασία του Shao (938) φυσικό επίπεδο.e.shao Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 5 Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 6 Άλγεβρα oole: επανάληψη Άλγεβρα oole: επανάληψη Α + Β (Α OR ) (ή απλά ΑΒ, ND ) (+) = ()+(Α) και Α+(Β) = (+)(+) Α (NOT ) Α + = Α και Α = Α Α + = και Α = (+) = και ( ) = + (DeMorga) Α + = και Α = Α + = + και Α = +(+)=(+)+ και ()=() Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 7 Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 8

3 Απλές λογικές πύλες Η πύλη NOT V+ ( ) είσοδοι Α..Α N Ανύψωση σε (PMOS) V+ ( ) είσοδοι Α..Α N Καταβύθιση σε (NMOS) Στατική τεχνολογία MOS Αναστρέφουσες συναρτήσεις V- ( ) NOT, NND, NOR Αξιόπιστη λειτουργία, εύκολη σχεδίαση Όχι πάντα η αποδοτικότερη λύση έξοδος Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 9 Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση σύμβολο πύλης NOT NOT V- ( ) NOT ο κύκλος συμβολίζει την αντιστροφή Η πύλη NND Η πύλη NOR V+ ( ) () V+ ( ) V- ( ) (+) V- ( ) σύμβολο πύλης NND Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση σύμβολο πύλης NOR Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 2

4 Άλλες λογικές πύλες Συνδυαστική είσοδοι Α..Α N Λογικό Μπλοκ (συναρτήσεις) έξοδοι Υ..Υ Μ ND OR XOR Ως συνδυασμός των βασικών πυλών NOT, NND, NOR Υπάρχουν και εναλλακτικές μέθοδοι σχεδίασης! Μπλοκ λογικών συναρτήσεων Οι έξοδοι εξαρτώνται αποκλειστικά από την τρέχουσα τιμή των εισόδων Δεν υπάρχει μνήμη προηγούμενων καταστάσεων Αλλαγή των εισόδων θα επηρεάσει τις εξόδους μετά από χρονικό διάστημα (καθυστέρηση διάδοσης) Η συνάρτηση που υλοποιεί το μπλοκ μπορεί να εκφραστεί με έναν πίνακα αλήθειας Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 3 Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 4 Υλοποίηση συναρτήσεων Βασικά συνδυαστικά τμήματα! Πάντοτε προσπαθούμε να απλοποιήσουμε τις συναρτήσεις (πίνακες Karaugh ή άλλες υπολογιστικές μέθοδοι) Α Β Ελαχιστόροι a b c a b c a bc a bc ab c ab c abc abc Μεγιστόροι a+b+c a+b+c a+b +c a+b +c a +b+c a +b+c a +b +c a +b +c = a b c + a bc + abc + abc = (a+b+c )(a+b +c)(a +b+c)(a +b+c ) Αποκωδικοποιητής ( decoder) Ν είσοδοι ενεργοποιούν από 2 Ν εξόδους Πολυπλέκτης (multiplexer)( Ν είσοδοι επιλέγουν από 2 Ν εισόδους Αθροιστής (adder)( Αριθμητική πρόσθεση δυαδικών ψηφίων Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 5 Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 6

5 Αποκωδικοποιητής (decoder) Πολυπλέκτης (multiplexer) Πώς υλοποιείται ένας αποκωδικοποιητής Α Β Αποκωδικοποιητής (eable) Υ Υ Υ2 Υ3 Υ Αποκωδικοποιητής Ν-σε-2 Ν Ν είσοδοι ενεργοποιούν μία από 2 Ν εξόδους Υ Υ 2 Υ 3 Πώς υλοποιείται ένας πολυπλέκτης D Πολυπλέκτης S S S Πολυπλέκτης 2 Ν γραμμών σε Επιλογή μίας από 2 Ν εισόδους με τη βοήθεια Ν σημάτων ελέγχου S Υ D Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 7 Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 8 Ημιαθροιστής (half-adder) Πλήρης αθροιστής (full-adder) Αν απαιτείται πρόσθεση αριθμών με περισσότερα bits άθροισμα (SUM) κρατούμενο (RR) S Πώς υλοποιείται ένας πλήρης αθροιστής i Πλήρης αθροιστής 2 2 i Πολλαπλά τμήματα πλήρη αθροιστή Όμως: πόσο γρήγορα διαδίδεται το κρατούμενο (ripple carry) Τεχνικές πρόβλεψης κρατουμένου (carry lookahead) S out Πλήρης αθροιστής S2 out Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 9 Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 2

6 Πέρα από τη συνδυαστική λογική... Στο επόμενο μάθημα... Πώς εισάγω την έννοια της κατάστασης ενός λογικού τμήματος Που φυλάσσεται η κατάσταση Πότε ενημερώνεται Πώς συγχρονίζονται τα διάφορα τμήματα λογικής Αρχιτεκτονική Υπολογιστών Ψηφιακή και Σχεδίαση 2

Σχετικά έγγραφα

Ψηφιακή Λογική και Σχεδίαση

Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Αρχιτεκτονική Υπολογιστών 26-7 Ψηφιακή Λογική και Σχεδίαση (σχεδίαση συνδυαστικών κυκλωμάτων) http://mixstef.github.io/courses/comparch/ Μ.Στεφανιδάκης Το τρανζίστορ